KR101789403B1 - 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법 - Google Patents

단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법 Download PDF

Info

Publication number
KR101789403B1
KR101789403B1 KR1020160010050A KR20160010050A KR101789403B1 KR 101789403 B1 KR101789403 B1 KR 101789403B1 KR 1020160010050 A KR1020160010050 A KR 1020160010050A KR 20160010050 A KR20160010050 A KR 20160010050A KR 101789403 B1 KR101789403 B1 KR 101789403B1
Authority
KR
South Korea
Prior art keywords
phase
grid
coordinate system
voltage
synchronous coordinate
Prior art date
Application number
KR1020160010050A
Other languages
English (en)
Other versions
KR20170089617A (ko
Inventor
황선환
허찬녕
정병국
Original Assignee
경남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경남대학교 산학협력단 filed Critical 경남대학교 산학협력단
Priority to KR1020160010050A priority Critical patent/KR101789403B1/ko
Publication of KR20170089617A publication Critical patent/KR20170089617A/ko
Application granted granted Critical
Publication of KR101789403B1 publication Critical patent/KR101789403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M2001/0003—
    • H02M2001/0064—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법에 관한 것으로, 상기 방법은 전압센서로부터 측정된 계통전압의 정보를 통해 APF로 가상의 전압을 생성하는 제1 단계와; 상기 가상의 전압과 실제 전압을 좌표변환을 통해 동기 좌표계 d,q축 전압으로 변환 후, SRF-PLL기법으로 추종된 위상각 을 산정하는 제2 단계와; 상기 제2 단계 후, 전원 주파수의 변동 여부에 따라 상기 APF의 차단 주파수와 전원 주파수의 차이로 인하여 발생하는 동기 좌표계 d축 전압의 2배 맥동성분이 존재할 경우, 동기 좌표계 PI 위상 제어기의 적분기의 후단에 위치한 구간적분 보상 알고리즘을 위치시키되, 추종된 위상각에 대해 구간 적분기를 통해 1주기와 2주기로 보상하고, 상기 구간 적분기에서 출력되는 평균값을 선택 스위치 절환에 의해 안정적으로 구할 것인가, 아니면 신속하게 구할 것인가를 선택하며, 상기 선택 스위치에 의해 선택된 평균값에 대해 동기 좌표계 PI 제어기로 에러를 보상하여 전원 주파수 변동에 대한 맥동 성분을 저감시켜 추종된 위상각의 왜곡을 저감시키는 제3 단계;를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법을 제공함으로써, 단상 계통연계형 인버터의 성능을 크게 향상시킬 수 있다.

Description

단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법{Phase Error Compensation Method According to the Grid Frequency Variation of the Single-phase Grid-connected Inverters}
본 발명은 단상 계통연계형 인버터의 위상오차 보상 방법에 관한 것으로, 특히 계통 전원 주파수 변동 시 APF(All Pass filter)의 차단 주파수와 전원 주파수와의 차이로 인하여 발생하는 위상오차의 영항과 전류맥동을 저감시키도록 한 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법에 관한 것이다.
일반적으로 무정전전원장치(UPS, Uninterruptible Power Supply) 신재생 에너지, 분산전원 시스템 등에 적용되는 계통연계형 인버터에서 계통측 전원의 동기화는 필수적이며, 그 중 계통측 위상각 추종을 통한 시스템 제어는 중요한 요소 중 하나이다. 추종된 계통측 위상각은 전류 제어기 사용을 위한 좌표변환 시 기준각으로 사용되기 때문에 정확한 추종이 요구된다. 특히, 단상 계통연계형 인버터 시스템에서 계통 위상각을 추종하기 위해 SRF-PLL(Synchronous Reference Frame-Phase Locked Loop)기법을 적용하는 경우, 좌표변환을 위하여 실제 전압과 90˚의 위상차를 가지는 가상의 전압이 생성되어야 한다. 이를 위하여 일반적으로 APF가 사용된다. 주로 SRF-PLL 시스템에서는 동기 좌표계 d축 전압을 이용하여 계통 위상각을 추종한다. 이는 동기 좌표계 d축 전압의 기준전압이 0 이기 때문이며, 직류값을 가지는 동기 좌표계 q축에 비하여 제어하기 쉬운 장점이 있다.
APF(All Pass Filter)를 사용한 SRF-PLL 시스템에서 계통측 전원 주파수가 외부 요인으로 인하여 변동하게 되면 APF의 차단 주파수와 차이가 발생되어 가상전압과 실제전압 간에 위상오차가 발생된다. 이러한 위상오차가 포함된 신호를 이용하여 동기 좌표계로 좌표변환을 수행하는 경우, 동기 좌표계 dq축 전압에 전원 주파수의 2배 맥동이 야기되며 그 결과 추종된 위상각과 주파수에 왜곡이 발생된다.
왜곡된 위상각을 이용한 계통연계형 인버터의 운전은 출력전류 및 전력의 품질을 저하시키며, 시스템의 성능 또한 감소된다. 따라서 계통 전원 주파수가 변동하는 경우에도 왜곡 없는 전력을 계통측에 공급하기 위한 보상 알고리즘을 적용함으로써 추가적인 비용 없이 높은 품질의 전력을 전달할 수 있다.
한편, 국내 등록특허공보(B1) 제10-1213333호(2012.12.11)의 ‘단상 계통연계형 인버터의 출력제어장치 및 방법’에는 SRF-PLL을 포함한 단상 계통연계형 인버터의 전체적인 제어 알고리즘이 개시되어 있다.
그러나 이 특허기술은 계통 주파수의 변동에 의해 발생하는 위상오차의 영향은 전혀 고려하지 않았기 때문에 계통 주파수가 변동하는 경우 발생하는 위상각의 왜곡을 보상하지 못한다.
또한, 이 특허기술에는 SRF-PLL 기법에 사용되는 가상전압의 생성을 위해 LPF(Low Pass Filter)를 이용하는 방식이 개시되어 있다.
그러나 APF(All Pass filter)는 전원 주파수 변동 시 위상 여유만을 고려할 수 있는 반면, LPF를 이용하여 가상전압을 생성할 경우 위상 및 크기 여유를 모두 고려하여야 하는 문제점이 여전히 남아 있다.
따라서, 본 발명의 목적은 종래 기술의 문제점을 개선하기 위한 것으로, 보다 상세하게는, 전원 주파수 변동 시 APF(All Pass Filter)의 차단 주파수와 전원 주파수의 차이에 의한 추종된 위상각 왜곡을 보상하기 위해 구간적분 보상 알고리즘을 통해 맥동 성분을 저감시킴으로써, 단상 계통연계형 인버터의 성능을 향상시킬 수 있도록 한 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법을 제공한다.
전술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상방법에 있어서, 상기 방법은 전압센서(110)로부터 측정된 계통전압(Grid Voltage)의 정보를 통해 계통 주파수에 따라 가변적으로 변화하게 되는 APF(All Pass Filter,100)의 전달함수의 보상 신호(
Figure 112017095546876-pat00061
)로 가상의 전압을 생성하는 제1 단계와; 상기 가상의 전압과 실제 전압을 좌표변환을 통해 동기 좌표계 d,q축 전압으로 변환 후, SRF-PLL(Synchronous Reference Frame-Phase Locked Loop)기법으로 추종된 위상각
Figure 112017095546876-pat00001
을 산정하는 제2 단계와; 상기 제2 단계 후, 전원 주파수의 변동 여부에 따라 상기 APF의 차단 주파수와 전원 주파수의 차이로 인하여 발생하는 동기 좌표계 d축 전압의 2배 맥동성분이 존재할 경우, 동기 좌표계 PI 위상 제어기(200)의 적분기(210)의 후단에 위치한 구간적분 보상 알고리즘(300)을 위치시키되, 추종된 위상각에 대해 구간 적분기(Integral Operation,310)를 통해 1주기와 2주기로 보상하고, 상기 구간 적분기에서 출력되는 평균값을 선택 스위치(320) 절환에 의해 안정적으로 구할 것인가, 아니면 신속하게 구할 것인가를 선택하며, 상기 선택 스위치에 의해 선택된 평균값에 대해 동기 좌표계 PI 제어기(330)로 에러를 보상하여 전원 주파수 변동에 대한 맥동 성분을 저감시켜 추종된 위상각의 왜곡을 저감시키는 제3 단계;를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법을 제공한다.
본 발명의 또 다른 실시 예에 따르면, 상기 구간적분 보상 알고리즘(300)은, 상기 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 2주기 동안 적분하여 안정적으로 평균값을 구하는 방법이며 적분공식은,
Figure 112016009023274-pat00004
Figure 112016009023274-pat00005
Figure 112016009023274-pat00006
Figure 112016009023274-pat00007
이며,
여기서,
Figure 112016009023274-pat00008
는 맥동의 반주기를 적분한 출력값,
Figure 112016009023274-pat00009
는 동기 좌표계 PI 위상 제어기의 적분기 출력을 나타내고 위 [식]으로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은,
Figure 112016009023274-pat00010
이고,
여기서
Figure 112016009023274-pat00011
는 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력에 존재하는 2배 맥동 성분의 구간적분을 통한 결과 값의 합을 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 구간적분 보상 알고리즘(300)은, 상기 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 1주기 동안 적분하여 빠른 응답을 위해 평균값을 구하는 방법이며 적분공식은,
Figure 112016009023274-pat00012
Figure 112016009023274-pat00013
이고,
위 [식]으로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은,
Figure 112016009023274-pat00014
인 것을 특징으로 한다.
본 발명의 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법은 다음과 같은 효과가 있다.
(1) 본 발명은 계통 주파수의 변동에 의해 발생하는 위상오차의 영향은 고려하지 않고 단상 계통연계형 인버터의 전체적인 제어 알고리즘을 갖는 기존의 기술에 비해, SRF-PLL기법을 이용한 단상 계통연계형 인버터에서 전원 주파수 변동에 의해 발생하는 위상 오차를 구간적분 보상 알고리즘을 통하여 계통 주파수의 변동에 따라 APF의 차단 주파수를 능동적으로 조정 가능한 가변형 APF(All Pass Filter)를 사용함으로써, 위상 오차의 영향을 실질적으로 보상할 수 있으며, 위상오차의 영향을 저감하기 위해 사용된 구간적분 보상 알고리즘은 적분기의 동작을 통해 값들이 누적되기 때문에 과도상태에서도 안정적인 동작이 가능하다.
(2) 본 발명은 가상전압 생성 시 입력 전압의 위상과 크기 여유를 모두 고려해야 하는 기존의 LPF(Low Pass Filter)에 비해, APF(All Pass Filter) 사용으로 오직 위상여유만 고려되는 장점이 있다.
(3) 본 발명은 계통과 계통연계형 인버터간의 정확한 동기화 동작을 위하여 위상각에 포함될 수 있는 맥동성분을 저감함으로써, 기존의 발명과 비교하여 보다 높은 품질의 전력을 제공할 수 있다.
(4) 본 발명은 계통 전원의 주파수변동에 의해 발생된 위상오차의 영향을 수학적으로 상세히 분석하였으며, 정확한 추종이 요구되는 위상각에 있어서 왜곡된 성분을 보상함으로써, 높은 품질의 전력 전달과 제품에 대한 신뢰성과 안전성을 동시에 확보할 수 있다.
(5) 본 발명은 기존의 SRF-PLL기법이 사용된 단상 계통연계형 인버터에 쉽게 접목이 가능하며, 계통과의 동기화시 본 발명을 적용할 경우 높은 신뢰성 및 고품질의 계통연계형 인버터를 제공할 수 있다.
(6) 본 발명은 계통연계형 인버터의 위상각 추종에 있어서 전원 주파수 변동 시 발생하는 위상오차가 출력전류에 미치는 영향을 저감하여 인버터의 성능을 향상시킬 수 있다.
(7) 본 발명은 전원 주파수 변동에 의한 위상오차를 이용하여 APF의 차단 주파수와 전원 주파수의 차이를 산정함으로써, 보다 근본적인 맥동의 원인을 제거할 수 있으며, 나아가 전원 주파수의 정확한 추종이 필요한 분산전원 시스템과 같은 분야에 응용될 수 있는 효과가 있다.
도 1은 종래 기술의 단상 계통연계형 인버터를 개략적으로 나타낸 도면
도 2는 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 단상 계통연계형 인버터의 시스템을 개선시키기 위한 기술적 구성을 나타낸 도면
도 3은 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 SRF-PLL기법을 이용한 보상 시스템 전체를 나타낸 블록도
도 4는 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 구간적분 보상 알고리즘을 구체적으로 나타낸 도면
도 5는 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 구간적분 보상 알고리즘을 사용하기 전과 후의 추종된 계통 위상각과 동기 좌표계 d축 전압의 적분기 출력을 각각 나타낸 파형
도 6은 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 전원 주파수가 58Hz에서 62Hz로 변동하는 경우, 구간적분 보상 알고리즘 사용하기 전과 후의 추종된 계통 위상각과 동기 좌표계 d축 전압의 적분기 출력을 각각 나타낸 파형
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 하며 비록 종래기술과 동일한 부호가 표시되더라도 종래기술은 그 자체로 해석하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2 내지 도 6을 참조하여, 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법의 핵심 기술적 구성은 크게, 전압 센서를 통해 측정된 계통 전압을 통해 가상의 전압을 생성하는 APF(All Pass Filter,100)와, 좌표변환 된 동기 좌표계 d축 전압을 통해 위상각을 추종하기 위해 사용되는 동기 좌표계 PI 위상 제어기(Synchronous Reference Frame PI Phase Controller,200)와, 단상 계통연계형 인버터의 주파수 변동으로 인해 발생하는 동기 좌표계 d축 전압의 2배 맥동성분을 보상하기 위한 구간적분 보상 알고리즘(Gride Frequency Tracking Algorithm,300) 및 좌표변환기(400)로 구성되어진다.
도 2를 참조하면, 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법을 구현하기 위한 단상 계통연계형 인버터 시스템을 보여주고 있다.
이러한 시스템은 계통(상용 전원) 주파수 변동에 따른 보상 알고리즘이 강구되어 있지 않기 때문에 계통측(혹은 입력전원)의 위상동기루프(PLL)에 맥동성분이 발생되어 상용주파수 60Hz의 추종된 전원 주파수 및 위상각이 왜곡되는 현상이 발생한다.
따라서, 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법은, 도 2의 단상 계통연계형 인버터 시스템 전체를 제어하는 시스템 제어 알고리즘(140)의 PLL(Phase Locked Loop) & 동기화 시스템(141) 대신에 구간적분 보상 알고리즘이 적용된 SRF-PLL(Synchronous Reference Frame-Phase Locked Loop)기법으로 개선시킨 것에 그 특징이 있다.
다시 말해서, 도 2 및 도 3을 참조하여, 상기 SRF-PLL기법은 H-Bridge 타입의 단상 계통연계형 인버터(130)의 구동 시 계통 전압을 측정하여 좌표변환기(400)로 좌표변환한 후, 동기 좌표계 d축 전압에 동기 좌표계 PI 위상 제어기(200)를 적용하여 위상각을 추종하기 위한 수단이다. 이러한 SRF-PLL기법은 좌표변환을 위하여 실제 전압과 90˚의 위상차를 가지는 가상의 전압을 생성하기 위해 APF(All Pass Filter,100)가 사용된다.
하지만, 계통(혹은 상용 전원) 주파수가 외부의 요인으로 인하여 변동하게 되는 경우, SRF-PLL(Synchronous Reference Frame-Phase Locked Loop)기법을 적용하기 위해 가상전압을 생성하는 APF(All Pass Filter, 100)의 차단 주파수와 계통 주파수와의 차이로 인하여 위상오차가 발생하게 된다. 이는 동기 좌표계 d,q축 전압에 2배의 맥동 성분으로 발생되며 그 결과 추종된 위상각이 왜곡되어 전체 시스템의 성능이 저하되는 문제점이 발생한다.
따라서, 본 발명은 주파수 변동에 대한 위상오차를 보상하기 위한 방법으로 동기 좌표계 d축 전압의 2배 맥동 성분을 보상하기 위해 구간적분 보상 알고리즘(300)을 사용하여 주파수 변동에 의한 2배 맥동 성분을 보상하도록 한 것에 그 특징이 있다.
여기서, 상기 비례적분(Proportional Integral, PI) 제어란, 오차 신호를 적분하여 제어 신호를 만드는 적분제어를 비례제어(Proportional Control)에 병렬로 연결해서 사용한다. 비례 제어는 기준 신호와 현재 신호 사이의 오차 신호에 적당한 비례 상수 이득을 곱해서 제어 신호를 만든다.
도 2 및 도 3을 참조하여, 상기 좌표변환기(400)는, 상기 전압센서(110)로부터 측정된 계통 전압정보를 수신 받아 APF(100)를 통해 생성된 실제 계통 전압과 90˚의 위상차를 가지는 가상의 전압을 이용하여 동기 좌표계 d,q축 전압 정보로 다시 변환하게 된다.
여기서, 상기 APF(All Pass Filter,100)는 입력되는 전 대역의 주파수를 모두 통과시키는 필터이며 차단 주파수에 해당하는 신호가 입력되는 경우, 입력 신호와 동일한 크기의 90˚의 위상차를 가지는 신호를 출력하는 필터이다.
일반적인 APF(All Pass Filter)의 전달함수는 다음과 같다.
Figure 112016009023274-pat00015
(1)
여기서,
Figure 112016009023274-pat00016
는 차단 주파수로써 통상 계통측 전원 주파수인 60Hz의 주파수로 설정하게 된다.
한편, 본 발명의 실시 예에 따른 APF(All Pass Filter,100)의 전달함수는 다음과 같다.
Figure 112016009023274-pat00017
(2)
여기서,
Figure 112016009023274-pat00018
는 보상되는 신호로써 계통 주파수에 따라 가변적으로 변화하게 된다.
따라서, 본 발명의 실시 예에 따른 APF(All Pass Filter,100)는 가상전압 생성 시 입력 전압의 위상과 크기 여유를 모두 고려해야 하는 기존의 LPF(Low Pass Filter)에 비해, APF(All Pass Filter,100)의 사용으로 오직 위상 여유만 고려되는 장점이 있다고 할 것이다.
또한, 상기 좌표변환기(400)에서 동기좌표계 d,q축 전압으로 변환된 정보는 계통 전원의 위상각 추종을 위한 동기 좌표계 PI 위상 제어기(200)로 전송시켜 동기 좌표계 PI 위상 제어기로 하여금 위상각을 추종하여 좌표변환기의 위상 기준 각으로 사용하게 된다.
이러한 위상 기준 각은, 상기 전압센서(110)를 통해 계통 전압 측정 시 계통 주파수가 외부의 요인으로 인하여 변동하게 되는 경우, 단상 SRF-PLL기법을 위한 가상전압을 생성하는 APF(All Pass Filter,100)의 차단 주파수와 계통 주파수와의 차이로 인하여 가상 전압과 실제 전압의 차이가 90˚가 되어 위상오차가 발생된다. 이를 통해 상기 좌표변환기(400)로부터 동기 좌표계 d,q축 전압을 생성하게 되면 전원 주파수의 2배 맥동 성분이 발생되어 그 결과 추종된 위상각이 왜곡됨으로써 구동시스템 전체의 운전 성능에 문제점을 발생시킨다.
따라서 본 발명의 실시 예에서는 단상 SRF-PLL기법을 위한 가상전압을 생성하는 APF(All Pass Filter100)의 사용으로 인한 차단 주파수와 계통 주파수와의 차이로 발생되는 위상 오차를 극복하기 위해 구간적분을 이용한 보상 알고리즘이 적용된다.
도 3 및 도 4를 참조하여, 상기 구간적분 보상 알고리즘(Gride Frequency Tracking Algorithm,300)은, 단상 계통연계형 인버터의 주파수 변동으로 인하여 발생하는 동기 좌표계 d축 전압의 2배 맥동 성분을 저감하기 위한 역할을 담당하게 된다.
여기서, 상기 동기좌표계 PI 위상 제어기(Synchronous Reference Frame PI Phase Controller,200)의 적분기(210)
Figure 112016009023274-pat00019
로부터 출력되는 신호는 구간적분 보상 알고리즘(300)의 입력으로 사용된다.
도 4를 참조하면, 본 발명의 실시 예에 따른 구간적분 보상 알고리즘(Gride Frequency Tracking Algorithm,300)은, 추종된 위상각에 대해 1주기 및 2주기로 보상하기 위한 구간 적분기(Integral Operation,310)와 상기 구간 적분기에서 출력되는 평균값을 안정적으로 구할 것인가, 아니면 신속하게 구할 것인가를 선택하는 선택 스위치(320)와 상기 선택 스위치에 의해 선택된 평균값에 대해 에러를 보상하여 전원 주파수 변동에 대한 맥동 성분을 저감시키는 동기 좌표계 PI 제어기(330)로 구성된다.
이러한 구간적분 보상 알고리즘(300)은, 위상 오차에 의한 2배 맥동성분에 대해 1 주기 동안 2회의 구간적분 및 2 주기 동안 4회의 구간적분 동작을 통하여 맥동의 평균값을 산출하며, 이는 시스템의 응답속도를 고려하여 스위치(320) 수단을 통해 선택적으로 사용 가능하다. 그리고 동기 좌표계 PI 제어기(330)를 통해 최종적으로 계산된 계통 주파수와 APF(100)의 차단 주파수의 차이를 보상하여 전원 주파수 변동에 따른 맥동 성분을 저감시킨다.
이하, 본 발명의 실시 예에 따른 구간적분 보상 알고리즘(Gride Frequency Tracking Algorithm,300)을 구현하기 위한 수학적 해석을 상세하게 설명한다.
먼저, 도 3을 참조하여, 전원 주파수 변동 시 정지 좌표계 d,q축 전압의 방정식은 다음과 같다.
Figure 112016009023274-pat00020
(3)
여기서,
Figure 112016009023274-pat00021
는 정지 좌표계 d축 전압,
Figure 112016009023274-pat00022
는 정지 좌표계 q축 전압,
Figure 112016009023274-pat00023
은 계통 전압의 최대값,
Figure 112016009023274-pat00024
는 계통 위상각,
Figure 112016009023274-pat00025
은 위상오차를 각각 나타낸다.
식 (3)을 상기 좌표변환기(400)를 사용하여 동기 좌표계 d,q축 전압으로 나타낸 방정식은 다음과 같다.
Figure 112016009023274-pat00026
(4)
여기서,
Figure 112016009023274-pat00027
는 동기 좌표계 d축 전압,
Figure 112016009023274-pat00028
는 동기 좌표계 q축 전압,
Figure 112016009023274-pat00029
는 추종된 위상각을 나타낸다.
한편, 추종된 위상각과 실제 위상각의 차이가 작다는 가정하에 동기 좌표계 d축 전압은 다음과 같다.
Figure 112016009023274-pat00030
(5)
따라서, 본 발명의 실시 예에서는 전원 주파수 변동으로 인하여 동기 좌표계 d축에 발생하는 2배 맥동 성분의 보상이 필요하며, 이를 위하여 구간적분을 이용한 보상 알고리즘을 적용되어야 한다.
다음은, 도 4를 참조하여, 본 발명의 실시 예에 따른 상기 구간적분을 이용한 보상 알고리즘의 특징으로는 시스템의 응답속도를 고려한 2가지 방법을 가진다.
첫 번째 방법은, 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 2주기 동안 적분하여 평균값을 구하는 방법이며 적분공식은 아래와 같다.
Figure 112016009023274-pat00031
(6)
Figure 112016009023274-pat00032
Figure 112016009023274-pat00033
Figure 112016009023274-pat00034
여기서,
Figure 112016009023274-pat00035
는 맥동의 반주기를 적분한 출력값,
Figure 112016009023274-pat00036
는 동기 좌표계 PI 위상 제어기의 적분기 출력을 나타낸다. 식 (6)으로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은 다음과 같다.
Figure 112016009023274-pat00037
(7)
여기서,
Figure 112016009023274-pat00038
는 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력에 존재하는 2배 맥동 성분의 구간적분을 통한 결과 값의 합을 나타낸다.
두 번째 방법은, 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 1주기 동안 적분하여 평균값을 구하는 방법이며 적분공식은 아래와 같다.
Figure 112016009023274-pat00039
(8)
Figure 112016009023274-pat00040
위 식 (8)로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은 다음과 같다.
Figure 112016009023274-pat00041
(9)
따라서, 빠른 응답을 위해서는 두 번째 방법을 사용하며 보다 안정적인 방법을 위해서는 첫 번째 방법을 선택적으로 사용할 수 있다.
이와 같이, 본 발명은 도 3 및 도 4를 참조하여 위에서 상세하게 설명한 바와 같이, SRF-PLL기법을 이용한 단상 계통연계형 인버터에서 전원 주파수 변동에 의해 발생하는 위상 오차를 구간적분 보상 알고리즘을 통하여 계통 주파수의 변동에 따라 APF의 차단 주파수를 능동적으로 조정 가능한 가변형 APF(All Pass Filter)를 사용함으로써, 위상 오차의 영향을 실질적으로 보상할 수 있다. 또한, 위상오차의 영향을 저감하기 위해 사용된 구간적분 보상 알고리즘은 적분기의 동작을 통해 값들이 누적되기 때문에 과도상태에서도 안정적인 동작이 가능하다. 또한, 계통과 계통연계형 인버터간의 정확한 동기화 동작을 위하여 위상각에 포함될 수 있는 맥동성분을 저감시켜 보다 높은 품질의 전력을 제공할 수 있다. 또한, 계통 전원의 주파수변동에 의해 발생된 위상오차의 영향을 수학적 알고리즘에 의해 정확한 추종이 요구되는 위상각에 있어서 왜곡된 성분을 보상함으로써, 높은 품질의 전력 전달과 제품에 대한 신뢰성과 안전성을 동시에 확보할 수 있다. 또한, SRF-PLL기법이 사용된 단상 계통연계형 인버터에 쉽게 접목이 가능하여 계통과의 동기화시 높은 신뢰성 및 고품질의 계통연계형 인버터를 제공할 수 있다. 또한, 계통연계형 인버터의 위상각 추종에 따른 전원 주파수 변동 시 발생하는 위상오차가 출력전류에 미치는 영향을 사전에 저감시켜 인버터의 성능을 크게 향상시킬 수 있다. 그리고 전원 주파수 변동에 의한 위상오차를 이용하여 APF의 차단 주파수와 전원 주파수의 차이를 산정함으로써, 보다 근본적인 맥동의 원인을 제거할 수 있으며, 나아가 전원 주파수의 정확한 추종이 필요한 분산전원 시스템과 같은 분야에 응용될 수 있는 독특한 특징이 있다.
한편, 도 5는 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 보상 알고리즘의 사용 전과 후의 실험파형을 나타내며, 도 6은 상기 도 5와 또 다른 보상 알고리즘의 사용 전과 후의 실험 파형을 나타낸다.
구체적으로, 도 5는 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 구간적분 보상 알고리즘을 사용하기 전과 후의 추종된 계통 위상각과 동기 좌표계 d축 전압의 적분기 출력의 파형을 각각 나타낸다. 전원 주파수가 60HZ에서 58Hz로 변동한 경우, 전원 주파수의 2배에 해당하는 고조파가 발생하는 것을 알 수 있으며, 구간적분 보상 알고리즘을 사용한 후 2배 맥동성분이 저감되는 것을 보인다.
또한, 도 6은 본 발명의 바람직한 실시 예에 따른 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법에 대한 전원 주파수가 58Hz에서 62Hz로 변동하는 경우, 구간적분 보상 알고리즘 사용하기 전과 후의 추종된 계통 위상각과 동기 좌표계 d축 전압의 적분기 출력의 파형을 각각 나타낸다. 주파수 변동에 의한 전원 주파수의 2배 맥동성분은, 제안된 알고리즘을 사용한 저감되는 것을 알 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : APF 110 : 전압센서
120 : 전류센서 130 : 단상 계통연계형 인버터
140 : 시스템 제어 알고리즘 141 : PLL & 동기화시스템
200 : 동기 좌표계 PI 위상 제어기 300 : 구간적분 보상 알고리즘
310 : 구간 적분기 320 : 선택 스위치
330 : 동기 좌표계 PI 제어기 400 : 좌표변환기

Claims (4)

  1. 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상방법에 있어서,
    상기 방법은 전압센서(110)로부터 측정된 계통전압(Grid Voltage)의 정보를 통해 계통 주파수에 따라 가변적으로 변화하게 되는 APF(All Pass Filter,100)의 전달함수의 보상 신호(
    Figure 112017095546876-pat00062
    )로 가상의 전압을 생성하는 제1 단계와;
    상기 가상의 전압과 실제 전압을 좌표변환을 통해 동기 좌표계 d,q축 전압으로 변환 후, SRF-PLL(Synchronous Reference Frame-Phase Locked Loop)기법으로 추종된 위상각
    Figure 112017095546876-pat00063
    을 산정하는 제2 단계와;
    상기 제2 단계 후, 전원 주파수의 변동 여부에 따라 상기 APF의 차단 주파수와 전원 주파수의 차이로 인하여 발생하는 동기 좌표계 d축 전압의 2배 맥동성분이 존재할 경우, 동기 좌표계 PI 위상 제어기(200)의 적분기(210)의 후단에 위치한 구간적분 보상 알고리즘(300)을 위치시키되,
    추종된 위상각에 대해 구간 적분기(Integral Operation,310)를 통해 1주기와 2주기로 보상하고, 상기 구간 적분기에서 출력되는 평균값을 선택 스위치(320) 절환에 의해 안정적으로 구할 것인가, 아니면 신속하게 구할 것인가를 선택하며, 상기 선택 스위치에 의해 선택된 평균값에 대해 동기 좌표계 PI 제어기(330)로 에러를 보상하여 전원 주파수 변동에 대한 맥동 성분을 저감시켜 추종된 위상각의 왜곡을 저감시키는 제3 단계;를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 구간적분 보상 알고리즘(300)은, 상기 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 2주기 동안 적분하여 안정적으로 평균값을 구하는 방법이며 적분공식은,
    Figure 112016009023274-pat00044

    Figure 112016009023274-pat00045

    Figure 112016009023274-pat00046

    Figure 112016009023274-pat00047
    이며,
    여기서,
    Figure 112016009023274-pat00048
    는 맥동의 반주기를 적분한 출력값,
    Figure 112016009023274-pat00049
    는 동기 좌표계 PI 위상 제어기의 적분기 출력을 나타내고 위 [식]으로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은,
    Figure 112016009023274-pat00050
    이고,
    여기서
    Figure 112016009023274-pat00051
    는 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력에 존재하는 2배 맥동 성분의 구간적분을 통한 결과 값의 합을 나타내는 것을 특징으로 하는 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법.
  4. 제1항에 있어서,
    상기 구간적분 보상 알고리즘(300)은, 상기 동기 좌표계 PI 위상 제어기(200)의 적분기(210) 출력의 맥동 성분을 1주기 동안 적분하여 빠른 응답을 위해 평균값을 구하는 방법이며 적분공식은,
    Figure 112016009023274-pat00052

    Figure 112016009023274-pat00053
    이고,
    위 [식]으로부터 구해진 평균값을 모두 사용하여 연산한 결과 식은,
    Figure 112016009023274-pat00054
    인 것을 특징으로 하는 단상 계통연계형 인버터의 전원 주파수 변동에 따른 위상오차 보상 방법.
KR1020160010050A 2016-01-27 2016-01-27 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법 KR101789403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160010050A KR101789403B1 (ko) 2016-01-27 2016-01-27 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010050A KR101789403B1 (ko) 2016-01-27 2016-01-27 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법

Publications (2)

Publication Number Publication Date
KR20170089617A KR20170089617A (ko) 2017-08-04
KR101789403B1 true KR101789403B1 (ko) 2017-10-23

Family

ID=59654177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010050A KR101789403B1 (ko) 2016-01-27 2016-01-27 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법

Country Status (1)

Country Link
KR (1) KR101789403B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958894B1 (ko) * 2018-11-28 2019-03-15 디아이케이(주) 계통과 비상 발전기에 적용된 위상 제어 장치
CN109742795B (zh) * 2019-01-10 2022-05-20 西北工业大学 基于sogi的虚拟坐标系下单相并网控制方法
CN110233504B (zh) * 2019-04-15 2020-12-29 南通大学 一种软硬件结合新能源发电自动并网开关控制系统及方法
CN110401195B (zh) * 2019-06-13 2021-10-08 上海交通大学 基于dft旋转变换的闭环补偿方法、系统及介质
CN113809948B (zh) * 2021-08-10 2024-02-13 西安理工大学 一种分流器采样电流条件下并网逆变器反馈电流补偿方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
황선환 외 2인 :"SRF-PLL을 이용한 계통연계형 단상 인버터의 전원 위상각 검출시 옵셋 오차 영향에 관한 연구", 조명·전기설비학회논문지 29(10), pages 73-82, 2015.10.*
황선환 외 2인 :"단상 계통연계형 인버터의 SRF-PLL 옵셋 오차로 인한 전류 맥동 저감에 관한 연구", 조명·전기설비학회논문지 28(11), pages 68-76, 2014.11.*

Also Published As

Publication number Publication date
KR20170089617A (ko) 2017-08-04

Similar Documents

Publication Publication Date Title
KR101789403B1 (ko) 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법
US8670257B2 (en) Power conversion apparatus
CN103812135B (zh) 提高lcl型并网逆变器对弱电网适应能力的控制方法
TW201904185A (zh) 替代能源整合電力轉換裝置
US20130088903A1 (en) Control architecture for a multi-level active rectifier
KR20130081723A (ko) 계통연계형 전력 변환 시스템에서 임의적인 전기적 파형의 적응적 발생 및 제어
KR101562848B1 (ko) 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법
US20150381027A1 (en) Resonance suppression device
Zhou et al. Time delay compensation-based fast current controller for active power filters
JP6431585B2 (ja) グリッド接続システムに用いる位相同期回路の位相同期方法
KR101892123B1 (ko) 불평형 계통에 연결 가능한 하이브리드 무정전 전원장치
KR101486940B1 (ko) 병렬 분산 전원용 단독 운전 검출 장치
Hu et al. Predictive current control of grid-connected voltage source converters during network unbalance
KR101768800B1 (ko) 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법
KR102160883B1 (ko) 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치
CN112636348A (zh) 一种模块化三相电流型并网逆变器控制方法
KR20200136659A (ko) 계통 전압 위상 검출 장치
JP6226833B2 (ja) 電力変換装置
JP6263990B2 (ja) 交直変換装置の同期制御回路
KR101472457B1 (ko) Pfc 제어장치 및 방법
JP2018019466A (ja) 電力変換装置
KR100620760B1 (ko) 가상 2상을 이용한 계통전압 위상 검출장치
KR20170110985A (ko) 외란 관측기를 이용한 계통 연계형 인버터의 제어 시스템 및 방법
JP6110093B2 (ja) インバータ装置、および制御方法
JP2014072981A (ja) 単相電圧型交直変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant