KR101768800B1 - 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법 - Google Patents

3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법 Download PDF

Info

Publication number
KR101768800B1
KR101768800B1 KR1020160022925A KR20160022925A KR101768800B1 KR 101768800 B1 KR101768800 B1 KR 101768800B1 KR 1020160022925 A KR1020160022925 A KR 1020160022925A KR 20160022925 A KR20160022925 A KR 20160022925A KR 101768800 B1 KR101768800 B1 KR 101768800B1
Authority
KR
South Korea
Prior art keywords
phase
voltage
offset
coordinate system
scale error
Prior art date
Application number
KR1020160022925A
Other languages
English (en)
Inventor
황선환
성의석
Original Assignee
경남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경남대학교 산학협력단 filed Critical 경남대학교 산학협력단
Priority to KR1020160022925A priority Critical patent/KR101768800B1/ko
Application granted granted Critical
Publication of KR101768800B1 publication Critical patent/KR101768800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M2001/0006—
    • H02M2001/0009—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 관한 것으로, 상기 방법은 전압센서로부터 측정된 3상의 계통전압의 정보가 좌표변환기를 통해 정지 좌표계 d,q축 전압으로 변환 후 다시 동기 좌표계 d,q축 전압으로 변환하는 제 1단계와; 상기 동기 좌표계 d축 전압으로부터 SRF-PLL기법을 사용하여 추종된 위상각
Figure 112016018877035-pat00141
를 동기 좌표계 PI 위상 제어기(200)로 산정하는 제2 단계와; 상기 제 2단계 후, 동기 좌표계 d,q축 전압에 존재하는 옵셋 및 스케일 오차에 의한 전원 주파수 1배 및 2배 맥동성분을 각 고조파에 해당하는 2개의 비례공진제어기를 선택적으로 사용하여 보상하는 알고리즘을 적용한 제3 단계;를 포함하는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법을 제공함으로써, 3상 계통연계형 인버터의 전체 시스템 성능을 크게 향상시킬 수 있다.

Description

3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법{Offset and Scale Error Reduction Method According to Tracing Grid Phase Angle of Three-phase Grid-connected Inverters}
본 발명은 3상 계통연계형 인버터의 오차영향 저감 방법에 관한 것으로, 특히 전원전압 측정 시 발생되는 옵셋 및 스케일오차로 인한 위상오차의 영향을 비례공진제어기를 통해 선택적으로 보상하도록 함으로써, 3상 계통연계형 인버터 시스템의 성능을 크게 향상시키도록 한 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 관한 것이다.
계통연계형 인버터는 에너지 절감 및 에너지 효율향상의 필요성 증대에 따라 높은 전력품질 및 신뢰성 향상을 위한 기술을 바탕으로 활발한 연구개발이 이루어지고 있다. 일반적으로 계통연계형 인버터는 성능 향상을 위하여 전력변환회로와 계통전원의 위상검출을 위한 위상 동기 루프제어, 전원측 전류제어, 직류단 전압제어를 위한 알고리즘 등으로 구성되어 있다. 특히, 계통연계형 인버터는 계통측 전원과의 크기 및 위상차로 인하여 시스템의 성능저하를 야기할 수 있으며, 이를 방지하기 위해 계통전압의 위상 및 크기정보를 정확하게 추정하여 동기화하는 것이 필요하다.
3상 계통연계형 인버터의 경우, 위상각 추종을 위한 전원전압 측정 시 3상의 전원전압 중에서 2상의 전원전압만을 측정하여 사용하고 나머지 한 상의 전압은 연산을 통해 추정할 수 있다. 하지만 전압센서의 측정경로상에 존재하는 전압센서, 매칭회로, 필터회로 그리고 A/D 컨버터에 포함된 비선형적인 특성으로 인하여 옵셋 및 스케일 오차가 발생하게 된다. 이러한 오차 성분이 포함된 전압정보를 이용하여 시스템을 제어하게 되면 추종된 위상각에 옵셋 오차에 의한 전원 주파수의 1배 맥동과 스케일 오차에 의한 전원 주파수의 2배 맥동이 포함되어 전력품질이 저하된다.
따라서 전원전압의 측정시 옵셋 및 스케일오차가 발생하는 경우에도 안정적인 위상각 추정을 위한 보상 알고리즘을 적용함으로써 안정적인 시스템의 동작이 가능해야 한다.
한편, 국내 등록특허공보(B1) 제10-1444732호(2014.09.19.)의‘계통 연계형 컨버터 및 이의 제어방법’에는 계통 연계형 컨버터에서 3상 불평형 시 직류 링크 리플을 줄이기 위한 제어방법이 개시되어 있다.
그러나 이 특허기술은 전원전압 측정오차의 영향은 고려하지 않았기 때문에 전원전압 측정시 발생되는 옵셋 및 스케일오차에 의한 1배 및 2배 맥동을 보상하지 못한다.
또한, 이 특허기술에는 본 발명에서 옵셋 및 스케일 오차에 의한 고조파 보상을 위하여 사용하는 비례공진제어기와는 다르게 직류 링크 리플을 제거하기 위하여 대역제거필터를 적용하여 교류성분을 보상하는 방법이 개시되어 있다.
따라서, 본 발명에서는 상기 문제점을 해소하기 위해 비례공진제어기를 통해 선택적으로 보상하도록 한 전혀 새로운 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법을 제안한다.
따라서, 본 발명의 목적은 종래 기술의 문제점을 개선하기 위한 것으로, 보다 상세하게는, 3상 계통연계형 인버터의 위상각 추종을 위한 전원전압 측정 시 측정경로상의 비선형적인 특성으로 인하여 발생하는 옵셋 및 스케일 오차 영향을 저감시키는 2개의 비례공진제어기가 선택적으로 보상하는 알고리즘을 적용함으로써, 정확한 위상각 추정을 위한 맥동보상으로부터 3상 계통연계형 인버터 시스템의 성능을 크게 향상시키도록 한 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법을 제공한다.
전술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 있어서, 상기 방법은 전압센서(101)로부터 측정된 3상의 계통전압의 정보가 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 변환 후 다시 동기 좌표계 d,q축 전압으로 변환하는 제 1단계와; 상기 동기 좌표계 d축 전압으로부터 SRF-PLL(Synchronous Reference Frame Phase Locked Loop)기법을 사용하여 추종된 위상각
Figure 112016018877035-pat00001
를 동기 좌표계 PI 위상 제어기(200)로 산정하는 제2 단계와; 상기 제 2단계 후, 동기 좌표계 d,q축 전압에 존재하는 옵셋 및 스케일 오차에 의한 전원 주파수 1배 및 2배 맥동성분을 각 고조파에 해당하는 2개(301,302)의 비례공진제어기(300)를 선택적으로 사용하여 보상하는 알고리즘을 적용한 제3 단계;를 포함하는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법을 제공한다.
본 발명의 다른 실시 예에 따르면, 상기 전압센서(101)를 통해 측정된 옵셋 오차만을 고려한 3상 전원전압 공식은,
Figure 112016018877035-pat00002
Figure 112016018877035-pat00003
Figure 112016018877035-pat00004
이며, 여기서, 상기
Figure 112016018877035-pat00005
는 옵셋 오차만이 고려된 a상 전원전압이고,
Figure 112016018877035-pat00006
는 옵셋 오차만이 고려된 b상 전원전압이며,
Figure 112016018877035-pat00007
는 옵셋 오차만이 고려된 c상 전원전압을 나타낸다. 그리고
Figure 112016018877035-pat00008
는 a상 전압에 포함된 옵셋 오차이고,
Figure 112016018877035-pat00009
는 b상 전압에 포함된 옵셋 오차이며,
Figure 112016018877035-pat00010
는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 3상의 계통전압을 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00011
Figure 112016018877035-pat00012
이며, 여기서, 상기
Figure 112017034546408-pat00151
는 옵셋 오차만이 고려된 정지 좌표계 d축 전압이며,
Figure 112017034546408-pat00152
는 옵셋 오차만이 고려된 정지 좌표계 q축 전압이고,
Figure 112017034546408-pat00153
는 옵셋 오차만이 고려된 a상 전원전압이며,
Figure 112017034546408-pat00154
는 b상 전압에 포함된 옵셋 오차이고,
Figure 112017034546408-pat00155
는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 정지 좌표계 d,q축 전압을 좌표변환기를 통해 동기 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00015
Figure 112016018877035-pat00016
이며, 여기서, 상기
Figure 112017034546408-pat00156
는 옵셋 오차만이 고려된 동기 좌표계 d축 전압이며,
Figure 112017034546408-pat00157
는 옵셋 오차만이 고려된 동기 좌표계 q축 전압이고,
Figure 112017034546408-pat00158
는 a상 전압에 포함된 옵셋 오차이며,
Figure 112017034546408-pat00159
는 b상 전압에 포함된 옵셋 오차이고,
Figure 112017034546408-pat00160
는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 전압센서(101)를 통해 측정된 스케일 오차만을 고려한 3상 전원전압 공식은,
Figure 112016018877035-pat00019
Figure 112016018877035-pat00020
Figure 112016018877035-pat00021
이며, 여기서, 상기
Figure 112016018877035-pat00022
는 스케일 오차만이 고려된 a상 전원전압이고,
Figure 112016018877035-pat00023
는 스케일 오차만이 고려된 b상 전원전압이며,
Figure 112016018877035-pat00024
는 스케일 오차만이 고려된 c상 전원전압이다. 그리고
Figure 112016018877035-pat00025
는 a상 전압에 포함된 스케일 오차이고,
Figure 112016018877035-pat00026
는 b상 전압에 포함된 스케일 오차이며,
Figure 112016018877035-pat00027
는 c상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 3상의 계통전압을 좌표변환기를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00028
Figure 112016018877035-pat00029
이며, 여기서, 상기
Figure 112017034546408-pat00161
는 스케일 오차만이 고려된 정지 좌표계 d축 전압이며,
Figure 112017034546408-pat00162
는 스케일 오차만이 고려된 정지 좌표계 q축 전압이고,
Figure 112017034546408-pat00163
는 스케일 오차만이 고려된 a상 전원전압이며,
Figure 112017034546408-pat00164
는 a상 전압에 포함된 스케일 오차이고,
Figure 112017034546408-pat00165
는 b상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 3상 계통연계형 인버터의 전원전압 측정으로 인해 발생하는 스케일 오차에 의한 전원 주파수의 2배 맥동이 포함된 동기 좌표계 d,q축 전압 공식은,
Figure 112016018877035-pat00032
Figure 112016018877035-pat00033
이며, 여기서, 상기
Figure 112017034546408-pat00166
는 스케일 오차만이 고려된 동기 좌표계 d축 전압이며,
Figure 112017034546408-pat00167
는 스케일 오차만이 고려된 동기 좌표계 q축 전압이고,
Figure 112017034546408-pat00168
는 a상 전압에 포함된 스케일 오차이며,
Figure 112017034546408-pat00169
는 b상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 옵셋 오차에 의한 동기 좌표계 d축 전압의 1배 맥동을 보상하기 위한 상기 비례공진제어기에 대한 전달함수는,
Figure 112016018877035-pat00036
이며, 여기서, 상기
Figure 112016018877035-pat00037
는 비례이득,
Figure 112016018877035-pat00038
은 공진이득,
Figure 112016018877035-pat00039
는 차단주파수,
Figure 112016018877035-pat00040
은 1배 맥동에 대한 각주파수를 나타내는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따르면, 상기 스케일 오차에 의한 동기 좌표계 d축 전압의 2배 맥동을 보상하기 위한 상기 비례공진제어기의 전달함수는,
Figure 112016018877035-pat00041
이며, 여기서, 상기
Figure 112016018877035-pat00042
는 비례이득,
Figure 112016018877035-pat00043
은 공진이득,
Figure 112016018877035-pat00044
는 차단주파수,
Figure 112016018877035-pat00045
은 2배 맥동에 대한 각주파수를 나타내는 것을 특징으로 한다.
본 발명의 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법은 다음과 같은 효과가 있다.
(1) 본 발명은 저가의 전압센서를 통한 전원전압의 측정시 옵셋 및 스케일오차가 발생하는 경우에도 비례공진제어기를 이용한 보상 알고리즘을 적용함으로써 안정적인 시스템 구동이 가능하다.
(2) 본 발명은 전원전압 측정시 발생하는 옵셋 및 스케일 오차에 의한 위상각 왜곡의 영향을 저감함으로써 시스템의 성능을 향상시킴과 동시에 전력품질을 개선할 수 있다.
(3) 본 발명은 동기 좌표계 d축 전압에 포함된 1배 및 2배 맥동을 특정 주파수에 대한 검출이 가능한 비례공진제어기를 통해 보상함으로써 빠른 응답특성을 가지며 적은 개수의 보상기를 사용하고도 비교적 간단하고 계산적인 복잡성을 저감할 수 있다.
도 1은 종래 기술의 3상 계통연계형 인버터를 개략적으로 나타낸 도면
도 2는 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대한 3상 계통연계형 인버터의 전체 시스템 블록도를 나타낸 도면
도 3은 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대한 3상 계통연계형 인버터의 전원전압 측정시 전압측정경로상의 오차 발생을 설명하기 위한 도면
도 4는 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대한 3상 계통연계형 인버터의 옵셋 및 스케일 오차를 보상하기 위한 제어기 전체 블록도를 나타낸 도면
도 5는 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대한 플로워 챠트
도 6은 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대한 3상 계통연계형 인버터의 전원전압측정시 발생하는 옵셋 및 스케일 오차에 대한 보상 알고리즘을 사용하기 전과 후의 동기 좌표계 d축 전압의 맥동과 FFT 결과를 각각 나타낸 파형
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 하며 비록 종래기술과 동일한 부호가 표시되더라도 종래기술은 그 자체로 해석하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2 내지 도 6을 참조하여, 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법의 핵심 기술적 구성은 크게, 3상 전원전압을 입력받아 정지 좌표계로 변환하고 이를 다시 동기 좌표계로 변환하는 좌표변환기(100), 좌표변환 된 동기 좌표계 d축 전압을 통해 위상각을 추종하기 위해 사용되는 동기 좌표계 PI 위상 제어기(200), 전압센서의 측정경로상 발생하는 옵셋 및 스케일 오차를 보상하기 위한 비례공진제어기(300)로 구성되어진다.
도 2는 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전체 시스템을 나타낸 것으로, 전력변환회로, 전압 및 전류센서, 직류단 전압제어기, 전류제어기 그리고 전원전압을 통한 위상각을 추정하기 위한 동기 좌표계 위상동기루프로 구성되어 있다. 이중 계통과 계통연계형 인버터의 동기화를 위하여 위상각 추정은 중요한 요소이다. 특히, 동기 좌표계 위상동기루프(SRF-PLL, Synchronous Reference Frame-Phase Locked Loop)를 이용하여 위상각을 추정하게 되면 정상상태 오차가 0이 되기 때문에 제어가 용이한 장점이 있다.
따라서, 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법은, 상기 SRF-PLL기법에 대해 수학적 알고리즘으로 해석하고, 해석된 그 결과에 의해 도 4에서 보는 바와 같이, 전혀 새로운 SRF-PLL 회로를 구성하여 종래기술에는 포함되지 않은 전압측정경로상에서 발생되는 오차로 인한 추정된 위상각에 포함된 맥동성분을 보상하여 3상 계통연계형 인버터의 전체 시스템을 크게 향상시키는데 그 특징이 있다.
도 3은 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원전압 측정시 전압측정경로상의 오차 발생을 설명하기 위한 것으로, 전압센서의 측정경로상에 존재하는 전압센서(101), 매칭회로 및 필터회로를 갖는 OP앰프 및 저역통과필터 회로(102) 그리고 A/D 컨버터(103)에 포함된 비이상적인 특성으로 인하여 옵셋 및 스케일 오차가 발생하게 된다.
이러한 오차 성분이 포함된 전압정보를 이용하여 프로세서(104)를 통한 연산 처리하여 시스템을 제어하게 되면 추종된 위상각에 옵셋 오차에 의한 전원 주파수의 1배 맥동과 스케일 오차에 의한 전원 주파수의 2배 맥동이 포함되어 전력품질이 저하된다.
도 4를 참조하면, 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전압센서를 통한 전원전압 측정경로를 보여주고 있다. 전원전압 측정경로상의 비선형적인 특성으로 인하여 발생하는 옵셋 및 스케일 오차가 포함된 전압신호를 통해 좌표변환을 수행하는 경우, 추정된 위상각이 왜곡되어 시스템 전체에 악영향을 초래한다.
다시 말해서, 전압센서(101)로부터 측정된 전원전압 정보는 실제 전압으로부터 센서를 통해 그 크기가 변환되며 디지털 제어기의 입력단에 위치한 저역통과 필터를 거쳐 AD컨버터에서 디지털화 된다. 이때 전류 측정 경로의 센서 및 아날로그 회로에 포함된 비정상적인 요소로 인하여 실제 전압과 측정된 전압의 정보는 오차를 가지게 된다. 이러한 비정상적인 요소는 센서 자체의 옵셋 오차와 스케일 오차로 나타나게 된다.
따라서, 이러한 오차 성분이 포함된 전압 정보를 통해 정지 좌표계로 좌표변환 후 동기 좌표계로 다시 좌표변환을 수행하게 되면, 동기 좌표계 d,q축 전압에 전원 주파수의 1배 및 2배 맥동이 발생하게 된다. 그 결과 추정된 위상각이 왜곡되어 전체 시스템의 운전성능을 저하시킨다.
도 3 및 도 4를 참조하여, 본 발명의 실시 예에 따른 전압센서(101)를 통해 측정된 옵셋 오차만을 고려한 3상 전원전압 공식은,
Figure 112016018877035-pat00046
Figure 112016018877035-pat00047
Figure 112016018877035-pat00048
이며,
여기서, 상기
Figure 112016018877035-pat00049
는 옵셋 오차만이 고려된 a상 전원전압이고,
Figure 112016018877035-pat00050
는 옵셋 오차만이 고려된 b상 전원전압이며,
Figure 112016018877035-pat00051
는 옵셋 오차만이 고려된 c상 전원전압을 나타낸다. 그리고
Figure 112016018877035-pat00052
는 a상 전압에 포함된 옵셋 오차이고,
Figure 112016018877035-pat00053
는 b상 전압에 포함된 옵셋 오차이며,
Figure 112016018877035-pat00054
는 c상 전압에 포함된 옵셋 오차를 각각 나타낸다.
또한, 본 발명의 실시 예에서는 3상의 계통전압을 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00055
Figure 112016018877035-pat00056
이며,
여기서, 상기
Figure 112016018877035-pat00057
는 옵셋 오차만이 고려된 정지 좌표계 d축 전압이며,
Figure 112016018877035-pat00058
는 옵셋 오차만이 고려된 정지 좌표계 q축 전압을 각각 나타낸다.
또한, 본 발명의 실시 예에 따른 상기 정지 좌표계 d,q축 전압을 좌표변환기를 통해 동기 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00059
Figure 112016018877035-pat00060
이며,
여기서, 상기
Figure 112016018877035-pat00061
는 옵셋 오차만이 고려된 동기 좌표계 d축 전압,
Figure 112016018877035-pat00062
는 옵셋 오차만이 고려된 동기 좌표계 q축 전압을 각각 나타낸다.
따라서, 옵셋 오차로 인하여 동기 좌표계 d,q축 전압에 전원 주파수의 1배 맥동이 발생하는 것을 확인할 수 있다.
다시 도 3을 참조하여, 본 발명의 실시 예에 따른 상기 전압센서(101)를 통해 측정된 스케일 오차만을 고려한 3상 전원전압 공식은,
Figure 112016018877035-pat00063
Figure 112016018877035-pat00064
Figure 112016018877035-pat00065
이며,
여기서, 상기
Figure 112016018877035-pat00066
는 스케일 오차만이 고려된 a상 전원전압이고,
Figure 112016018877035-pat00067
는 스케일 오차만이 고려된 b상 전원전압이며,
Figure 112016018877035-pat00068
는 스케일 오차만이 고려된 c상 전원전압이다. 그리고
Figure 112016018877035-pat00069
는 a상 전압에 포함된 스케일 오차이고,
Figure 112016018877035-pat00070
는 b상 전압에 포함된 스케일 오차이며,
Figure 112016018877035-pat00071
는 c상 전압에 포함된 스케일 오차를 각각 나타낸다.
또한, 본 발명의 실시 예에 따른 3상의 계통전압을 좌표변환기를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
Figure 112016018877035-pat00072
Figure 112016018877035-pat00073
이며,
여기서, 상기
Figure 112016018877035-pat00074
는 스케일 오차만이 고려된 정지 좌표계 d축 전압이며,
Figure 112016018877035-pat00075
는 스케일 오차만이 고려된 정지 좌표계 q축 전압을 각각 나타낸다.
본 발명의 또 다른 실시 예에 따르면, 상기 3상 계통연계형 인버터의 전원전압 측정으로 인해 발생하는 스케일 오차에 의한 전원 주파수의 2배 맥동이 포함된 동기 좌표계 d,q축 전압 공식은,
Figure 112016018877035-pat00076
Figure 112016018877035-pat00077
이며,
여기서,
Figure 112016018877035-pat00078
는 스케일 오차만이 고려된 동기 좌표계 d축 전압,
Figure 112016018877035-pat00079
는 스케일 오차만이 고려된 동기 좌표계 q축 전압을 각각 나타낸다.
따라서, 스케일 오차로 인하여 동기 좌표계 d,q축 전압에 전원 주파수의 2배 맥동이 발생하는 것을 확인할 수 있다.
또한, 본 발명의 실시 예에 따른 상기 옵셋 및 스케일 오차가 포함된 전원전압을 모두 합산한 수학공식은,
Figure 112016018877035-pat00080
Figure 112016018877035-pat00081
Figure 112016018877035-pat00082
이며,
이를 다시 동기 좌표계 d,q축 전압으로 표현하면,
Figure 112016018877035-pat00083
Figure 112016018877035-pat00084
으로 된다.
따라서, 전원전압의 측정으로 인하여 발생하는 옵셋 및 스케일 오차는 동기 좌표계 d,q축 전압에 전원 주파수의 1배 및 2배 맥동을 야기 시키며 그 결과, 추정된 위상각에 1배 및 2배 맥동을 발생시켜 전체 시스템의 전력품질을 저하시키는 원인이 된다.
본 발명의 또 다른 실시 예에 따르면, 옵셋 오차에 의한 동기 좌표계 d축 전압의 1배 맥동을 보상하기 위한 상기 비례공진제어기에 대한 전달함수는,
Figure 112016018877035-pat00085
이며,
여기서, 상기
Figure 112016018877035-pat00086
는 비례이득,
Figure 112016018877035-pat00087
은 공진이득,
Figure 112016018877035-pat00088
는 차단주파수,
Figure 112016018877035-pat00089
은 1배 맥동에 대한 각주파수를 나타낸다.
본 발명의 또 다른 실시 예에 따르면, 스케일 오차에 의한 동기 좌표계 d축 전압의 2배 맥동을 보상하기 위한 상기 비례공진제어기의 전달함수는,
Figure 112016018877035-pat00090
이며,
여기서, 상기
Figure 112016018877035-pat00091
는 비례이득,
Figure 112016018877035-pat00092
은 공진이득,
Figure 112016018877035-pat00093
는 차단주파수,
Figure 112016018877035-pat00094
은 2배 맥동에 대한 각주파수를 나타낸다.
이하, 도 5를 참조하여, 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 대하여 상세하게 설명한다.
본 발명의 실시 예에 따른 방법은, 먼저 전압센서(101)로부터 측정된 3상의 계통전압의 정보가 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 변환 후 다시 동기 좌표계 d,q축 전압으로 변환하는 제1 단계(S100)를 갖는다.
다음은, 상기 동기 좌표계 d축 전압으로부터 SRF-PLL(Synchronous Reference Frame Phase Locked Loop)기법을 사용하여 추종된 위상각
Figure 112016018877035-pat00095
를 동기 좌표계 PI 위상 제어기(200)로 산정하는 제2 단계(S200)를 포함한다.
마지막으로, 상기 제 2단계 후, 동기 좌표계 d,q축 전압에 존재하는 옵셋 및 스케일 오차에 의한 전원 주파수 1배 및 2배 맥동성분을 각 고조파에 해당하는 2개(301,302)의 비례공진제어기(300)를 선택적으로 사용하여 보상하는 알고리즘을 적용한 제3 단계(S300)를 포함한다.
이와 같이, 본 발명은 저가의 전압센서를 통한 전원전압의 측정 시 옵셋 및 스케일오차가 발생하는 경우에도 비례공진제어기를 이용한 보상 알고리즘을 적용함으로서 안정적인 시스템 구동이 가능하고, 또한, 전원전압 측정 시 발생하는 옵셋 및 스케일 오차에 의한 위상각 왜곡의 영향을 저감함으로서 시스템의 성능을 향상시킴과 동시에 전력품질을 개선할 수 있다. 그리고 동기 좌표계 d축 전압에 포함된 1배 및 2배 맥동을 특정 주파수에 대한 검출이 가능한 비례공진제어기를 통해 보상함으로서, 빠른 응답특성을 가지며 적은 개수의 보상기를 사용하기 때문에 비교적 간단하고 계산적인 복잡성을 저감할 수 있다.
한편, 도 6은 본 발명의 바람직한 실시 예에 따른 3상 계통연계형 인버터의 전원전압 측정시 발생되는 옵셋 및 스케일 오차에 따른 동기 좌표계 d축 전압의 맥동보상을 위한 보상 알고리즘의 사용 전과 후의 실험파형 및 FFT 결과를 나타낸다.
도 6의 (a)는, 전원전압 측정경로상의 옵셋 및 스케일 오차에 의한 1배 및 2배 맥동이 포함된 동기 좌표계 d축 전압의 파형을 나타내고, 도 6의 (b)는, 옵셋 및 스케일 오차에 의한 맥동성분이 포함된 동기 좌표계 d축 전압의 FFT 결과를 나타내며, 도 6의 (c)는, 비례공진제어기를 이용한 동기 좌표계 d축 전압의 1배 및 2배 맥동 보상 알고리즘을 적용한 후 파형을 나타낸다. 그리고 도 6의 (d)는, 비례공진제어기를 적용한 후 동기 좌표계 d축 전압의 FFT 결과를 나타낸다.
따라서, 도 6의 (a) 내지 (d)로부터 옵셋 오차에 의한 1배 맥동과 스케일 오차에 의한 2배 맥동은 비례공진제어기(300)를 이용한 보상 알고리즘을 사용한 후 크게 저감되는 것을 확인할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 좌표변환기 101 :전압센서
102 : OP앰프 및 저역통과필터 회로 103 : A/D 컨버터
104 : 프로세서
200 : 동기 좌표계 PI 위상 제어기
300 : 비례공진제어기

Claims (9)

  1. 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법에 있어서,
    상기 방법은 전압센서(101)로부터 측정된 3상의 계통전압의 정보가 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 변환 후 다시 동기 좌표계 d,q축 전압으로 변환하는 제 1단계와;
    상기 동기 좌표계 d축 전압으로부터 SRF-PLL(Synchronous Reference Frame Phase Locked Loop)기법을 사용하여 추종된 위상각
    Figure 112016018877035-pat00096
    를 동기 좌표계 PI 위상 제어기(200)로 산정하는 제2 단계와;
    상기 제 2단계 후, 동기 좌표계 d,q축 전압에 존재하는 옵셋 및 스케일 오차에 의한 전원 주파수 1배 및 2배 맥동성분을 각 고조파에 해당하는 2개(301,302)의 비례공진제어기(300)를 선택적으로 사용하여 보상하는 알고리즘을 적용한 제3 단계;를 포함하는 것을
    특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  2. 제1 항에 있어서,
    상기 전압센서(101)를 통해 측정된 옵셋 오차만을 고려한 3상 전원전압 공식은,
    Figure 112016018877035-pat00097

    Figure 112016018877035-pat00098

    Figure 112016018877035-pat00099

    이며,
    여기서, 상기
    Figure 112016018877035-pat00100
    는 옵셋 오차만이 고려된 a상 전원전압이고, 는 옵셋 오차만이 고려된 b상 전원전압이며,
    Figure 112016018877035-pat00102
    는 옵셋 오차만이 고려된 c상 전원전압을 나타낸다. 그리고
    Figure 112016018877035-pat00103
    는 a상 전압에 포함된 옵셋 오차이고,
    Figure 112016018877035-pat00104
    는 b상 전압에 포함된 옵셋 오차이며,
    Figure 112016018877035-pat00105
    는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  3. 제1 항에 있어서,
    상기 3상의 계통전압을 좌표변환기(100)를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
    Figure 112017034546408-pat00106

    Figure 112017034546408-pat00107

    이며,
    여기서, 상기
    Figure 112017034546408-pat00108
    는 옵셋 오차만이 고려된 정지 좌표계 d축 전압이며,
    Figure 112017034546408-pat00109
    는 옵셋 오차만이 고려된 정지 좌표계 q축 전압이고,
    Figure 112017034546408-pat00148
    는 옵셋 오차만이 고려된 a상 전원전압이며,
    Figure 112017034546408-pat00149
    는 b상 전압에 포함된 옵셋 오차이고,
    Figure 112017034546408-pat00150
    는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  4. 제1 항에 있어서,
    상기 정지 좌표계 d,q축 전압을 좌표변환기를 통해 동기 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
    Figure 112017034546408-pat00110

    Figure 112017034546408-pat00111

    이며,
    여기서, 상기
    Figure 112017034546408-pat00112
    는 옵셋 오차만이 고려된 동기 좌표계 d축 전압이며,
    Figure 112017034546408-pat00113
    는 옵셋 오차만이 고려된 동기 좌표계 q축 전압이고,
    Figure 112017034546408-pat00170
    는 a상 전압에 포함된 옵셋 오차이며,
    Figure 112017034546408-pat00171
    는 b상 전압에 포함된 옵셋 오차이고,
    Figure 112017034546408-pat00172
    는 c상 전압에 포함된 옵셋 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  5. 제1 항에 있어서,
    상기 전압센서(101)를 통해 측정된 스케일 오차만을 고려한 3상 전원전압 공식은,
    Figure 112016018877035-pat00114

    Figure 112016018877035-pat00115

    Figure 112016018877035-pat00116

    이며,
    여기서, 상기
    Figure 112016018877035-pat00117
    는 스케일 오차만이 고려된 a상 전원전압이고,
    Figure 112016018877035-pat00118
    는 스케일 오차만이 고려된 b상 전원전압이며,
    Figure 112016018877035-pat00119
    는 스케일 오차만이 고려된 c상 전원전압이다. 그리고
    Figure 112016018877035-pat00120
    는 a상 전압에 포함된 스케일 오차이고,
    Figure 112016018877035-pat00121
    는 b상 전압에 포함된 스케일 오차이며,
    Figure 112016018877035-pat00122
    는 c상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  6. 제1 항에 있어서,
    상기 3상의 계통전압을 좌표변환기를 통해 정지 좌표계 d,q축 전압으로 좌표변환 한 수학공식은,
    Figure 112017034546408-pat00123

    Figure 112017034546408-pat00124

    이며,
    여기서, 상기
    Figure 112017034546408-pat00125
    는 스케일 오차만이 고려된 정지 좌표계 d축 전압이며,
    Figure 112017034546408-pat00126
    는 스케일 오차만이 고려된 정지 좌표계 q축 전압이고,
    Figure 112017034546408-pat00173
    는 스케일 오차만이 고려된 a상 전원전압이며,
    Figure 112017034546408-pat00174
    는 a상 전압에 포함된 스케일 오차이고,
    Figure 112017034546408-pat00175
    는 b상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  7. 제1 항에 있어서,
    상기 3상 계통연계형 인버터의 전원전압 측정으로 인해 발생하는 스케일 오차에 의한 전원 주파수의 2배 맥동이 포함된 동기 좌표계 d,q축 전압 공식은,
    Figure 112017034546408-pat00127

    Figure 112017034546408-pat00128

    이며,
    여기서, 상기
    Figure 112017034546408-pat00129
    는 스케일 오차만이 고려된 동기 좌표계 d축 전압이며,
    Figure 112017034546408-pat00130
    는 스케일 오차만이 고려된 동기 좌표계 q축 전압이고,
    Figure 112017034546408-pat00176
    는 a상 전압에 포함된 스케일 오차이며,
    Figure 112017034546408-pat00177
    는 b상 전압에 포함된 스케일 오차를 각각 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  8. 제1 항에 있어서,
    상기 옵셋 오차에 의한 동기 좌표계 d축 전압의 1배 맥동을 보상하기 위한 상기 비례공진제어기에 대한 전달함수는,
    Figure 112016018877035-pat00131

    이며,
    여기서, 상기
    Figure 112016018877035-pat00132
    는 비례이득,
    Figure 112016018877035-pat00133
    은 공진이득,
    Figure 112016018877035-pat00134
    는 차단주파수,
    Figure 112016018877035-pat00135
    은 1배 맥동에 대한 각주파수를 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
  9. 제1 항에 있어서,
    상기 스케일 오차에 의한 동기 좌표계 d축 전압의 2배 맥동을 보상하기 위한 상기 비례공진제어기의 전달함수는,
    Figure 112016018877035-pat00136

    이며,
    여기서, 상기
    Figure 112016018877035-pat00137
    는 비례이득,
    Figure 112016018877035-pat00138
    은 공진이득,
    Figure 112016018877035-pat00139
    는 차단주파수,
    Figure 112016018877035-pat00140
    은 2배 맥동에 대한 각주파수를 나타내는 것을 특징으로 하는 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법.
KR1020160022925A 2016-02-26 2016-02-26 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법 KR101768800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160022925A KR101768800B1 (ko) 2016-02-26 2016-02-26 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160022925A KR101768800B1 (ko) 2016-02-26 2016-02-26 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법

Publications (1)

Publication Number Publication Date
KR101768800B1 true KR101768800B1 (ko) 2017-08-17

Family

ID=59753033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160022925A KR101768800B1 (ko) 2016-02-26 2016-02-26 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법

Country Status (1)

Country Link
KR (1) KR101768800B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110994684A (zh) * 2019-12-23 2020-04-10 太原理工大学 弱电网下lcl型并网变换器的控制方法
CN113098015A (zh) * 2021-04-20 2021-07-09 中国铁道科学研究院集团有限公司 单相整流器网侧电流低次谐波抑制方法及装置
CN113890398A (zh) * 2021-10-11 2022-01-04 四川大学 一种考虑频率动态特性的pr控制与pi控制等效方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
권영 외, SRF-PLL을 이용한 계통연계형 단상 인버터의 전원 위상각 검출시 옵셋 오차 영향에 관한 연구, 조명·전기설비학회논문지 29(10), pp.73-82.(2015.10)
성의석 외, 단상 계통연계형 컨버터의 SRF-PLL 옵셋 오차로 인한 전류 맥동 저감에 관한 연구, 전력전자학술대회논문집 , pp.451-452.(2014.7.)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110994684A (zh) * 2019-12-23 2020-04-10 太原理工大学 弱电网下lcl型并网变换器的控制方法
CN110994684B (zh) * 2019-12-23 2022-06-24 太原理工大学 弱电网下lcl型并网变换器的控制方法
CN113098015A (zh) * 2021-04-20 2021-07-09 中国铁道科学研究院集团有限公司 单相整流器网侧电流低次谐波抑制方法及装置
CN113890398A (zh) * 2021-10-11 2022-01-04 四川大学 一种考虑频率动态特性的pr控制与pi控制等效方法

Similar Documents

Publication Publication Date Title
JP4082438B2 (ja) 電流制御形電力変換装置
Hwang et al. DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters
JP6636608B2 (ja) 供給ネットワークにおける電圧を検出する方法および装置
Bouafia et al. Design and implementation of predictive current control of three-phase PWM rectifier using space-vector modulation (SVM)
WO2016051500A1 (ja) 電力変換装置、発電システムおよび電流制御方法
KR101768800B1 (ko) 3상 계통연계형 인버터의 전원 위상각 검출에 따른 옵셋 및 스케일 오차영향 저감 방법
US10331094B2 (en) Periodic external disturbance suppression control device
KR20170089617A (ko) 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법
CN102931902B (zh) 死区补偿系统及方法
Zhou et al. Time delay compensation-based fast current controller for active power filters
JP2008234298A (ja) 半導体電力変換装置
JP5888074B2 (ja) 電力変換装置
JP2018182811A (ja) 電力変換器及びその制御装置
JP6876585B2 (ja) 電力変換装置および電力変換システム
KR101125111B1 (ko) 피엘엘 제어의 기본파 성분 획득방법 및 그 방법을 이용하는 피엘엘 제어기
JP4670867B2 (ja) 電流制御形電力変換装置
JP2015203904A (ja) Ｐｖパワーコンディショナ
CN113783489A (zh) 一种单直流母线传感器相电流双校正方法
KR101764949B1 (ko) 인버터 출력전압의 위상보상장치
KR101319303B1 (ko) 전동기 구동장치 및 이의 제어방법
KR20210047622A (ko) 계통 위상 검출 방법 및 계통 연계형 컨버터
JP6756975B2 (ja) 電力変換器の制御装置
Hwang et al. Offset error compensation algorithm for grid voltage measurement of grid-connected single-phase inverters based on SRF-PLL
KR101696510B1 (ko) 출력전압 왜곡을 보상하는 인버터 제어 시스템
KR20140085845A (ko) 3상 양방향 인버터의 계통전류 불평형 보상방법 및 고조파 왜곡 보상 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant