KR101171479B1 - 반도체 장치 및 메탈 실드판의 제조 방법 - Google Patents

반도체 장치 및 메탈 실드판의 제조 방법 Download PDF

Info

Publication number
KR101171479B1
KR101171479B1 KR1020100017572A KR20100017572A KR101171479B1 KR 101171479 B1 KR101171479 B1 KR 101171479B1 KR 1020100017572 A KR1020100017572 A KR 1020100017572A KR 20100017572 A KR20100017572 A KR 20100017572A KR 101171479 B1 KR101171479 B1 KR 101171479B1
Authority
KR
South Korea
Prior art keywords
shield plate
metal shield
burr
semiconductor chip
metal
Prior art date
Application number
KR1020100017572A
Other languages
English (en)
Other versions
KR20100118503A (ko
Inventor
마사찌까 마스다
가즈노리 오다
고지 도미따
가즈유끼 미야노
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009109369A external-priority patent/JP5190713B2/ja
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20100118503A publication Critical patent/KR20100118503A/ko
Application granted granted Critical
Publication of KR101171479B1 publication Critical patent/KR101171479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

메탈 실드판의 절단 버어에 의해 반도체 칩이 손상되는 것을 방지할 수 있는 반도체 장치를 제공한다. 반도체 장치는, 반도체 칩과, 반도체 칩의 회로면에 설치된 메탈 실드판을 구비하고 있다. 메탈 실드판은, 실드판 본체의 다른 쪽의 면이 반도체 칩의 회로면측을 향해 배치되고, 버어는, 실드판 본체의 다른 쪽의 면측에 위치하고 있다. 버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되어 있다. 절단 버어는 반도체 칩의 반대측을 향해 돌출되어 있으므로, 절단 버어에 의해 반도체 칩의 회로면이 손상되는 일이 없다.

Description

반도체 장치 및 메탈 실드판의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND METAL SHIELD PLATE}
본 특허 출원은, 2009년 4월 28일에 제출된 일본 출원인 일본 특허 출원 제2009-109369호 및 2009년 6월 5일에 제출된 일본 출원인 일본 특허 출원 제 2009-136462호의 이익을 누린다. 이들의 선 출원에 있어서의 전체 개시 내용은, 인용함으로써 본 명세서의 일부가 된다.
본 발명은, 반도체 칩을 자기로부터 보호하는 메탈 실드판을 구비한 반도체 장치에 관한 것으로, 특히 메탈 실드판의 절단 버어(burr)에 의해 반도체 칩이 손상되는 것을 방지할 수 있는 반도체 장치에 관한 것이다. 또한, 본 발명은, 반도체 칩과, 반도체 칩을 밀봉하는 밀봉 수지를 포함하는 반도체 장치에 사용되어, 반도체 칩을 외부 자기로부터 보호하는 반도체 장치용의 메탈 실드판의 제조 방법에 관한 것이다.
MRAM 등의 반도체 칩을 갖는 반도체 장치는, 그 내부에 메탈 실드판이 설치되어 있다. 이러한 메탈 실드판은, 반도체 장치의 반도체 칩을 반도체 장치 외부의 자기(자장)로부터 보호하기 위하여, 자기 실드 효과가 있는 금속 소재로 제작된다.
이러한 메탈 실드판을 제작하는 경우, 금속 소재를 프레스 가공함으로써 메탈 실드판을 제작하는 것도 생각할 수 있다. 그러나, 이 경우, 완성된 메탈 실드판에 블랭킹 버어(blanking burr)와 왜곡이 발생하고, 이 버어가 반도체 칩의 회로면에 접하여 반도체 칩의 회로를 손상시키는 경우가 있었다. 이로 인해, 프레스 가공에 의해 메탈 실드판을 제작하는 것은 문제가 있었다.
이 때문에, 메탈 실드판은 에칭 가공법에 의해 제작되는 것이 일반적이다. 이러한 에칭 가공법의 하나로서, 우선 일면에 테이프 소재를 부착한 금속 소재를 준비하고, 다음에 이 금속 소재에 대하여 당해 일면과 반대인 면측에서부터 에칭 가공을 행함으로써 개개의 메탈 실드판을 제작하는 것을 생각할 수 있다(편면 에칭). 그러나, 이 방법을 사용하는 경우, 금속 소재 양면을 에칭하여 메탈 실드판을 제작하는 경우에 비해 에칭 가공 시간이 약 2배가 되기 때문에, 가공 시간이 길다는 문제가 있다. 또한, 에칭 형상이 편측으로 테이퍼가 된 형상이 되기 때문에, 메탈 실드판 단부에 있어서의 실드 효과가 저감된다는 문제도 있다.
특허문헌1일본특허공개평9-130082호공보
이에 반해, 복수의 메탈 실드판을 포함하는 메탈 실드용 시트를 제작하여, 각 메탈 실드판을 연결하는 연결부를 블레이드에 의해 절단함으로써, 개개의 메탈 실드판으로 분리하는 것이 시도되고 있다. 그러나, 반도체 장치의 제조 공정에 있어서, 메탈 실드판의 연결부에 절단 버어가 발생하고, 이 절단 버어가 반도체 칩이나 기판에 접촉했을 경우, 흠집 등이 발생할 우려가 있다.
본 발명은 이러한 점을 고려하여 이루어진 것으로, 메탈 실드판의 절단 버어에 의해 반도체 칩이 손상되는 것을 방지할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은, 회로면을 갖는 반도체 칩과, 반도체 칩의 적어도 회로면에 설치된 메탈 실드판을 구비한 반도체 장치에 있어서, 메탈 실드판은, 한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와, 실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며, 메탈 실드판은, 다른 쪽의 면이 반도체 칩의 회로면측을 향해 배치되고, 버어는 실드판 본체의 다른 쪽의 면측에 위치하고, 버어의 선단(先端)에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되고, 절단 버어는 반도체 칩의 반대측을 향해 돌출되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 메탈 실드판이 Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 회로면을 갖는 반도체 칩과, 반도체 칩의 적어도 회로면에 설치된 메탈 실드판을 구비한 반도체 장치에 있어서, 메탈 실드판은, 한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와, 실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며, 메탈 실드판은, 한쪽의 면이 반도체 칩의 회로면측을 향해 배치되고, 버어는 실드판 본체의 다른 쪽의 면측에 위치하고, 버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 메탈 실드판이 Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 반도체 장치에 있어서, 기판과, 기판 상에 설치된 제1 메탈 실드판과, 제1 메탈 실드판 상에 설치되어 회로면을 갖는 반도체 칩과, 반도체 칩의 회로면에 설치된 제2 메탈 실드판을 구비하고, 제1 메탈 실드판은, 한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와, 실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며, 제1 메탈 실드판은, 다른 쪽의 면이 기판측을 향해 배치되고, 버어는 실드판 본체의 다른 쪽의 면측에 위치하고, 버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되고, 절단 버어는 기판의 반대측을 향해 돌출되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 제1 메탈 실드판 및 제2 메탈 실드판이 Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 반도체 장치에 있어서, 기판과, 기판 상에 설치된 제1 메탈 실드판과, 제1 메탈 실드판 상에 설치되어 회로면을 갖는 반도체 칩과, 반도체 칩의 회로면에 설치된 제2 메탈 실드판을 구비하고, 제1 메탈 실드판은, 한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와, 실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며, 제1 메탈 실드판은, 한쪽의 면이 기판측을 향해 배치되고, 버어는 실드판 본체의 다른 쪽의 면측에 위치하고, 버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 반도체 칩과, 반도체 칩을 밀봉하는 밀봉 수지를 포함하는 반도체 장치에 사용되어, 반도체 칩을 외부 자기로부터 보호하는 메탈 실드판의 제조 방법에 있어서, 퍼멀로이(permalloy) PC재를 준비하는 공정과, 퍼멀로이 PC재를 가공하여, 메탈 실드판을 포함하는 평판 형상의 가공 완료된 퍼멀로이 PC재를 제작하는 공정과, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재를 서로 적층하여 열처리로 내에 배치하는 공정과, 열처리로 내에서 가공 완료된 퍼멀로이 PC재를 불활성 가스 분위기 중에서 650℃ 내지 850℃로 열처리하는 공정과, 가공 완료된 퍼멀로이 PC재로부터 메탈 실드판을 분리하는 공정을 구비한 것을 특징으로 하는 메탈 실드판의 제조 방법이다.
본 발명은, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재는, 스페이서(spacer)를 사이에 두고 적층되며, 스페이서는, 퍼멀로이 PC재와 동일한 선팽창 계수를 갖는 것을 특징으로 하는 메탈 실드판의 제조 방법이다.
본 발명은, 스페이서가 퍼멀로이 PC재로 이루어진 것을 특징으로 하는 메탈 실드판의 제조 방법이다.
본 발명은, 가공 완료된 퍼멀로이 PC재를 열처리하는 공정은, 가공 완료된 퍼멀로이 PC재를 650℃ 내지 850℃까지 가열한 후, 상기 가공 완료된 퍼멀로이 PC재를 서냉(徐冷)하는 어닐링 공정으로 이루어지는 공정이 설치되어 있는 것을 특징으로 하는 메탈 실드판의 제조 방법이다.
본 발명은, 가공 완료된 퍼멀로이 PC재가 복수의 메탈 실드판을 포함하는 것을 특징으로 하는 메탈 실드판의 제조 방법이다.
이상과 같이 본 발명에 따르면, 반도체 장치의 제조 공정에 있어서 버어의 선단에 형성된 절단 버어가 반도체 칩 또는 기판에 접촉하는 일이 없기 때문에, 메탈 실드판의 절단 버어에 의해 반도체 칩이 손상되는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 열처리로 내에서 가공 완료된 퍼멀로이 PC재를 불활성 가스 분위기 중에서 650℃ 내지 850℃로 열처리하기 때문에, 열처리를 행할 때 가공 완료된 퍼멀로이 PC재끼리의 사이에 알루미나 분말을 개재시킬 필요가 없다. 이로써, 반도체 장치용의 메탈 실드판에 요구되는 특성(높은 투자율 및 낮은 보자력(保磁力))을 확보하면서, 효율적으로 메탈 실드판을 제작할 수 있다. 또한, 열처리로 내에서 가공 완료된 퍼멀로이 PC재가 연화되어 변형되는 일이 없기 때문에, 높은 양품율로 메탈 실드판을 얻을 수 있다.
도 1은 메탈 실드용 시트를 도시하는 평면도.
도 2는 도 1의 I부를 확대하여 도시하는 사시도.
도 3의 (a), (b)는 각각 메탈 실드용 시트의 연결부의 변형예를 도시하는 도면이고, (c)는 (a)의 A-A선의 단면도, (d)는 (b)의 B-B선의 단면도.
도 4의 (a), (b)는 각각 메탈 실드판을 도시하는 사시도.
도 5의 (a)~(d)는 각각 본 발명에 의한 반도체 장치의 제1 실시 형태를 도시하는 개략도(1개의 메탈 실드판을 포함하는 경우).
도 6의 (a)~(d)는 각각 도 5의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 7의 (a)~(d)는 각각 도 5의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 8의 (a)~(d)는 각각 본 발명에 의한 반도체 장치의 제1 실시 형태를 도시하는 개략도(2개의 메탈 실드판을 포함하는 경우).
도 9의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 10의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 11의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 12의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 13의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 14의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 15의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 16의 (a)~(d)는 각각 도 8의 (a)~(d)에 나타내는 반도체 장치의 변형예를 도시하는 개략도.
도 17의 (a)~(e)는 메탈 실드용 시트의 제조 방법을 도시하는 도면.
도 18의 (a), (b)는 메탈 실드판의 제조 방법을 도시하는 단면도.
도 19의 (a), (b)는 메탈 실드판의 제조 방법을 도시하는 단면도.
도 20의 (a)~(e)는 본 발명에 의한 반도체 장치의 제조 방법을 도시하는 개략도.
도 21은 본 발명에 의한 반도체 장치의 변형예를 도시하는 평면도.
도 22는 본 발명에 의한 반도체 장치의 변형예를 나타내는 길이 방향의 단면도.
도 23은 본 발명에 의한 반도체 장치의 변형예를 나타내는 폭 방향의 단면도.
도 24는 메탈 실드판을 갖는 반도체 장치(SOP)의 제2 실시 형태를 도시하는 개략 단면도.
도 25는 메탈 실드판을 갖는 반도체 장치(BGA)의 제2 실시 형태를 도시하는 개략 단면도.
도 26은 메탈 실드판을 갖는 반도체 장치(SOP)의 제2 실시 형태를 도시하는 개략 단면도.
도 27은 메탈 실드판을 갖는 반도체 장치(BGA)의 제2 실시 형태를 도시하는 개략 단면도.
도 28은 메탈 실드판을 도시하는 사시도.
도 29는 가공 완료된 퍼멀로이 PC재를 도시하는 평면도.
도 30의 (a)~(g)는 본 발명의 제2 실시 형태에 의한 메탈 실드판의 제조 방법을 도시하는 도면.
도 31은 열처리로 내에 배치된 가공 완료된 퍼멀로이 PC재를 나타내는 개략 사시도.
도 32는 메탈 실드판의 투자율과 외부자력으로부터의 차폐 효과와의 관계를 설명하기 위한 도면.
도 33은 본 발명의 실시예에 있어서의 메탈 실드판의 히스테리시스 곡선을 도시하는 도면.
(제1 실시 형태)
이하, 도면을 참조하여 본 발명의 제1 실시 형태에 대해서 설명한다. 도 1 내지 도 23은, 본 발명의 제1 실시 형태를 도시하는 도면이다.
(메탈 실드용 시트의 구성)
우선, 도 1 내지 도 3에 의해, 메탈 실드용 시트의 개략에 대해서 설명한다.
도 1에 나타낸 바와 같이, 메탈 실드용 시트(10)는, 복수의 직사각 형상의 개구(21)를 갖는 프레임(20)과, 프레임(20)의 개구(21) 내에 배치되고, 프레임(20)에 연결부(30)를 통해 연결된 복수의 메탈 실드판(40)을 구비하고 있다. 이 중에서 프레임(20)은, 복수의 개구(21) 전체를 둘러싸는 외곽부(22)와, 인접하는 각 개구(21) 사이에 형성되어 서로 평행하게 배치된 복수의 가늘고 긴 스테이부(23)를 가지고 있다. 이들 프레임(20)의 외곽부(22), 스테이부(23) 및 메탈 실드판(40)은, 서로 동일한 두께로 이루어져 있다.
도 1에 나타낸 바와 같이, 연결부(30)는 각 메탈 실드판(40)의 측부에 각각 설치되어 있다. 즉, 각 연결부(30)는, 메탈 실드판(40)의 측부와 프레임(20)의 스테이부(23)(또는 외곽부(22))를 연결하는 것이다.
또한, 도 2에 나타낸 바와 같이, 연결부(30)는, 그 전역에 걸쳐 그 두께가 메탈 실드판(40)의 두께보다 얇게 형성되며, 한쪽의 면(도 2의 하면)(30A)에서부터 다른 쪽의 면(도 2의 상면)(30B)을 향해 형성된 에칭 공간(31)을 갖고 있다.
메탈 실드용 시트(10)는, 후술하는 바와 같이 1장의 금속판(메탈 기판(70))을 에칭 가공함으로써 제작된 것이다. 즉, 메탈 실드용 시트(10)의 프레임(20), 연결부(30) 및 메탈 실드판(40)은 서로 일체로 형성되어 있다. 상기 메탈 실드용 시트(10)는, 예를 들어 퍼멀로이 PC재 등의 Fe-Ni 합금을 포함하는 재료 등, 투자율이 높은 재료로 이루어지는 것이 바람직하다.
또한, 연결부(30)의 두께는, 메탈 실드판(40)의 두께의 약 1/2 정도로 하는 것이 바람직하다. 또한, 도 2에 있어서, 연결부(30)는 그 전역에 걸쳐 그 두께가 메탈 실드판(40)의 두께보다 얇게 형성되어 있으나, 이에 한정되지 않고, 연결부(30) 중 적어도 메탈 실드판(40)에 인접하는 부분에 있어서 그 두께가 메탈 실드판(40)의 두께보다 얇으면 된다. 예를 들어, 에칭 공간(31)의 폭은, 연결부(30)의 폭의 약 1/2 정도이어도 좋고(도 3의 (a), (c)), 혹은 에칭 공간(31)의 폭이 연결부(30)의 폭의 약 3/4 정도이어도 좋다(도 3의 (b), (d)).
(메탈 실드판의 구성)
다음으로 도 4의 (a), (b)에 의해, 메탈 실드판의 개략에 대해서 설명한다.
도 4의 (a), (b)에 나타내는 반도체 장치용의 메탈 실드판(40)은, 상술한 메탈 실드용 시트(10)에 포함되는 것이다. 즉, 메탈 실드판(40)은, 후술하는 바와 같이 메탈 실드용 시트(10)의 연결부(30)를 절단하여 프레임(20)으로부터 분리함으로써 제작된 것이다.
이러한 구성으로 이루어지는 메탈 실드판(40)은, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 직사각 형상의 실드판 본체(41)와, 실드판 본체(41)의 측방에 돌출되는 버어, 구체적으로는 접속부를 절단한 나머지부(42)를 구비하고 있다.
이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하는 동시에, 한쪽의 면(42A)과 다른 쪽의 면(42B)을 가지고 있다. 즉, 버어(42)의 다른 쪽의 면(42B)은, 실드판 본체(41)의 다른 쪽의 면(41B)과 동일 평면 상에 형성되어 있다. 한편, 버어(42)의 한쪽의 면(42A)은, 실드판 본체(41)의 한쪽의 면(41A)보다 다른 쪽의 면(41B)측에 위치하고 있다. 즉, 버어(42)의 두께는 실드판 본체(41)의 두께보다 얇다. 또한, 버어(42)는, 상술한 메탈 실드용 시트(10)의 연결부(30)의 일부에 상당한다.
한편, 도 4의 (a)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에서 연결부(30)를 절단한 경우(도 18의 (a), (b) 참조)의 메탈 실드판(40)을 나타내고 있다. 도 4의 (a)에 있어서, 각 버어(42)의 선단에는, 다른 쪽의 면(41B, 42B)에 대하여 직교하는 방향으로 절단 버어(43)가 형성되어 있다. 이 경우, 절단 버어(43)는, 연결부(30)를 절단하는 방향과 반대인 방향, 즉 실드판 본체(41)의 한쪽의면(41A) 방향(도 4의 (a)의 하방)으로 돌출되어 있다.
한편, 도 4의 (b)는, 실드판 본체(41)의 한쪽의 면(41A) 측에서 연결부(30)를 절단한 경우(도 19의 (a), (b) 참조)의 메탈 실드판(40)을 나타내고 있다. 도 4의 (b)에 있어서, 각 버어(42)의 선단에는, 다른 쪽의 면(41B, 42B)에 대하여 직교하는 방향으로 절단 버어(43)가 형성되어 있다. 이 경우, 절단 버어(43)는, 연결부(30)를 절단하는 방향과 반대인 방향, 즉 실드판 본체(41)의 다른 쪽의 면(41B) 방향(도 4의 (b)의 상방)으로 돌출되어 있다.
또한, 도 4의 (a), (b)에 있어서, 절단 버어(43)의 높이는 20μm 내지 30μm 정도이다.
메탈 실드판(40)의 크기는 상관없지만, 후술하는 바와 같이 반도체 장치를 제조하는 공정 전에 메탈 실드판(40)을 수작업으로 전용 트레이에 적재할 필요가 없기 때문에, 메탈 실드판(40)의 한 변을, 예를 들어 1mm 내지 3mm 정도까지 작게 할 수도 있다. 또한, 메탈 실드판(40)의 두께는 50μm 내지 200μm로 하는 것이 바람직하고, 100μm 내지 150μm로 하는 것이 더욱 바람직하다. 메탈 실드판(40)의 두께가 50μm 미만으로 되면, 외부의 자기로부터 반도체 칩을 충분히 보호할 수 없다. 한편, 메탈 실드판(40)의 두께가 200μm를 초과하게 되면, 반도체 장치 전체의 두께가 두꺼워지기 때문에 바람직하지 않다.
(반도체 장치의 구성)
다음으로, 도 5 내지 도 16에 의해 본 발명에 의한 반도체 장치의 개략에 대해서 설명한다. 우선, 도 5 내지 도 7에 의해, 1개의 메탈 실드판을 포함하는 반도체 장치의 개략에 대해서 설명한다.
또한, 도 5의 (a), 도 6의 (a), 도 7의 (a)는, 반도체 장치가 SOP(Small Outline Package의 약칭)로 이루어진 경우를 도시하는 도면이고, 도 5의 (b), 도 6의 (b), 도 7의 (b)는, 반도체 장치가 BGA(Ball GridArray Package의 약칭)로 이루어진 경우를 도시하는 도면이며, 도 5의 (c), 도 6의(c), 도 7의 (c), 도 5의 (d), 도 6의 (d), 도 7의 (d)는, 반도체 장치가 DFN(Dual Flat No-lead Package의 약칭)으로 이루어진 경우를 도시하는 도면이다.
이 중 도 5의 (a)에 나타내는 SOP로 이루어진 반도체 장치(50)는, 다이 패드(기판)(52)와, 다이 패드(52)에 적치되고, 회로면(51A)을 갖는 반도체 칩(51)과, 반도체 칩(51)의 회로면(51A)에 설치된 메탈 실드판(40)을 구비하고 있다. 이 중 반도체 칩(51)은, 자기 저항 효과를 나타내는 기억 소자를 포함하는 MRAM 등의 반도체 메모리로 이루어져 있다.
메탈 실드판(40)은, 상술한 바와 같이, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(42)를 가지고 있다. 이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 또한, 메탈 실드판(40)은, 실드판 본체(41)의 다른 쪽의 면(41B)이 반도체 칩(51)의 회로면(51A)측을 향하도록 배치되어 있다.
또한, 반도체 칩(51)의 회로면(51A)과 리드 프레임(54)은, 금제(金製)의 본딩와이어(55)에 의해 전기적으로 접속되어 있다. 또한, 다이 패드(52), 반도체 칩(51), 메탈 실드판(40) 및 본딩와이어(55)는, 밀봉 수지(56)에 의해 밀봉되어 있다.
한편, 도 5의 (a)에 나타낸 바와 같이, 메탈 실드판(40)은, 버어(42)가 반도체 칩(51)의 회로면(51A)에 접촉하도록 반도체 칩(51) 상에 적재되어 있다. 이 경우, 메탈 실드판(40)으로는 절단 버어(43)가 한쪽의 면(41A)측으로 돌출되는 것이 사용된다(도 4의 (a) 참조). 그 결과, 절단 버어(43)는 반도체 칩(51)의 반대측을 향해 돌출된다. 따라서, 반도체 장치(50)의 제조 공정에 있어서, 메탈 실드판(40)의 절단 버어(43)에 의해 반도체 칩(51)의 회로면(51A)이 손상될 우려가 없다.
한편, 도 5의 (b)에 나타내는 BGA로 이루어진 반도체 장치(60)는, 패키지 기판(67)과, 패키지 기판(67) 상에 설치된 다이 패드(기판)(62)와, 다이 패드(62)에 적재되고, 회로면(61A)을 갖는 반도체 칩(61)과, 반도체 칩(61)의 회로면(61A)에 설치된 메탈 실드판(40)을 구비하고 있다. 이 중 반도체 칩(61)은, 상술한 반도체 칩(51)과 마찬가지로 자기 저항 효과를 나타내는 기억 소자를 포함하는 MRAM 등의 반도체 메모리로 되어 있다.
메탈 실드판(40)은, 상술한 바와 같이, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(42)를 가지고 있다. 이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 또한, 메탈 실드판(40)은, 실드판 본체(41)의 다른 쪽의 면(41B)이 반도체 칩(61)의 회로면(61A)측을 향하도록 배치되어 있다.
또한, 패키지 기판(67) 상에 단자부(64)가 설치되고, 단자부(64)에 솔더볼(68)이 전기적으로 접속되어 있다. 상기 솔더볼(68)은, 패키지 기판(67)로부터 외측으로 돌출되어 있다. 또한, 단자부(64)와 반도체 칩(61)의 회로면(61A)은, 금제의 본딩와이어(65)에 의해 전기적으로 접속되어 있다. 또한, 다이 패드(62), 반도체 칩(61), 메탈 실드판(40), 단자부(64) 및 본딩와이어(65)는, 밀봉 수지(66)에 의해 밀봉되어 있다.
도 5의 (b)에 나타낸 바와 같이, 메탈 실드판(40)은, 버어(42)가 반도체 칩(61)의 회로면(61A)에 접촉하도록 반도체 칩(61) 상에 적재되어 있다. 이 경우, 메탈 실드판(40)으로는, 절단 버어(43)가 한쪽의 면(41A)측으로 돌출되는 것이 사용된다(도 4의 (a) 참조). 그 결과, 절단 버어(43)는 반도체 칩(61)의 반대측을 향해 돌출된다. 따라서, 반도체 장치(60)의 제조 공정에 있어서, 메탈 실드판(40)의 절단 버어(43)에 의해 반도체 칩(61)의 회로면(61A)이 손상될 우려가 없다.
또한, 도 5의 (c)에 나타내는 DFN으로 이루어진 반도체 장치(90)는, 다이 패드(기판)(92)와, 다이 패드(92)에 적재되고, 회로면(91A)을 갖는 반도체 칩(91)과, 반도체 칩(91)의 회로면(91A)에 설치된 메탈 실드판(40)을 구비하고 있다. 이 중 반도체 칩(91)은, 상술한 반도체 칩(51, 61)과 마찬가지로 자기 저항 효과를 나타내는 기억 소자를 포함하는 MRAM 등의 반도체 메모리로 되어 있다.
메탈 실드판(40)은, 상술한 바와 같이, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(42)를 가지고 있다. 이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 또한, 메탈 실드판(40)은, 실드판 본체(41)의 다른 쪽의 면(41B)이 반도체 칩(91)의 회로면(91A)측을 향하도록 배치되어 있다.
또한, 반도체 칩(91)의 회로면(91A)과 리드 프레임(94)은, 금제의 본딩와이어(95)에 의해 전기적으로 접속되어 있다. 또한, 다이 패드(92)의 일부, 리드 프레임(94)의 일부, 반도체 칩(91), 메탈 실드판(40) 및 본딩와이어(95)는, 밀봉 수지(96)에 의해 밀봉되어 있다.
도 5의 (c)에 나타낸 바와 같이, 메탈 실드판(40)은, 버어(42)가 반도체 칩(91)의 회로면(91A)에 접촉하도록 반도체 칩(91) 상에 적재되어 있다. 이 경우, 메탈 실드판(40)으로는, 절단 버어(43)가 한쪽의 면(41A)측으로 돌출되는 것이 사용된다(도 4의 (a) 참조). 그 결과, 절단 버어(43)는 반도체 칩(91)의 반대측을 향해 돌출된다. 따라서, 반도체 장치(90)의 제조 공정에 있어서, 메탈 실드판(40)의 절단 버어(43)에 의해 반도체 칩(91)의 회로면(91A)이 손상될 우려가 없다.
또한, 도 5의 (d)에 나타낸 바와 같이, 다이 패드(92) 및 리드 프레임(94)의 하면과 밀봉 수지(96)의 하면이, 동일 평면 상에 위치하도록 해도 좋다. 그 밖에, 도 5의 (d)에 나타내는 반도체 장치(90)의 구성은, 도 5의 (c)에 나타내는 반도체 장치(90)의 구성과 동일하다.
도 5의 (a)~(d)에 있어서, 메탈 실드판(40)은, 다른 쪽의 면(41B)이 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A)측을 향하도록 배치되어 있다. 그러나, 이에 한정되지 않고, 도 6의 (a)~(d) 및 도 7의 (a)~(d)에 나타낸 바와 같이, 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A)측을 향해 배치되어 있어도 된다.
이 경우, 메탈 실드판(40)의 절단 버어(43)의 방향은 상관없다. 즉, 도 6의 (a)~(d)에 나타낸 바와 같이, 절단 버어(43)가 반도체 칩(51, 61, 91)측을 향해 돌출되어 있어도 된다. 이 경우, 절단 버어(43)가 메탈 실드판(40)의 다른 쪽의 면(41B)보다 상방으로 돌출되지 않기 때문에, 메탈 실드판(40)의 상방에 형성하는 밀봉 수지(56, 66, 96)를 얇게 할 수 있어, 반도체 장치(50, 60, 90) 전체의 두께를 얇게 할 수 있다. 또한, 도 6의 (b)~(d)와 같이, 패키지 기판(67) 또는 다이 패드(92)의 한쪽의 면에만 수지 몰딩하는 패키지 구조의 경우에는, 밀봉 수지(66, 96)의 밀착성이 향상되어, 밀봉 수지(66, 96)가 패키지 기판(67) 또는 다이 패드(92)로부터 벗겨지는 것을 방지하는 효과도 있다.
혹은, 도 7의 (a)~(d)에 나타낸 바와 같이, 절단 버어(43)가 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있어도 된다. 이 경우, 절단 버어(43)가 상방을 향하도록 형성되어 있으므로, 반도체 칩(51, 61, 91)의 단자부가 버어(42)에 근접되어 있는 경우에도 와이어 본딩을 하기 쉬워 와이어 본딩 시의 접속 신뢰성이 향상된다.
모든 경우에, 절단 버어(43)는, 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A)으로부터 이격되어 위치하고 있다. 따라서, 절단 버어(43)에 의해 반도체 칩(91)의 회로면(91A)이 손상될 우려가 없다. 또한, 도 6의 (a)~(d) 및 도 7의 (a)~(d)에 있어서, 도 5의 (a)~(d)에 나타내는 실시 형태와 동일한 부분은 동일한 부호를 붙이고 있다.
도 5 내지 도 7에 있어서, 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A)측에 1개의 메탈 실드판(40)이 설치되어 있다. 그러나 이에 한정되지 않고, 도 8 내지 도 16에 나타낸 바와 같이, 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A) 상의 메탈 실드판(40) 뿐만 아니라, 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A)과 반대측의 면(51B, 61B, 91B)에도 추가의 메탈 실드판(40A)이 설치되어 있어도 된다. 또한, 이하에서, 회로면(51A, 61A, 91A)과 반대측의 면(51B, 61B, 91B)에 설치된 추가의 메탈 실드판(40A)을 제1 메탈 실드판(40A)이라 하고, 회로면(51A, 61A, 91A)측에 설치된 메탈 실드판(40)을 제2 메탈 실드판(40)이라고 한다.
도 8 내지 도 16에 나타내는 반도체 장치(50, 60, 90)는, 2개의 메탈 실드판(40, 40A)을 설치한 점이 다른 것으로, 기타 구성은 도 5 내지 도 7에 나타내는 반도체 장치(50, 60, 90)와 거의 동일하다. 도 8 내지 도 16에 있어서, 도 5 내지 도 7에 나타내는 실시 형태와 동일한 부분에는 동일한 부호를 붙여 상세한 설명은 생략한다.
즉, 도 8 내지 도 16에 나타낸 바와 같이, 반도체 장치(50, 60, 90)는, 기판(혹은 다이 패드)(52, 62, 92)과, 기판(52, 62, 92) 상에 설치된 제1 메탈 실드판(40A)과, 제1 메탈 실드판(40A) 상에 설치되어 회로면(51A, 61A, 91A)을 갖는 반도체 칩(51, 61, 91)을 구비하고 있다. 반도체 칩(51, 61, 91)의 회로면(51A, 61A, 91A) 상에는, 제2 메탈 실드판(40)이 설치되어 있다.
또한, 도 8 내지 도 16에 나타내는 제1 메탈 실드판(40A) 및 제2 메탈 실드판(40)의 구성은, 도 4의 (a), (b)를 사용하여 이미 설명한 메탈 실드판(40)의 구성과 마찬가지이다.
즉, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 실드판 본체(41)와, 실드판 본체(41)로부터 측방을 향해 돌출되는 버어(42)를 가지고 있다. 이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 또한, 버어(42)의 선단에 다른 쪽의 면(41B)에 대하여 직교하는 방향으로 절단 버어(43)가 형성되어 있다.
마찬가지로, 제2 메탈 실드판(40)은, 한쪽의 면(41A)과 다른 쪽의 면(41B)을 포함하는 실드판 본체(41)와, 실드판 본체(41)로부터 측방을 향해 돌출되는 버어(42)를 가지고 있다. 이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 또한, 버어(42)의 선단에 다른 쪽의 면(41B)에 대하여 직교하는 방향으로 절단 버어(43)가 형성되어 있다.
다음으로, 도 8 내지 도 16에 나타내는 실시 형태 각각에 대해서, 특히 제1 메탈 실드판(40A) 및 제2 메탈 실드판(40)의 위치 관계를 중심으로 설명한다.
도 8의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 다른 쪽의 면(41B)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 다른 쪽의 면(41B)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조).
도 9의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 다른 쪽의 면(41B)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 이 경우, 절단 버어(43)가 상방을 향하도록 형성되어 있으므로, 반도체 칩(51, 61, 91)의 단자부가 버어(42)에 근접되어 있는 경우에도 와이어 본딩이 하기 쉬워, 와이어 본딩 시의 접속 신뢰성이 향상된다.
도 10의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 다른 쪽의 면(41B)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)측을 향해 돌출되어 있다(도 4의 (a) 참조). 이 경우, 절단 버어(43)가 메탈 실드판(40)의 다른 쪽의 면(41B)보다 상방으로 돌출되지 않기 때문에, 메탈 실드판(40)의 상방에 형성하는 밀봉 수지(56, 66, 96)를 얇게 할 수 있어, 반도체 장치(50, 60, 90) 전체의 두께를 얇게 할 수 있다. 또한, 도 10의 (b)~(d)와 같이, 패키지 기판(67) 또는 다이 패드(92)의 한쪽의 면에만 수지 몰딩하는 패키지 구조의 경우에는, 밀봉 수지(66, 96)의 밀착성이 향상되어, 밀봉 수지(66, 96)가 패키지 기판(67) 또는 다이 패드(92)로부터 벗겨지는 것을 방지하는 효과도 있다.
도 11의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 다른 쪽의 면(41B)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조).
도 12의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 이 경우, 절단 버어(43)가 상방을 향하도록 형성되어 있기 때문에, 반도체 칩(51, 61, 91)의 단자부가 버어(42)에 근접되어 있는 경우에도 와이어 본딩이 하기 쉬워, 와이어 본딩 시의 접속 신뢰성이 향상된다.
도 13의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)측을 향해 돌출되어 있다(도 4의 (a) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)측을 향해 돌출되어 있다(도 4의 (a) 참조). 이 경우, 절단 버어(43)가 메탈 실드판(40)의 다른 쪽의 면(41B)보다 상방으로 돌출되지 않기 때문에, 메탈 실드판(40)의 상방에 형성하는 밀봉 수지(56, 66, 96)를 얇게 할 수 있어, 반도체 장치(50, 60, 90) 전체의 두께를 얇게 할 수 있다. 또한, 도 13의 (b)~(d)와 같이, 패키지 기판(67) 또는 다이 패드(92)의 한쪽의 면에만 수지 몰딩하는 패키지 구조의 경우에는, 밀봉 수지(66, 96)의 밀착성이 향상되어, 밀봉 수지(66, 96)가 패키지 기판(67) 또는 다이 패드(92)로부터 벗겨지는 것을 방지하는 효과도 있다.
도 14의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 한편, 제2 메탈 실드판(40)은, 다른 쪽의 면(41B)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (a) 참조).
도 15의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 이 경우, 절단 버어(43)가 상방을 향하도록 형성되어 있으므로, 반도체 칩(51, 61, 91)의 단자부가 버어(42)에 근접되어 있는 경우에도 와이어 본딩이 하기 쉬워, 와이어 본딩 시의 접속 신뢰성이 향상된다.
도 16의 (a)~(d)에 있어서, 제1 메탈 실드판(40A)은, 한쪽의 면(41A)이 기판(52, 62, 92)측을 향해 배치되어 있다. 제1 메탈 실드판(40A)의 절단 버어(43)는, 기판(52, 62, 92)의 반대측을 향해 돌출되어 있다(도 4의 (b) 참조). 한편, 제2 메탈 실드판(40)은, 한쪽의 면(41A)이 반도체 칩(51, 61, 91)측을 향해 배치되어 있다. 제2 메탈 실드판(40)의 절단 버어(43)는, 반도체 칩(51, 61, 91)측을 향해 돌출되어 있다(도 4의 (a) 참조). 이 경우, 절단 버어(43)가 메탈 실드판(40)의 다른 쪽의 면(41B)보다 상방으로 돌출되지 않기 때문에, 메탈 실드판(40)의 상방에 형성하는 밀봉 수지(56, 66, 96)를 얇게 할 수 있어, 반도체 장치(50, 60, 90) 전체의 두께를 얇게 할 수 있다. 또한, 도 16의 (b)~(d)와 같이 , 패키지 기판(67) 또는 다이 패드(92)의 한쪽의 면에만 수지 몰드 하는 패키지 구조의 경우에는, 밀봉 수지(66, 96)의 밀착성이 향상하고, 밀봉 수지(66, 96)이 패키지 기판(67) 또는 다이 패드(92)로부터 벗겨지는 것을 방지하는 효과도 있다.
또한, 도 8 내지 도 16에 있어서, 제2 메탈 실드판(40)보다 반도체 칩(51, 61, 91)이 크고, 또한 반도체 칩(51, 61, 91)보다 제1 메탈 실드판(40A)이 크다. 그러나, 제2 메탈 실드판(40), 반도체 칩(51, 61, 91), 및 제1 메탈 실드판(40A)의 대소 관계는 이에 한정되지 않는다.
예를 들어, 반도체 칩(51, 61, 91)보다 제1 메탈 실드판(40A)이 작아도 된다. 이 경우, 도 8 내지 도 13과 같이 구성함으로써, 제1 메탈 실드판(40A)의 절단 버어(43)가 반도체 칩(51, 61, 91)에 접촉되지 않는다. 이로써, 절단 버어(43)에 의해 반도체 칩(51, 61, 91)이 손상되는 일이 없다.
한편, 도 14 내지 도 16과 같이 구성하는 경우에는, 반도체 칩(51, 61, 91)보다 제1 메탈 실드판(40A)을 크게 한다. 이로써, 제1 메탈 실드판(40A)의 절단 버어(43)가 반도체 칩(51, 61, 91)에 접촉되는 것을 방지하여, 반도체 칩(51, 61, 91)이 손상되는 것을 방지할 수 있다.
다음으로 이러한 구성으로 이루어지는 본 실시 형태의 작용에 대해서 설명한다.
(메탈 실드용 시트의 제조 방법)
우선, 반도체 장치용의 메탈 실드판을 포함하는 메탈 실드용 시트를 제조하는 방법에 대해서 도 17의 (a)~(e)에 의해 설명한다. 또한, 도 17의 (a)~(e)는, 메탈 실드용 시트(10)의 연결부(30) 주변을 확대하여 도시하는 도면이다.
도 17의 (a)에 나타낸 바와 같이, 우선 메탈 실드용 시트(10)를 제조하기 위한 메탈 기판(70)을 준비한다. 상기 메탈 기판(70)은, 상술한 바와 같이 투자율이 높은 금속으로 이루어지는 것이 바람직하고, 예를 들어 퍼멀로이 PC재 등의 Fe-Ni 합금을 포함하고 있다.
다음으로, 메탈 기판(70)의 한쪽의 면(70A) 전체에 레지스트층(71)을 형성하는 동시에, 다른 쪽의 면(70B) 전체에 레지스트층(72)을 형성한다(도 17의 (b)).
계속해서, 레지스트층(71, 72)에 각각 소정 형상으로 이루어진 패턴을 형성한다(도 17의 (c)). 이 경우, 예를 들어 노광용 마스크를 통해 레지스트층(71, 72)을 노광하여 경화시키고, 계속해서 레지스트층(71, 72)을 현상하고, 그 후 레지스트층(71, 72)의 불필요한 부분을 제거함으로써 각 레지스트층(71, 72)에 소정의 패턴을 형성할 수 있다.
이때, 메탈 기판(70)의 한쪽의 면(70A)측에 형성된 레지스트층(71) 중, 메탈 실드용 시트(10)의 연결부(30)에 대응하는 부분(71A)의 레지스트층(71)을 제거하여 메탈 기판(70)을 노출시킨다. 이에 반해, 메탈 기판(70)의 다른 쪽의 면(70B)측에 형성된 레지스트층(72) 중, 연결부(30)에 대응하는 부분(72A)의 레지스트층(72)을 잔존시킨다.
다음으로, 메탈 기판(70)의 양면(70A, 70B)에 에칭 가공을 실시하여, 메탈 기판(70) 중 레지스트층(71, 72)이 형성되지 않은 부분을 제거한다(도 17의 (d)). 메탈 기판(70) 중 이와 같이 하여 제거된 부분은, 주로 메탈 실드용 시트(10)의 프레임(20)의 개구(21)에 대응한다. 한편, 메탈 기판(70) 중 제거되지 않은 부분은, 메탈 실드용 시트(10)의 프레임(20), 연결부(30) 및 메탈 실드판(40)에 대응한다. 또한, 이 에칭 가공에서 사용되는 에칭액으로는, 염화 제2 철 수용액, 염화 제2 구리 수용액, 및 구리 암모늄 착 이온을 포함하는 알카리 수용액 등을 들 수 있다.
메탈 기판(70)에 에칭 가공을 실시할 때, 연결부(30)에 대응하는 부분에는, 메탈 기판(70)의 한쪽의 면(70A)에서부터 다른 쪽의 면(70B)으로 하프에칭 가공이 실시된다. 상기 하프에칭 가공에 의해, 메탈 실드용 시트(10)의 연결부(30)는, 그 두께가 메탈 실드판(40)의 두께보다 얇게 형성되고, 한쪽의 면(30A)으로부터 다른 쪽의 면(30B)을 향해 에칭 공간(31)이 형성된다.
그 후, 레지스트층(71, 72)을 제거함으로써, 상술한 메탈 실드용 시트(10)가 얻어진다(도 17의 (e)).
또한, 그 후 메탈 실드용 시트(10)를 500℃ 내지 1100℃의 온도에서 열처리하여, 메탈 실드용 시트(10)의 자기 실드 효과를 더욱 높여도 좋다. 또한, 레지스트층(71, 72)을 제거한 후, 세정 공정, 검사 공정 및 어닐 처리 공정이 적절히 설치되어 있어도 된다.
(메탈 실드판 및 반도체 장치의 제조 방법)
다음으로, 메탈 실드용 시트를 사용해서 메탈 실드판을 제조하는 방법 및 반도체 장치를 제조하는 방법에 대해서 도 17 내지 도 20을 사용하여 설명한다.
우선, 상술한 공정에 의해, 도 1에 나타내는 메탈 실드용 시트(10)를 제작한다(도 17의 (a)~(e)). 다음으로, 이와 같이 하여 제작된 메탈 실드용 시트(10)를 반도체 장치(50, 60, 90)의 조립 공정에 반송한다.
상기 반도체 장치(50, 60, 90)의 조립 공정에 있어서, 우선 메탈 실드용 시트(10)를 소잉(sawing)용 고정 테이프(81) 상에 적재하여 고정한다(도 18 참조). 또한 도 18은, 메탈 실드용 시트(10)의 연결부(30) 주변에 있어서의 단면도이다.
다음으로, 다이아몬드 지석 등으로 이루어진 블레이드(80)에 의해, 다른 쪽의 면(30B)측에서 연결부(30)를 절단한다. 이로써 메탈 실드판(40)이 프레임(20)으로부터 분리된다(소잉(sawing) 공정). 이와 같이 하여, 메탈 실드용 시트(10)로부터 메탈 실드판(40)(도 4의 (a) 참조)을 제조할 수 있다.
이때, 연결부(30)의 한쪽의 면(30A)으로부터 다른 쪽의 면(30B)을 향해 에칭 공간(31)이 형성되어 있으므로, 연결부(30)를 절단할 때의 블레이드(80)의 절단 부하를 약 절반으로 감소시킬 수 있다.
또한, 메탈 실드판(40)을 프레임(20)으로부터 분리하는 공정에 있어서, 도 18의 (b)에 나타낸 바와 같이 블레이드(80)에 의해 연결부(30)를 각각 절단해도 좋지만, 도 18의 (a)에 나타낸 바와 같이, 스테이부(23)보다 폭이 넓은 블레이드(80)를 사용하여, 스테이부(23) 및 연결부(30)를 일체로 하여 절단하는 것이 바람직하다. 즉, 블레이드(80)를 스테이부(23)의 길이 방향을 따라서 이동시킴으로써(도 1의 선분(L) 참조), 스테이부(23)와, 상기 스테이부(23)의 양측에 위치하는 연결부(30, 30)를 한번에 연속해서 절단하는 것이 작업의 효율화를 꾀하는 데 있어서 바람직하다.
도 18의 (a), (b)에 나타낸 바와 같이, 블레이드(80)를 사용해서 실드판 본체(41)의 다른 쪽의 면(41B)측에서 연결부(30)를 절단한 경우, 절단 버어(43)는, 실드판 본체(41)의 한쪽의 면(41A) 방향으로 돌출하도록 형성된다(도 4의 (a) 참조).
한편, 도 19의 (a), (b)에 나타낸 바와 같이, 블레이드(80)를 사용해서 실드판 본체(41)의 한쪽의 면(41A)측에서 연결부(30)를 절단해도 좋다. 이 경우, 절단 버어(43)는, 실드판 본체(41)의 다른 쪽의 면(41B) 방향으로 돌출하도록 형성된다(도 4의 (b) 참조).
그 후, 반도체 장치(50, 60, 90)의 조립 공정에 있어서, 이와 같이 하여 제조된 메탈 실드판(40)을 사용하여 상술한 반도체 장치(50, 60, 90)가 제조된다.
이하, SOP로 이루어진 반도체 장치(50)(도 5의 (a))의 경우를 예로 들어 반도체 장치의 제조 방법에 대해서 설명한다. 또한, 그 밖의 반도체 장치(50, 60, 90)(도 5의 (b), (c), 도 6 내지 도 16)에 대해서도 거의 마찬가지의 방법으로 제조할 수 있다.
우선, 도 20의 (a)에 나타낸 바와 같이, 다이 패드(52)와 리드 프레임(54)을 준비한다. 다음으로, 다이 패드(52) 상면에, 양면 접착테이프 또는 Ag 페이스트 등의 다이본드 재를 통해 반도체 칩(51)을 고착시켜 탑재한다(도 20의 (b)). 계속해서, 각 반도체 칩(51)의 회로면(51A)과 리드 프레임(54)을 금제의 본딩와이어(55)에 의해 전기적으로 접속한다(도 20의 (c)).
다음으로, 반도체 칩(51) 상에 메탈 실드판(40)을 적재하여 고착시킨다(도 20의 (d)). 이 경우, 메탈 실드판(40)으로는, 절단 버어(43)가 한쪽의 면(41A)측을 향해 돌출되는 것을 사용한다(도 4의 (a) 참조). 또한, 실드판 본체(41)의 다른 쪽의 면(41B)이 반도체 칩(51)의 회로면(51A)측에 오도록, 메탈 실드판(40)을 반도체 칩(51) 상에 적재한다. 그 결과, 절단 버어(43)는 반도체 칩(51)의 반대측을 향해 돌출된다. 따라서, 절단 버어(43)가 반도체 칩(51)에 접촉되지 않아 절단 버어(43)에 의해 반도체 칩(51)의 회로면(51A)이 손상될 우려가 없다.
그 후, 밀봉 수지(56)에 의해 다이 패드(52), 반도체 칩(51), 메탈 실드판(40), 및 본딩와이어(55)를 밀봉함으로써, 도 5의 (a)에 나타내는 반도체 장치(50)가 얻어진다(도 20의 (e)).
이와 같이 본 실시 형태에 따르면, 메탈 실드판(40)(제1 메탈 실드판(40A), 제2 메탈 실드판(40))을 반도체 장치(50, 60, 90) 내에 내장했을 때, 절단 버어(43)가 반도체 칩(51, 61, 91)이나 기판(52, 62, 92)에 접촉되지 않는다. 이로써, 절단 버어(43)에 의해 반도체 칩(51, 61, 91)이나 기판(52, 62, 92)이 손상되는 것을 방지할 수 있다.
또한, 본 실시 형태에 따르면, 메탈 실드판(40)은, 반도체 장치(50, 60, 90)의 조립 공정에 있어서 블레이드(80)에 의해 프레임(20)으로부터 분리된다. 따라서, 종래와 같이 반도체 장치(50, 60, 90)를 제조하는 공정 전에 메탈 실드판(40)을 수작업으로 전용 트레이에 적재할 필요가 없다. 이로써, 전용 트레이가 필요 없어지는 동시에 작업 시간을 단축할 수 있으며, 또한 제조 비용을 삭감할 수 있다.
다음으로, 도 21 내지 도 23을 사용하여, 본 실시 형태에 의한 반도체 장치의 변형예에 대해서 설명한다. 도 21 내지 도 23은, 본 실시 형태에 의한 반도체 장치의 변형예를 도시하는 도면이다.
도 21 내지 도 23에 있어서, 반도체 장치(120)는, 기판(다이 패드)(122)과, 기판(122) 상에 설치된 제1 메탈 실드판(123)과, 제1 메탈 실드판(123) 상에 설치되어 회로면(121A)을 갖는 반도체 칩(121)을 구비하고 있다. 반도체 칩(121)의 회로면(121A) 상에는 제2 메탈 실드판(133)이 설치되어 있다.
이 중 제1 메탈 실드판(123)은, 한쪽의 면(124A)과 다른 쪽의 면(124B)을 포함하는 실드판 본체(124)와, 실드판 본체(124)로부터 측방을 향해 돌출되는 버어(125)를 가지고 있다. 제1 메탈 실드판(123)은, 다른 쪽의 면(124B)이 기판(122)측을 향해 배치되고, 버어(125)는, 실드판 본체(124)의 다른 쪽의 면(124B)측에 위치하고 있다. 또한, 버어(125)의 선단에 다른 쪽의 면(124B)에 대하여 직교하는 방향으로 절단 버어(126)가 형성되고, 절단 버어(126)는 기판(122)의 반대측을 향해 돌출되어 있다.
제2 메탈 실드판(133)은, 한쪽의 면(134A)과 다른 쪽의 면(134B)을 포함하는 실드판 본체(134)와, 실드판 본체(134)로부터 측방을 향해 돌출되는 버어(135)를 가지고 있다. 제2 메탈 실드판(133)은, 한쪽의 면(134A)이 반도체 칩(121)측을 향해 배치되고, 버어(135)는, 실드판 본체(134)의 다른 쪽의 면(134B)측에 위치하고 있다. 또한, 버어(135)의 선단에 다른 쪽의 면(134B)에 대하여 직교하는 방향으로 절단 버어(136)가 형성되고, 절단 버어(136)는 반도체 칩(121)측을 향해 돌출되어 있다.
또한, 반도체 칩(121)의 회로면(121A)과 리드 프레임(리드부)(141)은, 금제의 본딩와이어(142)에 의해 전기적으로 접속되어 있다. 또한, 기판(122), 반도체 칩(121), 제1 메탈 실드판(123), 제2 메탈 실드판(133), 및 본딩와이어(142)는 밀봉 수지(143)에 의해 밀봉되어 있다.
도 21 내지 도 23에 있어서, 제1 메탈 실드판(123)과 제2 메탈 실드판(133)은, 측면부(127)를 통해 서로 일체로 연결되어, 횡방향의 거의 U자 형상의 실드 부재(130)를 구성하고 있다. 이 경우, 거의 U자 형상의 실드 부재(130)에 의해, 수직 방향이나 수평 방향 중 어느 방향으로부터의 자계도 효과적으로 흡수할 수 있다.
도 21에 나타낸 바와 같이, 제1 메탈 실드판(123)은, 제2 메탈 실드판(133)보다 크게 구성되어 있다. 또한, 제2 메탈 실드판(133)은, 폭 방향(도 21의 상하 방향)에 있어서 반도체 칩(121)보다 작게 구성되고, 길이 방향(도 21의 횡방향)에 있어서 반도체 칩(121)보다 약간 크게 구성되어 있다. 또한, 측면부(127)의 높이(도 22의 상하 방향)는 반도체 칩(121)의 두께와 거의 동등하다.
이러한 실드 부재(130)를 제작하는 경우, 우선 제1 메탈 실드판(123)과, 측면부(127)와, 제2 메탈 실드판(133)을 포함하는 평면 기판(도시하지 않음)을 준비한다. 상기 평면 기판은, 투자율이 높은 금속, 예를 들어 퍼멀로이 PC재 등의 Fe-Ni 합금을 포함하고 있다. 계속해서, 상기 평면 기판을 거의 U자 형상으로 절곡함으로써, 도 21 내지 도 23에 나타내는 실드 부재(130)를 제작할 수 있다. 또한, 평면 기판에 있어서, 제1 메탈 실드판(123)과 측면부(127)의 사이, 및 측면부(127)와 제2 메탈 실드판(133)의 사이에, 각각 절곡을 용이하게 하기 위한 절곡 줄무늬를 미리 하프에칭에 의해 형성해 두는 것이 바람직하다.
(제2 실시 형태)
다음으로, 도면을 참조하여 본 발명의 제2 실시 형태에 대해서 설명한다. 도 24 내지 도 33은 본 발명의 제2 실시 형태를 도시하는 도면이다.
(반도체 장치의 구성)
우선, 도 24 내지 도 27에 의해, 메탈 실드판을 갖는 반도체 장치의 개략에 대해서 설명한다. 도 24 및 도 26은, 각각 반도체 장치가 SOP(Small Outline Package의 약칭)로 이루진 경우를 도시하는 도면이며, 도 25 및 도 27은, 각각 반도체 장치가 BGA(Ball GridArray Package의 약칭)로 이루어진 경우를 도시하는 도면이다.
도 24에 나타내는 SOP로 이루어진 반도체 장치(50)는, 다이 패드(52)와, 다이 패드(52)에 적재되고, 회로면(51A)을 갖는 반도체 칩(51)과, 반도체 칩(51)의 회로면(51A)에 설치된 메탈 실드판(40)을 구비하고 있다. 이 중 반도체 칩(51)은, 자기 저항 효과를 나타내는 기억 소자를 포함하는 MRAM 등의 반도체 메모리로 이루어져 있다.
메탈 실드판(40)은, 후술하는 바와 같이, 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(42)를 가지고 있다.
또한, 반도체 칩(51)의 회로면(51A)과 리드 프레임(54)은, 금제의 본딩와이어(55)에 의해 전기적으로 접속되어 있다. 또한, 다이 패드(52), 반도체 칩(51), 메탈 실드판(40), 및 본딩와이어(55)는 밀봉 수지(56)에 의해 밀봉되어 있다.
한편, 도 25에 나타내는 BGA로 이루어진 반도체 장치(60)는, 패키지 기판(67)과, 패키지 기판(67) 상에 설치된 다이 패드(62)와, 다이 패드(62)에 적재되고, 회로면(61A)을 갖는 반도체 칩(61)과, 반도체 칩(61)의 회로면(61A)에 설치된 메탈 실드판(40)을 구비하고 있다. 이 중 반도체 칩(61)은, 상술한 반도체 칩(51)과 마찬가지로, 자기 저항 효과를 나타내는 기억 소자를 포함하는 MRAM 등의 반도체 메모리로 이루어져 있다.
메탈 실드판(40)은, 후술하는 바와 같이, 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(42)를 가지고 있다.
또한, 패키지 기판(67) 상에 단자부(64)가 설치되고, 단자부(64)에 솔더볼(68)이 전기적으로 접속되어 있다. 상기 솔더볼(68)은, 패키지 기판(67)으로부터 외측으로 돌출되어 있다. 또한, 단자부(64)와 반도체 칩(61)의 회로면(61A)은, 금제의 본딩와이어(65)에 의해 전기적으로 접속되어 있다. 또한, 다이 패드(62), 반도체 칩(61), 메탈 실드판(40), 단자부(64), 및 본딩와이어(65)는 밀봉 수지(66)에 의해 밀봉되어 있다.
도 24에 있어서, 메탈 실드판(40)은 반도체 칩(51, 61)의 회로면(51A, 61A) 측에 설치되어 있다. 그러나, 이에 한정되지 않고, 도 26 및 도 27에 나타낸 바와 같이, 메탈 실드판(40)(제2 메탈 실드판) 뿐만 아니라, 반도체 칩(51, 61)의 회로면(51A, 61A)과 반대측의 면(51B, 61B)에 추가의 메탈 실드판(40A)(제1 메탈 실드판)이 설치되어 있어도 된다.
도 26 및 도 27에 나타내는 반도체 장치(50, 60)는, 추가의 메탈 실드판(40A)을 설치한 점이 상이할 뿐으로, 그 밖에는 도 24 및 도 25에 각각 나타내는 반도체 장치(50, 60)와 동일하다. 도 26 및 도 27에 있어서, 도 24 및 도 25에 나타내는 실시 형태와 동일한 부분은 동일한 부호를 붙여 둔다. 또한, 도 26 및 도 27에 나타내는 추가의 메탈 실드판(40A)의 구성은, 상술한 메탈 실드판(40)의 구성과 동일하다.
즉, 도 26에 나타낸 바와 같이, SOP로 이루어진 반도체 장치(50)에 있어서, 반도체 칩(51)의 회로면(51A)과 반대측의 면(51B)에, 추가의 메탈 실드판(40A)이 형성되어 있다. 이 경우, 추가의 메탈 실드판(40A)은, 반도체 칩(51)과 다이 패드(52)의 사이에 개재된다.
한편, 도 27에 나타낸 바와 같이, BGA로 이루어진 반도체 장치(60)에 있어서, 반도체 칩(61)의 회로면(61A)과 반대측의 면(61B)에, 추가의 메탈 실드판(40A)이 형성되어 있다. 이 경우, 추가의 메탈 실드판(40A)은, 반도체 칩(61)과 다이 패드(62)의 사이에 개재된다.
(메탈 실드판의 구성)
다음으로 도 28에 의해, 본 발명에 의한 메탈 실드판의 제조 방법에 의해 제작되는 메탈 실드판의 개략에 대해서 설명한다.
도 28에 나타내는 반도체 장치용의 메탈 실드판(40)은, 상술한 바와 같이 반도체 장치(50, 60)에 포함되는 것이다.
이러한 구성으로 이루어지는 메탈 실드판(40)은, 직사각 형상의 실드판 본체(41)와, 실드판 본체(41)의 측방으로 돌출되는 버어(구체적으로는 연결부(30)를 절단한 나머지부)(42)를 구비하고 있다.
이 중 버어(42)는, 실드판 본체(41)의 다른 쪽의 면(41B)측에 위치하고 있다. 상기 버어(42)의 두께는 실드판 본체(41)의 두께보다 얇다. 또한, 버어(42)는, 후술하는 가공 완료된 퍼멀로이 PC재(10)의 연결부(30)의 일부에 상당한다.
메탈 실드판(40)은, 퍼멀로이 PC재, 즉, 70% 내지 85%의 니켈을 포함하는 Fe-Ni 합금에 몰리브덴, 구리 등의 첨가 원소를 포함한 소프트 마그네틱 금속 재료로 이루어져 있다.
메탈 실드판(40)의 크기는 상관없지만, 그 두께는 50μm 내지 200μm으로 하는 것이 바람직하고, 100μm 내지 150μm으로 하는 것이 더욱 바람직하다. 메탈 실드판(40)의 두께가 50μm 미만이 되면, 외부의 자기로부터 반도체 칩을 충분히 보호할 수 없다는 우려가 있다. 한편, 메탈 실드판(40)의 두께가 200μm를 초과하게 되면, 반도체 장치(50, 60) 전체의 두께가 두꺼워지므로 바람직하지 않다.
(가공 완료된 퍼멀로이 PC재(메탈 실드용 시트)의 구성)
다음으로, 도 29에 의해, 본 발명에 의한 메탈 실드판의 제조 방법에서 사용되는 가공 완료된 퍼멀로이 PC재(메탈 실드용 시트)의 개략에 대해서 설명한다.
도 29에 나타낸 바와 같이, 가공 완료된 퍼멀로이 PC재(10)는, 복수의 직사각 형상의 개구(21)를 갖는 프레임(20)과, 프레임(20)의 개구(21) 내에 배치되고, 프레임(20)에 연결부(30)를 통해 연결된 복수의 메탈 실드판(40)을 구비하고 있다.
이 중 프레임(20)은, 복수의 개구(21) 전체를 둘러싸는 외곽부(22)와, 인접하는 각 개구(21) 사이에 형성되고, 서로 평행하게 배치된 복수의 가늘고 긴 스테이부(23)를 가지고 있다. 이들 프레임(20)의 외곽부(22), 스테이부(23), 및 메탈 실드판(40)은, 서로 동일한 두께로 이루어져 있다.
도 29에 나타낸 바와 같이, 연결부(30)는 각 메탈 실드판(40)의 측부에 각각 설치되어 있다. 즉, 각 연결부(30)는, 메탈 실드판(40)의 측부와 프레임(20)의 스테이부(23)(또는 외곽부(22))를 연결하는 것이다. 또한, 연결부(30)는, 하프에칭에 의해 메탈 실드판(40)보다 얇게 형성되어 있는 것이 바람직하다.
또한, 메탈 실드판(40)은, 가공 완료된 퍼멀로이 PC재(10)의 연결부(30)를 절단하여 프레임(20)으로부터 분리함으로써 제작된 것이다. 또한, 메탈 실드판(40)의 구성은 도 28을 이용하여 이미 설명했으므로, 여기에서는 상세한 설명을 생략한다.
가공 완료된 퍼멀로이 PC재(10)는, 후술하는 바와 같이 1장의 금속판(퍼멀로이 PC재(70))을 에칭 가공함으로써 제작된 것이다. 즉, 가공 완료된 퍼멀로이 PC재(10)의 프레임(20), 연결부(30), 및 메탈 실드판(40)은 서로 일체로 형성되어 있다.
상기 가공 완료된 퍼멀로이 PC재(10)는, 상술한 메탈 실드판(40)과 마찬가지로 퍼멀로이 PC재로 이루어져 있다. 또한, 가공 완료된 퍼멀로이 PC재(10)의 두께에 대해서도, 메탈 실드판(40)과 마찬가지로, 50μm 내지 200μm로 하는 것이 바람직하고, 100μm 내지 150μm로 하는 것이 더욱 바람직하다.
(메탈 실드판의 제조 방법)
다음으로, 본 발명에 의한 메탈 실드판의 제조 방법에 대해서, 도 30의 (a) 내지 (g), 도 31 및 도 32에 의해 설명한다.
도 30의 (a)에 나타낸 바와 같이, 우선 가공 완료된 퍼멀로이 PC재(10)를 제조하기 위한 (미가공의) 평판 형상의 퍼멀로이 PC재(70)를 준비한다.
다음으로, 퍼멀로이 PC재(70)의 한쪽의 면 전체에 레지스트층(75)을 형성하는 동시에, 다른 쪽의 면 전체에 레지스트층(76)을 형성한다(도 30의 (b)).
계속해서, 레지스트층(75, 76)에 각각 소정 형상으로 이루어지는 패턴을 형성한다(도 30의 (c)). 이 경우, 예를 들어 도시하지 않은 노광용 마스크를 통해 레지스트층(75, 76)을 노광하여 경화시키고, 계속해서 레지스트층(75, 76)을 현상하고, 그 후 레지스트층(75, 76)의 불필요한 부분을 제거함으로써, 각 레지스트층(75, 76)에 소정의 패턴을 형성할 수 있다.
다음으로, 퍼멀로이 PC재(70)의 양면에 에칭 가공을 실시하여, 퍼멀로이 PC재(70) 중 레지스트층(75, 76)이 설치되지 않은 부분을 제거한다(도 30의 (d)). 퍼멀로이 PC재(70) 중 이와 같이 하여 제거된 부분은, 주로 가공 완료된 퍼멀로이 PC재(10)의 프레임(20)의 개구(21)에 대응한다. 한편, 퍼멀로이 PC재(70) 중 제거되지 않은 부분은, 가공 완료된 퍼멀로이 PC재(10)의 프레임(20), 연결부(30), 및 메탈 실드판(40)에 대응한다. 또한, 이때, 하프에칭에 의해, 연결부(30)를 메탈 실드판(40)보다 얇게 형성한다. 또한, 상기 에칭 가공에서 사용되는 에칭액으로는, 염화 제2 철 수용액, 염화 제2 구리 수용액, 및 구리 암모늄 착 이온을 포함하는 알카리 수용액 등을 들 수 있다.
그 후, 레지스트층(75, 76)을 제거함으로써, 상술한 평판 형상의 가공 완료된 퍼멀로이 PC재(10)가 얻어진다(도 30의 (e)). 상기 가공 완료된 퍼멀로이 PC재(10)에는, 프레임(20), 연결부(30), 및 메탈 실드판(40)이 포함된다.
다음으로, 가공 완료된 퍼멀로이 PC재(10)를 650℃ 내지 850℃의 온도에서 열처리(어닐링)하여, 가공 완료된 퍼멀로이 PC재(10)의 자기 실드 효과를 더욱 높인다. 이하, 상기 공정에 대해서 설명한다.
우선, 상술한 공정(도 30의 (a) 내지(e))을 반복함으로써, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재(10)를 제작한다. 다음으로, 도 30의 (f) 및 도 31에 나타낸 바와 같이, 상기 복수의 가공 완료된 퍼멀로이 PC재(10)를 서로 적층한 상태에서, 전기로 등으로 이루어진 열처리로(110) 내에 배치한다.
이때, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재(10)는, 개구가 없는 평탄한 스페이서(111)를 사이에 두고 적층된다. 즉, 도 30의 (f) 및 도 31에 나타낸 바와 같이, 가공 완료된 퍼멀로이 PC재(10)와 스페이서(111)가 번갈아서 적층된다.
여기서, 스페이서(111)는, 가공 완료된 퍼멀로이 PC재(10)(퍼멀로이 PC재(70))와 동일한 선팽창 계수를 갖는 것이 바람직하다. 또한, 스페이서(111)는 퍼멀로이 PC재로 이루어진 것이 더욱 바람직하다. 이로써, 가공 완료된 퍼멀로이 PC재(10)가 연화되어 변형되는 것을 확실하게 방지할 수 있어, 메탈 실드판(40)의 양품율을 향상시킬 수 있다.
다음으로, 열처리로(110)를 밀폐하고, 열처리로(110) 내에 수소 가스 등의 불활성 가스를 충전한다. 다음으로, 복수의 가공 완료된 퍼멀로이 PC재(10)를 불활성 가스 분위기 중에서 650℃ 내지 850℃로 열처리한다.
그 동안에, 우선 열처리로(110) 내를 소정의 온도(650℃ 내지 850℃)까지 승온시키고, 이 상태에서, 가공 완료된 퍼멀로이 PC재(10)를, 예를 들어 3시간 내지 8시간 정도 가열한다.
그 후, 가공 완료된 퍼멀로이 PC재(10)가 상온으로 될 때까지 열처리로(110) 내에서 서냉시킴으로써, 가공 완료된 퍼멀로이 PC재(10)의 금속의 재결정이 촉진된다. 이와 같이 하여, 자기 실드 효과가 높아진 가공 완료된 퍼멀로이 PC재(10)를 얻을 수 있다.
또한, 열처리 온도가 650℃를 밑돌면, 메탈 실드판(40)의 투자율(μi) 및 보자력(Hc)의 특성이 불충분해진다. 즉, 도 32에 나타낸 바와 같이, 일반적으로 메탈 실드판(40)의 투자율(비 투자율:μi)이 높을수록, 외부로부터의 자력이 메탈 실드판(40)을 따라 투자되기 쉬워지기 때문에, 반도체 칩(51)을 외부자력으로부터 차폐시키는 효과가 높아진다. 또한, 일반적으로 메탈 실드판(40)의 보자력(Hc)이 낮을수록, 반도체 칩(51)을 외부자력으로부터 차폐시키는 효과가 높아진다. 여기서, 반도체 장치(50, 60)용의 메탈 실드판(40)에 요구되는 투자율(μi)은 6000 이상이며, 보자력(Hc)은 6.OA/m 이하이다. 그리고, 가공 완료된 퍼멀로이 PC재(10)의 열처리 온도가 650℃를 밑도는 경우, 이들 투자율(μi) 및 보자력(Hc)의 요구값을 만족시키지 못할 우려가 있다.
한편, 열처리 온도가 850℃를 웃돌면, 퍼멀로이 PC재의 금속의 재결정을 촉진하는 온도 영역에 접근하기 때문에, 열처리로(110) 내에서 가공 완료된 퍼멀로이 PC재(10)끼리 서로 부착되어 버리거나, 가공 완료된 퍼멀로이 PC재(10)가 연화되어 변형될 우려가 있다.
다음으로, 이와 같이 하여 제작된 가공 완료된 퍼멀로이 PC재(10)를, 반도체 장치(50, 60)의 조립 공정에 반송한다.
상기 반도체 장치(50, 60)의 조립 공정에 있어서, 가공 완료된 퍼멀로이 PC재(10)를 고정하고, 다이아몬드 지석 등으로 이루어진 블레이드(80)에 의해 연결부(30)를 절단한다(도 30의 (g)). 이로써 메탈 실드판(40)이 프레임(20)으로부터 분리된다(소잉(sawing) 공정). 이와 같이 하여, 가공 완료된 퍼멀로이 PC재(10)로부터 개개의 메탈 실드판(40)(도 28 참조)이 분리된다.
또한, 메탈 실드판(40)을 프레임(20)으로부터 분리하는 공정에 있어서, 블레이드(80)에 의해 연결부(30)를 스테이부(23)로부터 각각 절단해도 좋지만, 스테이부(23)보다 폭이 넓은 블레이드(80)를 사용하여, 스테이부(23) 및 연결부(30)를 일체로 하여 절단하는 것이 바람직하다. 즉, 블레이드(80)를 스테이부(23)의 길이 방향을 따라 이동시킴으로써(도 29의 선분(L) 참조), 스테이부(23)와, 상기 스테이부(23)의 양측에 위치하는 연결부(30, 30)를 한번에 연속해서 절단하는 것이 메탈 실드판(40)을 효율적으로 분리하는 데 있어서 바람직하다.
그 후, 반도체 장치(50, 60)의 조립 공정에 있어서, 이와 같이 하여 제조된 메탈 실드판(40)을 사용하여 상술한 반도체 장치(50, 60)가 제조된다.
이와 같이 본 실시 형태에 따르면, 열처리로(110) 내에서 가공 완료된 퍼멀로이 PC재(10)를 불활성 가스 분위기 중에서 650℃ 내지 850℃로 열처리하기 때문에, 열처리로(110) 내의 온도가 퍼멀로이 PC재의 금속의 재결정을 촉진하는 온도 영역에 도달하지 않아, 가공 완료된 퍼멀로이 PC재(10)끼리 서로 부착되는 경우가 없다. 따라서, 열처리를 행할 때, 가공 완료된 퍼멀로이 PC재(10)끼리의 사이에 알루미나 분말을 개재시킬 필요가 없다. 이로써, 메탈 실드판(40)에 요구되는 특성(투자율 및 보자력)을 확보하면서, 효율적으로 메탈 실드판(40)을 제작할 수 있다. 즉, 열처리 전처리를 행하는 비용을 삭감할 수 있는 동시에, 열처리가 종료된 후, 알루미나 분말을 제거하기 위한 세정 작업을 행할 필요가 없어진다. 또한, 열처리로(110) 내에서 가공 완료된 퍼멀로이 PC재(10)가 연화되어 변형되는 경우가 없기 때문에, 높은 양품율로 메탈 실드판(40)을 얻을 수 있다.
또한, 본 실시 형태에 따르면, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재(10)는, 스페이서(111)를 사이에 두고 적층되고, 스페이서(111)는, 가공 완료된 퍼멀로이 PC재(10)(퍼멀로이 PC재(70))와 동일한 선팽창 계수를 갖는다. 이로써, 가공 완료된 퍼멀로이 PC재(10)가 연화되어 변형되는 것을 방지할 수 있어, 메탈 실드판(40)의 양품율을 향상시킬 수 있다.
또한, 열처리로 내에서, 스페이서(111)를 개재시키지 않고도, 복수의 평판 형상의 가공 완료된 퍼멀로이 PC재(10)끼리 직접 적층하는 것도 가능하다. 이 경우, 가공 완료된 퍼멀로이 PC재(10)의 변형을 방지하기 위해서, 상하의 가공 완료된 퍼멀로이 PC재(10)끼리의 위치(예를 들어 개구(21)끼리의 위치)를 정확하게 위치 정렬하는 것이 바람직하다.
또한, 본 실시 형태에 있어서, 퍼멀로이 PC재(70)를 에칭 가공함으로써 가공 완료된 퍼멀로이 PC재(10)를 제작하고 있지만, 이에 한정되지 않고, 퍼멀로이 PC재(70)를 프레스 가공함으로써 가공 완료된 퍼멀로이 PC재(10)를 제작하는 것도 가능하다.
(실시예)
다음으로, 본 발명의 구체적 실시예에 대해서 설명한다.
우선, 판 두께t=O.150mm인 평판 형상의 퍼멀로이 PC재(70)를 준비하였다. 다음으로, 상기 퍼멀로이 PC재(70)를 에칭에 의해 가공하였다. 구체적으로는, 연결부(30)가 하프에칭에 의해 얇게 마무리되도록 설계한 원판(原版)을 이용하여 제판하고, 그 후 에칭에 의해 복수의 메탈 실드판(40)을 포함하는 평판 형상의 가공 완료된 퍼멀로이 PC재(10)를 제작하였다.
다음으로, 복수의 가공 완료된 퍼멀로이 PC재(10)를 적층하고, 열처리로(전기로)(110) 내에 배치하였다. 계속해서, 열처리로(110) 내를 불활성 가스(수소 가스) 분위기로 하여 750℃로 열처리를 행하였다. 이때, 가공 완료된 퍼멀로이 PC재(10)끼리의 사이에 퍼멀로이 PC재로 이루어진 스페이서(111)를 개재시켰다.
이렇게 가공 완료된 퍼멀로이 PC재(10)를 750℃로 4시간 가열한 후, 서냉시킴으로써 가공 완료된 퍼멀로이 PC재(10)를 열처리(어닐링)하였다. 그 후, 가공 완료된 퍼멀로이 PC재(10)로부터 각 메탈 실드판(40)을 분리하였다.
다음으로, 메탈 실드판(40)에 대하여 외부로부터 자계를 걸었을 때의 히스테리시스 곡선을 작성하였다(도 33). 또한, 메탈 실드판(40)의 특성치로서 투자율(μi) 및 보자력(Hc)을 측정하였다. 그 결과, 투자율(μi)이 21900이 되고, 보자력(Hc)이 4.46(A/m)이 되었다. 이것은, MRAM용의 메탈 실드판(40)의 특성값으로서 충분히 만족한 값이었다.
10, 70 : 퍼멀로이 PC재
20 : 프레임
21 : 개구
22 : 외곽부
23: 스테이부
30 : 연결부
40 : 메탈 실드판
41 : 실드판 본체
42 : 버어
50, 60, 90 : 반도체 장치
51, 61, 91 : 반도체 칩
52 : 다이 패드
55 : 본딩와이어
56 : 밀봉 수지
71, 72 : 레지스트층
110 : 열처리로
111 : 스페이서

Claims (13)

  1. 회로면을 갖는 반도체 칩과, 반도체 칩의 적어도 회로면에 설치된 메탈 실드판을 구비한 반도체 장치에 있어서,
    메탈 실드판은,
    한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와,
    실드판 본체로부터 측방을 향해 돌출되는 버어(burr)를 가지며,
    메탈 실드판은, 다른 쪽의 면이 반도체 칩의 회로면측을 향해 배치되고,
    버어는, 실드판 본체의 다른 쪽의 면측에 위치하고,
    버어의 선단(先端)에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되고, 절단 버어는 반도체 칩의 반대측을 향해 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    메탈 실드판은, Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 회로면을 갖는 반도체 칩과, 반도체 칩의 적어도 회로면에 설치된 메탈 실드판을 구비한 반도체 장치에 있어서,
    메탈 실드판은,
    한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와,
    실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며,
    메탈 실드판은, 한쪽의 면이 반도체 칩의 회로면측을 향해 배치되고,
    버어는, 실드판 본체의 다른 쪽의 면측에 위치하고,
    버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    메탈 실드판은, Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 반도체 장치에 있어서,
    기판과,
    기판 상에 설치된 제1 메탈 실드판과,
    제1 메탈 실드판 상에 설치되어 회로면을 갖는 반도체 칩과,
    반도체 칩의 회로면에 설치된 제2 메탈 실드판을 구비하고,
    제1 메탈 실드판은,
    한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와,
    실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며,
    제1 메탈 실드판은, 다른 쪽의 면이 기판측을 향해 배치되고,
    버어는, 실드판 본체의 다른 쪽의 면측에 위치하고,
    버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되고, 절단 버어는 기판의 반대측을 향해 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    제1 메탈 실드판 및 제2 메탈 실드판은, Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 반도체 장치에 있어서,
    기판과,
    기판 상에 설치된 제1 메탈 실드판과,
    제1 메탈 실드판 상에 설치되어 회로면을 갖는 반도체 칩과,
    반도체 칩의 회로면에 설치된 제2 메탈 실드판을 구비하고,
    제1 메탈 실드판은,
    한쪽의 면과 다른 쪽의 면을 포함하는 실드판 본체와,
    실드판 본체로부터 측방을 향해 돌출되는 버어를 가지며,
    제1 메탈 실드판은, 한쪽의 면이 기판측을 향해 배치되고,
    버어는, 실드판 본체의 다른 쪽의 면측에 위치하고,
    버어의 선단에 다른 쪽의 면에 대하여 직교하는 방향으로 절단 버어가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    제1 메탈 실드판 및 제2 메탈 실드판은, Fe-Ni 합금을 포함하는 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020100017572A 2009-04-28 2010-02-26 반도체 장치 및 메탈 실드판의 제조 방법 KR101171479B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009109369A JP5190713B2 (ja) 2009-04-28 2009-04-28 メタルシールド板の製造方法
JPJP-P-2009-109369 2009-04-28
JPJP-P-2009-136462 2009-06-05
JP2009136462 2009-06-05

Publications (2)

Publication Number Publication Date
KR20100118503A KR20100118503A (ko) 2010-11-05
KR101171479B1 true KR101171479B1 (ko) 2012-08-06

Family

ID=42991373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017572A KR101171479B1 (ko) 2009-04-28 2010-02-26 반도체 장치 및 메탈 실드판의 제조 방법

Country Status (4)

Country Link
US (1) US8247888B2 (ko)
KR (1) KR101171479B1 (ko)
CN (2) CN101877345B (ko)
TW (2) TWI543330B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US8952504B2 (en) 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
WO2015033395A1 (ja) 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
TWI575671B (zh) * 2014-02-14 2017-03-21 南茂科技股份有限公司 半導體封裝及其方法
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US20170033058A1 (en) * 2015-07-31 2017-02-02 Everspin Technologies, Inc. Structures and methods for semiconductor packaging
TWI667745B (zh) * 2018-02-05 2019-08-01 南茂科技股份有限公司 半導體封裝結構
JP6852011B2 (ja) 2018-03-21 2021-03-31 株式会社東芝 半導体装置
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US11088083B2 (en) * 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US10818609B2 (en) * 2018-07-13 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for fabricating the same
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
CN113615327B (zh) * 2019-01-15 2023-10-13 株式会社日立高新技术 电磁场屏蔽板及其制造方法、屏蔽构造及半导体制造环境
CN111554663A (zh) * 2020-05-26 2020-08-18 厦门圣德斯贵电子科技有限公司 一种电子芯片的磁场屏蔽结构
CN112996261A (zh) * 2021-03-09 2021-06-18 福莱盈电子股份有限公司 一体成型线路板的制作方法
CN113079643A (zh) * 2021-03-10 2021-07-06 福莱盈电子股份有限公司 局部补强挠性线路板的制作方法
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN113539840A (zh) * 2021-07-07 2021-10-22 江西龙芯微科技有限公司 集成电路封装体的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399879B1 (en) 1998-10-30 2002-06-04 Sumitomo Chemical Company, Limited Electromagnetic shield plate
KR100482924B1 (ko) * 1996-09-19 2005-08-29 다이도 도꾸슈꼬 가부시끼가이샤 자기차폐시트및그제조방법,및이것을사용하는케이블

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
KR0171921B1 (ko) * 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
JPH09130082A (ja) 1995-10-31 1997-05-16 Nec Yamagata Ltd シールド機能を有する樹脂封止半導体装置
JPH11307983A (ja) * 1998-04-21 1999-11-05 Tokin Corp 電子部品及びその製造方法
EP1336993B1 (en) * 2002-02-18 2006-12-27 STMicroelectronics S.r.l. Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
JP4096302B2 (ja) 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
JP2005159137A (ja) * 2003-11-27 2005-06-16 Sharp Corp 光半導体素子およびこの光半導体素子を用いた電子機器
TWI303094B (en) * 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
KR100792145B1 (ko) * 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7598596B2 (en) * 2006-11-21 2009-10-06 Freescale Semiconductor, Inc. Methods and apparatus for a dual-metal magnetic shield structure
JP4941264B2 (ja) * 2007-12-07 2012-05-30 大日本印刷株式会社 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482924B1 (ko) * 1996-09-19 2005-08-29 다이도 도꾸슈꼬 가부시끼가이샤 자기차폐시트및그제조방법,및이것을사용하는케이블
US6399879B1 (en) 1998-10-30 2002-06-04 Sumitomo Chemical Company, Limited Electromagnetic shield plate

Also Published As

Publication number Publication date
CN101877345A (zh) 2010-11-03
US8247888B2 (en) 2012-08-21
TWI493676B (zh) 2015-07-21
TW201104824A (en) 2011-02-01
TW201507090A (zh) 2015-02-16
CN102543962A (zh) 2012-07-04
TWI543330B (zh) 2016-07-21
CN101877345B (zh) 2012-12-19
CN102543962B (zh) 2014-12-31
US20100270660A1 (en) 2010-10-28
KR20100118503A (ko) 2010-11-05

Similar Documents

Publication Publication Date Title
KR101171479B1 (ko) 반도체 장치 및 메탈 실드판의 제조 방법
JP4941264B2 (ja) 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
JP5214911B2 (ja) モールドパッケージの製造方法
US7982303B2 (en) Semiconductor device and communication method
JP5577839B2 (ja) 半導体装置
JP2008172115A (ja) 半導体装置
JP3660854B2 (ja) 半導体装置の製造方法
JP2008016469A (ja) 半導体装置
KR20130134159A (ko) 고용량 적층형 반도체 패키지 제조방법
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP5190713B2 (ja) メタルシールド板の製造方法
JP2013069720A (ja) 半導体装置及びその製造方法
JP2017183417A (ja) 半導体装置
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2013149789A (ja) 半導体装置、メタルシールド板およびメタルシールド用シート
JP2017069431A (ja) 半導体装置
TWI249834B (en) Semiconductor device and its manufacturing method
JP4750076B2 (ja) 半導体装置の製造方法
JP2010147162A (ja) 半導体装置
JP2013165163A (ja) メタルシールド板の製造方法およびメタルシールド板
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
CN114975334A (zh) 四方扁平无引线（qfn）制造工艺
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7