KR101150405B1 - 움직임이 줄어든 웨이퍼 박스 - Google Patents

움직임이 줄어든 웨이퍼 박스 Download PDF

Info

Publication number
KR101150405B1
KR101150405B1 KR1020057024092A KR20057024092A KR101150405B1 KR 101150405 B1 KR101150405 B1 KR 101150405B1 KR 1020057024092 A KR1020057024092 A KR 1020057024092A KR 20057024092 A KR20057024092 A KR 20057024092A KR 101150405 B1 KR101150405 B1 KR 101150405B1
Authority
KR
South Korea
Prior art keywords
wafer
cylindrical wall
base
pin
semiconductor wafer
Prior art date
Application number
KR1020057024092A
Other languages
English (en)
Other versions
KR20060017647A (ko
Inventor
밸러리스 엘. 포오사이쓰
Original Assignee
일리노이즈 툴 워크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일리노이즈 툴 워크스 인코포레이티드 filed Critical 일리노이즈 툴 워크스 인코포레이티드
Publication of KR20060017647A publication Critical patent/KR20060017647A/ko
Application granted granted Critical
Publication of KR101150405B1 publication Critical patent/KR101150405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 웨이퍼 수납 디바이스 또는 웨이퍼 박스는 평면 바닥과 이 바닥으로부터 솟아 있는 원통형 벽을 포함한다. 이중 동심 벽 구조는, 반도체 웨이퍼의 충격을 완화하고 운송 중 반도체 웨이퍼의 움직임을 방지하기 위해 내부 원통형 벽과 웨이퍼 사이에 형성된 공간으로 확장하는 바디 칩 웨이퍼 핀을 수용하는 슬롯을 포함한다. 대안적으로, 단일 원통형 벽은, 반도체 웨이퍼의 충격을 완화하고 운송 중 반도체 웨이퍼의 움직임을 방지하기 위해 원통형 벽안에 형성된 공간으로 안쪽으로확장하는 핀을 포함하는 돌출한 핀형 핀을 수용하는 슬롯을 포함한다. 반도체 웨이퍼 수납 디바이스 또는 웨이퍼 박스는, 베이스에 맞물리고 이 맞물림에 의해서 운송 중 핀 모양으로 돌출한 핀형 핀을 고정하는 뚜껑을 추가로 포함한다.

Description

움직임이 줄어든 웨이퍼 박스{REDUCED MOVEMENT WAFER BOX}
이 출원은 2003년 6월 17일 출원된 미국 가특허 출원 번호 60/479,086으로부터 우선권을 주장한다.
본 발명은 반도체 웨이퍼를 위한 수납 디바이스 또는 웨이퍼 박스에 관한 것이다. 더 상세하게는, 이 수납 디바이스는 운송 중 웨이퍼의 충격을 완화시키기 위해 반도체 웨이퍼 다음에 삽입되는 돌출한 바디 칩 웨이퍼 핀 또는 핀형 핀(finned pin)을 수용하는 슬롯을 가진 벽을 가진다. 바디 칩 웨이퍼 핀 또는 돌출한 핀형 핀은 반도체 웨이퍼를 자동 적하(unloading)하기 전에 수납 디바이스로부터 제거된다.
종래의 기술은 반도체 웨이퍼의 수납과 운송을 위한 다양한 디자인을 포함한다. 이러한 디자인은 안에 포함된 웨이퍼를 위해 정전기 및 기계적 보호 모두를 제공해야 한다. 바람직하게도, 이러한 수납 디바이스는 반도체 웨이퍼를 적재 또는 적하하는 다양한 자동 장치에 적응시킬 수 있어야만 한다. 이러한 수납 디바이스는 대량 생산하기에 신뢰할만하고 경제적인 단순한 디자인을 가져야만 한다. 더욱이, 반도체 웨이퍼 수납의 기술 분야에서 임의의 발전이 기존의 반도체 웨이퍼 수납 디바이스로 개장(改裝)되는 것이 유리할 것이다.
종래 기술의 몇 가지 예는 다음과 같다;
2001년 2월 27일 Lewis 등에게 허여(許與)된 "반도체 웨이퍼를 얻기 위한 수납 디바이스"라는 제목의 미국 특허 제 6,193,068호; 2001년 9월 11일 Brooks 등에게 허여된 "저장과 선적을 위해 설계된 콘테이너 안에 유지된 집적회로(IC) 웨이퍼를 위한 보호 시스템"이라는 제목의 미국 특허 제 6,286,684호; 1999년 12월 21일 Brooks에게 허여된 "오염에 민감한 물품을 포장하기 위한 방법 및 장치 그리고 그 결과 발생한 패키지"이라는 제목의 미국 특허 제 5,724,748호; 1998년 3월 10일 Brooks 등에게 허여된 "오염에 민감한 물건의 포장 장치 그리고 그 결과 발생한 패키지"라는 제목의 미국 특허 제 5,724,748호.
상기 목적과 그밖의 목적을 달성하기 위해서, 반도체 웨이퍼 수납 디바이스의 원통형 벽은 슬롯을 구비한다. 이러한 슬롯은 반도체 웨이퍼의 적재 후 돌출한 바디 칩 웨이퍼 핀 또는 핀형 핀을 수용한다. 수납 디바이스의 뚜껑은 운송을 위해 돌출한 핀형 핀을 적소에 고정한다. 돌출한 바디 칩 웨이퍼 핀 또는 핀형 핀은, 로봇공학 또는 이와 유사한 방법에 의해 웨이퍼의 적하 전에 제거된다. 돌출한 바디 칩 웨이퍼 핀 또는 핀형 핀은 베이스 박스 안의 공간을 줄이고 반도체 웨이퍼를 단단히 고정시켜 반도체 웨이퍼가 수납 디바이스 안에서 움직이지 않도록 설계된다. 돌출한 바디 칩 웨이퍼 핀 또는 핀형 핀은 필요한 공간을 차지할 만큼 단단지만 웨이퍼의 파손 없이 우발적인 측면 벽 충격을 견딜 만큼 유연성을 가진다. 핀(fin)과 핀(pin)은 원통형 벽의 전체 원주 둘레 또는 원통형 벽 주위의 절반 원주 둘레에 놓일 수 있다.
추가의 목적과 이점은 다음의 설명과 첨부된 도면으로부터 명백해질 것이다.
도 1은, 이중 벽 구성을 가지며 바디 칩 웨이퍼 핀과 맞물리기 위한 4 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 1 실시예의 베이스의 평면도.
도 2는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 1 실시예의 베이스의 측면도.
도 3은 도 1의 평면 3-3을 따라서 자른 단면도.
도 4는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 1 실시예의 베이스의 저면도.
도 5는 도 1의 평면 5-5을 따라서 자른 단면도.
도 6은 도 3의 일부분을 더 상세하게 설명하는 단면도.
도 7은, 본 발명의 반도체 웨이퍼 수납 디바이스의, 제 1 실시예를 위한 뚜껑과 그밖의 실시예에 특유한 뚜껑의 평면도.
도 8은 도 7의 평면 8-8을 따라서 자른 단면도.
도 9는 도 7의 뚜껑의 저면도.
도 10은 도 7의 뚜껑의 정면도.
도 11은 도 7의 뚜껑의 측면도.
도 12는 도 7의 평면 12-12를 따라서 자른 단면도.
도 13은 도 8의 일부분을 더 상세하게 나타냄 단면도.
도 14는, 이중 벽 구성을 가지며 바디 칩 웨이퍼 핀과 맞물리기 위한 6 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 2 실시예의 베이스의 평면도.
도 15는, 이중 벽 구성을 가지며 바디 칩 웨이퍼 핀과 맞물리기 위한 8 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 3 실시예의 베이스의 평면도.
도 16은, 전형적으로 제 1, 제 2 그리고 제 3 실시예보다 크고, 이중 벽 구성을 가지며 바디 칩 웨이퍼 핀과 맞물리기 위한 8 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 4 실시예의 베이스의 평면도.
도 17는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 4 실시예의 베이스의 측면도.
도 18은 도 16의 평면 18-18을 따라서 자른 단면도.
도 19는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 4 실시예의 베이스의 저면도.
도 20은, 전형적으로 제 4 실시예와 크기가 같으나, 바디 칩 웨이퍼 핀과 맞물리기 위한 4 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 5 실시예의 베이스의 평면도.
도 21은, 전형적으로 제 4 그리고 제 5 실시예와 크기가 같으나, 바디 칩 웨이퍼 핀과 맞물리기 위한 8 개의 슬롯을 갖는 본 발명의 반도체 웨이퍼 수납 디바 이스의 제 6 실시예의 베이스의 평면도.
도 22는 본 발명의 바디 칩 웨이퍼 핀의 사시도.
도 23은 본 발명의 바디 칩 웨이퍼 핀의 단면도.
도 24는, 둘레 전체에 걸쳐서 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 사시도.
도 25는, 둘레의 한 곳에 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 사시도.
도 26은, 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 제 1 측면도.
도 27은, 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 제 2 측면도.
도 28은, 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 제 3 측면도.
도 29는, 돌출한 핀형 핀이 삽입된 것을 도시하는 본 발명의 반도체 웨이퍼 수납 디바이스의 제 7 실시예의 베이스의 평면도로, 단일 선택 차폐벽이 점선으로 추가 도시된 도면.
도 30은 본 발명의 돌출한 핀형 핀의 제 1 사시도.
도 31은 본 발명의 돌출한 핀형 핀의 제 2 사시도.
이제, 여러 도면 전체에서 동일한 숫자는 동일한 요소를 나타내는 도면을 상세히 참조해서, 도 1은 본 발명의 반도체 웨이퍼 수납 디바이스 또는 웨이퍼 박스의 베이스(10)의 제 1 실시예의 평면도인 것을 알 수 있다. 베이스(10)는 측면(14,16,18,20)으로부터 형성된 일반적으로 평면 정사각형 바닥(12)을 포함한다. 내부와 외부 동심 분할 원통형 벽(22,24)은 평면 바닥으로부터 솟아있다. 내부와 외부 동심 분할 원통형 벽(22,24)은 비교적 더 작은 정렬 간격을 포함해서 벽(22,24)의 둘레에 대해서 90도의 간격으로 슬롯(26,28,30,32)을 형성한다. 마찬가지로, 내부와 외부 동심 분할 원통형 벽(22,24)은 비교적 더 큰 정렬 간격을 포함해서, 벽(22,24)의 주위에 대해서 서로부터 180도의 정렬 간격으로 마주한 개구(34,36)를 형성한다. 도 3의 조각난 부분에서 도시된 것과 같이, 개구(34,36)에 바로 인접한내부 동심 분할 원통형 벽(22) 부분은 부분적인 노치(notch)(38)를 포함한다. 웨이퍼 수납 영역(40)은 내부 동심 분할 원통형 벽(22)안에 형성된다. 이 실시예에서, 웨이퍼 수납 영역(40)은, 다른 크기의 범위가 확실히 가능하지만 8 인치 지름 웨이퍼에 적합할 수 있다. 인버티드 레지(48,50)(inverted ledge)에서 끝나는 클립(44,46)은 바닥(12)의 대각선으로 마주하는 한 쌍의 코너로부터 솟아있다.
도 4는 베이스(10)의 저면도를 도시하는데, 이 베이스는 바닥(12)의 주위로 확장하는 주변 기부 구조(60)(Peripheral foot structure)를 포함해 베이스(10)가 놓인 표면(미도시)과 바닥(12) 사이에 옵셋(offset)을 제공한다. 추가적으로, 격자 구조(62)가 바닥(12)의 밑면에 형성된다.
도 7 내지 13에서는 본 발명의 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 기재된 여러 실시예에 적합할 수 있는 뚜껑(70)을 보여준다. 뚜껑(70)은 주변의 위로 확장하는 레지(74)에 의해서 둘러싸인 상부 평면 직사각형 표면(72)을 포함한다. 슬롯(76,78)은 상부 평면 정사각형 표면(72)의 서로 마주하는 코너 위에 형성된다. 설치된 위치에서, 슬롯(76,78)은 멈춤쇠 구성(detent configuration)을 형성하기 위해서 클립(44,46)을 수용한다. 외부 원통형 벽(80)은 상부 평면 직사각형 표면(72)의 하부 측면 위에 형성된다. 외부 원통형 벽(80)은 180°떨어져서 배향된 개구(82)를 추가로 포함한다. 설치된 위치에서, 외부 원통형 벽(80)은 외부 동심 분할 원통형 벽(24)으로부터 바깥쪽으로 동심원적으로 바로 인접한다. 유사한 뚜껑이 "반도체 웨이퍼를 유지하기 위한 수납 디바이스"라는 제목의 미국 특허 제 6,193,068호에 개시되고, 그 내용은 이 명세서에 참조 문서로 포함되어 있다.
도 14는 본 발명의 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 베이스(10)의 제 2 실시예를 개시한다. 이 실시예는, 벽(22,24)의 주위 근처에 6 개의 슬롯(26,27,28,29,30,32)이 형성되는 것을 제외하면 도 1 내지 6의 실시예와 매우 유사하다. 슬롯 26과 27 사이, 슬롯 27과 28 사이, 슬롯 29와 30 사이, 그리고 슬롯 30 과 32 사이의 간격은 약 45°인 반면, 슬롯 26과 32 사이, 그리고 슬롯 28과 29 사이의 간격은 약 90°로, 여기에서 이 90°간격은 각각 틈(34,36)을 포함한다. 이 실시예에서, 웨이퍼 수납 영역(40)은 다른 크기의 범위도 확실히 가능하지만 8 인치 지름 웨이퍼에 적합할 수 있다.
도 15는 본 발명의 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 베이스(10)의 제 3 실시예를 나타내고 벽(22,24)의 주위 근처에 8 개의 슬롯(26,27,28,29,30,31,32,33)이 형성되고 임의의 2 개의 연속 슬롯의 간격은 45°이 다. 이 실시예에서, 웨이퍼 수납 영역(40)은 다른 크기의 범위도 확실히 가능하지만 8 인치 지름 웨이퍼에 적합할 수 있다.
도 16 내지 19는 본 발명의 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 베이스(10)의 제 4 실시예를 나타낸다. 이 제 4 실시예는 이전의 실시예보다 더 큰 웨이퍼 크기에 적합하고, 전형적으로 12 인치 지름 웨이퍼가 웨이퍼 수납 영역에 유지될 수 있지만, 다른 크기의 범위도 확실히 가능하다. 이 실시예의 베이스(10)가 이전 실시예의 베이스(10)보다 크기 때문에 각각 인버티드 레지(49,51)를 갖은 추가 클립(45,47)이 제공되어서, 클립(44,45,46,47)이 베이스(10)의 4 개의 각각의 코너에 제공된다. 이 베이스(10)에 대응하는 뚜껑(70)은, 물론, 적합한 치수를 가지며 클립(44,45,46,47)의 맞물림을 위해 도 7과 9에 도시된 슬롯(76,78)과 유사한 4 개의 슬롯을 포함할 것이다.
도 20과 21은 본 발명의 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 베이스(10)의, 각각, 제 5와 제 6 실시예를 개시한다. 제 5와 제 6 실시예는, 도 20은 벽(22,24)의 둘레에 대해서 90°간격으로 떨어진 4 개의 슬롯(26,28,30,32)을 개시하는 반면에 도 21은 벽(22,24)의 둘레에 대해서 45°간격으로 떨어진 8 개의 슬롯(26,27,28,29,30,31,32,33)을 개시하는 것을 제외하면 베이스(10)의 제 4 실시예와 유사하다.
도 22와 23은 각각 바디 칩 웨이퍼 핀(90)의 사시도와 단면도로, 이 핀은 위에서 설명한 웨이퍼 박스 또는 반도체 웨이퍼 수납 디바이스의 제 1 내지 6 실시예와 함께 사용된다. 바디 칩 웨이퍼 핀(90)은 충분히 큰 지름을 가지도록 형성된 원 통형 헤드(92)를 포함해서 이 핀은 슬롯(26 내지 33)의 어느 것을 통해서도 지나가지 못할 것이다. 중심의 길이 방향의 구멍(91)은 헤드(92)를 통해서 지나간다. 바디 칩 웨이퍼 핀(90)은 헤드(92)로부터 확장되는 테일(94)를 추가로 포함하고, 그리고 테일의 폭을 따라서 형성되고 테일(94)로부터 수직으로 확장된 일련의 톱니(96)(teeth)를 포함한다.
웨이퍼 수납 영역(40) 안에서 웨이퍼 칩(미도시)을 맞물리게 하는 단단하나 탄성을 가진 구성을 형성하기 위해서, 웨이퍼(전형적으로 지름이 8 또는 12 인치 이지만 다른 지름도 본 발명에 완전히 적합할 수 있다)는 웨이퍼 수납 영역(40)에 위치한다. 내부 동심 분할 원통형 벽(22)과 웨이퍼의 외주 사이에는 약간의 틈이 존재한다. 이 틈을 채우기 위해서, 바디 칩 웨이퍼 핀(90)은 슬롯(26 내지 33) 안으로 들어가서, 헤드(92)는 외부 동심 분할 원통형 벽(24)으로부터 바깥쪽으로 인접하고, 그리고 테일(94)은 각각의 슬롯을 통해서 지나가고, 말단부(98)(distal end)는 각각의 슬롯을 통해서 다시 지나가서, 헤드(92)에 이웃하고, 그리고 웨이퍼칩에 탄성 있게 압력을 가하는 루프를 형성한다. 대안적으로, 헤드(92)는 내부 벽(22)의 안쪽으로 놓일 수 있어서,헤드(92)는 슬롯(26 내지 33) 안에 부분적으로 놓이고, 테일(94)은 슬롯(26 내지 33)을 통해서 바깥쪽으로 확장해서, 적절한 시간에 바디 칩 웨이퍼 핀(90)을 제거하는 파지 부분(gripping section)으로 작용한다.
도 24 내지 29는 반도체 웨이퍼 수납 디바이스 또는 웨이퍼 박스의 제 7 실시예의 베이스(110)를 도시하는 것을 알게 된다. 베이스(110)는 일반적으로 평면 정사각형 바닥(112)을 포함하고, 이 바닥으로부터 원통형 벽(114)이 솟아있다. 단 일 원통형 벽(114)이 도면에 나타나 있지만, 어떤 사용은 오염의 가능성을 더 줄이기 위해서 2 개의 동심 원통형 벽(114)을 필요로 할 수 있다. 원통형 벽(114)은 벽 둘레 주변에 6 개의 슬롯(115,116,117,118,119,120)을 포함하고, 그리고 개구(122)를 추가로 포함한다. 추가로, 선택 차폐벽은 오염의 가능성을 줄이기 위해서 각각의 슬롯(115,116,117,118,119,120)의 둘레에 바깥쪽으로 형성될 수 있다. 도 29는, 점선으로, 슬롯(119) 둘레에 바깥쪽으로 형성된 단일 선택 차폐 벽(123)을 도시한다.
원통형 안정화 디바이스(124,126)는 바닥(112)의 서로 마주하는 제 1 쌍의 코너로부터 솟아있고, 반면에, 인버티드 레지(132,134)에서 끝나는 클립(128,130)은 바닥(112)의 서로 마주하는 제 2 쌍의 코너로부터 솟아 있다.
돌출한 핀형 핀(140)은 도 30과 31에 상세히 도시된다. 돌출한 핀형 핀(140)의 단면은, 둥근 외부를 향한 부분(142), 둥근 외부를 향한 부분(142)의 마주하는 단부에 형성된 슬롯(144,146), 그리고 안쪽으로 확장된 핀(148)을 포함한다.
도 24에 도시된 것과 같이, 돌출한 핀형 핀(140)은, 전형적으로 원형 반도체 웨이퍼(미도시)가 원형 반도체 웨이퍼와 원통형 벽(114) 사이에 약간의 빈틈(clearance)을 갖고 원통형 벽(114) 안으로 적재된 후에, 원통형 벽(114)의 슬롯(115,116,117,118,119,120) 안으로 삽입된다. 돌출한 핀형 핀(140)의 슬롯(144,146)은 슬롯(115,116,117,118,119,120)을 형성하는 원통형 벽(114)의 에지를 고정한다. 안쪽으로 확장하는 핀(148)은, 원형 반도체 웨이퍼와 맞물리기 위해서 원통형 벽(114) 안의 공간으로 확장한다. 도 24는 원통형 벽(114)의 주위 근처에 각각의 슬롯(115,116,117,118,119,120)에 삽입된 돌출한 핀형 핀(140)을 도시한다. 그러나, 어떤 용도는 원통형 벽(114)의 주위의 절반에 대해서만 돌출한 핀형 핀(140)을 사용할 수 있다. 마찬가지로, 베이스(112)의 어떤 실시예는 원통형 벽(114)의 일부 둘레만 슬롯을 포함한다.
돌출한 핀형 핀(140)은, 반도체 웨이퍼(미도시)의 충격을 완화하도록 얇고 부드럽지만, 핀(148)이 스프링과 같이 반도체 웨이퍼의 스택을 가볍게 미는 것과 같이 작용하기 때문에 움직임을 방지할 만큼 충분히 단단할 필요가 있다. 돌출한 핀형 핀(140)을 위한 전형적인 물질은 Kraton일 수 있지만, 당업자는 이 기재 내용을 연구한 후에 동일한 물질의 범위를 인지할 수 있을 것이다.
반도체 웨이퍼를 적하 하기 전에, 뚜껑(70)(도 7 내지 11에 기재된 것과 같은)과 돌출한 핀형 핀(140)이 제거된다.
따라서, 앞에서 언급된 목적과 이점은 가장 효과적으로 달성된다. 본 발명의 바람직한 실시예가 개시되었고 여기에 상세히 설명되었지만, 본 발명은 결코 이것에 의해 제한되지 않고, 그 범위가 첨부된 청구항의 범위에 의해서 결정되는 것으로 이해되어야 한다.
상기 움직임이 줄어든 웨이퍼 박스는 반도체 웨이퍼의 운송에 산업상 이용 가능하다.

Claims (10)

  1. 반도체 웨이퍼를 유지하기 위한 수납 디바이스(containment device)에 있어서,
    베이스로부터 확장하는 적어도 하나의 원통형 벽을 포함하는 베이스로서, 상기 적어도 하나의 원통형 벽은 웨이퍼 수납 영역을 형성하고, 상기 적어도 하나의 원통형 벽의 적어도 일부는 분할되고, 이에 의해 상기 적어도 하나의 원통형 벽 내부에 슬롯을 형성하며, 상기 슬롯은, 상기 웨이퍼 수납 영역 안으로 확장하는 바디 칩 웨이퍼 핀을 수용하여, 상기 적어도 하나의 원통형 벽으로부터 떨어지게 복수의 반도체 웨이퍼를 위치시키는, 베이스와,
    상기 베이스와 맞물리기 위한 수단을 포함하는 뚜껑(lid)으로서, 상기 뚜껑은 상기 베이스와 상기 뚜껑이 부착되어 있을 때 상기 수납 디바이스의 상부를 형성하는, 뚜껑을 포함하며,
    상기 바디 칩 웨이퍼 핀은 상기 웨이퍼 수납 영역에서 반도체 웨이퍼를 위한 쿠션을 형성하기에 부드럽고,
    상기 바디 칩 웨이퍼 핀은, 복수의 반도체 웨이퍼가 상기 웨이퍼 수납 영역에 위치된 후에 설치되고,
    상기 바디 칩 웨이퍼 핀은 복수의 반도체 웨이퍼의 제거 이전에 제거되고,
    상기 바디 칩 웨이퍼 핀은 압출에 의해서 형성되고,
    상기 바디 칩 웨이퍼 핀은 상기 슬롯을 형성하는 상기 적어도 하나의 원통형 벽의 에지를 고정하는 그루브(groove)를 포함하고, 상기 웨이퍼 수납 영역으로 확장하는 핀(fin)을 더 포함하고,
    상기 바디 칩 웨이퍼 핀은 원통형 헤드 및 상기 원통형 헤드로부터 확장하는 테일을 포함하고, 상기 원통형 헤드는 상기 슬롯을 통해 지나가지 않도록 하는 직경을 갖고, 상기 테일은 확장하는 톱니를 포함하는, 반도체 웨이퍼를 유지하기 위한 수납 디바이스.
  2. 제 1항에 있어서, 상기 적어도 하나의 원통형 벽은 상기 베이스로부터 수직으로 확장하는, 반도체 웨이퍼를 유지하기 위한 수납 디바이스.
  3. 제 1항에 있어서, 상기 베이스와 맞물리기 위한 상기 수단이 상기 뚜껑의 마주하는 코너 상에 형성되고 상기 베이스의 대각선으로 마주하는 한 쌍의 코너로부터 솟아있는 클립을 수용하는 슬롯을 포함하는, 반도체 웨이퍼를 유지하기 위한 수납 디바이스.
  4. 제 1항에 있어서, 상기 뚜껑은, 상기 베이스와 상기 뚜껑이 부착되어 있을 때, 상기 베이스의 상기 적어도 하나의 원통형 벽으로부터 바깥쪽으로 바로 인접하게 설치된 뚜껑 원통형 벽을 포함하는, 반도체 웨이퍼를 유지하기 위한 수납 디바이스.
  5. 제 1항에 있어서, 상기 슬롯은 상기 적어도 하나의 원통형 벽 둘레에 주기적으로 형성되는, 반도체 웨이퍼를 유지하기 위한 수납 디바이스.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020057024092A 2003-06-17 2004-02-25 움직임이 줄어든 웨이퍼 박스 KR101150405B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47908603P 2003-06-17 2003-06-17
US60/479,086 2003-06-17
PCT/US2004/005725 WO2005006405A2 (en) 2003-06-17 2004-02-25 Reduced movement wafer box

Publications (2)

Publication Number Publication Date
KR20060017647A KR20060017647A (ko) 2006-02-24
KR101150405B1 true KR101150405B1 (ko) 2012-06-01

Family

ID=34061926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024092A KR101150405B1 (ko) 2003-06-17 2004-02-25 움직임이 줄어든 웨이퍼 박스

Country Status (5)

Country Link
EP (1) EP1633660A4 (ko)
JP (1) JP4499718B2 (ko)
KR (1) KR101150405B1 (ko)
CN (2) CN100363243C (ko)
WO (1) WO2005006405A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988621B2 (en) * 2003-06-17 2006-01-24 Illinois Tool Works Inc. Reduced movement wafer box
EP2209726A4 (en) * 2007-10-12 2012-08-15 Peak Plastic & Metal Prod CONTAINER FOR PLATELETS WITH STRUCTURE OF WALLS IN QUINCONCE
US8556079B2 (en) * 2009-08-26 2013-10-15 Texchem Advanced Products Incorporated Sdn Bhd Wafer container with adjustable inside diameter
CN102569138B (zh) * 2010-12-10 2016-05-11 台湾积体电路制造股份有限公司 晶片盒
JP5749002B2 (ja) * 2010-12-28 2015-07-15 芝浦メカトロニクス株式会社 ロードロック装置および真空処理装置
CN106742730B (zh) * 2016-12-01 2018-12-07 海麟文博（厦门）文物预防性保护技术有限公司 一种缓冲结构及二级缓冲的文物盒
KR102595526B1 (ko) 2021-09-07 2023-10-30 주식회사 삼에스코리아 웨이퍼 이송 박스
KR102595523B1 (ko) * 2021-09-07 2023-10-30 주식회사 삼에스코리아 웨이퍼 이송 박스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611448A (en) 1995-09-25 1997-03-18 United Microelectronics Corporation Wafer container
US5725100A (en) 1995-02-28 1998-03-10 Komatsu Electronic Metals Co., Ltd. Semiconductor wafer case
JP2004266181A (ja) 2003-03-04 2004-09-24 Nec Electronics Corp 半導体基板収納容器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941125B2 (ja) * 1992-08-15 1999-08-25 アキレス株式会社 半導体ウェーハ収納容器
US5366079A (en) * 1993-08-19 1994-11-22 Taiwan Semiconductor Manufacturing Company Integrated circuit wafer and retainer element combination
US5816410A (en) * 1994-07-15 1998-10-06 Fluoroware, Inc. Wafer cushions for wafer shipper
US5553711A (en) * 1995-07-03 1996-09-10 Taiwan Semiconductor Manufacturing Company Storage container for integrated circuit semiconductor wafers
JPH09205136A (ja) * 1996-01-25 1997-08-05 Sony Corp ウェハケース
JP3472685B2 (ja) * 1997-05-28 2003-12-02 アキレス株式会社 半導体ウェハ収納容器
CN2308571Y (zh) * 1997-08-04 1999-02-24 财团法人工业技术研究院 晶片盒底盘锁固装置
US6341695B1 (en) * 1998-05-07 2002-01-29 Texas Instruments Incorporated Containment device for retaining semiconductor wafers
US6193090B1 (en) * 1999-04-06 2001-02-27 3M Innovative Properties Company Reusable container
US6286684B1 (en) * 1999-07-23 2001-09-11 Ray G. Brooks Protective system for integrated circuit (IC) wafers retained within containers designed for storage and shipment
JP4480296B2 (ja) * 2001-05-09 2010-06-16 アキレス株式会社 電子部材用収納容器
CN2492943Y (zh) * 2001-09-12 2002-05-22 财团法人工业技术研究院 晶片保持件
JP4577603B2 (ja) * 2001-09-20 2010-11-10 株式会社安川電機 薄状物体の収納容器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5725100A (en) 1995-02-28 1998-03-10 Komatsu Electronic Metals Co., Ltd. Semiconductor wafer case
US5611448A (en) 1995-09-25 1997-03-18 United Microelectronics Corporation Wafer container
JP2004266181A (ja) 2003-03-04 2004-09-24 Nec Electronics Corp 半導体基板収納容器

Also Published As

Publication number Publication date
CN100363243C (zh) 2008-01-23
KR20060017647A (ko) 2006-02-24
EP1633660A4 (en) 2008-07-23
JP4499718B2 (ja) 2010-07-07
CN100361879C (zh) 2008-01-16
EP1633660A2 (en) 2006-03-15
JP2006527919A (ja) 2006-12-07
WO2005006405A3 (en) 2005-06-09
CN1805889A (zh) 2006-07-19
CN1805890A (zh) 2006-07-19
WO2005006405A2 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
US6988621B2 (en) Reduced movement wafer box
US4450960A (en) Package
KR101150405B1 (ko) 움직임이 줄어든 웨이퍼 박스
JP2015149498A (ja) 凹型ラッチを用いたウェーハコンテナ
US20040188320A1 (en) Thin wafer insert
JP4335921B2 (ja) 低コストウェファボックスの改良
KR101447451B1 (ko) 웨이퍼 보관 용기
JP2007119020A (ja) 搬送用緩衝材
JP6523479B2 (ja) フィルムフレームシッパー向けの改良型ばねクッション
JP6508653B2 (ja) ペリクルフレーム収納容器の梱包体
CN110902142B (zh) 半导体晶片载具及包装方法
JPH10261701A (ja) 薄板形状の半導体装置の包装用部材及び包装方法
KR20010028962A (ko) 칩 스케일 패키지용 트레이
KR100480936B1 (ko) 반도체 장치용 트레이
KR20130130159A (ko) 계란운반용기
CN210140085U (zh) 运载装置
JP4007859B2 (ja) リードフレームの収納ケース
JP2004231248A (ja) 梱包装置
JPH0685236U (ja) リードフレームの包装用ケース
KR200316003Y1 (ko) 램프 조립체의 포장용 트레이
JPH1179236A (ja) 部品包装体
KR200198460Y1 (ko) 반도체 패키지 수납용 트레이 및 그 이동박스
JP3929651B2 (ja) 集積回路キャリヤおよび製造方法および集積回路
KR20140096657A (ko) 씨감자 운반용 적재구조체
KR20090017190A (ko) 반도체 기판 이송용 캐리어 박스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee