KR101146024B1 - ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 - Google Patents

ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 Download PDF

Info

Publication number
KR101146024B1
KR101146024B1 KR1020107010845A KR20107010845A KR101146024B1 KR 101146024 B1 KR101146024 B1 KR 101146024B1 KR 1020107010845 A KR1020107010845 A KR 1020107010845A KR 20107010845 A KR20107010845 A KR 20107010845A KR 101146024 B1 KR101146024 B1 KR 101146024B1
Authority
KR
South Korea
Prior art keywords
based semiconductor
gallium nitride
semiconductor region
growth furnace
monomethylamine
Prior art date
Application number
KR1020107010845A
Other languages
English (en)
Other versions
KR20100075645A (ko
Inventor
마사키 우에노
유스케 요시즈미
다카오 나카무라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20100075645A publication Critical patent/KR20100075645A/ko
Application granted granted Critical
Publication of KR101146024B1 publication Critical patent/KR101146024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

활성화 어닐링을 행하지 않고, p형 도펀트를 포함하는 질화갈륨계 반도체를 제공할 수 있는 p형 질화갈륨계 반도체를 제작하는 방법을 제공한다. 지지체(13) 상에, p형 도펀트를 포함하는 GaN계 반도체 영역(17)을 성장로(10)에서 형성한다. 유기 금속 원료 및 암모니아를 성장로(10)에 공급하여, GaN계 반도체층(15) 상에 GaN계 반도체층(17)을 성장시킨다. 이 GaN계 반도체에는 p형 도펀트가 첨가되어 있고, p형 도펀트로는, 예를 들어 마그네슘이 있다. GaN계 반도체 영역(15, 17)의 형성후에, 모노메틸아민 및 모노에틸아민 중 적어도 어느 하나를 포함하는 분위기(19)를 성장로(10)에 형성한다. 분위기(19)가 제공된 후에, GaN계 반도체 영역(17)의 성장 온도로부터 기판 온도를 낮춘다. 성막을 완료하고, 기판 온도를 실온근방까지 저하시켰을 때, p형 GaN계 반도체(17a) 및 에피택셜 웨이퍼(E)의 제작은 완료되었다.

Description

ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법{METHOD FOR FABRICATING P-TYPE GALLIUM NITRIDE-BASED SEMICONDUCTOR, METHOD FOR FABRICATING NITRIDE-BASED SEMICONDUCTOR ELEMENT, AND METHOD FOR FABRICATING EPITAXIAL WAFER}
본 발명은, p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에 관한 것이다.
특허문헌 1에는, 활성화 어닐링에 의해 p형 질화갈륨계 화합물 반도체를 제조하는 방법이 기재되어 있다. 질소 분위기 중에서, p형 불순물을 도핑한 질화갈륨계 화합물 반도체의 어닐링을 행한다.
특허문헌 2에는, 저저항의 p형 질화갈륨계 화합물 반도체의 기상 성장 방법이 기재되어 있다. 이 방법에서는, p형 질화갈륨 반도체를 성장시킨 후에, 우선 암모니아 및 수소로 이루어진 분위기에서 섭씨 700도까지 온도를 낮추고, 이어서 유기 질소 및 질소로 이루어진 분위기에서 섭씨 700도로부터 온도를 낮춘다. 유기 질소로는, t-부틸아민, 아지드화에틸, 디메틸히드라진이 이용된다.
특허문헌 3에는, 질화물 화합물 반도체의 제조방법이 기재되어 있다. 이 방법에서는, 억셉터를 포함하는 p형 질화갈륨계 반도체층을 포함하는 적층 구조를 성장시킨 후에, 적층 구조의 냉각을, 해리에 의해 수소를 방출하지 않는 질소 원료의 분위기 중에서 행했다. 질소 원료가, 트리메틸아민, 디메틸아민, 트리에틸아민, 디에틸아민, 페닐메틸아민, 트리메틸히드라진과 같은 아민계 화합물, 히드라진계 화합물 또는 아지드계 화합물이다.
특허문헌 4에는, p형 질화갈륨 반도체의 제조방법이 기재되어 있다. p형 질화갈륨 반도체의 냉각시에, 섭씨 400도 이상의 온도에서, 수소화물 가스를 포함하는 분위기로부터, 수소 또는 질소의 분위기로 전환하였다. 수소화물 가스로는 암모니아를 이용한다.
특허문헌 1 : 일본 특허 공개 평 05-183189호 공보 특허문헌 2 : 일본 특허 공개 평 09-199758호 공보 특허문헌 3 : 일본 특허 공개 2003-178987호 공보 특허문헌 4 : 일본 특허 공개 평 08-115880호 공보
특허문헌 1에서는 활성화 어닐링을 행하는 한편, 특허문헌 2～4에서는 각각 성막후의 냉각을 원하는 분위기 중에서 행했다.
특허문헌 2 및 4에서는, 질화갈륨 반도체로부터 질소가 분해되는 것을 방지하기 위해, 암모니아를 포함하는 분위기에서, 질화갈륨 반도체로 이루어진 영역의 냉각을 시작한다. 그러나, 암모니아 분위기에서는, 암모니아의 분해에 의해 활성 수소가 생성되기 때문에, 반도체 중으로부터 수소가 분리되는 것을 방해한다.
특허문헌 3에서는, 적층 구조의 냉각을, 해리에 의해 수소를 방출하지 않는 질소 원료의 분위기 중에서 행하고 있고, 이 점에서, 특허문헌 3은 특허문헌 2 및 4와 다르다. 특허문헌 3에서 이용되는 질소 원료는, 트리메틸아민, 디메틸아민, 트리에틸아민, 디에틸아민, 페닐메틸아민, 트리메틸히드라진과 같은 아민계 화합물, 히드라진계 화합물 또는 아지드계 화합물이다. 그러나, 상기 유기 화합물을 이용할 때 분위기 중의 활성 질소 농도가 낮아지고, 그 결과 질화물 반도체의 표면으로부터 질소가 분해된다.
본 발명은, 활성화 어닐링을 행하지 않고, p형 도펀트를 포함하는 질화갈륨계 반도체를 제공할 수 있는 p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 측면은, p형 질화갈륨계 반도체를 제작하는 방법이다. 이 방법은, (a) p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 형성하는 공정과, (b) 질화갈륨계 반도체 영역의 형성후에, 모노메틸아민 및 모노에틸아민 중 적어도 어느 하나를 포함하는 분위기에서 상기 질화갈륨계 반도체 영역의 성장 온도로부터 기판 온도를 낮추는 공정을 포함한다.
본 발명에 따른 다른 측면은, 질화물계 반도체 소자를 제작하는 방법이다. 이 방법은, (a) p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 기판 상에 성장로에서 형성하는 공정과, (b) 질화갈륨계 반도체 영역의 형성후에, 상기 성장로로부터 상기 기판을 꺼내기 위해, 모노메틸아민 및 모노에틸아민 중 적어도 어느 하나를 포함하는 가스를 상기 성장로에 공급하면서 기판 온도를 낮추는 공정을 포함한다.
본 발명에 따른 또 다른 측면은, 질화물계 반도체 소자를 위한 에피택셜 웨이퍼를 제작하는 방법이다. 이 방법은, (a) 하나 또는 복수의 질화갈륨계 반도체층을 포함하는 반도체 영역을 기판 상에 성장로에서 형성하는 공정과, (b) 질화갈륨계 반도체 영역의 형성후에, 상기 성장로로부터 상기 기판을 꺼내기 위해, 모노메틸아민 및 모노에틸아민 중 적어도 어느 하나를 포함하는 가스를 상기 성장로에 공급하면서 기판 온도를 낮추는 공정을 포함하고, 상기 반도체 영역은, p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 포함한다.
이들 방법에 의하면, p형 도펀트를 포함하는 질화갈륨계 반도체의 형성후에 기판 온도를 낮추면, 질화갈륨계 반도체 영역이 p 도전성을 나타낸다. 이 때문에, 질화갈륨계 반도체 영역의 활성화 어닐링을 행할 필요가 없다.
모노메틸아민 및 모노에틸아민은 분해되어 활성 NH2를 생성한다. 한편, NH3은, 이들 아민 물질에 비해 안정적이기 때문에, 강온시에는 NH3은 잘 분해되지 않는다. 예를 들어, 섭씨 500도에서의 반응 해리 정수에 기초할 때, 모노메틸아민으로부터 NH2의 생성 속도는, NH3으로부터 NH2의 생성 속도에 비해 100만배 이상이다. 이 때문에, 모노메틸아민 및 모노에틸아민의 분위기는, NH3의 분위기보다 질화물계 반도체의 분해를 효율적으로 억제할 수 있다.
또한, 모노메틸아민 및 모노에틸아민은 분해되어 메틸기 또는 에틸기를 생성한다. 이에 비해, NH3의 분해에 의해, NH2뿐만 아니라 활성 수소(H)를 생성한다. 그러나, 모노메틸아민 및 모노에틸아민의 분해에서는, 메틸기 및 에틸기가 생성되고, 수소가 생성되지 않는다. 이 때문에, 질화갈륨계 반도체의 표면은, 모노메틸아민 및 모노에틸아민의 사용에 의해 활성 수소에 노출되지 않는다.
NH3의 분해와 마찬가지로, 분위기 중의 NH2로부터도 수소가 생성된다고 추측된다. 그런데, NH3의 분위기 중에는 수소가 더 많이 존재한다. 이 때문에, 반도체 중의 수소가 잘 빠지지 않아, 냉각후에도 수소에 결합된 Mg의 농도가 높다고 생각된다.
질화물계 반도체를 성장시킨 후에 성장로로부터 꺼낼 수 있는 온도까지 기판 온도를 낮출 때에는, 수소와 p형 도펀트의 결합을 절단하여 p형 도펀트를 활성화시킬 수 있다.
본 발명에 따른 방법에서는, 상기 기판 온도를 낮추는 상기 공정에서 수소가스를 공급하지 않는다. 이 방법에 의하면, 모노메틸아민 및 모노에틸아민과 함께 수소를 고온에서 동시에 공급할 때, 질화물계 반도체의 분해 속도가 빨라지는 경우가 있다. 또한, 수소가스의 공급은, p형 도펀트를 포함하는 질화갈륨계 반도체 영역으로부터 수소가 빠지는 것을 방해한다.
본 발명에 따른 방법에서는, 상기 기판 온도를 낮추는 상기 공정에서 NH3을 공급하지 않는다. 이 방법에 의하면, NH3을 포함하는 분위기를 이용한 냉각에서는, p형 도펀트를 포함하는 질화갈륨계 반도체 영역의 활성화가 저하된다.
본 발명에 따른 방법에서는, 상기 기판 온도를 낮추는 상기 공정에서는, 총유량에 대한 모노메틸아민 및 모노에틸아민의 몰공급량의 비율은 3% 이하일 수 있다. 이 방법에 의하면, 모노메틸아민 및 모노에틸아민은 높은 분해 효율을 나타내기 때문에, 이들 아민 물질을 NH3에 비해 대량으로 공급할 필요는 없다.
본 발명에 따른 방법에서는, 총유량에 대한 모노메틸아민 및 모노에틸아민의 몰공급량의 비율은 0.00001% 이상일 수 있다. 이 방법에 의하면, 0.00001% 이상의 몰공급량의 비율로 모노메틸아민 및 모노에틸아민을 공급함으로써, 질화물계 반도체의 분해를 억제할 수 있고, p형 도펀트의 활성화가 가능해진다.
본 발명에 따른 방법에서는, 모노메틸아민 및 모노에틸아민의 몰공급 분압은 3 킬로파스칼 이하일 수 있다. 또한, 본 발명에 따른 방법에서는, 모노메틸아민 또는 모노에틸아민의 몰공급 분압은 0.01 파스칼 이상일 수 있다.
본 발명에 따른 방법에서는, 모노메틸아민 및 모노에틸아민에서의 수분 함유는 50 ppm 이하일 수 있다. 이 방법에 의하면, 50 ppm 이하의 수분량이면, 함유 수분의 분해로 산소가 생기지만, 이 산소에 의해 활성화에 미치는 영향이 거의 없다.
본 발명에 따른 방법에서는, 상기 p형 도펀트는 마그네슘 및 아연 중 적어도 어느 하나를 포함할 수 있다. 또한, 본 발명에 따른 방법에서는, 상기 질화갈륨계 반도체 영역은 유기 금속 기상 성장법으로 행해질 수 있다. 또한, 본 발명에 따른 방법에서는, 상기 기판 온도를 낮추는 상기 공정에서는, 상기 분위기는 질소를 더 포함할 수 있다.
본 발명에 따른 방법은, 상기 기판 온도를 낮추는 상기 공정후에, 모노메틸아민 및 모노에틸아민 모두 공급하지 않고, 질소를 상기 성장로에 공급하면서 상기 성장로의 온도를 낮추는 공정과, 상기 성장로의 온도를 낮추는 상기 공정후에, 상기 성장로로부터 기판을 꺼내는 공정을 더 포함할 수 있다. 또한, 상기 성장로의 온도를 낮추는 상기 공정은, 상기 기판 온도가 섭씨 500도에 도달한 후에 행해질 수 있다. 이 방법에 의하면, 섭씨 500도 이하의 기판 온도에서는, 분위기는, 활성화의 영향 및 질화갈륨계 반도체의 표면 거칠기에 대한 영향을 미치지 않는다.
본 발명에 따른 방법은, 상기 질화갈륨계 반도체 영역의 성장에 앞서, 질화갈륨계 반도체로 이루어진 활성층을 성장시키는 공정을 더 포함할 수 있다. 상기 활성층은, 상기 질화갈륨계 반도체 영역과 n형 질화갈륨계 반도체 영역 사이에 형성되어 있고, 상기 활성층은, 상기 질화갈륨계 반도체 영역 및 상기 n형 질화갈륨계 반도체 영역으로부터의 전하의 주입에 응답하여 광을 발생한다.
이 방법에 의하면, 발광 소자에 양호한 p형 질화갈륨계 반도체 영역을 제공할 수 있다.
본 발명에 따른 방법에서는, 상기 활성층은 우물층을 포함하고, 상기 우물층의 성장 온도는 섭씨 700도～섭씨 750도이다. 이 방법에 의하면, 장파장의 광을 생성할 수 있는 활성층의 발광 소자를 제공할 수 있다. 이 활성층의 성장 온도가 활성화 어닐링의 어닐링 온도에 비해 낮을 때, 활성화 어닐링을 적용할 수 없을 가능성이 있다. 그러나, 본원에 따른 방법에 의하면, 양호한 p형 질화갈륨계 반도체 영역을 제공할 수 있다.
본 발명에 따른 또 다른 측면에서는, 상기 질화물계 반도체 소자는 반도체 광소자를 포함할 수 있다. 상기 반도체 영역은, 전하의 주입에 응답하여 광을 발생하는 활성층을 포함한다. 이 방법에 의하면, 양호한 p형 질화갈륨계 반도체 영역을 반도체 광소자에 제공할 수 있다.
본 발명에 따른 방법에서는, 상기 질화갈륨계 반도체 영역은, 상기 가스의 분위기에 노출되어 있다. 이 방법은, 상기 질화갈륨계 반도체 영역에 접촉하는 전극을 형성하는 공정을 더 포함할 수 있다. 이 방법에 의하면, 양호한 표면 모폴로지를 갖는 질화갈륨계 반도체 영역 상에 전극을 형성할 수 있다.
본 발명의 상기 목적 및 다른 목적, 특징 및 이점은, 첨부 도면을 참조하여 진행되는 본 발명이 바람직한 실시형태의 이하의 상세한 기술로부터 보다 용이하게 밝혀진다.
이상 설명한 바와 같이, 본 발명에 의하면, p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법이 제공된다. 이들 방법은, 활성화 어닐링을 행하지 않고, p형 도펀트를 포함하는 질화갈륨계 반도체를 제공할 수 있다.
도 1은, 본 실시형태에 따른 p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법의 주요 공정을 나타낸 도면이다.
도 2는, 주요 공정에서의 생성물을 모식적으로 나타낸 도면이다.
도 3은, 에피택셜 웨이퍼(A, C)의 일렉트로케미컬 CV 측정을 나타낸 도면이다.
도 4는, 에피택셜 웨이퍼(A)의 Mg, Si, H의 프로파일을 나타낸 도면이다.
도 5는, 에피택셜 웨이퍼(C)의 Mg, Si, H의 프로파일을 나타낸 도면이다.
도 6은, 에피택셜 웨이퍼(A, C)의 표면의 원자간력 현미경 이미지를 나타낸 도면이다.
도 7은, 본 실시형태에 따른 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법의 주요 공정을 나타낸 도면이다.
도 8은, 본 실시형태에 따른 질화물계 반도체 소자 및 에피택셜 웨이퍼의 적층 구조를 나타낸 도면이다.
본 발명의 지견은, 예시로서 나타낸 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 이어서, 첨부 도면을 참조하면서, 본 발명의 p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에 따른 실시형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다.
도 1은, 본 실시형태에 따른 p형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법의 주요 공정을 나타낸 도면이다. 도 2는, 주요 공정에서의 생성물을 모식적으로 나타낸 도면이다.
공정 S101에서는, 질화갈륨계 반도체로 이루어진 표면을 갖는 기판(11)을 준비한다. 이 기판(11)은, 지지체(13)와, 지지체 상에 성장된 질화갈륨계 반도체층(15)을 포함한다. 기판(11)은 이하와 같이 제작된다. 우선, 도 2의 (a)에 나타낸 바와 같이, 지지체(13)를 준비한다. 지지체(13)로는, 사파이어 기판, GaN 기판 등이 이용된다. 공정 S102에서, 유기 금속 기상 성장법을 적용할 수 있는 성장로(10)의 서셉터 상에 지지체(13)를 놓는다.
필요한 경우에는 지지체(13)의 열처리를 행한 후에, 하나 또는 복수의 질화갈륨계 반도체 영역을 성장시킨다. 예를 들어, 도 2의 (b)에 나타낸 바와 같이, 공정 S103에서, 유기 금속 원료 및 암모니아를 성장로(10)에 공급하여, 질화갈륨계 반도체층(15)을 지지체(13) 상에 성장시킨다. 본 실시예에서는, 트리메틸갈륨, 암모니아 및 실란을 포함하는 원료 가스(G1)를 성장로(10)에 공급하여 n형 GaN층을 성장시킨다.
하나 또는 복수의 질화갈륨계 반도체 영역을 지지체(13) 상에 성장시킨 후에, 공정 S104에서, p형 도펀트를 포함하는 질화갈륨계 반도체 영역(17)을 성장로(10)에서 형성한다. 예를 들어, 도 2의 (c)에 나타낸 바와 같이, 유기 금속 원료 및 암모니아를 성장로(10)에 공급하여, 질화갈륨계 반도체층(15) 상에 질화갈륨계 반도체층(17)을 성장시킨다. 이 질화갈륨계 반도체에는 p형 도펀트가 첨가되어 있고, p형 도펀트는, 예를 들어 마그네슘(Mg), 아연(Zn) 등일 수 있다. 이 질화갈륨계 반도체에는 p형 도펀트가 첨가되어 있지만, 활성화 어닐링이 없으면 전기적으로는 고저항을 나타낸다. 질화갈륨계 반도체의 p형 도펀트의 대부분은 수소와 결합하고 있고, p형 도펀트 원자는 활성화되어 있지 않다. 이 현상은, 예를 들어 유기 금속 기상 성장법으로 질화갈륨계 반도체를 성장시킬 때 생긴다. 본 실시예에서는, 트리메틸갈륨(TMG), 암모니아(NH3) 및 시클로펜타ㆍ디에닐마그네슘(Cp2Mg)을 포함하는 원료 가스(G2)를 성장로(10)에 공급하여 p형 GaN층을 성장시킨다. p형 GaN층은, 단일한 p형 도펀트(예를 들어 마그네슘)뿐만 아니라, 다른 p형 도펀트(예를 들어 아연)를 포함할 수 있다.
질화갈륨계 반도체 영역(15, 17)의 형성후에, 공정 S105에서는, 도 2의 (d)에 나타낸 바와 같이, 모노메틸아민 및 모노에틸아민 중 적어도 어느 하나를 포함하는 분위기(19)를 성장로(10)에 형성한다. 이 분위기(19)는, 필요한 경우에는 질소를 포함할 수 있다. 또한, 공정 S105에서는, 분위기(19)가 제공된 후에, 질화갈륨계 반도체 영역(17)의 성장 온도로부터 기판 온도를 낮춘다.
이 방법에 의하면, p형 도펀트를 포함하는 질화갈륨계 반도체 영역(17)의 형성후에 기판 온도를 낮출 때, 질화갈륨계 반도체 영역(17) 내의 p형 도펀트가 활성화되어, 질화갈륨계 반도체 영역(17a)은 p 도전성을 나타낸다. 이 때문에, 질화갈륨계 반도체 영역(17) 중의 p형 도펀트의 활성화를 위해, 별도의 활성화 어닐링을 행할 필요가 없다. 성막을 완료하고, 기판 온도를 실온 근방까지 저하시켰을 때, p형 질화갈륨계 반도체(17a) 및 에피택셜 웨이퍼(E)의 제작은 완료되었다.
강온 중에 성장로(10)에 모노메틸아민 및 모노에틸아민이 공급된다. 모노메틸아민 및 모노에틸아민은 분해되어 활성 NH2를 생성한다. 한편, NH3은, 이들 아민 물질에 비해 안정적이기 때문에, 강온시에는 NH3은 잘 분해되지 않는다. 예를 들어, 섭씨 500도에서의 반응 해리 정수에 기초할 때, NH3로부터 NH2의 생성 속도에 비해, 모노메틸아민으로부터 NH2의 생성 속도는 100만배 이상이다. 이 때문에, 모노메틸아민 및 모노에틸아민의 분위기는, NH3의 분위기보다, 질화물계 반도체의 분해를 효율적으로 억제할 수 있다.
또한, 모노메틸아민 및 모노에틸아민은 분해되어 메틸기 또는 에틸기를 생성한다. 이에 비해, NH3의 분해에 의해, NH2뿐만 아니라 활성 수소(H)를 생성한다. 그러나, 모노메틸아민 및 모노에틸아민의 분해에서는, 메틸기 및 에틸기가 생성되고, 수소가 생성되지 않는다. 이 때문에, 모노메틸아민 및 모노에틸아민의 사용에 의하면, 질화물계 반도체의 표면은 활성 수소의 영향을 받지 않는다.
분위기 중의 NH2로부터는 NH3의 분해와 마찬가지로, 수소가 생성된다고 추측된다. 그런데, NH3의 분위기 중의 수소는, 상기 아민 물질로부터 생성된 NH2 분위기보다 많다. 이 때문에, 반도체 중의 수소가 잘 빠지지 않아, 냉각후에도 수소에 결합된 Mg의 농도가 높다고 생각된다.
질화물계 반도체를 성장시킨 후에, 성장로(10)로부터 꺼낼 수 있는 온도까지 에피택셜 웨이퍼를 냉각시킬 때에는, 수소와 p형 도펀트의 결합을 절단하여 p형 도펀트를 활성화시킬 수 있다.
이 방법에서는, 기판 온도를 낮추는 공정에서 수소가스를 공급하지 않는다. 모노메틸아민 및 모노에틸아민과 함께 수소를 고온에서 동시에 공급할 때, 질화물계 반도체의 분해 속도가 빨라지는 경우가 있다. 또한, 수소가스의 공급은, p형 도펀트를 포함하는 질화갈륨계 반도체 영역(17)으로부터 수소가 빠지는 것을 방해한다.
또한, 기판 온도를 낮추는 공정에서 NH3를 공급하지 않는다. NH3를 포함하는 분위기 중에서 에피택셜 웨이퍼를 냉각시킬 때, p형 도펀트를 포함하는 질화갈륨계 반도체 영역의 활성화가 저하된다.
예를 들어, 기판 온도를 낮추는 공정에서는, 총유량에 대한 모노메틸아민, 모노에틸아민의 몰공급량의 비율은 3% 이하일 수 있다. 모노메틸아민, 모노에틸아민은 높은 분해 효율을 나타내기 때문에, 이들 아민 물질을 NH3에 비해 대량으로 공급할 필요는 없다. 한편, NH3의 공급량은, 예를 들어 12% 정도이다. 또한, 총유량에 대한 모노메틸아민 및 모노에틸아민의 몰공급량의 비율로 0.00001% 이상일 수 있다. 0.00001% 이상의 몰공급량의 비율은, 모노메틸아민, 모노에틸아민을 공급함으로써, 질화물계 반도체의 분해를 억제할 수 있고, p형 도펀트의 활성화 및 표면 거칠기의 저감을 가능하게 한다.
예를 들어, 모노메틸아민, 모노에틸아민의 몰공급 분압은 3 킬로파스칼 이하일 수 있다. 또한, 모노메틸아민, 모노에틸아민의 몰공급 분압은 0.01 파스칼 이상일 수 있다.
모노메틸아민, 모노에틸아민에서의 수분 함유는 50 ppm 이하일 수 있다. 함유 수분의 분해로 산소가 발생하지만, 이 수분량이면, 이 산소에 의해 활성화에 미치는 영향이 거의 없다. 함유 수분은 산소를 생성하기 때문에, 적절한 관리가 필요하다.
필요한 경우에는, 성장로(10)로부터 기판(11)을 꺼내기 전에, 질화갈륨계 반도체 표면으로부터의 질소 분해가 충분히 작아지는 온도로 기판 온도가 낮아진 후에, 모노메틸아민 및 모노에틸아민 모두 공급하지 않고, 질소를 성장로(10)에 공급하면서 성장로(10)의 온도를 낮추는 공정을 행할 수 있다. 섭씨 500도는, 질화갈륨계 반도체 표면으로부터의 분해가 충분히 작아지는 온도의 기준으로 생각된다. 섭씨 500도 이하의 기판 온도에서는, 분위기는, 활성화의 영향 및 질화갈륨계 반도체의 표면 거칠기에 대해 크게 영향을 미치지 않는다. 이들에 의해, p형 질화갈륨계 반도체 영역을 갖는 에피택셜 웨이퍼가 완성된다.
이 에피택셜 웨이퍼는, 반도체 광소자를 위한 활성층을 포함할 수 있다. 활성층은, p형 질화갈륨계 반도체 영역과 n형 질화갈륨계 반도체 영역 사이에 형성되어 있고, 또한 질화갈륨계 반도체로 이루어진다. 일 실시예에서는, 활성층을 성장시키는 공정은, 질화갈륨계 반도체 영역의 성장에 앞서 행해질 수 있다. 활성층은, p형 질화갈륨계 반도체 영역 및 n형 질화갈륨계 반도체 영역으로부터의 전하의 주입에 응답하여 광을 발생한다. 본 실시형태에 따른 방법에 의하면, 발광 소자에 양호한 p형 질화갈륨계 반도체 영역을 제공할 수 있다.
(실시예 1)
본 실시예에서는 사파이어 기판을 준비한다. 유기 금속 기상 성장로를 100 kPa의 압력으로 유지했다. 수소(H2) 및 질소(N2)를 성장로에 공급하면서, 사파이어 기판의 표면을 섭씨 1000도에서 열처리했다. 이 클리닝 시간은, 예를 들어 약 10분이었다. 클리닝후에, 사파이어 기판 상에 저온 버퍼층을 성장시켰다. 이 버퍼층은 GaN이다. 성장을 위해, 섭씨 470도의 기판 온도에서, 수소, 질소, 암모니아 및 TMG를 성장로에 공급했다. GaN층의 두께는 25 나노미터였다.
저온 버퍼층을 성장시킨 후에, 기판 온도를 섭씨 1150도로 승온시킨다. 승온이 완료된 후에, 버퍼층 상에 n형 GaN층을 성장시켰다. 이 GaN의 성장을 위해, 수소, 질소, 암모니아, TMG 및 모노메틸실란을 성장로에 공급했다. Si 도핑 GaN층의 두께는 3 마이크로미터였다.
n형 GaN층을 성장시킨 후에, 기판 온도를 섭씨 1000도로 강온시킨다. 강온이 완료된 후에, n형 GaN층 상에 p형 GaN층을 성장시켰다. 이 GaN의 성장을 위해, 수소, 질소, 암모니아, TMG 및 Cp2Mg을 성장로에 공급했다. Mg 도핑 GaN층의 두께는 50 나노미터였다.
p형 GaN층을 성장시킨 후에, 성장로의 분위기를 모노메틸아민 및 질소로 변경했다. 이 변경후에, 기판 온도를 섭씨 1000도로부터 강온시켰다. 기판 온도가 섭씨 500도가 될 때까지, 모노메틸아민 및 질소의 공급을 계속했다. 모노메틸아민의 유량은, 예를 들어 1～10 sccm의 범위에서 몇개의 유량을 이용하여 행했다. 기판 온도가 섭씨 500도로 저하된 후에, 성장로의 분위기를 질소로 변경했다. 기판 온도가 실온 정도로 낮아진 후에, 에피택셜 웨이퍼(A)를 성장로로부터 꺼냈다.
사파이어 기판 상에 질화갈륨계 반도체층을 상기와 동일하게 성장시킨 후에, 성장로의 분위기를 암모니아, 수소 및 질소로 변경했다. 이 변경후에, 기판 온도를 섭씨 1000도로부터 강온시켰다. 기판 온도가 섭씨 500도가 될 때까지, 암모니아 및 질소의 공급을 계속했다. 기판 온도가 섭씨 500도로 저하된 후에, 성장로의 분위기를 질소 및 수소로 변경했다. 기판 온도가 실온 정도로 낮아진 후에, 에피택셜 웨이퍼(C)를 성장로로부터 꺼냈다.
에피택셜 웨이퍼(A, C)의 일렉트로케미컬 CV 측정을 했다. 도 3의 (a)를 참조하면, 에피택셜 웨이퍼(A)의 표면으로부터 0.06 마이크로미터의 위치에 pn 접합이 형성되어 있다. 억셉터 농도는 1.8×1018～2.1×1018 cm- 3였다. 도 3의 (b)를 참조하면, 에피택셜 웨이퍼(C)의 표면으로부터 0.06 마이크로미터의 위치보다 얕은 질화갈륨 영역은 고저항을 갖는 것이 나타나 있다.
에피택셜 웨이퍼(A, C)의 2차 이온 질량 분석(SIMS)을 행했다. 도 4는, 에피택셜 웨이퍼(A)의 Mg, Si, H의 프로파일을 나타낸다. Mg 농도, Si 농도, H 농도가 PMg, PSi, PH로서 나타나 있다. 에피택셜 웨이퍼(A)의 표면 영역에서의 H 농도의 평균값은 2.5×1019 cm-3이다. 표면 영역에서의 Mg 농도의 평균값은 6.8×1019 cm-3이다. 한편, 도 5는, 에피택셜 웨이퍼(C)의 Mg, Si, H의 프로파일을 나타낸다. Mg 농도, Si 농도, H 농도가 CMg, CSi, CH로서 나타나 있다. 에피택셜 웨이퍼(C)의 표면 영역에서의 H 농도의 평균값은 4.8×1019 cm-3이다. 표면 영역에서의 Mg 농도의 평균값은 6.4×1019 cm-3이다.
모노메틸아민 분위기에서의 강온은, p형 도펀트를 포함하는 질화갈륨 영역의 수소 농도를 저하시킨다. 이 때문에, 도 3의 (a)에 나타낸 바와 같이, 에피택셜 웨이퍼(A)에는 p형 영역이 형성되어, pn 접합이 완성되었다.
에피택셜 웨이퍼(A, C)의 표면을 원자간력 현미경으로 관찰했다. 도 6의 (a)를 참조하면, 스텝플로우형의 모폴로지가 에피택셜 웨이퍼(A)의 표면에서 관찰되었다. 도 6의 (b)를 참조하면, 스파이럴형 거칠기를 나타내는 모폴로지가 에피택셜 웨이퍼(C)의 표면에서 관찰되었다. 모노메틸아민 분위기에서의 강온은, p형 도펀트를 포함하는 질화갈륨 영역의 표면에 양호한 모폴로지를 제공한다. 이 모폴로지는, 금속과 p형 질화갈륨 영역의 접합에 양호한 전기적 접촉 특성을 부여하기 때문에 좋다. 모노메틸아민을 이용한 냉각 공정을 포함하는 실시예를 설명했지만, 모노에틸아민을 이용한 냉각에서도 동일한 결과를 얻을 수 있다. 또한, 모노메틸아민 및 모노에틸아민의 혼합 가스를 이용한 냉각에서도 동일한 결과를 얻을 수 있다.
(실시예 2)
도 7 및 도 8을 참조하면서 반도체 레이저를 제작하는 방법을 설명한다. 도 8에 나타낸 바와 같이 GaN 웨이퍼(31)를 준비했다. 공정 S201에서 GaN 웨이퍼(31)를 성장로에 배치한 후에, 암모니아 및 수소의 분위기 중에서 열처리를 행했다. 열처리 온도는 섭씨 1100도이고, 열처리 시간은 약 10분이었다.
열처리후에, 공정 S202에서는, n형 질화갈륨계 반도체 영역을 형성한다. n형 질화갈륨계 반도체 영역은, 예를 들어 이하와 같이 형성된다.
우선, TMG, TMA, NH3, SiH4를 성장로에 공급하여, 클래드층을 위한 Si 도핑 AlGaN층(33)을 GaN 웨이퍼(31) 상에 섭씨 1150도에서 성장시켰다. n형 AlGaN층(33)의 두께는 2300 nm였다. n형 AlGaN층(33)의 Al 조성은 0.04였다. 이어서, TMG, NH3, SiH4를 성장로에 공급하여, n형 AlGaN층(33) 상에 n형 GaN층(35)을 섭씨 1150도에서 성장시켰다. n형 GaN층(35)의 두께는 50 nm였다.
이어서, 공정 S203에서는, 발광층을 n형 질화갈륨계 반도체 영역 상에 형성한다. 발광층은, 예를 들어 이하와 같이 형성된다.
우선, TMG, TMI, NH3를 성장로에 공급하여, 광가이드층을 위한 언도핑 InGaN층(37)을 n형 GaN층(35) 상에 섭씨 840도에서 성장시켰다. 언도핑 InGaN층(37)의 두께는 50 nm였다. 언도핑 InGaN층(37)의 In 조성은 0.02였다.
이어서, 언도핑 InGaN층(광가이드층)(37) 상에 활성층(39)을 성장시켰다. TMG, NH3를 성장로에 공급하여, 장벽층을 위한 언도핑 GaN층(39a)을 언도핑 InGaN층(37) 상에 섭씨 870도에서 성장시켰다. GaN층(39a)의 두께는 15 nm였다. 이어서, 성장로의 온도를 섭씨 870도에서 섭씨 745도로 변경했다. 그 후, TMG, TMI, NH3를 성장로에 공급하여, 언도핑 InGaN층(39b)을 GaN층(39a) 상에 섭씨 745도에서 성장시켰다. InGaN층(39b)의 두께는 3 nm였다. 언도핑 InGaN층(39b)의 In 조성은 0.2였다.
언도핑 InGaN층(우물층)(39b)을 성장시킨 후에, 성장로의 온도를 섭씨 745도에서 섭씨 870도로 변경했다. 그 후, TMG, NH3를 성장로에 공급하여, 언도핑 GaN층(39a)을 InGaN층(39b) 상에 섭씨 870도에서 성장시켰다. GaN층(39a)의 두께는 15 nm였다.
동일하게 하여, InGaN 우물층 및 GaN 장벽층의 성장을 반복하여 활성층(39)을 형성했다. 예를 들어 녹색의 발광을 발생하는 InGaN 우물층의 성장 온도는, 예를 들어 섭씨 700도 내지 750도의 범위이다.
TMG, TMI, NH3를 성장로에 공급하여, 광가이드층을 위한 언도핑 InGaN층(41)을 활성층(39) 상에 섭씨 840도에서 성장시켰다. 언도핑 InGaN층(41)의 두께는 50 nm였다. 언도핑 InGaN층(41)의 In 조성은 0.02였다. 이어서, TMG, NH3를 성장로에 공급하여, 언도핑 GaN층(43)을 언도핑 InGaN층(광가이드층)(41) 상에 성장시켰다. 언도핑 GaN층(43)의 두께는 50 nm였다. 이들 공정에 의해 발광층의 형성이 완료되었다.
이어서, 공정 S204에서는, 발광층 상에 p형 질화갈륨계 반도체 영역을 성장시켰다. p형 질화갈륨계 반도체 영역은, 예를 들어 이하와 같이 형성된다. TMG, TMA, NH3, Cp2Mg를 성장로에 공급하여, Mg 도핑 AlGaN층(45)을 GaN층(43) 상에 섭씨 1100도에서 성장시켰다. AlGaN층(45)의 두께는 20 nm였다. AlGaN층(45)의 Al 조성은 0.18이었다.
TMG, TMA, NH3, Cp2Mg를 성장로에 공급하여, Mg 도핑 AlGaN층(47)을 Mg 도핑 AlGaN층(45) 상에 섭씨 1100도에서 성장시켰다. AlGaN층(47)의 두께는 400 nm였다. AlGaN층(47)의 Al 조성은, 예를 들어 0.06이었다. 또한, TMG, NH3, Cp2Mg을 성장로에 공급하여, Mg 도핑 GaN층(49)을 AlGaN층(47) 상에 섭씨 1100도에서 성장시켰다. GaN층(49)의 두께는 50 nm였다.
상기 레이저 구조를 성장시킨 후에, 공정 S205에서는 NH3의 공급을 정지했다. 그 후, 또는 NH3의 공급을 정지하기에 앞서, 신속하게 모노메틸아민(예를 들어 1 sccm) 및 질소가스의 공급을 시작했다. 이들 가스를 흘리면서, 섭씨 500도로 서셉터 온도를 저하시켰다. 이 강온후에, 공정 S206에서는, 모노메틸아민의 공급을 정지하여, 성장로에 질소가스를 흘리면서 서셉터 온도를 실온 근방의 온도까지 냉각시켰다. 이들 공정에 의해 에피택셜 웨이퍼(B)가 제작되었다. 공정 S207에서는, 에피택셜 웨이퍼(B)를 성장로로부터 꺼냈다.
비교를 위해, NH3의 공급을 정지한 후에, 신속하게 질소가스를 흘리면서, 서셉터 온도 및 기판 온도를 실온까지 저하시켰다. 이 때, 모노메틸아민을 성장로에 공급하지 않는다. 이들 공정에 의해 에피택셜 웨이퍼(D)가 제작되었다.
어떤 에피택셜 웨이퍼(B, D)에도 활성화 어닐링은 행하지 않고 전극을 형성했다. 이 에피택셜 웨이퍼 상에 애노드(51a) 및 캐소드(51b)를 형성하여, 도 8에 나타내는 반도체 레이저 다이오드를 얻을 수 있다. 공정 S208에서는, 이하와 같이 전극을 제작했다. 애노드 전극(51a)은, 10 마이크로미터폭의 스트라이프창을 갖는 절연막(53)을 통해 p형 GaN층(49)에 전기적으로 접속된다. 애노드 전극(51a)은 Ni/Au로 이루어지고, 캐소드(51b)는 Ti/Al/Au로 이루어진다. a면에서 벽개하여 공진기를 제작했다.
에피택셜 웨이퍼(B)로부터, 600 마이크로미터 길이의 레이저바를 제작했다. 통전했을 때 발진 파장은 460 nm였다. 또한, 에피택셜 웨이퍼(D)로부터, 600 마이크로미터 길이의 레이저바를 제작했다. 통전했을 때 레이저 발진하지 않았다.
에피택셜 웨이퍼(D)의 표면을 원자간력 현미경으로 관측했을 때, 반도체층 표면에, 도 6의 (b)와 동일한 다수의 스파이럴형 요철과 미소 피트가 관측되었다. 이것은, 질소 중의 강온에 의해, GaN의 분해가 일어나는 것, GaN의 전위를 기점으로 한 피트가 발생하는 것을 나타내고 있다. 이것을 통해 Mg 도펀트가 확산되어, 레이저 구조의 특성이 악화되었다고 생각된다.
본 실시예에서는, 모노메틸아민을 이용한 냉각을 이용한 활성화를 설명했지만, 모노에틸아민을 이용한 냉각을 이용하더라도 활성화가 달성되고, 모노메틸아민 및 모노에틸아민을 이용한 냉각을 이용하더라도 활성화가 달성되었다. 또한, 본 실시예에서는, 반도체 레이저 구조에 관해 설명했지만, 발광 다이오드 구조와 같은 반도체 광소자를 위한 적층 구조에서도 동일한 활성화의 효과를 얻을 수 있다. 또한, 본 실시예에서는, 반도체 광소자를 위한 활성화를 설명했지만, 이 활성화는, p형 도펀트를 포함하는 질화갈륨계 반도체에서, p형 도펀트와 수소의 결합을 절단하는 것을 필요로 하는 질화갈륨계 반도체 디바이스(예를 들어, pn 접합 다이오드, 전계 효과 트랜지스터 등)에 적용된다. 이 방법에 의하면, 양호한 p형 질화갈륨계 반도체 영역을 반도체 광소자에 제공할 수 있다. 또한, 이 방법에 의하면, 양호한 표면 모폴로지를 갖는 질화갈륨계 반도체 영역 상에 전극을 형성할 수 있다.
바람직한 실시형태에서 본 발명의 원리를 도시하여 설명해 왔지만, 본 발명이 그와 같은 원리로부터 일탈하지 않고 배치 및 상세에서 변경될 수 있는 것은 당업자에 의해 인식된다. 본 발명은 본 실시형태에 개시된 특정한 구성에 한정되지 않는다. 또한, 본 실시형태에서는, 반도체 레이저와 같은 반도체 광소자에 관해 예시적으로 설명하고 있지만, 반도체 소자는, 반도체 광소자 이외의 전자 디바이스일 수도 있다. 따라서, 특허청구범위 및 그 정신의 범위에서 오는 모든 수정 및 변경에 권리를 청구한다.
10 : 성장로 11 : 기판
13 : 지지체 15 : 질화갈륨계 반도체층
17 : p형 도펀트가 첨가된 질화갈륨계 반도체층
17a : p형 질화갈륨계 반도체 E : 에피택셜 웨이퍼
A, C : 에피택셜 웨이퍼 31 : GaN 웨이퍼
33 : Si 도핑 AlGaN층 35 : n형 GaN층
37 : 언도핑 InGaN층 39 : 활성층
39a : GaN층 39b : InGaN층
41 : 언도핑 InGaN층 43 : 언도핑 GaN층
45 : Mg 도핑 AlGaN층 47 : Mg 도핑 AlGaN층
49 : Mg 도핑 GaN층 B, D : 에피택셜 웨이퍼
51a : 애노드 51b : 캐소드

Claims (20)

  1. p형 질화갈륨계 반도체를 제작하는 방법으로서,
    p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 형성하는 공정과,
    상기 질화갈륨계 반도체 영역의 형성후에, 모노메틸아민 및 모노에틸아민 중 어느 하나 이상을 포함하는 분위기에서 상기 질화갈륨계 반도체 영역의 성장 온도로부터 기판 온도를 낮추는 공정
    을 포함하는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  2. 제1항에 있어서,
    상기 기판 온도를 낮추는 상기 공정에서는, 수소가스를 공급하지 않는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판 온도를 낮추는 상기 공정에서는, NH3을 공급하지 않는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 기판 온도를 낮추는 상기 공정에서는, 총유량에 대한 모노메틸아민 및 모노에틸아민의 몰공급량의 비율은 0.00001% 이상 3% 이하인 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  5. 삭제
  6. 제1항 또는 제2항에 있어서,
    모노메틸아민 및 모노에틸아민의 몰공급 분압은 0.01 파스칼 이상 3 킬로파스칼 이하인 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  7. 삭제
  8. 제1항 또는 제2항에 있어서,
    모노메틸아민 및 모노에틸아민에서의 수분 함유량은 50 ppm 이하인 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 p형 도펀트는 마그네슘 및 아연 중 어느 하나 이상을 포함하는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 질화갈륨계 반도체 영역의 성장은 유기 금속 기상 성장법으로 행해지는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 기판 온도를 낮추는 상기 공정에서는, 상기 분위기는 질소를 더 포함하는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 질화갈륨계 반도체 영역은, GaN, AlGaN, InGaN 및 InAlGaN 중 어느 하나 이상을 포함하는 것을 특징으로 하는 p형 질화갈륨계 반도체를 제작하는 방법.
  13. 질화물계 반도체 소자를 제작하는 방법으로서,
    p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 기판 상에 성장로에서 형성하는 공정과,
    질화갈륨계 반도체 영역의 형성후에, 모노메틸아민 및 모노에틸아민 중 어느 하나 이상을 포함하는 가스를 상기 성장로에 공급하면서 상기 성장로에서 기판 온도를 낮추는 공정
    을 포함하는 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  14. 제13항에 있어서,
    상기 질화갈륨계 반도체 영역은, 질소원으로서 암모니아를 이용하고, III족 원료로서 유기 금속 원료를 이용하여 형성되고,
    상기 질화물계 반도체 소자의 질화갈륨계 반도체 표면이 상기 가스의 분위기에 노출되어 있는 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 기판 온도를 낮추는 상기 공정후에, 모노메틸아민 및 모노에틸아민 모두 공급하지 않고, 질소를 상기 성장로에 공급하면서 상기 성장로의 온도를 낮추는 공정과,
    상기 성장로의 온도를 낮추는 상기 공정후에, 상기 성장로로부터 기판을 꺼내는 공정
    을 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  16. 제15항에 있어서,
    상기 성장로의 온도를 낮추는 상기 공정은, 상기 기판 온도가 섭씨 500도에 도달한 후에 행해지는 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  17. 제16항에 있어서,
    상기 질화갈륨계 반도체 영역의 성장에 앞서, 질화갈륨계 반도체로 이루어진 활성층을 성장시키는 공정을 더 포함하고,
    상기 활성층은, 상기 질화갈륨계 반도체 영역과 n형 질화갈륨계 반도체 영역 사이에 형성되어 있고,
    상기 활성층은, 상기 질화갈륨계 반도체 영역 및 상기 n형 질화갈륨계 반도체 영역으로부터의 전하의 주입에 응답하여 광을 발생하고,
    상기 활성층은 우물층을 포함하고,
    상기 우물층의 성장 온도는, 섭씨 700도～섭씨 750도인 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  18. 제13항 또는 제14항에 있어서,
    상기 질화갈륨계 반도체 영역의 표면은 상기 가스의 분위기에 노출되어 있고,
    이 방법은, 상기 질화갈륨계 반도체 영역의 상기 표면에 접촉하는 전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자를 제작하는 방법.
  19. 질화물계 반도체 소자를 위한 에피택셜 웨이퍼를 제작하는 방법으로서,
    하나 또는 복수의 질화갈륨계 반도체층을 포함하는 반도체 영역을 기판 상에 성장로에서 형성하는 공정과,
    질화갈륨계 반도체 영역의 형성후에, 모노메틸아민 및 모노에틸아민 중 어느 하나 이상을 포함하는 가스를 상기 성장로에 공급하면서 기판 온도를 낮추는 공정
    을 포함하고,
    상기 반도체 영역은, p형 도펀트를 포함하는 질화갈륨계 반도체 영역을 포함하는 것을 특징으로 하는 에피택셜 웨이퍼를 제작하는 방법.
  20. 제19항에 있어서,
    상기 질화물계 반도체 소자는 반도체 광소자를 포함하고,
    상기 반도체 영역은 상기 반도체 광소자의 활성층을 포함하는 것을 특징으로 하는 에피택셜 웨이퍼를 제작하는 방법.
KR1020107010845A 2008-10-07 2009-05-22 ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 KR101146024B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008260825A JP4416044B1 (ja) 2008-10-07 2008-10-07 ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JPJP-P-2008-260825 2008-10-07
PCT/JP2009/059441 WO2010041485A1 (ja) 2008-10-07 2009-05-22 ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法

Publications (2)

Publication Number Publication Date
KR20100075645A KR20100075645A (ko) 2010-07-02
KR101146024B1 true KR101146024B1 (ko) 2012-05-14

Family

ID=42016862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107010845A KR101146024B1 (ko) 2008-10-07 2009-05-22 ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법

Country Status (7)

Country Link
US (2) US7879636B2 (ko)
EP (1) EP2333819A4 (ko)
JP (1) JP4416044B1 (ko)
KR (1) KR101146024B1 (ko)
CN (1) CN101868848B (ko)
TW (1) TW201015757A (ko)
WO (1) WO2010041485A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416044B1 (ja) * 2008-10-07 2010-02-17 住友電気工業株式会社 ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
US9123638B2 (en) * 2013-03-15 2015-09-01 Rohm And Haas Electronic Materials, Llc Multi-heterojunction nanoparticles, methods of manufacture thereof and articles comprising the same
CN108987256B (zh) * 2018-07-10 2022-03-29 中山大学 p型AlGaN半导体材料生长方法
CN109285774B (zh) * 2018-09-12 2023-03-24 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115880A (ja) * 1994-10-17 1996-05-07 Matsushita Electric Ind Co Ltd ｐ型窒化ガリウム系化合物半導体の製造方法
JPH104211A (ja) 1996-06-17 1998-01-06 Sony Corp 窒化物系化合物半導体の成長方法
JP2003178987A (ja) 2001-12-13 2003-06-27 Hitachi Cable Ltd 窒化物系化合物半導体の製造方法及び窒化物系化合物半導体ウェハ並びに窒化物系化合物半導体デバイス
KR20090084715A (ko) * 2008-02-01 2009-08-05 스미토모덴키고교가부시키가이샤 Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
DE69213898T2 (de) * 1991-12-13 1997-02-06 Ford Werke Ag Metallnitridfilm
FR2708924B1 (fr) * 1993-08-12 1995-10-20 Saint Gobain Vitrage Int Procédé de dépôt d'une couche de nitrure métallique sur un substrat transparent.
US6017774A (en) * 1995-12-24 2000-01-25 Sharp Kabushiki Kaisha Method for producing group III-V compound semiconductor and fabricating light emitting device using such semiconductor
JP2872096B2 (ja) * 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
JP3688843B2 (ja) 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
JP3522610B2 (ja) * 1999-10-15 2004-04-26 松下電器産業株式会社 ｐ型窒化物半導体の製造方法
US7056755B1 (en) * 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
JP4103309B2 (ja) * 2000-07-13 2008-06-18 松下電器産業株式会社 ｐ型窒化物半導体の製造方法
JP3497790B2 (ja) * 1999-11-29 2004-02-16 星和電機株式会社 Ｐ型窒化ガリウム系半導体の製造方法及びｐ型窒化ガリウム系半導体を用いた発光素子
JP2001298214A (ja) 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP4396793B2 (ja) 2000-04-27 2010-01-13 ソニー株式会社 基板の製造方法
JP2004146525A (ja) 2002-10-23 2004-05-20 Mitsubishi Cable Ind Ltd ｐ型ＧａＮ系化合物半導体の製造方法
US8142566B2 (en) 2004-08-06 2012-03-27 Mitsubishi Chemical Corporation Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
JP4416044B1 (ja) * 2008-10-07 2010-02-17 住友電気工業株式会社 ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115880A (ja) * 1994-10-17 1996-05-07 Matsushita Electric Ind Co Ltd ｐ型窒化ガリウム系化合物半導体の製造方法
JPH104211A (ja) 1996-06-17 1998-01-06 Sony Corp 窒化物系化合物半導体の成長方法
JP2003178987A (ja) 2001-12-13 2003-06-27 Hitachi Cable Ltd 窒化物系化合物半導体の製造方法及び窒化物系化合物半導体ウェハ並びに窒化物系化合物半導体デバイス
KR20090084715A (ko) * 2008-02-01 2009-08-05 스미토모덴키고교가부시키가이샤 Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법

Also Published As

Publication number Publication date
US7879636B2 (en) 2011-02-01
EP2333819A1 (en) 2011-06-15
US8815621B2 (en) 2014-08-26
US20100279495A1 (en) 2010-11-04
JP4416044B1 (ja) 2010-02-17
TW201015757A (en) 2010-04-16
CN101868848A (zh) 2010-10-20
KR20100075645A (ko) 2010-07-02
US20110111578A1 (en) 2011-05-12
EP2333819A4 (en) 2013-11-20
JP2010093031A (ja) 2010-04-22
WO2010041485A1 (ja) 2010-04-15
CN101868848B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
US8329489B2 (en) Method for manufacturing semiconductor light emitting device
JP5060656B2 (ja) 窒化物半導体発光素子およびその製造方法
KR101149901B1 (ko) 질화물 반도체장치의 제조방법
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP2010501117A (ja) マグネシウムをドーピングされた（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ層の堆積方法
US9209361B2 (en) Nitride semiconductor light-emitting element
JP2010103471A (ja) 窒化物半導体装置の製造方法
JP2009260267A (ja) 窒化物半導体積層構造及び光半導体装置並びにその製造方法
KR100916489B1 (ko) 반도체 발광소자 및 그 제조방법
KR101146024B1 (ko) ｐ형 질화갈륨계 반도체를 제작하는 방법, 질화물계 반도체 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법
JP2007227832A (ja) 窒化物半導体素子
JP4940670B2 (ja) 窒化物半導体発光素子を作製する方法
EP2403023A1 (en) Light emitting element producing method and light emitting element
JP6725242B2 (ja) 半導体発光素子およびその製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP5240171B2 (ja) 窒化ガリウム系半導体、半導体光素子、半導体レーザ、発光ダイオード
JP2007189028A (ja) ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP5607106B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2017117845A (ja) 半導体発光素子およびその製造方法
JP2021182597A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
JP2010016191A (ja) Ｉｉｉ族窒化物系発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2008047940A (ja) 化合物半導体発光素子
JP2008071947A (ja) 半導体素子の製造方法
JP2006324440A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee