KR101141891B1 - 반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체 - Google Patents

반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체 Download PDF

Info

Publication number
KR101141891B1
KR101141891B1 KR1020070088269A KR20070088269A KR101141891B1 KR 101141891 B1 KR101141891 B1 KR 101141891B1 KR 1020070088269 A KR1020070088269 A KR 1020070088269A KR 20070088269 A KR20070088269 A KR 20070088269A KR 101141891 B1 KR101141891 B1 KR 101141891B1
Authority
KR
South Korea
Prior art keywords
gas
active species
processing
oxidation
processing region
Prior art date
Application number
KR1020070088269A
Other languages
English (en)
Other versions
KR20080020964A (ko
Inventor
다께히꼬 후지따
쥰 오가와
시게루 나까지마
가즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080020964A publication Critical patent/KR20080020964A/ko
Application granted granted Critical
Publication of KR101141891B1 publication Critical patent/KR101141891B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 처리용의 산화 방법은, 처리 용기의 처리 영역 내에 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하고, 처리 영역의 일방측으로부터 처리 영역에 산화성 가스 및 환원성 가스를 공급하고, 타방측으로부터 배기한다. 여기에서, 산화성 가스 및 환원성 가스의 일방 또는 쌍방을 활성화한다. 그리고, 산화성 가스 및 환원성 가스를 반응시켜 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키고, 산소 활성종과 수산기 활성종을 사용하여 피처리 기판의 표면에 대하여 산화 처리를 행한다.
피처리 기판, 처리 영역, 산화성 가스, 환원성 가스, 산화 처리

Description

반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체 {OXIDATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS, AND COMPUTER READABLE MEDIUM}
본 발명은, 반도체 웨이퍼 등의 피처리 기판의 표면을 산화하기 위한 반도체 처리용의 산화 방법 및 장치에 관한 것이다． 여기서, 반도체 처리란, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용의 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 웨이퍼 등으로 이루어지는 반도체 기판에 대하여, 성막, 에칭, 산화, 확산, 개질 등의 각종 처리가 행해진다. 예를 들어, 산화에는, 단결정 실리콘막 혹은 폴리실리콘막의 표면 등을 산화할 경우, 금속막을 산화할 경우 등이 있다. 특히, 산화로 형성된 실리콘 산화막은, 소자 분리막, 게이트 산화막, 캐패시터 등의 절연막에 적용된다.
이 산화 처리를 행하는 방법에는, 압력의 관점에서 보면, 대략 대기압과 동 등한 분위기 하의 처리 용기 내에서 행하는 상압 산화 처리 방법과 진공 분위기 하의 처리 용기 내에서 행하는 감압 산화 처리 방법이 있다. 또한, 산화에 사용하는 가스 종류의 관점에서 보면, 예를 들어 수소와 산소를 외부 연소 장치에서 연소 시킴으로써 수증기를 발생시켜 이 수증기를 이용하여 산화를 행하는 웨트 산화 처리 방법[예를 들어, 일본 특개평3-140453호 공보(특허 문헌1)]이 있다. 또한, 오존만, 혹은 산소만을 처리 용기 내에 흘리거나 하여 수증기를 이용하지 않고 산화를 행하는 드라이 산화 처리 방법[예를 들어, 일본 특개소57-1232호 공보(특허 문헌2)]이 있다.
산화의 방법으로서는, 산소 가스를 이용한 드라이 산화와 수증기를 이용한 웨트 산화가 있다. 일반적으로는, 웨트 산화에 의해 성막한 산화막은 드라이 산화에 의해 성막한 산화막에 비교하여 막질이 양호하다. 즉, 절연막으로서는, 내압성, 내부식성, 신뢰성 등의 막질 특성을 고려하면, 웨트 산화막이 더 우수하다. 또한, 형성되는 산화막(절연막)의 성막 레이트나 웨이퍼 면내의 균일성도 중요한 요소이다. 이 관점에서 보면, 일반적으로는, 상압의 웨트 산화에 의해 형성된 막은, 산화 레이트는 크지만, 막 두께의 면내 균일성이 뒤떨어진다. 한편, 감압의 웨트 산화에 의해 형성된 막은, 반대로 산화 레이트는 작지만 막 두께의 면내 균일성이 우수하다.
반도체 디바이스 혹은 반도체 집적 회로의 디자인 룰이 그다지 엄격하지 않을 경우, 산화막이 적용되는 용도나 프로세스 조건, 장치 비용 등을 적절히 감안하여, 상술한 바와 같은 다양한 산화 방법이 이용된다. 그러나, 최근, 반도체 디바 이스의 선폭이나 막 두께가 보다 작아져 디자인 룰이 엄격해지고 있다. 그에 따라, 산화막의 막질의 특성이나 막 두께의 면내 균일성 등에 관하여 보다 높은 것이 요구되어 왔다. 이 때문에, 종래의 산화 방법에서는, 이 요구에 충분히 대응할 수 없다는 문제가 발생하고 있다.
따라서, 최근에는，H2 가스와 O2 가스를 처리 용기 내로 개별적으로 도입하여, 양 가스를 처리 용기 내에서 반응시켜 수증기 등을 발생시키고, 이에 따라 웨이퍼 표면을 산화하도록 한 산화 장치가 제안되고 있다[예를 들어, 일본 특개평4-18727호 공보, 일본 특개2004-22833호 공보, 일본 특개2005-277386호 공보, 및 일본 특개2005-175441호 공보(특허 문헌3, 4, 5, 6)].
특허 문헌3, 5, 6에 개시된 기술의 경우, 산화막을 형성하기 위해, H2 가스와 O2 가스를 1Torr 정도의 낮은 압력 하에서, 또한 비교적 저온에서, 예를 들어 900℃ 이하에서 반응시켜 산소 활성종과 수산기 활성종을 발생시킨다. 이에 따라 웨이퍼 표면을 산화하여, 예를 들어 실리콘 산화막을 형성한다.
본 발명은, 가스 공급량을 증대시키지 않고 활성종의 소비율의 대폭적인 저하를 억제하는 것이 가능한 반도체 처리용의 산화 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용의 산화 방법이며, 처리 용기의 처리 영역 내에 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 공정과, 상기 처리 영역의 일방측에서 상기 피처리 기판에 근접하고 각각 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 상기 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 공정과, 상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 활성화하는 공정과, 상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하여, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행하는 공정을 구비한다.
본 발명의 제2 시점은, 반도체 처리용의 산화 장치이며, 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역의 일방측에서 상기 피처리 기판에 근접하고 각각 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 가스 공급계와, 상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 활성화하는 여기 기구와, 상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하는 배기계를 구비하고, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜서 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시 키고, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행한다.
본 발명의 제3의 시점은, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용의 산화 장치를 제어하여 피처리 기판의 표면을 산화하는 산화 방법을 실행하고, 상기 방법은, 처리 용기의 처리 영역 내에 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 공정과, 상기 처리 영역의 일방측에서 상기 피처리 기판에 근접하고 각각 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 공정과, 상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 활성화하는 공정과, 상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하여, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과, 상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행하는 공정을 구비한다.
본 발명자들은, 본 발명의 개발의 과정에서, 반도체 처리에 있어서 산화에 의해 산화막을 형성하는 방법에 관한 종래 기술의 문제점에 대하여 연구했다. 그 결과, 본 발명자들은, 이하에 설명하는 지견을 얻었다.
H2 가스와 O2 가스를 저압 하에서 반응시켜 웨이퍼 표면을 산화하는 산화 방법에 있어서는, 반응에 의해 발생한 다양한 활성종(라디칼)은 매우 반응성이 높다. 이 때문에, 웨이퍼 표면에 노출되어 있는 결정면의 방위에 관계없이 산화가 행해져, 결정의 면방위 의존성이 없다. 따라서, 웨이퍼 표면의 요철 패턴에 관계없이 그 요철 패턴의 표면을 따라 균일한 막 두께의 산화막을 형성할 수 있다． 또한, 활성종의 반응성이 높으므로, 산화하기 어려운 막, 즉 내산화성의 막, 예를 들어 실리콘 질화막 등도 산화할 수 있다.
그러나, 상술한 이점에 대하여, 산화 처리해야 할 웨이퍼 표면의 패턴 면적이나 막 종류 등에 따라 활성종의 소비량은 크게 변동하기 때문에, 그 변동량에 따라 가스 유량 등의 프로세스 조건을 최적화해야한다． 이 때문에, 패턴 면적이나 막 종류 등에 따라 최적화된 가스 유량 등의 프로세스 조건 등을 미리 요구해 두어야한다. 그러나, 이 최적화된 가스 유량 등의 프로세스 조건을 요구하기 위한 조정 작업이 매우 번거롭다. 특히, 최근의 반도체 산업에 있어서는, 다품종 소량 생산의 경향이 많아지고 있다. 이 때문에, 웨이퍼 표면의 패턴 면적의 종류나 막 종류가 많아, 각각에 대응하여 다종류의 최적화를 위한 조정 작업을 행해야한다.
또한, 상기 활성종의 소비에 의한 활성종의 변동량을 억제하여 최적화를 위한 조정 작업을 간단화하는 것이 바람직하다. 이 때문에, 예를 들어 한번에 다수매의 웨이퍼를 수용하는 배치식의 산화 장치에 있어서는, H2 가스나 O2 가스의 공급 유량을 대유량화하여 다량의 활성종을 발생시키는 것도 행해지고 있다. 이 경우에는, 과잉의 기미가 보이게 활성종을 발생시키기 때문에, 웨이퍼(W)에 대하여 충분한 활성종을 공급할 수 있는 동시에, 프로세스 조건의 조정 작업을 단순화할 수 있다.
그러나, 가스를 공급했을 때에 실제로 연소 반응을 개시할 때까지 어느 정도의 시간을 필요로 하기 때문에, 전술된 바와 같이 다량의 가스를 공급하면 가스의 체류 시간이 짧아진다. 이 결과, 연소 반응의 개시가 지연되어 웨이퍼간에 있어서의 웨이퍼 표면의 산화량이 불균일해지는 경우가 있다. 또한, 이와 같이 가스의 공급량을 증가시키면, 산화막 중에 포함되는 수소 농도가 상승하고, 전압에 대한 내압성이 저하하는 등의 막질을 저하시킨다.
본 발명의 추가의 목적 및 장점은 다음의 기재에서 설명되며, 일부는 그 기재부터 명백해지거나 또는 본 발명의 실시에 의해 학습될 것이다. 본 발명의 목적 및 장점은 여기에서 특별히 지적한 수단 및 이들의 조합에 의해 실현되고 얻어진다.
본 발명은, 가스 공급량을 증대시키지 않고 활성종의 소비율의 대폭적인 저하를 억제하는 것이 가능한 반도체 처리용의 산화 방법 및 장치를 제공할 수 있다.
이하에, 이러한 지견에 기초하여 구성된 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한，이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은, 본 발명의 실시 형태에 관한 종형 플라즈마 처리 장치(산화 장치)를 도시하는 단면도이다. 도2는, 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 산화 장치(2)는, O2 가스 등의 산화성 가스와, H2 등의 환원성 가스와, N2 가스 등의 불활성 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 산화 장치(2)는, 이러한 처리 영역 내에서, 반도체 웨이퍼 등의 피처리 기판의 표면을 산화하도록 구성된다.
산화 장치(2)는, 간격을 두고 겹쳐 쌓인 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는, 하단이 개구되고 천장이 있는 원통체 형상의 처리 용기(반응실)(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는, 석영으로 제조된 천장판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단 개구에는, 원통체 모양으로 성형된 매니폴드(8)가 O링 등의 시일 부재(10)를 개재하여 연결된다. 또한, 매니폴드(8)를 별도로 형성하지 않고, 전체를 원통체 형상의 석영으로 제조된 처리 용기로 구성할 수도 있다.
매니폴드(8)는, 예를 들어 스테인리스 스틸로 이루어지고, 처리 용기(4)의 하단을 지지한다. 매니폴드(8)의 하단 개구를 통해, 석영으로 제조된 웨이퍼 보트(12)가 승강되며, 이에 의해, 처리 용기(4)에 대하여 웨이퍼 보트(12)가 로드/언 로드된다. 웨이퍼 보트(12)에는, 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 재치된다. 예를 들어, 본 실시 형태의 경우에, 웨이퍼 보트(12)의 지주(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300㎜인 웨이퍼(W)가 대략 동일한 간격의 피치로, 다단으로 지지 가능하게 된다.
웨이퍼 보트(12)는, 석영으로 제조된 보온통(14)을 통하여 테이블(16) 상에 재치된다. 테이블(16)은, 매니폴드(8)의 하단 개구를 개폐하는, 예를 들어 스테인리스 스틸로 제조된 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 시일(22)이 개재되어, 회전축(20)을 기밀하게 시일하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 시일 부재(24)가 개재되어, 용기 내의 밀봉성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 암(26)의 선단에 부착된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측에 고정하여 형성하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 된다.
매니폴드(8)의 측부에는, 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, 산화성 가스 공급계(28), 환원성 가스 공급계(30), 및 불활성 가스 공급계(32)를 포함한다. 산화성 가스 공급계(28)는, 산화성 가스로서, 예를 들어 O2 가스를 공급한다. 또한，O2 가 스를 대신하여, 이보다도 활성화의 정도가 큰 오존을 이용해도 된다． 환원성 가스 공급계(30)는, 환원성 가스로서, 예를 들어 H2 가스를 공급한다. 불활성 가스 공급계(32)는, 퍼지용 혹은 압력 제어용의 불활성 가스로서, 예를 들어 N2 가스를 공급한다. 산화성 가스 및 환원성 가스 각각에는, 필요에 따라 적당한 양의 캐리어 가스가 혼합될 가능성도 있지만, 이하에서는, 설명을 쉽게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 산화성 가스 공급계(28), 환원성 가스 공급계(30), 및 불활성 가스 공급계(32)는, 매니폴드(8)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(34, 36, 38)을 각각 갖는다(도2 참조). 각 가스 분산 노즐(34, 36, 38)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(34A, 36A, 38A)이 소정의 간격을 사이에 두고 형성된다.
노즐(34, 36, 38)은, 가스 공급 라인(가스 통로)(42, 44, 46)을 통하여, O2 가스, H2 가스, 및 N2 가스의 가스원(28S, 30S, 32S)에 각각 접속된다. 가스 공급 라인(42, 44, 46) 상에는, 개폐 밸브(42A, 44A, 46A)와 매스플로우 컨트롤러와 같은 유량 제어기(42B, 44B, 46B)가 배치된다. 이에 의해, O2 가스, H2 가스, 및 N2 가스가 각각 유량 제어하면서 공급 가능하게 된다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향을 따라 가스 여기부(50)가 배치된다. 가스 여기부(50)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해, 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성된 가늘고 긴 배기구(52)가 배치된다.
구체적으로는, 가스 여기부(50)는, 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성된 상하로 가늘고 긴 개구(54)를 갖는다. 이 개구(54)는 처리 용기(4)의 외벽에 기밀하게 접합된 석영으로 제조된 커버(56)에 의해 덮힌다. 커버(56)는, 처리 용기(4)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출되고 또한 일측이 처리 용기(4) 내에 접속된 가스 여기부(50)가 형성된다. 즉, 가스 여기부(50)의 내부 공간은, 개구(54)를 통하여 처리 용기(4) 내의 처리 영역(5)으로 연통된다. 개구(54)는, 웨이퍼 보트(12)에 보유되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있게 상하 방향으로 충분히 길게 형성된다.
커버(56)의 양 측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(58)이 배치된다. 전극(58)에는 플라즈마 발생용의 고주파 전원(60)이 급전 라인(62)을 통하여 접속된다. 전극(58)에, 예를 들어 13.56㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(58) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56㎒로 한정되지 않고, 다른 주파수, 예를 들어 400㎑ 등을 이용해도 된다.
산화성 가스의 가스 분산 노즐(34)은, 웨이퍼 보트(12) 상의 최하 레벨의 웨 이퍼(W)보다도 아래 위치에서, 처리 용기(4)의 반경 방향 외방으로 굴곡된다. 그 후에 가스 분산 노즐(34)은, 가스 여기부(50) 내의 가장 안(처리 용기(4)의 중심으로부터 가장 떨어진 부분)의 위치에서, 수직으로 기립한다. 가스 분산 노즐(34)은, 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(58) 사이에 있는 영역(고주파 전계가 가장 강한 위치), 즉 주로 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 형성된다. 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터 분사된 O2 가스를 구비하는 산화성 가스는, 플라즈마 발생 영역(PS)을 향하여 분사되고, 이곳에서 여기(분해 혹은 활성화)되어, 그 상태에서 개구(54)를 통하여 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(56)의 외측에는, 이것을 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(64)가 부착된다. 절연 보호 커버(64)의 내측이며 전극(58)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에, 냉매로서, 예를 들어 냉각된 질소 가스를 흘림으로써 전극(58)이 냉각된다. 또한, 절연 보호 커버(64)의 외측에는, 이것을 덮어 고주파의 누설을 방지하기 위하여 실드(도시하지 않음)가 배치된다.
가스 여기부(50)의 개구(54)의 외측(처리 용기(4) 내)의 양측에, 환원성 가스 및 불활성 가스의 가스 분산 노즐(36, 38)이 서로 대향하도록 수직으로 기립시켜 배치된다. 가스 분산 노즐(36, 38)에 형성된 가스 분사 구멍(36A, 38A)으로부터 처리 용기(4)의 중심 방향을 향하여 H2 가스를 구비하는 환원성 가스 및 N2 가스 를 구비하는 불활성 가스가 각각 분사된다. 가스 분사 구멍(36A, 38A)은, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)의 각 사이에 배치되고, 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록, 수평 방향으로 대략 균일하게, 환원성 가스(H2) 및 불활성 가스(N2)를 각각 공급한다.
한편, 가스 여기부(50)에 대향시켜 형성한 배기구(52)에는, 이것을 덮도록 하고 석영으로 이루어지며 단면이 ㄷ자형으로 성형된 배기구 커버 부재(66)가 용접에 의해 부착된다. 배기 커버 부재(66)는, 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(68)가 형성된다. 가스 출구(68)에는, 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다. 진공 배기계(GE)는, 가스 출구(68)에 연결된 배기 통로(84)를 갖고, 그 상류측으로부터 순서대로 밸브 유닛(개방도 조정용의 밸브)(86), 진공 펌프(88), 불필요 물질을 제거하는 제해 유닛(89)이 배치된다.
처리 용기(4)를 포위하도록, 케이싱(70)이 배치된다. 케이싱(70)의 내면 상에는, 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(72)가 배치된다. 히터(72)로서는, 컨테미네이션이 없어 온도 승강 특성이 우수한 카본 와이어 등이 이용된다. 처리 용기(4) 내의 배기구(52)의 근방에는, 히터(72)를 제어하기 위한 열전쌍(도시하지 않음)이 배치된다.
또한 산화 장치(2)는, 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(48)를 구비한다. 주 제어부(48)는, 이것에 부수되는 기억부에 미리 기억된, 산화 처리의 처리 레시피, 예를 들어 형성되는 막의 막 두께나 조성에 따라 후술하는 산화 처리를 행한다. 이 기억부에는 또한, 처리 가스 유량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(48)는, 이들의 기억된 처리 레시피나 제어 데이터에 기초하여, 승강 기구(25), 가스 공급계(28, 30, 32), 배기계(GE)(밸브 유닛(86)을 포함함), 가스 여기부(50), 히터(72) 등을 제어할 수 있다.
도11은, 도1에 도시한 장치의 주 제어부(48)의 구성의 개략을 도시하는 블록도이다. 주 제어부(48)는, CPU(210)를 갖고, 여기에, 기억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억부(212)에는, 처리 프로그램이나 처리 레시피가 기억된다. 입력부(214)는, 사용자와 대화하기 위한 입력 장치, 예를 들어 키보드나 포인팅 디바이스, 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는, 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도11은 또한, 컴퓨터에 착탈 가능한 기억 매체(218)도 함께 도시한다.
후술하는 산화 방법은, 프로세서 상에서 실행하기 위한 프로그램 지령으로서, 컴퓨터로 판독 가능한 기억 매체에 기입하여 각종 반도체 처리 장치에 적용할 수 있다． 혹은, 이러한 종류의 프로그램 지령은, 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다． 기억 매체는, 예를 들어, 자기 디스크[플렉시블 디스크, 하드 디스크(일례는 기억부(212)에 포함되는 하드 디스크) 등], 광 디스크(CD, DVD 등), 마그네트 옵티컬 디스크(MO 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는, 기억 매체에 기억된 프로그램 지령을 읽어들이고, 이것을 프로세서 상에서 실행함으로써, 후술하는 방법을 실행한다.
도3은, 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도이다. 본 발명은, O2 가스를 구비하는 산화성 가스뿐만 아니라 H2 가스를 구비하는 환원성 가스도 활성화할 경우를 포함하고, 그 경우에, 도3에 도시하는 구성이 사용된다. 이 때문에, 도3에 도시하는 변형예에 있어서는, 환원성 가스의 가스 분산 노즐(36')이, 산화성 가스의 가스 분산 노즐(34)과 나란하게 배치된다. 구체적으로는, 환원성 가스의 가스 분산 노즐(36')은, 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래 위치에서, 처리 용기(4)의 반경 방향 외방으로 굴곡된다. 그 후에 가스 분산 노즐(36')은, 가스 여기부(50) 내의 가장 안(처리 용기(4)의 중심으로부터 가장 떨어진 부분)의 위치에서, 수직으로 기립한다. 가스 분산 노즐(36')은, 도3에도 도시한 바와 같이 한 쌍의 대향하는 전극(58) 사이에 있는 영역(고주파 전계가 가장 강한 위치), 즉 주로 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(36') 의 가스 분사 구멍(36A)으로부터 분사된 H2 가스를 구비하는 환원성 가스는, 플라즈마 발생 영역(PS)을 향하여 분사되고, 이곳에서 여기(분해 혹은 활성화)되어, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
다음에 도1에 도시하는 장치를 이용하여 행해지는 산화 방법에 관하여 설명한다. 개략적으로는, 이 산화 방법에서는, 웨이퍼(W)를 수납한 처리 영역(5)을 배기하면서, 처리 영역(5)에 O2 가스를 구비하는 산화성 가스 및 H2 가스를 구비하는 환원성 가스를 공급한다. 산화성 가스 및 환원성 가스의 일방 또는 쌍방은, 가스 여기부(50)에 의해 활성화된 상태에서 처리 영역(5)에 공급된다. 산화성 가스 및 환원성 가스를 반응시켜 처리 영역(5) 내에서 산소 활성종과 수산기 활성종을 발생시키는데, 이들을 사용하여 웨이퍼(W)의 표면에 대하여 산화 처리를 행한다.
우선, 다수매, 예를 들어 50 내지 100매의 300㎜ 사이즈의 웨이퍼(W)를 보유한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드한다. 웨이퍼는, 예를 들어 실리콘 기판으로 이루어지고, 그 표면에는 산화 대상으로 되는 실리콘 또는 실리콘 산화막이 전체적으로 혹은 부분적으로 노출되어 있다. 다음에 처리 용기(4) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 산화용의 처리 온도로 안정될 때까지 대기한다. 다음에 O2 가스를 구비하는 산화성 가스와 H2 가스를 구비하는 환원성 가스를, 각각 유량 제어 하면서 가스 분산 노즐(34, 36)로부터 공급한다. 이 때, 웨이퍼 보트(12)를 회전시키면서, 웨이퍼 보트(12)에 지지되어 있는 웨이퍼(W)의 표면의 실리콘을 산화하여 실리콘 산화막(SiO2)을 형성한다.
H2 가스를 구비하는 환원성 가스는 가스 분산 노즐(36)의 가스 분사 구멍(36A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대하여 평행한 가스류를 형성하도록 공급된다. 한편, O2 가스를 구비하는 산화성 가스는 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터, 개구(54)를 향하여 수평한 가스류를 형성 하도록 공급된다. 산화성 가스는, 한 쌍의 전극(58) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이 때, 산소 활성종 O*(라디칼)이 생성된다(기호 「*」은 라디칼한 것을 나타냄). 이들 라디칼은, 가스 여기부(50)의 개구(54)로부터 처리 용기(4)의 중심을 향하여 유출되고, 웨이퍼(W) 상호간에 층류 상태에서 공급된다.
처리 용기(4) 내에 따로따로 도입된 H2 가스와 산소 활성종을 포함하는 O2 가스는, 확산하면서 연소 반응을 생기게 한다. 이 반응 과정에 있어서, 또한 산소 활성종(0*)과 수산기 활성종(OH*)과 수증기(H2O)가 발생하고, 이들에 의해 웨이퍼 표면의 실리콘이 산화되어 실리콘 산화막이 형성된다. 이와 같이, 플라즈마에 의해 반응성이 큰 산소 활성종을 발생시키고, 이것을 연소 반응에 사용함으로써 산화에 필요한 활성종을 발생시킨다. 이에 의해, 전체에서 다량의 산소 활성종을 발생시키고, 이것을 웨이퍼 표면의 산화에 기여하게 하여, 높은 레이트로 산화막을 형성할 수 있다.
종래 장치의 경우에는, 처리 영역 내에 있어서 가스의 흐름이 상류측으로부터 하류측으로 감에 따라, 그 도중에 활성종이 산화로 인해 서서히 소비된다. 이 때문에, 웨이퍼 표면의 패턴 형상(표면적)이나 막 종류에 따라서는 활성종의 소비량이 크게 변동하는 경향이 있다. 이 경우, 막 두께의 높은 재현성을 유지하기 위해, 웨이퍼 표면의 패턴 면적이나 막 종류의 변화에 따라 최적화되는 가스 유량 등의 처리 조건을 요구하는 조정 작업이 매우 복잡한 것으로 된다.
그러나, 본 실시 형태의 방법에 의하면, 전술된 바와 같이 연소 반응에 의해 활성종을 발생시키는 것 이외에, 가스류의 상류측에서 플라즈마에 의해 산소 활성종을 발생시킨다. 이 경우, 다량의 활성종(산소 활성종)을 이용할 수 있어, 상대적으로 활성종의 변동율을 억제할 수 있다． 이 결과, 전술된 바와 같이 웨이퍼 표면의 패턴 면적이나 막 종류가 변화되어도, 이에 대하여 처리 조건의 조정의 필요성을 억제할 수 있다． 이 때문에, 최적화된 가스 유량 등의 처리 조건의 조정 작업을 간단화할 수 있다.
또한, 미리 플라즈마에 의해 활성종을 다량으로 형성한 상태에서 O2 가스를 처리 영역으로 공급할 경우, 지연시키지 않고 H2 가스와 바로 연소 반응이 개시된다. 이 때문에, 웨이퍼의 면간 및 웨이퍼 면내에 있어서의 표면의 산화량을 균일화시킬 수 있다. 또한 H2 가스를 다량으로 이용하지 않고 충분히 높은 성막 레이트나 막 두께의 면내 및 면간 균일성을 유지할 수 있다． 이 때문에, 그 만큼, 막 내의 수소 농도를 억제하여, 전압에 대한 내압성이나 리크 전류 특성 등의 막질을 향상시킬 수 있다.
상기 산화 처리의 처리 조건은 다음과 같지만, 이하의 조건에 한정되는 것은 아니다. 즉, 처리 온도는 실온 내지 1050℃의 범위 내, 바람직하게는 하층의 소자 등의 내열성 등을 고려하여 400℃ 내지 750℃의 범위 내이다. 처리 압력은, 466Pa(3.5Torr) 미만이다. 이 처리 압력이 466Pa 이상으로 되면, 막 두께의 면간 및 면내 균일성이 과도하게 저하되므로 바람직하지 못하다. O2 가스의 유량은 1sccm 내지 10slm의 범위 내, H2 가스의 유량은 1sccm 내지 5slm의 범위 내이다. 이에 의해, 산화 레이트를 어느 정도 높게 유지하면서, 산화막의 면내 균일성과 막질 특성을 모두 높게 유지할 수 있다.
<실험1: O2 플라즈마에 의한 산화 레이트의 향상>
상기 실시 형태의 산화 방법에 관해서, 플라즈마에 의한 산소 라디칼의 산화 레이트에 대한 영향에 대하여 평가하였다． 비교예 CE1에서는，O2 가스와 H2 가스를 이용하여 종래의 방법에 의해 산화 처리(O2 플라즈마 없음)를 행하였다． 실시예 PE1에서는 O2 가스와 H2 가스를 이용하여 상기 실시 형태의 방법에 의해 산화 처리(O2 플라즈마 있음)를 행하였다． 이 때의 처리 조건은, 처리 온도가 850℃, 처리 압력이 0.35Torr, O2 가스량이 2slm, 처리 시간이 30분이었다.
도4는, 비교예 CE1 및 실시예 PE1에 있어서의 수소와 산소의 총 가스량에 대한 수소 유량비와 막 두께와의 관계를 나타내는 그래프이다. 도4에 도시하는 그래프에 있어서, 곡선(A1)은 비교예 CE1의 특성을 나타낸다. 곡선(B1)은 실시예 PE1의 특성을 나타낸다. 횡축은 O2 가스와 H2 가스의 총량에 대한 H2 가스의 유량비[H2/(H2+O2)]를 나타낸다.
도4에 도시한 바와 같이 비교예 CE1의 경우에는, H2 가스의 유량비가 대략 33％의 값이고, 막 두께는 7㎚ 정도에서 포화했다. 실시예 PE1에서는, 이것과 동 일한 막 두께(성막 레이트)를 얻는데, H2 가스의 유량비는 대략 3％ 정도이면 된다. 곡선(A1, B1)에 도시한 바와 같이 곡선(B1)은 곡선(A1)에 대하여 전체적으로 상방향으로 평행 이동하도록 시프트했다. 따라서, 실시예 PE1의 경우에는, 전체적으로 성막 레이트(산화 레이트)를 대폭 향상시킬 수 있는 것이 판명되었다.
환언하면, 비교예 CE1과 동일한 성막 레이트를 얻기 위해서는, 실시예 PE1의 경우에는 H2 가스의 공급량을 억제할 수 있다. 이 때문에, 그 만큼, 막 내에 포함되는 수소 농도를 적게 할 수 있으며, 따라서, 막질 특성을 향상시킬 수 있다.
<실험2: O2 플라즈마에 의한 로딩 효과의 억제>
다음에 O2 플라즈마에 의한 로딩 효과에 대한 영향에 대하여 시뮬레이션을 행하였다． 로딩 효과란, 특정한 웨이퍼의 성막 레이트(막 두께)에 대한, 주변의 웨이퍼의 표면 상태의 영향을 말한다. 여기에서는, 주변에 배치된 웨이퍼의 표면이 활성종의 소비량이 적은 막 종류(SiO2)인 경우와 활성종의 소비량이 큰 막 종류(Si)인 경우에 대해, 소정의 웨이퍼에 대한 성막 레이트의 영향을 조사했다.
구체적으로는, 제1 그룹에서는, 표면이 얇은 SiO2 막으로 덮힌 45매의 실리콘 웨이퍼의 배열 중에, 표면이 실리콘 노출 상태로 되어 있는 실리콘 웨이퍼로 이루어지는 5매의 모니터 웨이퍼를 균등하게 분산시켜 배치했다. 제2 그룹에서는, 표면이 실리콘 노출 상태로 되어 있는 45매의 실리콘 웨이퍼의 배열 중에, 동일하게 표면이 실리콘 노출 상태로 되어 있는 실리콘 웨이퍼로 이루어지는 5매의 모니 터 웨이퍼를 균등하게 분배시켜 배치했다. 또한, 제1 및 제2 그룹에서 사용한 모니터 웨이퍼는 실질적으로 동일한 것으로 하였다.
비교예 CE2에서는，O2 가스와 H2 가스를 이용하여, 상기 제1 그룹과 제2 그룹의 웨이퍼에 대하여, 종래의 방법에 의해 산화 처리(O2 플라즈마 없음)를 행하였다. 실시예 PE2에서는 O2 가스와 H2 가스를 이용하여, 상기 제1 그룹과 제2 그룹의 웨이퍼에 대하여, 상기 실시 형태의 방법에 의해 산화 처리(O2 플라즈마 있음)를 행하였다． 그리고, 각각의 모니터 웨이퍼의 표면에 산화 형성된 SiO2막의 막 두께를 측정하고, 그 평균값을 구했다. 이 때의 처리 조건은, 처리 온도가 850℃, 처리 압력이 0.35Torr, O2 가스의 유량이 2slm, H2 가스의 유량이 1slm, 산화 시간이 30분이었다.
도5는, 비교예 CE2 및 실시예 PE2의 로딩 효과로서 막 두께의 측정값을 나타내는 그래프이다. 제1 그룹(G1)에 관해서는, 비교예 CE2 및 실시예 PE2의 SiO2막의 두께는 모두 6.90㎚이었다. 이것은, 제1 그룹(G1)에서는, 모니터 웨이퍼의 주변에 배치한 웨이퍼의 표면이 SiO2막에 의해 덮혀 있기 때문이라고 생각된다. 즉, 주변에 배치한 웨이퍼에 의한 활성종의 소비량은 적고, 모니터 웨이퍼측으로 다량의 활성종이 공급되었기 때문에, 산화가 충분히 행해졌다.
제2 그룹(G2)에 관해서는, 비교예 CE2의 SiO2막의 두께는 6.18㎚이었다. 실 시예 PE2의 SiO2막의 두께는 6.28㎚이었다. 이것은, 제2 그룹(G2)에서는, 모니터 웨이퍼의 주변에 배치한 웨이퍼의 표면에서 실리콘이 노출되었기 때문이라고 생각된다. 즉, 주변에 배치한 웨이퍼에 의한 활성종의 소비량은 많아, 모니터 웨이퍼측으로 공급되는 활성종이 적어졌기 때문에, 산화 레이트가 조금 저하되었다.
단, 비교예 CE2의 경우의 막 두께 저하는 0.72㎚인 것에 대해서, 실시예 PE2의 경우의 막 두께 저하는 0.62㎚이었다. 실시예 PE2의 경우에는 산소 활성종을 미리 발생시키기 때문에, 비교예 CE2와 비교하여, 막 두께 저하의 폭을 0.1㎚(=0.72-0.62㎚)만 저감할 수 있었다. 이 0.1㎚의 막 두께차는, 막 두께의 컨트롤이 ㎚ 전후의 범위에서 행해지는 현상황의 실용상의 규격에서는 큰 의미를 가지게 된다.
또한, 전술한 바와 같이, 주변에 배치한 웨이퍼의 막 종류 등에 의해 받는 영향을 억제할 수 있는 것은, 전술한 바와 같이, 웨이퍼 표면의 패턴 면적이나 막 종류가 변화되어도, 처리 조건의 조정이 불필요하거나, 그 조정량을 억제할 수 있는 효과로 이어진다.
<실험3: O2 플라즈마에 의한 연소 개시의 촉진>
다음에 O2 플라즈마에 의한 연소 개시에 관한 영향에 대하여 시뮬레이션을 행하였다． 비교예 CE3에서는，O2 가스와 H2 가스를 이용하여 종래의 방법에 의해 산화 처리(O2 플라즈마 없음)를 행하였다． 실시예 PE3A, PE3B에서는, 각각 O*의 초 기값을 O.1％, 10％로 설정하고, O2 가스와 H2 가스를 이용하여 상기 실시 형태의 방법에 의해 산화 처리(O2 플라즈마 있음)를 행하였다.
도6은, 비교예 CE3과 실시예 PE3A, PE3B의 산소 활성종의 농도의 변화를 나타내는 그래프이다. 도6에 있어서, 횡축은, 가스의 공급 위치로부터 그 흐름 방향의 하류를 향한 거리를 취하고 있으며, 도중에 처리 영역이 존재한다. 또한 종축은, 산소 활성종의 농도를 나타낸다. 또한, 횡축은, 본 실시예와 같이 처리 용기의 일측면으로부터 가스를 수평하게 공급하여, 대향하는 측면으로부터 배기할 경우나, 후술하는 바와 같이 처리 용기의 높이 방향을 따라 가스를 흘릴 경우에도 공통적으로 적용된다.
도6에 도시한 바와 같이 비교예 CE3의 경우에는 O2 가스와 H2 가스의 공급을 개시하면, 잠시 후에 연소 반응이 개시되어 산소 활성종의 농도가 완만하게 상승하고, 산소 활성종이 소비되어도 상승 경향은 계속되어, 그대로 배기된다. 이것은, 산소 활성종이, 그 소비량 이상으로 연소에 의해 발생하는 것을 의미한다.
이에 대하여 산소 활성종(O*)의 초기값이 0.1％인 실시예 PE3A의 경우에는, 산소는 미리 활성화되어 있기 때문에, 미연소 영역이 없거나, 혹은 적게 되었다. 이 경우, 공급 당초부터 산소 활성종의 농도는 어느 정도 높아지고 있으며, 이 산소 활성종의 농도는 그대로 완만하게 상승하여 도중부터는 상기 비교예 CE3의 경우와 동일한 특성 곡선으로 되었다.
또한, 산소 활성종의 초기값이 10％인 실시예 PE3의 경우에는, 공급 당초의 산소 활성종의 농도는 6％ 정도로 매우 높기 때문에, 그 후에 완만하게 저하되었다. 그러나, 비교예 CE3의 경우보다도 많은 양으로 안정화되어, 그대로 배기되었다.
이와 같이, 산소 활성종의 초기값(초기 공급 농도)을, 예를 들어 0.1％ 내지 10％의 범위 내에서 제어하면, 처리 영역에서의 산소 활성종의 농도를 자유롭게 컨트롤할 수 있다. 또한, 산소 활성종의 초기값을 0.001％로 하여 행한 경우에는, 효과는 없으며, 비교예 CE3의 경우와 동일한 특성 곡선이 되었다.
<O2 플라즈마에 의한 막 내의 수소 성분의 저감>
다음에 O2 플라즈마에 의한 막 내의 수소 성분에 대한 영향에 관하여 설명한다. 도7은, 전체 공급 가스량에 대한 H2의 비율과 SiO2막의 내압 특성과의 관계를 나타내는 그래프이다. H2의 비율이 적어질수록, 내압 특성은 향상되는 것을 알았다. 따라서, 먼저 도4를 참조하여 설명한 바와 같이, O2 플라즈마를 공급하여 H2의 비율을 감소시키도록 하면, 높은 산화 레이트를 유지하면서 막질 특성이 양호한 SiO2막을 형성할 수 있다.
도8의 (a) 및 (b)는, SiO2막 내로부터 수소(H) 성분이 제거되는 상태를 도시하는 모식도이다. 도8의 (a)는 산소 활성종(O*)이 적은 종래의 방법의 경우를 도시하고, 도8의 (b)는 산소 활성종이 많은 상기 실시 형태의 방법의 경우를 도시한다. 도8의 (a) 및 (b)에 도시한 바와 같이 산소 활성종(O*)에 의해 막 내의 수 소(H) 성분은 "OH" 혹은 "H2O"로 되어 밖으로 나오게 된다. 이 때문에, 도8의 (b)에 도시한 바와 같이 산소 활성종이 많을수록, 막 내의 수소 성분은 적어지고, 그 결과, 막 내의 수소 농도를 감소시킬 수 있다.
또한, 상기 실시 형태에서는, 가스 여기부(50)로서 고주파에 의해 플라즈마를 형성하여 가스를 활성화할 경우를 예로 들어 설명했다. 그러나, 고주파를 대신하여 자외선이나 촉매를 사용해도 되고, 이들 고주파와 자외선과 촉매를 임의로 2 이상을 조합하여 이용해도 된다． 도9a, 도9b는, 가스 여기부의 다른 변형예를 도시하는 도면이다. 도9a, 도9b에 도시하는 변형예의 경우에도, 전술한 고주파를 이용한 경우와 마찬가지의 작용 효과를 발휘할 수 있다.
구체적으로는, 도9a의 변형예의 가스 여기부(50X)는, 자외선을 발생하는 자외선 램프(90)를 갖고, 이것은 여기부 커버(56)의 외측을 따라 배치된다. 자외선 램프(90)로부터 발생하는 자외선에 의해 산소가 활성화되고, 산소 활성종이 생성된다. 도9b의 변형예의 가스 여기부(50Y)는, 촉매(92)를 갖고, 이것은 여기부 커버(56)의 개구부의 길이 방향을 따라 배치된다. 촉매(92)에 의하여 산소가 활성화 되어, 산소 활성종이 생성된다. 이 촉매로서는, 예를 들어 나선 형상으로 휘도는 텅스텐 와이어에 통전함으로써 가열한 핫 텅스텐을 이용할 수 있다.
또한, 도1에 도시하는 장치에서는, 가스 여기부(50)를 처리 용기(4)의 측벽에 형성하고, 처리 가스를 가스 분사 구멍으로부터 수평 방향으로 공급하여 반대측의 배기구(56)로부터 배출한다. 이것을 대신하여, 처리 가스를, 처리 용기(4)의 상방으로부터 하방으로, 혹은 그 반대로 하방으로부터 상방으로 흘리도록 하여도 된다. 도10은, 산화 장치의 변형예를 도시하는 모식도이다. 또한, 도1에 도시하는 구성 부분과 동일 구성 부분에는 동일 참조 부호가 첨부되어 있다.
도10의 장치에서는, 처리 용기(4)의 하부에 형성한 매니폴드(8)에 각각 직관 형상의 각 노즐(94, 96, 98)이 배치되고, O2 가스, H2 가스 및 N2 가스가 각각 공급된다. O2 가스용의 노즐(94)에는, 가스 여기부(50)로서, 예를 들어 플라즈마 발생기(100)가 배치되고, 여기에서 산소 활성종이 형성된다. 처리 용기(4)에 공급된 각 가스는, 이 안을 연소 반응을 생기게 하면서 웨이퍼면과 접촉하여 상방으로 흘러간다. 이 경우에도, 도1에 도시하는 산화 장치와 마찬가지의 작용 효과를 발휘할 수 있다.
또한, 상기 실시 형태에서는，O2 가스만을 활성화하지만, 예를 들어 도3에 도시한 바와 같이 구성하고, O2 가스와 H2 가스를 모두 활성화하도록 하여도 된다．대신에, 도2에 있어서, 산화성 가스의 노즐(24)과 환원성 가스의 노즐(36)의 위치를 서로 교체하고, H2 가스만을 활성화하도록 하여도 된다. 상기 실시 형태에서는, 처리 영역(5)보다도 상류측에 배치된 가스 여기부에서 산화성 가스를 활성화한다. 그러나, 이러한 상류측의 가스 여기부를 형성하지 않고, 히터(72)의 온도를 적절히 설정함으로써, 산화성 가스 및 환원성 가스를 필요할 정도로 활성화하도록 하여도 된다. 이 경우에는 처리 가스를 여기하는 기구는 히터만으로 구성되게 된다.
상기 실시 형태에서는, 산화성 가스로서 O2 가스를 이용하고, 환원성 가스로서 H2 가스를 이용한다. 그러나, 이것에 한정되지 않고, 산화성 가스는 O2, N2O, NO, NO2, 및 O3으로 이루어지는 군에서 선택되는 1개 이상의 가스를 구비할 수 있다． 환원성 가스는 H2, NH3, 탄화수소, HCl, D2(D는 중수소를 의미함. 이하 동일), ND3, 탄화중수소, 및 DCl로 이루어지는 군에서 선택되는 1개 이상의 가스를 구비할 수 있다.
상기 실시 형태에서는, 반도체 웨이퍼의 표면에 실리콘이 노출될 경우를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 실리콘 산화막, 실리콘 질화막, 금속막, 금속 산화막, 금속 질화막 등이 표면에 노출될 경우에도 본 발명을 적용하여, 이들을 산화할 수 있다． 또한, 표면에 실리콘 산화막이 있는 경우에는, 산화에 의해 실리콘 산화막의 두께가 증가한다.
상기 실시 형태에서는，한번에 복수매의 웨이퍼를 처리할 수 있는 배치식의 산화 장치를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 웨이퍼를 1매씩 처리하는 매엽식의 산화 장치에도 적용할 수 있다.
상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했다. 그러나, 이것에 한정되지 않고, 글래스 기판, LCD 기판, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
당 분야의 당업자라면, 추가의 장점 및 변경을 이룰 수 있을 것이다. 따라 서, 본 발명은 광의의 점에서 상술한 설명 및 실시예에 한정되지 않는다. 따라서, 첨부한 특허청구범위와 그의 균등물에 의해 정의된 기술사상이나 범위를 일탈하지 않고 다양한 변경이 이루어질 수도 있다.
도1은 본 발명 실시 형태에 따른 종형 플라스마처리 장치(산화 장치)를 도시하는 단면도.
도2은 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도.
도4는 비교예 CE1 및 실시예 PE1에 있어서의 수소와 산소의 총 가스량에 대한 수소 유량비와 막 두께와의 관계를 나타내는 그래프.
도5는 비교예 CE2 및 실시예 PE2의 로딩 효과로서 막 두께의 측정값을 나타내는 그래프.
도6은 비교예 CE3과 실시예 PE3A, PE3B과의 산소 활성종의 농도의 변화를 나타내는 그래프.
도7은 전 공급 가스량에 대한 H2의 비율과 SiO2막의 내압 특성과의 관계를 나타내는 그래프.
도8의 (a) 및 (b)는, SiO2막 내로부터 수소(H) 성분이 제거되는 상태를 도시하는 모식도.
도9a 및 도9b는, 가스 여기부의 다른 변형예를 도시하는 도면.
도10은 산화 장치의 변형예를 도시하는 모식도.
도11은 도1에 도시한 장치의 주 제어부의 구성의 개략을 도시하는 블록도.

Claims (16)

  1. 처리 용기의 처리 영역 내에 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 공정과,
    상기 처리 영역의 일방측에서 상기 피처리 기판에 근접하고 각각 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 공정과,
    상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 활성화하는 공정과,
    상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하여, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과,
    상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과,
    상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행하는 공정을 구비하고,
    상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방은, 히터, 플라즈마, 자외선, 및 촉매로 이루어지는 군에서 선택된 매체 1개 또는 복수에 의해 활성화되는 반도체 처리용의 산화 방법.
  2. 제1항에 있어서, 상기 배기구는, 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 반도체 처리용의 산화 방법.
  3. 제1항에 있어서, 상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방은, 상기 처리 영역보다도 상류측에 배치된 여기 기구에 의해 활성화되는 반도체 처리용의 산화 방법.
  4. 제3항에 있어서, 상기 여기 기구는, 상기 처리 영역과 연통하는 공간 내에 배치된 가스 여기 영역을 갖는 반도체 처리용의 산화 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 피처리 기판의 상기 표면은, 실리콘 또는 실리콘 산화층에 의해 규정되는 반도체 처리용의 산화 방법.
  7. 제1항에 있어서, 상기 산화 처리의 처리 압력은 466Pa(3.5Torr) 이하로 설정되는 반도체 처리용의 산화 방법.
  8. 제1항에 있어서, 상기 산화 처리의 처리 온도는 실온 내지 1050℃로 설정되는 반도체 처리용의 산화 방법.
  9. 제1항에 있어서, 상기 산화성 가스는, O2, N2O, NO, NO2, 및 O3으로 이루어지는 군에서 선택되는 1개 이상의 가스를 구비하는 반도체 처리용의 산화 방법.
  10. 제1항에 있어서, 상기 환원성 가스는 H2, NH3, 탄화수소, HCl, D2(D는 중수소를 의미함. 이하 동일), ND3, 탄화중수소, 및 DCl로 이루어지는 군에서 선택되는 1개 이상의 가스를 구비하는 반도체 처리용의 산화 방법.
  11. 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역의 일방측에서 상기 피처리 기판에 근접한 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 가스 공급계와,
    상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 활성화하여 상기 처리 영역에 공급하는 여기 기구와,
    상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하는 배기계를 구비하고,
    상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키고, 상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행하고,
    상기 여기 기구는, 히터, 플라즈마, 자외선, 및 촉매로 이루어지는 군에서 선택된 매체 1개 또는 복수를 이용하는 반도체 처리용의 산화 장치.
  12. 제11항에 있어서, 상기 배기구는, 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 반도체 처리용의 산화 장치.
  13. 제11항에 있어서, 상기 여기 기구는, 상기 처리 영역보다도 상류측에 배치되는 반도체 처리용의 산화 장치.
  14. 제13항에 있어서, 상기 여기 기구는, 상기 처리 용기와 일체적으로 배치되는 반도체 처리용의 산화 장치.
  15. 삭제
  16. 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 반도체 처리용의 산화 장치를 제어하여 피처리 기판의 표면을 산화하는 산화 방법을 실행하고, 상기 방법은, 처리 용기의 처리 영역 내에 간격을 두고 겹쳐 쌓인 상태에서 복수의 피처리 기판을 수납하는 공정과,
    상기 처리 영역의 일방측에서 상기 피처리 기판에 근접하고 각각 상기 처리 영역에 대응하는 상하 방향의 길이에 걸쳐 존재하는 제1 및 제2 가스 공급구로부터 상기 처리 영역에 산화성 가스 및 환원성 가스를 각각 공급하는 공정과,
    상기 산화성 가스 및 상기 환원성 가스의 일방 또는 쌍방을 히터, 플라즈마, 자외선, 및 촉매로 이루어지는 군에서 선택된 매체 1개 또는 복수에 의해 활성화하는 공정과,
    상기 처리 영역을 사이에 두고 상기 제1 및 제2 가스 공급구에 대향하는 배기구로부터 상기 처리 영역을 배기하여, 상기 피처리 기판의 표면을 따라 상기 산화성 가스 및 상기 환원성 가스를 흘리는 공정과,
    상기 산화성 가스 및 상기 환원성 가스를 반응시켜 상기 처리 영역 내에서 산소 활성종과 수산기 활성종을 발생시키는 공정과,
    상기 산소 활성종과 상기 수산기 활성종을 사용하여 상기 피처리 기판의 표면에 대하여 산화 처리를 행하는 공정을 구비하는, 프로세서 상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체.
KR1020070088269A 2006-09-01 2007-08-31 반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체 KR101141891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00237559 2006-09-01
JP2006237559A JP4983159B2 (ja) 2006-09-01 2006-09-01 被処理体の酸化方法、酸化装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20080020964A KR20080020964A (ko) 2008-03-06
KR101141891B1 true KR101141891B1 (ko) 2012-05-03

Family

ID=39151967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088269A KR101141891B1 (ko) 2006-09-01 2007-08-31 반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체

Country Status (5)

Country Link
US (2) US7795158B2 (ko)
JP (1) JP4983159B2 (ko)
KR (1) KR101141891B1 (ko)
CN (1) CN101136332B (ko)
TW (1) TWI409879B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
KR101174422B1 (ko) * 2009-12-31 2012-08-16 서울대학교산학협력단 실리카 나노 와이어의 제조 방법
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
US20130153201A1 (en) * 2010-12-30 2013-06-20 Poole Ventura, Inc. Thermal diffusion chamber with cooling tubes
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6257071B2 (ja) * 2012-09-12 2018-01-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
CN102931053A (zh) * 2012-11-21 2013-02-13 无锡华润上华科技有限公司 Pip电容器及其制造方法
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
DE102015004430B4 (de) * 2015-04-02 2017-01-05 Centrotherm Photovoltaics Ag Vorrichtung und Verfahren zur Plasmabehandlung von Wafern
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6578243B2 (ja) * 2015-07-17 2019-09-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ ガス供給ノズル、基板処理装置、半導体装置の製造方法およびプログラム
CN109385623B (zh) * 2017-08-04 2021-02-26 长鑫存储技术有限公司 一种薄膜沉积方法和沉积薄膜
JP7200880B2 (ja) * 2019-08-19 2023-01-10 東京エレクトロン株式会社 成膜方法及び成膜装置
CN116844939A (zh) * 2023-07-06 2023-10-03 北京屹唐半导体科技股份有限公司 用于半导体工件的低压氧化处理方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100932A (ko) * 2000-05-02 2001-11-14 히가시 데쓰로 산화방법 및 산화시스템

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571232A (en) * 1980-06-04 1982-01-06 Mitsubishi Electric Corp Oxide film forming device
JP2902012B2 (ja) * 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
JPH03167027A (ja) * 1989-11-27 1991-07-18 Nissan Motor Co Ltd 車両用熱交換装置
JPH0418727A (ja) * 1990-05-11 1992-01-22 Kokusai Electric Co Ltd 縦型拡散装置
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
JPH05275419A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 半導体基板の酸化装置及びその方法
JP3207943B2 (ja) * 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
KR970072061A (ko) * 1996-04-16 1997-11-07 김광호 반도체 제조 공정에 사용되는 확산로
JPH1098038A (ja) * 1996-09-19 1998-04-14 Sony Corp 半導体装置におけるシリコン酸化膜の形成方法
JP3413174B2 (ja) * 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP4914536B2 (ja) * 2001-02-28 2012-04-11 東京エレクトロン株式会社 酸化膜形成方法
JP2003163212A (ja) * 2001-11-27 2003-06-06 Nec Electronics Corp 半導体装置の製造方法
JP4078891B2 (ja) * 2002-06-17 2008-04-23 日立電線株式会社 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
US7094708B2 (en) * 2003-01-24 2006-08-22 Tokyo Electron Limited Method of CVD for forming silicon nitride film on substrate
JP2004281853A (ja) * 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
JP3965167B2 (ja) * 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4164092B2 (ja) 2003-08-26 2008-10-08 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4238812B2 (ja) * 2003-11-20 2009-03-18 東京エレクトロン株式会社 被処理体の酸化装置
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100932A (ko) * 2000-05-02 2001-11-14 히가시 데쓰로 산화방법 및 산화시스템

Also Published As

Publication number Publication date
US7795158B2 (en) 2010-09-14
JP4983159B2 (ja) 2012-07-25
CN101136332B (zh) 2010-11-10
CN101136332A (zh) 2008-03-05
TWI409879B (zh) 2013-09-21
TW200830410A (en) 2008-07-16
JP2008060456A (ja) 2008-03-13
US20100319619A1 (en) 2010-12-23
KR20080020964A (ko) 2008-03-06
US20080057199A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR101141891B1 (ko) 반도체 처리용의 산화 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
JP5211464B2 (ja) 被処理体の酸化装置
TWI423326B (zh) 半導體製程用氧化裝置與方法
KR101160722B1 (ko) 반도체 처리용 성막 장치, 그 사용 방법 및 컴퓨터로판독가능한 매체
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR100980127B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터 판독 가능한 매체
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
TWI383448B (zh) 形成含矽絕緣膜之方法及裝置
US7507676B2 (en) Film formation method and apparatus for semiconductor process
TWI462179B (zh) 用以形成氧化矽膜之成膜方法與裝置
JP5258229B2 (ja) 成膜方法および成膜装置
KR100888539B1 (ko) 피처리체의 산화 방법 및 산화 장치
KR101131645B1 (ko) 반도체 처리용의 성막 방법 및 장치
KR100974969B1 (ko) 실리콘 질화막의 형성 방법
KR20070096875A (ko) 반도체 처리용 종형 플라즈마 처리 장치
JP4238812B2 (ja) 被処理体の酸化装置
KR20120031290A (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP7408772B2 (ja) 基板処理装置、排気装置、半導体装置の製造方法、基板処理方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 8