KR101139740B1 - 반도체 밀봉용 수지 조성물 - Google Patents

반도체 밀봉용 수지 조성물 Download PDF

Info

Publication number
KR101139740B1
KR101139740B1 KR1020050004897A KR20050004897A KR101139740B1 KR 101139740 B1 KR101139740 B1 KR 101139740B1 KR 1020050004897 A KR1020050004897 A KR 1020050004897A KR 20050004897 A KR20050004897 A KR 20050004897A KR 101139740 B1 KR101139740 B1 KR 101139740B1
Authority
KR
South Korea
Prior art keywords
resin composition
resin
semiconductor
sealing
epoxy
Prior art date
Application number
KR1020050004897A
Other languages
English (en)
Other versions
KR20050076660A (ko
Inventor
노로히로시
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004013405A external-priority patent/JP4417122B2/ja
Priority claimed from JP2004013396A external-priority patent/JP2005206664A/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050076660A publication Critical patent/KR20050076660A/ko
Application granted granted Critical
Publication of KR101139740B1 publication Critical patent/KR101139740B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C08K7/18—Solid spheres inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)

Abstract

(과제) 플립 칩 실장에 바람직하게 사용되는, 우수한 땜납 접합성 및 작업성이 얻어지고, 밀봉 후에 우수한 전기 접속 신뢰성을 가져오는 반도체 밀봉용 수지 조성물, 및 그 조성물을 사용하여 밀봉된 반도체 장치를 제공하는 것; 그리고 플립 칩 실장에 바람직하게 사용되는, 패턴 인식가능한 투과율을 유지하고, 우수한 작업성이 얻어져, 밀봉 후에 우수한 전기 접속 신뢰성을 가져오는 시트 형상 반도체 밀봉용 수지 조성물, 및 그 조성물을 사용하여 수지 밀봉된 반도체 장치를 제공하는 것.
(해결수단) 80℃ 에서 측정되는 점도가 5000㎩ㆍs 이하이고, (A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지, (B) 경화제, 및 (C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하여 이루어지는 반도체 밀봉용 수지 조성물; 80℃ 에서 측정되는 점도가 10000㎩ㆍs 이하이고, (A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지, (B) 경화제, 및 (C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하여 이루어지는 시트 형상 반도체 밀봉용 수지 조성물; 그리고 그 조성물에 의해 밀봉되어 이루어지는 반도체 장치.
시트 형상 반도체 밀봉용 수지 조성물, 에폭시 수지

Description

반도체 밀봉용 수지 조성물 {RESIN COMPOSITION FOR ENCAPSULATING SEMICONDUCTOR}
도 1 은 본 발명의 반도체 장치의 일례를 나타낸다.
도 2 는 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
도 3 은 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
도 4 는 본 발명의 수지 조성물을 함유하는 수지 시트의 일례를 나타낸다.
도 5 는 범프 부착 웨이퍼의 단면도의 일례를 나타낸다.
도 6 은 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
도 7 은 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
도 8 은 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
도 9 는 본 발명의 반도체 장치의 제조 방법의 공정 설명도의 일례를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명 *
11: 배선 회로 기판
12: 접속용 전극
13: 반도체 소자
14: 밀봉 수지층
15: 반도체 밀봉용 수지 조성물
21: 반도체 밀봉용 수지 조성물
22: 박리 시트
23: 웨이퍼
24: 범프
25: 다이싱 테이프
26: 개별 칩
27: 배선 회로 기판
본 발명은 반도체 장치에 있어서 배선 회로 기판과 반도체 소자 사이의 공극을 밀봉하기 위한 반도체 밀봉용 수지 조성물 (이하, 간단히 수지 조성물이라고 하는 경우가 있다) 및 그 반도체 밀봉용 수지 조성물로 밀봉되어 이루어지는 반도체 장치에 관한 것이다.
최근, 반도체 장치의 고기능화, 경박단소화에 따라, 반도체 소자를 페이스 다운 구조로 배선 회로 기판에 탑재하는 플립 칩 실장(實裝)이 행해지고 있다. 일반적으로 플립 칩 실장에서는 반도체 소자를 보호하기 위해서 반도체 소자와 배선 회로 기판의 공극을 열경화성 수지 조성물로 밀봉하고 있다.
플립 칩 실장 방식에서는 서로의 선팽창 계수가 다른 반도체 소자와 배선 회로 기판을 다이렉트로 전기 접속하는 점에서, 접속 부분의 신뢰성이 문제가 되고 있다.
이 대책으로서는 반도체 소자와 배선 회로 기판의 공극에 액상 수지 재료를 충전하여 경화시켜 수지 경화체를 형성하여 전기 접속부에 집중되는 응력을 상기 수지 경화체에도 분산시킴으로써 접속 신뢰성을 향상시키는 방법이 채용되고 있다. 종래의 땜납 범프를 사용한 플립 칩 실장 방식에 있어서의 액상 재료의 충전 방법에서는 우선 반도체 소자를 배선 회로 기판에 실장하여 땜납 용융 공정에 의한 금속 접합을 형성한 후, 반도체 소자와 배선 회로 기판의 공극에 모세관 현상에 의해 액상 수지 재료를 주입하고 있다 (예를 들어, 특허문헌 1 참조).
또한 최근, 모세관 현상을 이용한 액상 재료의 주입 방식보다, 더욱 공정의 간략화를 시도한, 땜납 접합성을 갖는 열경화성 수지 조성물을 사용한 상기 반도체 장치의 제조가 제안되어 있다 (예를 들어, 특허문헌 2 참조). 이 땜납 접합성을 갖는 열경화성 수지 조성물을 사용한 반도체 장치의 제조에서는 그 열경화성 수지 조성물은 반도체 소자 또는 배선 회로 기판 상에 먼저 도포되고, 칩 실장과 동시에 계면의 밀봉이 이루어지고, 그 후 땜납 리플로를 실시함으로써 금속 결합이 형성되기 때문에, 상기 액상 수지 재료를 사용한 반도체 장치의 제조에 비해 플럭스의 도포 및 그 세정, 액상 수지 주입 등의 공정을 삭감할 수 있어, 반도체 장치의 생산성을 향상시킬 수 있다.
또한, 종래의 플립 칩 실장의 제조 방식은 웨이퍼 상에 패턴을 제작하여 범프를 형성한 후, 개개의 반도체 소자로 절단하여 반도체 소자의 배선 회로 기판에 대한 탑재와 수지 밀봉을 하고 있었다. 이것에 대하여, 반도체 장치의 생산성 향상을 도모하기 위해서, 웨이퍼 상에 패턴을 제작하여 범프를 형성한 후, 접착제 (수지 조성물) 를 패턴면에 공급한 후에 개개의 반도체 소자로 절단하여 반도체 소자를 페이스 다운 구조로, 배선 회로 기판에 탑재하는 방식 (이하, 웨이퍼 레벨 플립 칩 실장 방식이라고 한다) 이 요망되고 있다 (예를 들어, 특허문헌 3 참조). 이러한 웨이퍼 레벨 플립 칩 실장 방식에서는 열경화성 수지 조성물을 패턴면에 공급한 후에 개개의 반도체 소자로 절단하여 반도체 소자를 배선 회로 기판에 탑재하는 점에서, 열경화성 수지 조성물은 패턴 인식가능한 투과율을 유지할 필요가 있다. 한편, 플립 칩 패키지의 접속 부분을 밀봉하는 열경화성 수지 조성물에 있어서, 일반적으로 유기 수지 조성물에 대하여 무기 충전제를 함유시킴으로써 열팽창 계수 또는 흡수율을 낮춰, 반도체 장치의 내냉열 사이클 특성이나 내땜납성을 만족시키고 있다 (예를 들어, 특허문헌 4 참조).
[특허문헌 1] 일본 공개특허공보 2001-279058호
[특허문헌 2] 일본 공개특허공보 2000-120360호
[특허문헌 3] 일본 공개특허공보 평2001-144120호
[특허문헌 4] 일본 공개특허공보 평2003-138100호
그러나, 상기 제조 방법에서는 열경화성 수지 조성물을 반도체 소자 또는 배선 회로 기판 상에 먼저 도포한 후, 땜납 접합이 이루어지기 때문에, 열경화성 수지 조성물 중에 실리카 등의 무기 충전제가 함유되어 있는 경우에는 그 무기 충전제가 땜납 접합면에서 입체 장애가 되기 때문에 충분한 땜납 접합성이 얻어지지 않았다. 또한, 땜납 접합의 장애가 되지 않도록, 단순히 입자 사이즈가 작은 무기 충전제를 수지 조성물에 함유시키는 것 만으로는 무기 충전제의 부피 밀도가 너무 높기 때문에, 수지 조성물과의 상용성이 나쁘고, 점도가 높아져, 웨이퍼 상에 공급할 수 없다는 문제가 발생한다.
또한, 충분한 땜납 접합성을 얻기 위해서 열경화성 수지 조성물에 무기 충전제를 함유시키지 않는 경우에는 수지 조성물의 열팽창 계수가 커져, 반도체 소자와 밀봉 수지층의 열팽창 수축차에 의해 발생하는 응력 등의 여러 가지의 부하가 접속용 전극에 가해진다. 이러한 부하에 의한 반복 변형 등으로 인해 접속용 전극이 파단되어, 접속용 전극부가 단선되기에 이른다는 문제가 있다.
한편, 웨이퍼 레벨 플립 칩 실장 방식에 있어서, 종래부터 사용되고 있는 무기 충전제에서는 입자 사이즈가 가시 영역에서의 빛의 파장보다 크기 때문에, 무기 충전제를 함유하는 수지 조성물에 있어서, 패턴 인식가능한 투과율을 유지하는 것은 곤란하다. 또한, 패턴 인식가능한 투과율을 유지하기 위해서, 단순히 입자사이즈가 작은 무기 충전제를 수지 조성물에 함유시키는 것 만으로는 상기와 마찬 가지로 무기 충전제의 부피 밀도가 너무 높기 때문에, 수지 조성물과의 상용성이 나쁘고, 점도가 높아져, 웨이퍼 상에 공급할 수 없다는 문제가 발생한다.
또는 패턴 인식가능한 투과율을 유지하기 위해서, 수지 조성물 중의 무기 충전제의 함유량을 저하시키면, 수지 조성물의 열팽창 계수 또는 흡수율이 상승하여, 반도체 장치에 있어서 충분한 내냉열 사이클 특성이나 내땜납성이 얻어지지 않는다는 문제가 발생한다.
따라서, 본 발명은 플립 칩 실장에 바람직하게 사용되는 우수한 땜납 접합성 및 작업성이 얻어지고, 밀봉 후에 우수한 전기 접속 신뢰성을 가져오는 반도체 밀봉용 수지 조성물, 및 그 조성물을 사용하여 밀봉된 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은 또, 웨이퍼 레벨 플립 칩 실장에 바람직하게 사용되는, 패턴 인식가능한 투과율을 유지하고, 우수한 작업성이 얻어져, 밀봉 후에 우수한 전기 접속 신뢰성을 가져오는 시트 형상 반도체 밀봉용 수지 조성물, 그리고 그 조성물을 사용하여 밀봉된 반도체 장치를 제공하는 것을 목적으로 한다.
즉, 본 발명은
(1) 80℃ 에서 측정되는 점도가 5000㎩ㆍs 이하이고,
(A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제, 및
(C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하여 이루어지는 반도체 밀봉용 수지 조성물,
(2) 상기 실리카 입자가 상기 에폭시 수지에 분산되어 있는 것을 특징으로 하는 상기 (1) 에 기재된 반도체 밀봉용 수지 조성물,
(3) 반도체 밀봉용 수지 조성물의 경화물의 Tg 의 온도에서 측정되는 열팽창 계수가 70 ×10－6/K 이하인 것을 특징으로 하는 상기 (1) 또는 (2) 에 기재된 반도체 밀봉용 수지 조성물,
(4) 80℃ 에서 측정되는 점도가 10000㎩ㆍs 이하이고,
(A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제, 및
(C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하여 이루어지는 시트 형상 반도체 밀봉용 수지 조성물,
(5) 상기 실리카 입자가 상기 에폭시 수지에 분산되어 있는 것을 특징으로 하는 상기 (4) 에 기재된 반도체 밀봉용 수지 조성물,
(6) 파장 650nm 에서 30% 이상의 투과율을 갖는 상기 (4) 또는 (5) 에 기재된 반도체 밀봉용 수지 조성물,
(7) 반도체 밀봉용 수지 조성물의 경화물의 Tg 의 온도에서 측정되는 열팽창 계수가 70 ×10－6/K 이하인 상기 (4)～(6) 중 어느 하나에 기재된 반도체 밀봉용 수지 조성물, 및
(8) 상기 (1)～(7) 중 어느 하나에 기재된 반도체 밀봉용 수지 조성물에 의해 밀봉되어 이루어지는 반도체 장치에 관한 것이다.
발명을 실시하기 위한 최선의 형태
?태양 1?
본 발명의 반도체 밀봉용 수지 조성물은 80℃ 에서 측정되는 점도가 5000㎩ㆍs 이하이고,
(A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제, 및
(C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하는 것에 하나의 큰 특징을 갖는다.
통상, 반도체 장치에 있어서 밀봉용 수지로서 사용되는 수지 조성물에는 그 열팽창 계수 또는 흡수율을 낮춰 반도체 장치의 열스트레스 신뢰성이나 내땜납성을 만족시킬 목적으로, 실리카 입자 등의 무기 충전제가 첨가된다. 그러나, 상기한 바와 같이, 충분한 땜납 접합성이 얻어지지 않는다는 문제가 있었다.
이에 비해, 본 태양의 수지 조성물은 특정한 입경을 갖는 실리카 입자를 함유하고 있기 때문에, 배선 회로 기판과 반도체 소자 사이의 공극을 밀봉할 때, 땜납 접합면에서의 입체 장애를 회피할 수 있고, 접속용 전극에 가해지는 응력도 경감할 수 있다는 효과가 발현된다. 또한, 본 태양의 수지 조성물을 사용하여 밀봉하여 이루어지는 반도체 장치는 우수한 접속 신뢰성을 발현한다는 우수한 특성을 갖는다.
본 명세서에서,「반도체 회로면」및「패턴면」;「절단」및「다이싱」;「접속용 전극」및「범프」; 그리고「칩」,「반도체 칩」및「반도체 소자」는 각각 서로 동일한 의미로 사용된다. 또한, 본 명세서에서, 본 태양의 수지 조성물을 열경화시킨 것을 경화체라고 한다.
본 태양의 수지 조성물 함유되는 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지로서는 바람직하게는 적어도 50℃ 이하에서 액상이면 특별히 한정되지 않고, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있고, 용융시에 유동성을 확보하는 관점에서, 비스페놀 A 형 에폭시 수지나 비스페놀 F 형 에폭시 수지가 바람직하게 사용된다. 이들은 단독으로 사용될 수도 있고, 또는 2 종 이상 병용될 수도 있다.
에폭시 수지의 에폭시 당량은 바람직하게는 90～1000g/eq, 보다 바람직하게는 100～500g/eq 이다. 에폭시 당량이 90g/eq 이상이면 경화체가 무르게 되기 어렵고, 1000g/eq 이하이면 경화체의 유리 전이 온도 (Tg) 가 지나치게 낮아지지 않기 때문에 바람직하다. 수지 조성물 중의 에폭시 수지의 함유량은 내열성이나 내습성의 관점에서, 조성물 중, 바람직하게는 5～90 중량%, 보다 바람직하게는 10～80 중량% 이다.
본 태양의 수지 조성물에 함유되는 경화제로서는 상기 에폭시 수지의 경화제로서 작용하는 것이면 특별히 한정되지 않고, 각종 경화제가 사용된다. 내습 신뢰성이 우수한 점에서, 페놀계 경화제가 일반적으로 사용되지만, 각종 산무수물계 경화제, 방향족아민류, 디시안디아미드, 히드라지드, 벤조옥사진환 화합물 등을 사용할 수도 있다. 이들은 단독으로 사용될 수도 있고, 또한 2 종 이상 병용될 수도 있다.
페놀계 경화제로서는 예를 들어, 크레졸노볼락 수지, 페놀노볼락 수지, 디시클로펜타디엔환형 페놀 수지, 페놀아르알킬 수지, 나프톨, 규소 변성 페놀노볼락 수지 등을 들 수 있다. 이들은 단독으로 사용될 수도 있고, 또한 2 종 이상 병용될 수도 있다.
상기 에폭시 수지와 경화제의 배합 비율은 경화제로서 페놀계 경화제를 사용하는 경우, 경화성, 내열성, 내습 신뢰성의 확보 관점에서, 에폭시 수지 중의 에폭시 당량 1g/eq 에 대하여, 페놀계 경화제에서의 반응성의 수산기 당량이 바람직하게는 0.5～1.5g/eq, 보다 바람직하게는 0.7～1.2g/eq 가 되는 비율이다. 또, 페놀계 경화제 이외의 경화제를 사용하는 경우에도, 그 배합 비율은 페놀계 경화제를 사용하는 경우의 배합 비율 (당량비) 에 준하면 된다.
본 태양의 수지 조성물에 함유되는 실리카 입자의 평균 입경 (dmax) 은 3～50nm 이고, 땜납 접합성이나 투명성의 확보 관점에서, 바람직하게는 8～30nm 이다. 또한, 반치폭은 평균 입경 (dmax) 의 1.5 배 이하이다. 또한, 실리카 입자는 진구도가 높은 것이 바람직하다.
여기서, 평균 입경 (dmax) 이란, 중성자 소각 산란법에 의해 측정되는 경우의, 입자 직경에 대하여 그 입자의 용량 비율이 플롯되는 입도 분포 곡선에 있어 서, 최대 용량을 갖는 입자의 직경을 말한다. 또한, 반치폭이란, 입도 분포 곡선의 피크 (dmax) 의 절반의 높이에 위치하는 분포 곡선의 폭을 말한다. 이 반치폭이 작은 것은 입도 분포가 샤프한 것을 의미한다. 이러한 특징을 갖는 실리카 입자를 본 태양의 수지 조성물에 사용함으로써, 비교적 높은 첨가량에서도 저점도의 수지 조성물을 얻을 수 있다.
수지 조성물 중의 실리카 입자의 함유량은 유동성 확보 및 접속 신뢰성 향상의 관점에서, 조성물 중, 바람직하게는 10～65 중량%, 보다 바람직하게는 20～60 중량% 이다.
또한, 본 태양의 수지 조성물에는 원하는 바에 따라, 다음과 같은 그 밖의 성분을 함유해도 된다.
예를 들어, 본 태양의 수지 조성물에는 원하는 바에 따라 경화 촉진제를 첨가할 수 있다. 경화 촉진제로서는 상기 에폭시 수지의 경화 촉진제로서 작용하는 것이면 특별히 한정되지 않고 각종 경화제가 사용되고, 예를 들어, 아민계, 인계, 붕소계, 인-붕소계 등의 경화 촉진제가 사용된다. 또한, 그 경화 촉진제를 마이크로 캡슐에 봉입한 것으로 이루어지는 마이크로 캡슐형 경화 촉진제 (예를 들어, 일본 공개특허공보 2000-309682호 참조) 는 보다 바람직하게 사용된다. 이들은 단독으로 사용될 수도 있고, 또한 2 종 이상 병용될 수도 있다. 경화 촉진제의 함유량은 원하는 경화 속도가 얻어지고, 또한 납땜성 및 밀착성을 저하시키지 않는 비율로 적절히 설정하면 된다. 설정 방법으로서는 예를 들어, 여러 가지 양의 경화 촉진제를 함유하는 수지 조성물의 열판 상에서의 겔화 시간 (경화 속 도의 지표) 을 측정하여 원하는 겔화 시간이 얻어진 양을 그 함유량으로 하는 방법을 들 수 있다. 일반적으로, 경화제 100 중량부에 대하여, 바람직하게는 0.01～20 중량부, 보다 바람직하게는 0.05～10 중량부이다.
또한, 본 태양의 수지 조성물에는 원하는 바에 따라 땜납 접합 보조제를 첨가할 수 있다. 땜납 접합 보조제로서는 종래부터 사용되고 있는 것이면 특별히 한정되지 않고, 아세트산, 아디프산, 말레산, 푸마르산, 이타콘산, 프탈산, 트리멜리트산, 피로멜리트산, 아크릴산, 이소시아눌산, 카르복시기 함유 아크릴로니트릴부타디엔 고무 등의 유기 카르복시산류 등이 사용된다. 땜납 접합 보조제로서는 또, 땜납 접속성 및 에폭시 수지와의 상용성 향상의 관점에서, 그 유기 카르복시산류와 비닐에테르 화합물의 에스테르 결합체가 사용된다. 그 비닐에테르 화합물로서는 부틸기, 에틸기, 프로필기, 이소프로필기, 시클로헥실기 등을 갖는 비닐에테르류를 들 수 있다. 이러한 에스테르 결합체를 땜납 접합 보조제로서 사용함으로써, 반도체 실장 프로세스 중에 있어 납땜 기능을 발휘시킨 후, 에폭시 수지와 반응할 수 있기 때문에, 땜납 접합 보조제 및 경화제의 특성을 겸비한 재료로서 바람직하게 사용된다.
수지 조성물 중의 땜납 접합 보조제의 함유량은 땜납 접합성이나 경화체 강도의 확보 관점에서, 조성물 중, 바람직하게는 0.1～20 중량%, 보다 바람직하게는 0.3～10 중량%, 더욱 바람직하게는 0.5～5 중량% 이다.
또한, 본 태양의 수지 조성물에는 접착성을 높이기 위해서, 실란계, 티탄계 등의 커플링제, 합성 고무, 규소 화합물 등의 가요성 부여제; 또는 산화 방지제, 기포 제거제 등을 첨가할 수 있다.
본 태양의 수지 조성물은 예를 들어, 다음과 같이 하여 조제할 수 있다. 즉, 우선, 분산의 균일성 및 점도 상승 억제의 관점에서, 소정량의 에폭시 수지에 소정량의 실리카 입자를 분산시킨 후, 감압 건조시켜 에폭시 수지와 실리카 입자의 혼합물 (본 명세서에서, 실리카 분산 에폭시 수지라고 하는 경우가 있다) 을 얻는다. 이 때, 완전히 탈수하기 위해서 물과 공비 화합물을 형성하는 용제를 혼합해도 된다. 이러한 용제의 예로서는 메탄올, 에탄올, 아세톤, 메틸에틸케톤, 아세트산에틸 등을 들 수 있다. 또, 분산이란, 매질 중에 고형분 입자의 응집에 유래하는 겔 형상물이 실질적으로 존재하지 않는 상태를 말한다.
이러한 실리카 분산 에폭시 수지로서는 예를 들어 Hanse 사 제의 NANOPOX XP22/0543, NANOPOX XP22/0540 등을 들 수 있다.
상기한 바와 같이 얻어진 실리카 분산 에폭시 수지 및 경화제를 소정량 혼합하고, 원하는 바에 따라 이들 이외의 성분을 추가로 적절히 첨가하여 만능 교반 가마 등의 혼련기를 이용하여 가열 상태에서 혼련하고 용융 혼합한다. 다음으로, 이것을 필터를 사용하여 여과하고, 이어서 감압 탈포함으로써 목적으로 하는 수지 조성물을 조제할 수 있다.
또, 수지 조성물을 조제할 때, 그 조성물의 유동성을 조정하기 위해서, 유기 용제를 첨가해도 된다. 상기 유기 용제로서는 예를 들어, 톨루엔, 자일렌, 메틸에틸케톤 (MEK), 아세톤, 디아세톤알코올 등을 들 수 있다. 이들은 단독으로 사용될 수도 있고, 또한 2 이상 병용될 수도 있다.
이상과 같이 하여 조제된 본 태양의 수지 조성물의 80℃ 에서 측정되는 점도는 5000㎩ㆍs 이하이고, 땜납 접합성이나 도포 작업성의 확보 관점에서, 바람직하게는 0.1～5000㎩ㆍs 이고, 보다 바람직하게는 0.1～3000㎩ㆍs 이고, 더욱 바람직하게는 1～1000㎩ㆍs 이다.
또, 상기 수지 조성물의 점도는 수지 조성물 1g 에 대해서, E 형 점도계 (서모 일렉트론사 제: RS-1) 를 사용하여 80℃ 에서 측정한다.
또한, 이상과 같이 하여 조제된 본 태양의 수지 조성물의 경화체의 유리 전이 온도 (Tg) 에서 측정되는 열팽창 계수는 접합 신뢰성의 확보 관점에서, 바람직하게는 70 ×10－6/K 이하이고, 보다 바람직하게는 60 ×10－6/K 이하이다.
또, 상기 수지 조성물의 열팽창 계수는 수지 조성물을, 금형 주형에 의해 170℃ 에서 2 시간 경화시켜, 5mmφ×20mm 의 시험편을 제작하고, 리가쿠사 제 MJ800GM 을 사용하여 5℃/min 의 승온 속도로, Tg 의 온도에 있어서의 그 열팽창 계수를 측정한다.
본 태양의 수지 조성물에 의해 밀봉되어 이루어지는 반도체 장치는 도 1 에 나타내는 바와 같이, 배선 회로 기판 (11) 의 편면에, 복수의 접속용 전극 (12) 을 사이에 두고 반도체 소자 (13) 가 탑재된 구조를 취한다. 또한, 배선 회로 기판 (11) 과 반도체 소자 (13) 사이에 밀봉 수지층 (14) 이 형성되어 있다.
배선 회로 기판 (11) 으로서는 특별히 한정되는 것은 아니지만, 크게 나누면 세라믹 기판, 플라스틱 기판이 있는데, 플라스틱 기판으로서는 예를 들어 유리 에 폭시 기판 등의 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
배선 회로 기판 (11) 과 반도체 소자 (13) 를 전기적으로 접속하는 복수의 접속용 전극 (12) 은 미리 배선 회로 기판 (11) 의 표면에 배치되어 있어도 되고, 반도체 소자 (13) 의 표면에 배치되어 있어도 된다. 또는, 미리 배선 회로 기판 (11) 의 표면 및 반도체 소자 (13) 의 표면의 쌍방에 각각 배치되어 있어도 된다.
복수의 접속용 전극 (12) 의 재질로서는 특별히 한정되는 것은 아니지만, 예를 들어, 저융점 및 고융점 땜납, 주석, 은-주석 등을 들 수 있고, 또한 배선 회로 기판 상의 전극이 상기 재질로 이루어지는 것에 대하여는 금, 구리 등이어도 된다.
반도체 소자 (13) 는 특별히 한정되지 않고, 통상 사용되는 것을 사용할 수 있다. 예를 들어, 규소, 게르마늄 등의 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체 등의 각종 반도체가 사용된다. 반도체 소자 (13) 의 크기는 통상, 폭 2～20mm ×길이 2～20mm ×두께 0.1～0.6mm 로 설정된다. 또한, 반도체 소자 (13) 를 탑재하는 배선 회로가 형성된 배선 회로 기판 (11) 의 크기는 통상, 반도체 소자 (3) 의 사이즈에 맞춰, 폭 10～70mm ×길이 10～70mm ×두께 0.05～3.0mm 의 범위로 설정된다. 또한, 맵 타입의 기판 (하나의 배선 회로 기판에 많은 반도체 소자를 실장하는 것) 의 경우에는 폭 및 길이 모두 40mm 이상으로 설정할 수 있다. 그리고, 용해된 수지 조성물이 충전되는 반도체 소자 (13) 와 배선 회로 기판 (11) 사이의 거리는 통상 5～100μm 이다.
본 태양의 수지 조성물을 사용하여 밀봉하여 이루어지는 반도체 장치는 앞서 기술한 바와 같이, 배선 회로 기판과 반도체 소자 사이에 수지 조성물을 개재시켜, 밀봉 수지층을 형성시킴으로써 제조된다. 여기서, 수지 조성물은 배선 회로 기판 상에 도포해도 되고, 반도체 소자 상에 도포해도 된다. 반도체 소자측에 수지 조성물을 도포하는 경우, 개별 칩으로 다이싱되기 전의 웨이퍼에 실시해도 되고, 다이싱된 후의 개별 칩에 실시해도 된다. 웨이퍼에 수지 조성물을 도포하고, 이어서 개별 칩으로 다이싱한 후에 칩 실장하는 방법은 웨이퍼 레벨로 일괄해서 수지 도포할 수 있으므로 생산성 향상의 관점에서 바람직하다. 수지 도포 방법으로서는 인쇄 방식이나 스핀 코트 방식 둘다 좋지만, 인쇄 방식에 있어서 진공 차압을 이용한 인쇄 밀봉법은 수지 밀봉층에 기포가 들어가기 어려우므로 보다 바람직하다. 본 태양의 반도체 장치의 제조 방법의 태양의 일례를 도면에 근거하여 순서에 따라 설명한다.
배선 회로 기판에 수지 조성물을 도포하는 태양에서는 우선 도 2 에 나타내는 바와 같이, 배선 회로 기판 (11) 상에, 예를 들어 60℃ 로 가온한 용융 상태의 본 태양의 수지 조성물 (15) 을 포팅한다. 이어서 도 3 에 나타내는 바와 같이 수지 조성물 위의 소정 위치에, 복수의 구상의 접속용 전극 (12; 조인트 볼) 이 형성된 반도체 소자 (13) 를 올려놓고, 가열 스테이지 상에서 수지 조성물 (15) 을 더욱 용융 상태로 하여, 반도체 소자 (13) 의 접속용 전극 (12) 이 용융 상태의 수지 조성물 (15) 을 밀어 내서 배선 회로 기판 (11) 과 접속용 전극 (12) 이 접촉하도록 하고, 또한 반도체 소자 (13) 와 배선 회로 기판 (11) 사이의 공극 내에 용융 상태의 수지 조성물을 충전시킨 후, 땜납 리플로에 의한 금속접합을 실시하고, 그 후 수지 조성물을 경화시킴으로써 밀봉 수지층 (14) 을 형성하여 공극을 밀봉한다. 수지 조성물의 경화 온도는 통상 130～200℃ 가 적합하다. 이 때 땜납 리플로 방식은 리플로 노를 사용한 접합 방식일 수도 있고, 칩 탑재와 동시에 땜납 융점 이상으로 히터 부분을 가열하여 땜납 용융을 실시하는 접합 방식일 수도 있다. 이렇게 하여, 도 1 에 나타내는 반도체 장치를 제조한다.
또, 반도체 장치의 제법은 복수의 구상의 접속용 전극 (12; 조인트 볼) 이 형성된 반도체 소자 (13) 를 사용한 경우에 관해서 기술하였지만, 이에 한정하는 것은 아니며, 미리 배선 회로 기판 (11) 에 복수의 구상의 접속용 전극 (12) 이 배치된 것을 사용해도 된다.
수지 조성물 (15) 의 두께 및 중량은 탑재되는 반도체 소자 (13) 의 크기 및 반도체 소자 (13) 에 형성된 접속용 전극 (12) 의 크기, 즉, 반도체 소자 (13) 와 배선 회로 기판 (11) 의 공극을 충전하여 밀봉함으로써 형성되는 밀봉 수지층 (14) 이 차지하는 용적에 따라 적절히 설정된다.
반도체 장치의 제조 방법에 있어서, 수지 조성물 (15) 을 가열 용융하여 용융 상태로 할 때의 가열 온도로서는 반도체 소자 (13) 및 배선 회로 기판 (11) 의 내열성, 접속용 전극 (12) 의 융점, 및 수지 조성물 (15) 의 연화점, 내열성 등을 고려하여 적절히 설정되는 것이다.
《태양 2》
본 발명의 조성물은 시트 형상으로 하여 사용할 수 있고, 웨이퍼 레벨 플립 칩 실장 방식 등에 있어서 본 발명의 조성물을 적용할 수도 있다. 이 경우, 그 조성물의 80℃ 에서 측정되는 점도는 10000㎩ㆍs 이하이면 된다. 따라서, 본 발명은 또한 80℃ 에서 측정되는 점도가 10000㎩ㆍs 이하이고,
(A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
(B) 경화제, 및
(C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자를 함유하는 시트 형상 반도체 밀봉용 수지 조성물을 제공할 수 있다.
웨이퍼 레벨 플립 칩 실장 방식에서는 밀봉용 수지를 웨이퍼의 패턴면에 공급한 후에 개개의 반도체 소자로 절단하여 반도체 소자를 회로 기판에 탑재한다. 본 태양의 시트 형상 반도체 밀봉용 수지 조성물은 그 수지 조성물 중에 함유되는 실리카 입자의 입자 사이즈가 가시 영역에서의 빛의 파장보다 작기 때문에, 패턴 인식가능한 투과율을 유지한다. 따라서, 이 수지 조성물을 패턴면에 제공함으로써, 웨이퍼를 용이하게 개별 칩으로 절단할 수 있고, 밀봉 후에는 우수한 전기 접속성을 갖는 반도체 장치를 제조할 수 있다.
본 태양에서, 에폭시 수지, 경화제 및 실리카 입자는 태양 1 과 동일하다.
본 명세서에서 투과율이란, 분광 광도계 (시마즈 제작소 사 제: UV3101) 를 사용한 파장 650nm 에서의 투과율을 말하고, 본 태양의 조성물의 투과율은 패턴 인식가능한 정도이면 특별히 한정되는 것이 아니지만, 바람직하게는 30% 이상, 보다 바람직하게는 50% 이상이다.
본 태양의 수지 조성물에는 원하는 바에 따라 열가소성 수지를 첨가할 수 있다. 열가소성 수지로서는 예를 들어, 아크릴산알킬에스테르 공중합체, 아크릴로니트릴-부타디엔 공중합체, 수소 첨가 아크릴로니트릴-부타디엔 공중합체, 스티렌-부타디엔-스티렌 공중합체, 에폭시 변성 스티렌-부타디엔-스티렌 공중합체 등을 들 수 있다. 열가소성 수지의 함유량은 수지 조성물의 시트화가 가능하다면 특별히 한정되지 않지만, 웨이퍼 접합성, 절단 가공성, 칩 실장성의 확보 관점에서, 조성물 중, 바람직하게는 1～50 중량%, 보다 바람직하게는 3～30 중량% 이다. 이들은 단독으로 사용될 수도 있고, 또한 2 종 이상 병용될 수도 있다.
또한, 본 태양의 수지 조성물에는 원하는 바에 따라 태양 1 과 동일하게 경화 촉진제 및/또는 땜납 접합 보조제를 첨가할 수 있다. 경화 촉진제 및 땜납 접합 보조제는 태양 1 과 동일하다.
또한, 본 태양의 수지 조성물에는 저응력화의 관점에서, 실란 커플링제, 티탄 커플링제, 표면 조정제, 산화 방지제, 점착 부여제, 규소 오일 및 규소 고무, 합성 고무 반응성 희석제 등, 또는 내습 신뢰성의 향상 관점에서, 하이드로탈사이트류, 수산화 비스무트의 이온 트랩제 등을 첨가해도 된다. 이들은 단독으로 사용될 수도 있고, 또한 2 종 이상 병용될 수도 있다. 이들 첨가제의 함유량은 각 첨가제의 원하는 효과가 얻어지는 범위에서 적절히 조정하면 된다.
본 태양의 수지 조성물은 예를 들어 다음과 같이 하여 제조할 수 있다. 그 조성물은 통상, 사용의 편리성을 고려하여 박리 시트 (예를 들어, 폴리에스테르 필름) 위에 시트 형상 조성물로서 형성된다. 즉, 우선, 태양 1 과 동일하게 실 리카 분산 에폭시 수지를 얻는다.
다음에, 실리카 분산 에폭시 수지, 경화제, 및 원하는 바에 따라 그 밖의 성분을 소정량 배합하여, 톨루엔, 메틸에틸케톤, 아세트산에틸 등의 유기 용제에 혼합 용해하고, 이 혼합 용액을 소정의 박리 시트 (예를 들어, 폴리에스테르 필름) 위에 도포한다. 이어서, 그 시트를 80～160℃ 정도에서의 건조 공정에 제공하고, 유기 용제를 제거함으로써, 박리 시트 상에 시트 형상의 수지 조성물을 제조한다. 또한, 실리카 분산 에폭시 수지, 경화제, 및 원하는 바에 따라 그 밖의 성분을 소정량 배합하여, 톨루엔, 메틸에틸케톤, 아세트산에틸 등의 유기 용제에 혼합 용해하고, 이 혼합 용액을 이형 처리 (예를 들어, 규소 처리) 한 폴리에스테르 필름 등의 기재 필름 상에 도포한다. 이어서, 그 기재 필름을 80～160℃ 정도에서의 건조 공정에 제공하고, 그 기재 필름 상에 시트 형상의 수지 조성물을 제조한 후에, 롤 라미네이터를 사용하여 소정 박리 시트와 접합하고, 이러한 시트로부터 기재필름만을 제거함으로써 박리 시트 위에 시트 형상의 수지 조성물을 제조해도 된다. 또, 상기 용액의 박리 시트 또는 기재 시트 상에 대한 도포는 얻어지는 필름의 두께가 10～200μm 가 되도록 실시하는 것이 바람직하다.
이상과 같이 하여 조제된 본 태양의 수지 조성물은 80℃ 에서의 점도가, 10000㎩ㆍs 이하이고, 땜납 접합성 및 용융시의 유동성의 확보 관점에서, 바람직하게는 1～10000㎩ㆍs, 보다 바람직하게는 0.1～5000㎩ㆍs, 더욱 바람직하게는 1～3000㎩ㆍs 이다.
또, 상기 수지 조성물의 점도는 태양 1 과 동일하게 하여 측정할 수 있다.
또한, 이상과 같이 하여 조제된 본 태양의 수지 조성물의 경화체의 유리 전이 온도 (Tg) 에서 측정되는 열팽창 계수는 접합 신뢰성의 확보 관점에서, 바람직하게는 70 ×10－6/K 이하이고, 보다 바람직하게는 60 ×10－6/K 이하이다.
또, 상기 수지 조성물의 열팽창 계수도, 태양 1 과 동일하게 하여 측정할 수 있다.
본 태양의 수지 조성물 및 박리 시트로 이루어지는 수지 시트의 일례를 도 4 에 나타낸다. 이러한 도면에서는 박리 시트 (22) 위에 수지 조성물 (21) 이 적층되어 있다.
다음에, 본 태양의 반도체 장치의 제조 방법에 관해서 설명한다. 본 태양의 반도체 장치의 제조 방법은 그 반도체 회로면에 본 태양의 수지 조성물을 포함하는 수지 시트를 부착하는 공정, 임의로 수지 시트가 붙여진 범프 부착 웨이퍼의 이면을 연삭하는 공정, 수지 조성물만을 웨이퍼에 남기고 박리 시트를 제거 (박리) 하는 공정, 및 개별 칩으로 절단하는 공정을 포함한다. 도 5～9 에, 본 태양의 반도체 장치의 제조 방법에서의 각 공정의 일례를 나타낸다. 이하에 있어서는 해당 도면을 참조하여 설명한다.
범프 부착 웨이퍼의 일례를 도 5 에 나타낸다. 이러한 도면에서는 웨이퍼 (23) 상에 범프 (24) 가 형성되어 있다.
본 태양에 사용되는 웨이퍼 (23) 의 재질로서는 특별히 한정되는 것은 아니지만, 예를 들어, 규소, 갈륨-비소 등을 들 수 있다.
범프 (24) 는 특별히 한정되지 않지만, 예를 들어, 땜납에 의한 저융점 및 고융점 범프, 주석 범프, 은-주석 범프, 은-주석-구리 범프, 금 범프, 구리 범프 등을 들 수 있다.
상기 웨이퍼 (23) 의 반도체 회로면에 수지 시트 (도 4 에 예시한 것) 를 접합한 일례를 도 6 에 나타낸다. 이러한 도면에서는 웨이퍼 (23) 의 반도체 회로면과 수지 조성물 (21) 이 접하고 있고, 범프 (24) 는 수지 조성물 (21) 에 매립되어 있다.
상기 웨이퍼 (23) 및 수지 시트의 접합에는 롤식 접합 장치나 진공식 접합 장치가 사용된다. 접합 온도는 보이드의 감소, 웨이퍼 밀착성의 향상 및 웨이퍼 연삭 후의 휨 방지의 관점에서, 바람직하게는 25℃～100℃, 보다 바람직하게는 40℃～80℃ 이다. 또한, 접합 압력은 접합 방식 및 접합 시간 등에 따라 적절히 설정된다.
상기 수지 시트를 접합한 웨이퍼를 소정 두께가 얻어지도록 연삭해도 된다. 웨이퍼의 연삭에는 연삭 스테이지를 갖는 연삭 장치가 특별한 한정없이 사용된다. 당해 장치로서는 디스코 (주) 제,「DFG-840」등의 공지된 장치를 들 수 있다. 또한, 연삭 조건도 특별히 한정되지 않는다.
웨이퍼의 이면 (또는 연삭면) 에 다이싱 테이프를 접합한 것의 일례를 도 7 에 나타낸다. 이러한 도면에서는 수지 시트로부터 박리 시트 (22) 만이 제거되고, 웨이퍼 (23) 의 이면에 다이싱 테이프 (25) 가 접합되어 있다.
박리 시트 (22) 는 예를 들어 닛토덴코사 제: HR-8500-II 를 사용하여 제거 된다.
본 태양에 사용되는 다이싱 테이프 (25) 로서는 당해 분야에서 통상 사용되는 것이면 특별히 한정되지 않는다.
다이싱 테이프 (25) 의 접합 장치 및 조건으로서는 특별히 한정되지 않고, 공지된 장치 및 조건이 사용된다.
웨이퍼를 절단 (다이싱) 한 후의 일례를 도 8 에 나타낸다. 이러한 도면에서는 수지 조성물 (21) 을 붙인 웨이퍼 (23) 가, 다이싱 테이프 (25) 에 접합된 채로 개별 칩 (26) 으로 절단되어 있다.
웨이퍼의 절단은 특별히 한정되지 않고, 통상의 다이싱 장치를 사용하여 행해진다.
칩 탑재의 일례를 도 9 에 나타낸다. 이러한 도면에서는 개별 칩 (26) 이 다이싱 테이프로부터 분리되어 배선 회로 기판 (27) 상에 탑재되어 있다. 웨이퍼 (23) 와 배선 회로 기판 (27) 사이는 수지 조성물에 의해 밀봉되어 있다.
배선 회로 기판 (27) 은 태양 1 과 동일하다.
개별 칩 (26) 의 배선 회로 기판 (27) 에 대한 탑재 방법으로서는 우선 개별 칩 (26) 은 다이싱 테이프 (25) 로부터 픽업하여 분리되어 칩 트레이에 수납되거나, 또는 플립 칩 본더의 칩 탑재 노즐로 반송된 후, 범프 접합 형태에 따라, 개별 칩 (26) 을 가열과 동시에 가압하여 배선 회로 기판 (27) 에 탑재하는 동시에 전기 접속을 얻는 방법, 가열과 가압과 초음파를 사용하여 배선 회로 기판에 탑재하는 동시에 전기 접속을 얻는 방법, 개별 칩 (26) 을 배선 회로 기판 (27) 에 탑재한 후, 땜납 리플로에 의해 전기 접속을 얻는 방법 등을 들 수 있다.
상기 가열 온도는 개별 칩 (26) 및 배선 회로 기판 (27) 의 열화 방지의 관점에서, 500℃ 이하가 바람직하고, 400℃ 이하가 보다 바람직하다. 하한으로서는 100℃ 정도이다. 상기 가압 조건은 접속용 전극부의 개수 등에 따라서도 달라지지만, 9.8 ×10－3～1.96N/개가 바람직하고, 1.96 ×10－2～9.8 ×10－1N/개가 보다 바람직하다.
이상의 방법에 의해, 전기 접속 신뢰성이 우수한 반도체 장치가 효율적으로 얻어진다. 얻어진 반도체 장치는 본 태양에 포함된다.
실시예
이하, 실시예를 들어 본 발명을 더욱 설명하지만, 본 발명은 이러한 실시예에 의해 하등 한정되는 것이 아니다.
이하에 실시예 1-1～1-4 및 비교예 1-1～1-4 에서 사용한 원료를 정리하여 나타낸다.
(1) 에폭시 수지
에폭시 수지로서,
(a) 비스페놀 A 형 에폭시 수지 (에폭시 당량: 185g/eq), 또는
(b) 비스페놀 F 형 에폭시 수지 (에폭시 당량: 158g/eq) 를 사용하였다.
(2) 경화제
경화제로서, 자일릴렌형 페놀 수지 (수산기 당량: 174g/eq) 를 사용하였다.
(3) 경화 촉진제
경화 촉진제로서, 마이크로 캡슐화 트리페닐포스핀 (쉘: 폴리우레아, 코어/쉘비 ＝ 20/80 중량%) 을 사용하였다.
(4) 땜납 접합 보조제
땜납 접합 보조제로서, 카르복시 변성 아크릴로니트릴부타디엔 공중합체 (무니 점도: 45ML (1 ＋ 4), 아크릴로니트릴 함유량: 27 중량%, 카르복시기 함유량: 0.027ephr (카르복시기 당량: 3700g/eq 에 상당)) 를 사용하였다.
(6) 실리카 분산 에폭시 수지
실리카 분산 에폭시 수지로서,
(a) 실리카 분산 에폭시 수지 (에폭시 수지: 비스페놀 A 형 에폭시 수지; 실리카 입자 직경: 평균 입경 (dmax) ＝ 15nm, 최대 입경 ＝ 40nm, 반치폭 ＝ 10nm; 실리카 농도 ＝ 50 중량%; 에폭시 당량 ＝ 380g/eq; Hanse 사 제: NANOPOX XP22/0543), 또는
(b) 실리카 분산 에폭시 수지 (에폭시 수지: 비스페놀 F 형 에폭시 수지; 실리카 입자 직경: 평균 입경 (dmax) ＝ 15nm, 최대 입경 ＝ 40nm, 반치폭 ＝ 10nm; 실리카 농도 ＝ 60 중량%; 에폭시 당량 ＝ 425g/eq; Hanse 사 제: NANOPOX XP22/0540) 를 사용하였다.
(7) 실리카 입자
실리카 입자로서,
(a) 실리카 분산 용액 (평균 입경 (dmax) ＝ 12nm, 최대 입경 ＝ 40nm, 반치 폭 ＝ 20nm, 용매: 메틸에틸케톤, 실리카 함량: 12 중량%, 후소 화학 공업사 제: PL-1), 또는
(b) 실리카 분산 용액 (실리카 입자 (평균 입경 (dmax) ＝ 300nm, 최대 입경 ＝ 350nm, 반치폭 ＝ 50nm, 닛폰 쇼쿠바이사 제: KE-S30) 을 아사다 텟코사 제: 비드 밀 (비드 재질 ＝ 지르코니아, 입경 ＝ 1mm) 을 사용하여 회전수 ＝ 3000rpm 으로 60 분간 메틸에틸케톤 용매에 분산시킨 것, 실리카 함유량: 50 중량%) 을 사용하였다.
이하에 실시예 1-1～1-4 및 비교예 1-1～1-4 에서의 평가 방법을 정리하여 나타낸다.
(1) 점도
수지 조성물 1g 을, 플레이트의 직경을 35mm, 갭을 100μm, 회전 속도를 10 (1/s) 로 설정한 E 형 점도계 (서모 일렉트론사 제: RS-1) 를 사용하여 80℃ 에서 측정하였다. 또, E 형 점도계의 측정 한계는 10000㎩ㆍs 이기 때문에, 측정 한계 이상의 점도의 것은 측정할 수 없다.
(2) 열팽창 계수
수지 조성물을, 금형 주형에 의해 170℃ 에서 2 시간 경화를 실시하여 5mmφ×20mm 의 시험편을 제작하고, 리가쿠사 제 MJ800GM 을 사용하여 5℃/분의 승온 속도로, Tg 이하에서의 그 열팽창 계수를 측정하였다.
(3) 초기 통전 시험
데이지 체인 (ADVANTEST 사 제: 디지털 멀티미터 TR6847) 으로 반도체 장치 의 전기 저항치를 측정하여, 저항치 표시가 없는 것을 불량품으로서 카운트하였다.
(4) 서멀 쇼크 시험
반도체 장치를 －55℃ 에서 5 분간 유지 후, 125℃ 에서 5 분간 유지하는 조작을 500 회 (TST500 사이클) 및 1000 회 (TST1000 사이클) 실시하고, 그 후 데이지 체인 (ADVANTEST 사 제: 디지털 멀티미터 TR6847) 을 사용하여 반도체 장치의 전기 저항치를 측정하고, 그 전기 저항치를 초기치 (상기 조작을 하기 전의 반도체 장치의 전기 저항치) 와 비교하였다. 이 전기 저항치가 초기치의 2 배 이상으로 된 반도체를 불량품으로서 카운트하였다.
실시예 1-1～1-4 및 비교예 1-1～1-4
다음과 같이 하여 실시예 1-1～1-4 및 비교예 1-1～1-4 의 수지 조성물을 제조하였다.
표 1 및 표 2 에 나타내는 각 원료를 동 표에 나타내는 비율로, 호모디스퍼 (토쿠슈키카 공업사 제: T. K. 로보믹스 타입 B) 를 사용하여 실온에서 1000rpm 으로 30 분간 혼합하였다. 이어서, 얻어진 혼합물을 400 메시의 필터 (개구폭: 0.038mm) 를 사용하여 실온에서 여과하였다. 그 후, 여과액 중의 용제 및 기포를 제거하기 위해서, 90℃ 에서 60 분간, 0.0026MPa 에서 감압 농축하여 수지 조성물을 조제하고, 그 물성을 측정하였다. 그 값을 표 2 에 나타낸다.
실시예 (단위: 중량부)
1 2 3 4
실리카분산
에폭시수지		 (a) 31.55 - 31.55 -
(b) - 32.64 - 32.64
경화제 14.55 13.36 14.55 10.69
경화 촉진제 0.31 0.27 0.31 0.29
땜납 접합 보조제 0.95 0.83 0.95 0.88
메틸에틸케톤 20.3 20.2 19.9 19
점도 (㎩ㆍs) 800 2800 190 4600
열팽창 계수 (×10－6/K) 59 55 50 46

비교예 (단위: 중량부)
1 2 3 4

에폭시 수지		 (a) 20 20 20 -
(b) - - - 20

실리카 분산 용액		 (a) - 168 - 196.3
(b) - - 40.32 -
경화제 18.81 18.81 18.81 22.75
경화 촉진제 0.39 0.39 0.39 0.43
땜납 접합 보조제 1.21 1.21 1.21 1.34
점도 (㎩ㆍs) 12 * 21 *
열팽창 계수 (×10－6/K) 72 60 58 54
*점도가 너무 높기 때문에 E 형 점도계로 측정할 수 없었다.

이상으로 제조한 수지 조성물을 사용하여, 전술한 반도체 장치의 제조 방법에 따라서 반도체 장치 (도 1 에 나타내는 반도체 장치에 상당) 를 제조하였다. 즉, 배선 회로 기판 (유리 에폭시 기판 두께: 0.8mm) 상에 수지 조성물을 80℃ 로 가온하여 용융 상태에서 포팅하였다. 이것을 100℃ 로 가열한 스테이지 상에 놓고, 수지 조성물 위의 소정 위치에, 접속용 전극 (공정(共晶) 땜납: 융점 183℃, 전극 높이: 80μm, 전극수 2000 개) 을 형성한 반도체 소자 (두께: 600μm, 크기 10mm ×10mm) 를 플립 칩 본더 (파나소닉 팩토리 솔루션즈사 제: FB30T-M) 를 사용 하여 칩 실장 (온도 ＝ 100℃, 압력 ＝ 1g/개 (9.8 ×10－3N/개), 시간 ＝ 1초) 하였다. 그럼으로써, 배선 회로 기판과 반도체 소자의 공극 내에 용융 상태의 수지가 충전된다. 그 후, 땜납 리플로 노 (쟈드사 제: MJ-R4000) 를 사용하여 이하의 JEDEC 컨디션에 따라 땜납 접합을 실시하여 전기 접속을 얻었다. IPC/JEDEC J-STD-20C, 주석-납 땜납의 리플로 조건을 사용하였다. 온도 프로파일은 다음과 같았다: 60 초로 25℃ 에서 100℃ 로의 예비 가열을 위한 온도 상승, 90 초간 100℃～150℃ 에서 플럭스 활성화를 위한 온도 유지, 이어서 2℃/초의 평균 속도로 240℃ 까지 상승, 현 피크 온도 240℃ 로부터 5℃ 이내에서 15 초간 유지, 마지막으로 6℃/초 미만으로 온도 하강. 183℃ (땜납 용융 온도) 보다 높게 유지한 시간은 90 초이었다. 그 후, 건조로 (에스펙사 제: PHH-100) 를 사용하여 170℃ 에서 120 분간 수지 경화를 실시하여 목적으로 하는 반도체 장치를 제작하였다. 얻어진 반도체 장치에 관해서 상기 평가를 하였다. 그 결과를 표 3 및 표 4 에 나타낸다.
실시예
1 2 3 4
초기 도통 시험 0/10 0/10 0/10 0/10
TST500 0/10 0/10 0/10 0/10
TST1000 0/10 0/10 0/10 0/10

비교예
1 2 3 4
초기 도통 시험 0/10 10/10 10/10 10/10
TST500 1/10 * * *
TST1000 4/10 * * *
* 반도체 제조 직후부터 전기 저항치 표시되지 않았기 때문에, 평가할 수 없었다.

표 3 및 표 4 의 결과로부터, 실시예 제품은 특정한 입경을 갖는 실리카 입자를 함유하고, 또한 수지 조성물로서 80℃ 에서 측정되는 점도가 5000㎩ㆍs 이하의 것을 사용하고 있기 때문에, 비교예 제품에 비해 우수한 땜납 접합성, 작업성 및 접속 신뢰성을 확보하고 있는 것이 확인되었다.
이하에 실시예 2-1～2-5 및 비교예 2-1～2-6 에서 사용한 원료 및 부품을 정리하여 나타낸다.
(1) 에폭시 수지
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일한 에폭시 수지를 사용하였다.
(2) 경화제
경화제로서,
(a) 자일릴렌형 페놀 수지 (수산기 당량: 174g/eq), 또는
(b) 규소 변성 페놀노볼락 수지 (수산기 당량: 137g/eq) 를 사용하였다.
(3) 경화 촉진제
경화 촉진제로서,
(a) 마이크로 캡슐화 트리페닐포스핀 (쉘: 폴리우레아, 코어/쉘비 ＝ 50/50 중량%), 또는
(b) 마이크로 캡슐화 트리페닐포스핀 (쉘: 폴리우레아, 코어/쉘비 ＝ 20/80 중량%) 을 사용하였다.
(4) 열가소성 수지
열가소성 수지로서, 아크릴로니트릴부타디엔 고무 (무니 점도: 50ML (1 ＋ 4), 결합 아크릴로니트릴량 ＝ 30 중량%) 를 사용하였다.
(5) 땜납 접합 보조제
땜납 접합 보조제로서, 아디프산-시클로헥산디메탄올디비닐에테르 중합체 (산 당량: 269g/mol, 분자량 (Mn) ＝ 1100) 를 사용하였다.
(6) 실리카 분산 에폭시 수지
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일한 실리카 분산 에폭시 수지를 사용하였다.
(7) 실리카 입자
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일한 실리카 입자를 사용하였다.
(8) 웨이퍼
웨이퍼로서,
(a) 금 스터드 범프 부착 웨이퍼 (재질: 규소, 8 인치, 칩 사이즈: 10㎟, 범프수: 250 핀/칩), 또는
(b) 공정 땜납 (Sn-37Pb, 융점 183℃) 범프 부착 웨이퍼 (재질: 규소, 8 인치, 칩 사이즈: 10㎟, 범프수: 2000 핀/칩) 를 사용하였다.
이하에 실시예 2-1～2-5 및 비교예 2-1～2-6 에서의 평가 방법을 정리하여 나타낸다.
(1) 투과율
수지 조성물의 투과성을, 분광 광도계 (시마즈 제작소사 제: UV3101) 를 사용하여 파장 650nm 에서 측정하였다. 또, 투과율이 30% 이상인 경우에는 패턴 인식가능하다고 평가하였다.
(2) 점도
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일하게 평가하였다.
(3) 열팽창 계수
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일하게 평가하였다.
(4) 웨이퍼 가공성
수지 조성물이 적층된 개별 칩을 제작할 수 있었는지의 여부를 평가하였다.
평가 기준
제작할 수 있었다:
Figure 112005002981436-pat00001
제작할 수 없었다 : ×
(5) 초기 통전 시험
실시예 1-1～1-4 및 비교예 1-1～1-4 와 동일하게 평가하였다.
(6) 서멀 쇼크 시험
반도체 장치를 －55℃ 에서 10 분간 유지한 후, 125℃ 에서 10 분간 유지하는 조작을 하였다. 이 조작을 500 회 (TST500) 또는 1000 회 (TST1000) 행한 후에, 데이지 체인 (ADVANTEST 사 제: 디지털 멀티미터 TR6847) 을 이용하여 반도 체 장치의 전기 저항치를 측정하여 그 전기 저항치를 초기치 (상기 조작을 하기 전의 반도체 장치의 전기 저항치) 와 비교하였다. 이 전기 저항치가 초기치의 2 배 이상으로 된 반도체를 불량품으로서 카운트하였다.
실시예 2-1～2-5 및 비교예 2-1～2-6
다음과 같이 하여 실시예 2-1～2-5 및 비교예 2-1～2-6 의 수지 조성물을 제조하였다.
표 5 및 표 6 에 나타내는 각 원료를 동 표에 나타내는 비율로, 메틸에틸케톤에 혼합 용해하여 이 혼합 용액을 이형 처리한 폴리에스테르 필름 상에 도포하였다. 다음에, 폴리에스테르 필름 상의 그 용액을 120℃ 에서 5 분간 건조시켜 메틸에틸케톤을 제거함으로써, 상기 폴리에스테르 필름 상에 목적으로 하는 두께 50μm 의 수지 조성물을 제조하여 그 물성을 측정하였다.
실시예 (단위: 중량부)
1 2 3 4 5
실리카분산
에폭시 수지		 (a) 28.8 - 59.2 59.2 -
(b) - 29.8 - - 62

경화제		 (a) 13.2 12.2 - - -
(b) - - 20 20 20

경화 촉진제		 (a) 2 2 - - -
(b) - - 0.67 0.67 0.67
열가소성 수지 6 6 1.55 1.64 1.48
땜납 접합 보조제 - - - 2.65 2.39
메틸에틸케톤 50 50 35 36 37
점도 (㎩ㆍs) 2500 4000 1100 1300 4600
투과율 (%) 64 66 60 60 57
열팽창 계수 (×10－6/K) 69 66 59 60 57

비교예 (단위: 중량부)
1 2 3 4 5 6

에폭시 수지		 (a) 20 20 20 - 20 20
(b) - - - 20 - -

실리카 분산 용액		 (a) - 154.8 - 230.6 185.9 -
(b) - - 37.2 - - 44.6

경화제		 (a) 18.8 18.8 18.8 22 - -
(b) - - - - 17.4 17.4

경화 촉진제		 (a) 1.62 1.62 1.62 1.75 - -
(b) - - - - 0.5 0.5
열가소성 수지 5.51 5.51 5.51 5.97 1.23 1.23
땜납 접합 보조제 - - - - 2 2
메틸에틸케톤 31 - 25 - - 20
점도 (㎩ㆍs) 90 * 800 * * 950
투과율 (%) 91 66 8 66 60 6
열팽창 계수 (×10－6/K) 78 68 68 61 55 55
*점도가 너무 높기 때문에 E 형 점도계로 측정할 수 없었다.

상기에서 제조한 수지 조성물과 에틸비닐아세테이트 (박리 시트, 135μm) 를 80℃ 에서 접합함으로써 수지 시트를 형성하였다. 이 수지 시트를, 롤 접합기 (닛토덴코사 제: DR-8500-II) 를 사용하여 범프 부착 웨이퍼의 반도체 회로면 상에 70℃ 에서 접합하였다. 얻어진 웨이퍼에 다이싱 테이프 (닛토덴코사 제: DU-300) 를 접합하였다. 이어서, 박리 시트를 제거한 후, 다이싱 장치 (DISCO 사 제: DFD-651) 를 사용하여 그 웨이퍼를 개별 칩으로 절단하여 수지 조성물 부착 칩을 제조하였다.
그 후, 하기 (1) 또는 (2) 에 기재된 방법에 의해, 목적으로 하는 반도체 장치를 제조하고, 얻어진 반도체 장치에 대해서, 상기 평가를 실시하여 그 결과를 표 7 또는 표 8 에 나타낸다.
(1) 플립 칩 본더 (큐슈마츠시타 제: FB30T-M) 를 사용하여 수지 조성물 부착 칩을 배선 회로 기판 (유리 에폭시 기판 두께: 1mm) 에 열압착 실장 방식 (칩 탑재시: 온도 120℃, 압력 ＝ 9.8 ×10－2N/개, 시간 ＝ 3 초, 본 압착시: 온도 240℃, 압력 ＝ 4.9 ×10－1N/개, 시간 ＝ 10초) 에 의해 탑재 및 수지 밀봉하여 반도체 장치를 제조하였다. 얻어진 반도체 장치에 대하여, 건조로 (에스펙사 제: PHH-100) 를 사용하여 150℃ 에서 60 분간 수지 조성물의 포스트큐어를 실시하여 목적으로 하는 반도체 장치를 얻었다.
(2) 플립 칩 본더 (파나소닉 팩토리 솔류션즈 제: FB30T-M) 을 사용하여 수지 조성물 부착 칩을 배선 회로 기판 (유리 에폭시 기판 두께: 1mm) 에 임시 탑재 (칩 탑재시: 온도 120℃, 압력 ＝ 9.8 ×10－3N/개, 시간 ＝ 3초) 하는 동시에 수지 밀봉하였다. 그 후, FB30T-M 을 사용하여 조립품을 220℃ 에서 10 초간 땜납 용융을 위해 가열하여 반도체 장치를 제조하였다. 얻어진 반도체 장치에 대하여, 건조로 (에스펙사 제: PHH-100) 를 사용하여 170℃ 에서 120 분간 수지 조성물의 포스트큐어를 실시하여 목적으로 하는 반도체 장치를 얻었다.
실시예
1 2 3 4 5
웨이퍼 (a) (a) (b) (b) (b)
제조 방법 (1) (1) (2) (2) (2)
웨이퍼
가공성
Figure 112005002981436-pat00002
Figure 112005002981436-pat00003
Figure 112005002981436-pat00004
Figure 112005002981436-pat00005
Figure 112005002981436-pat00006
초기 통전성 0/10 0/10 0/10 0/10 0/10
TST500 0/10 0/10 0/10 0/10 0/10
TST1000 0/10 0/10 0/10 0/10 0/10

비교예
1 2 3 4 5 6
웨이퍼 (a) (a) (a) (a) (b) (b)
제조 방법 (1) (1) (1) (1) (2) (2)
웨이퍼
가공성
Figure 112005002981436-pat00007
 × × × × ×
초기 통전성 0/10 * * * * *
TST500 4/10 * * * * *
TST1000 7/10 * * * * *
*소정 수지 조성물 부착 칩이 얻어지지 않았기 때문에 평가할 수 없었다.

표 5 및 7 의 결과로부터, 실시예 2-1～2-5 에서 제조한 수지 조성물은 패턴 인식가능한 투과율을 유지하고, 점도도 낮고, 원하는 수지 조성물 부착 칩을 제조할 수 있었다. 또한, 실시예 2-1～2-5 에서 제조한 반도체 장치에는 초기 통전성, TST500, 및 TST1000 에 있어서, 불량이 발생하지 않고 있음을 알 수 있다.
이에 비하여, 비교예 2-1 에서 제조한 수지 조성물은 투과율은 높고, 점도는 낮기 때문에, 수지 조성물 부착 칩을 얻을 수 있다. 그러나, 열팽창 계수가 높기 때문에, 제조된 반도체 장치에는 TST500 및 TST1000 에 있어서, 불량이 발생하였다. 또한, 비교예 2-2, 2-4 및 2-5 에서 제조한 수지 조성물은 점도가 높아 유동성이 없고, 소정 온도에서 웨이퍼에 대한 접합을 할 수 없었기 때문에, 수지 조성물 부착 칩을 얻을 수 없었다. 또한, 비교예 2-3 및 2-5 에서 제조한 수지 조성물은 투과율이 낮기 때문에, 패턴 인식을 할 수 없고, 수지 조성물 부착 칩을 얻을 수 없었다.
따라서, 실시예에서 제조한 반도체 장치는 비교예에서 제조한 반도체 장치에 비해, 패턴 인식가능한 투과율을 유지하고, 또한 웨이퍼 접합가능한 유동성을 유지하고, 서멀 쇼크 시험에 대하여도 안정된 전기 저항치를 확보하고 있다, 즉 전기 접속 신뢰성이 우수한 것을 알 수 있다.
산업상이용가능성
본 발명의 반도체 밀봉용 수지 조성물은 반도체 산업에서 배선 회로 기판과 반도체 소자 사이의 공극을 밀봉하기 위해서 이용할 수 있다.
본 발명에 의하면, 땜납 접합성 및 작업성이 우수한 반도체 밀봉용 수지 조성물이 제공된다. 또한, 그 조성물을 사용함으로써, 우수한 접속 신뢰성을 갖는 반도체 장치를 효율적으로 생산할 수 있다.
또한, 본 발명에 의하면, 패턴 인식가능한 투과율을 유지하고, 작업성이 우수한 시트 형상 반도체 밀봉용 수지 조성물이 제공된다. 또한, 그 수지 조성물을 사용함으로써, 우수한 접속 신뢰성을 갖는 반도체 장치를 효율적으로 생산할 수 있다.

Claims (8)

  1. 80℃ 에서 측정되는 점도가 5000㎩ㆍs 이하이고,
    (A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
    (B) 경화제, 및
    (C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자
    를 함유하여 이루어지는 반도체 밀봉용 수지 조성물로서, 상기 에폭시 수지의 에폭시 당량이 90～1000g/eq 이고, 또한 상기 실리카 입자가 상기 에폭시 수지에 분산된 후, 감압 건조시켜 에폭시 수지와 실리카 입자의 혼합물을 형성하여 이루어지는, 반도체 밀봉용 수지 조성물.
  2. 제 1 항에 있어서, 반도체 밀봉용 수지 조성물의 경화물의 Tg 의 온도에서 측정되는 열팽창 계수가 70 ×10－6/K 이하인 것을 특징으로 하는 반도체 밀봉용 수지 조성물.
  3. 80℃ 에서 측정되는 점도가 10000㎩ㆍs 이하이고,
    (A) 1 분자 중에 2 개 이상의 에폭시기를 갖는 에폭시 수지,
    (B) 경화제, 및
    (C) 평균 입경 (dmax) 이 3～50nm 이고 또한 반치폭이 평균 입경 (dmax) 의 1.5 배 이하인 실리카 입자
    를 함유하여 이루어지는 시트 형상 반도체 밀봉용 수지 조성물로서, 상기 에폭시 수지의 에폭시 당량이 90～1000g/eq 이고, 또한 상기 실리카 입자가 상기 에폭시 수지에 분산된 후, 감압 건조시켜 에폭시 수지와 실리카 입자의 혼합물을 형성하여 이루어지는, 시트 형상 반도체 밀봉용 수지 조성물.
  4. 제 3 항에 있어서, 파장 650nm 에서 30% 이상의 투과율을 갖는 반도체 밀봉용 수지 조성물.
  5. 제 3 항에 있어서, 반도체 밀봉용 수지 조성물의 경화물의 Tg 의 온도에서 측정되는 열팽창 계수가 70 ×10－6/K 이하인 반도체 밀봉용 수지 조성물.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 반도체 밀봉용 수지 조성물에 의해 밀봉되어 이루어지는 반도체 장치.
  7. 삭제
  8. 삭제
KR1020050004897A 2004-01-21 2005-01-19 반도체 밀봉용 수지 조성물 KR101139740B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004013405A JP4417122B2 (ja) 2004-01-21 2004-01-21 シート状半導体封止用樹脂組成物
JPJP-P-2004-00013396 2004-01-21
JPJP-P-2004-00013405 2004-01-21
JP2004013396A JP2005206664A (ja) 2004-01-21 2004-01-21 半導体封止用樹脂組成物

Publications (2)

Publication Number Publication Date
KR20050076660A KR20050076660A (ko) 2005-07-26
KR101139740B1 true KR101139740B1 (ko) 2012-04-26

Family

ID=34635686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004897A KR101139740B1 (ko) 2004-01-21 2005-01-19 반도체 밀봉용 수지 조성물

Country Status (4)

Country Link
US (1) US20050158557A1 (ko)
EP (1) EP1557880A1 (ko)
KR (1) KR101139740B1 (ko)
TW (1) TWI369716B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
JP4430085B2 (ja) * 2007-03-01 2010-03-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US8344048B2 (en) * 2007-07-11 2013-01-01 Nissan Chemical Industries, Ltd. Epoxy resin-forming liquid preparation containing inorganic particle
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2009104438A1 (ja) * 2008-02-18 2009-08-27 株式会社 村田製作所 弾性波装置及びその製造方法
JP4801127B2 (ja) * 2008-09-01 2011-10-26 日東電工株式会社 ダイシング・ダイボンドフィルムの製造方法
US20100244286A1 (en) * 2008-10-06 2010-09-30 Lagsa Earl Vincent B Nanocomposites for optoelectronic devices
JP5234029B2 (ja) * 2009-08-05 2013-07-10 山栄化学株式会社 無洗浄活性樹脂組成物及び表面実装技術
DE102010032555A1 (de) * 2010-07-29 2012-02-02 Siemens Aktiengesellschaft Isolierung für rotierende elektrische Maschinen
DE102012205650A1 (de) 2012-04-05 2013-10-10 Siemens Aktiengesellschaft Isolierstoff für rotierende Maschinen
JP6135991B2 (ja) * 2012-10-11 2017-05-31 パナソニックＩｐマネジメント株式会社 封止用エポキシ樹脂無機複合シート
DE102014219765A1 (de) * 2014-09-30 2016-03-31 Siemens Aktiengesellschaft Formulierung für ein Isoliersystem und Isoliersystem
KR101922296B1 (ko) * 2016-06-23 2018-11-26 삼성에스디아이 주식회사 고체상 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 포함하는 봉지재 및 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023578A (ko) * 1997-08-18 1999-03-25 아이다 겐지 열경화성 수지 봉지재
JP2000336247A (ja) * 1999-05-27 2000-12-05 C I Kasei Co Ltd 液状エポキシ樹脂封止材
WO2002083776A1 (de) * 2001-02-28 2002-10-24 Hanse Chemie Ag Siliciumdioxiddispersion

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63297436A (ja) * 1987-05-28 1988-12-05 Mitsubishi Kasei Corp Ｉｃ用封止材樹脂組成物
JP3892514B2 (ja) * 1996-12-13 2007-03-14 日東電工株式会社 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2000063494A (ja) * 1998-08-20 2000-02-29 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
US6555602B1 (en) * 1999-10-06 2003-04-29 Nitto Denko Corporation Composition of epoxy resin, anhydride and microcapsule accelerator
TWI299748B (en) * 2000-02-15 2008-08-11 Hitachi Chemical Co Ltd Adhesive composition, its manufacturing method, and adhesive film, substrate for carrying a semiconductor device and semiconductor device using such adhesive composition
US6760533B2 (en) * 2001-04-06 2004-07-06 Nippon Sheet Glass Co., Ltd. Optical adhesive composition and optical device
JP5067994B2 (ja) * 2001-09-19 2012-11-07 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
US20040101688A1 (en) * 2002-11-22 2004-05-27 Slawomir Rubinsztajn Curable epoxy compositions, methods and articles made therefrom

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023578A (ko) * 1997-08-18 1999-03-25 아이다 겐지 열경화성 수지 봉지재
JPH11124504A (ja) * 1997-08-18 1999-05-11 Nippon Shokubai Co Ltd 熱硬化性樹脂封止材
JP2000336247A (ja) * 1999-05-27 2000-12-05 C I Kasei Co Ltd 液状エポキシ樹脂封止材
WO2002083776A1 (de) * 2001-02-28 2002-10-24 Hanse Chemie Ag Siliciumdioxiddispersion

Also Published As

Publication number Publication date
TW200537578A (en) 2005-11-16
US20050158557A1 (en) 2005-07-21
TWI369716B (en) 2012-08-01
EP1557880A1 (en) 2005-07-27
KR20050076660A (ko) 2005-07-26

Similar Documents

Publication Publication Date Title
KR101139740B1 (ko) 반도체 밀봉용 수지 조성물
JP4170839B2 (ja) 積層シート
US7611926B2 (en) Thermosetting die bonding film
WO1998028788A1 (en) Manufacture of semiconductor device
US20120205820A1 (en) Encapsulating resin sheet and semiconductor device using the same, and manufacturing method for the semiconductor device
WO2005117093A1 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
KR102012790B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20050028807A (ko) 반도체 밀봉용 수지 조성물
JP2002121358A (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
CN100543099C (zh) 半导体密封用树脂组合物
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
JP2002241617A (ja) 熱硬化性樹脂組成物および半導体装置
JP2002241472A (ja) 熱硬化性樹脂組成物および半導体装置
JP3732148B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
KR102012789B1 (ko) 반도체 장치
JP2000311923A (ja) 半導体装置の製造方法および半導体装置
JP2000290471A (ja) 封止用樹脂組成物
JP2014146638A (ja) 半導体装置の製造方法
JPH0855867A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8