KR101129433B1 - 박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물 - Google Patents

박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물 Download PDF

Info

Publication number
KR101129433B1
KR101129433B1 KR1020050044153A KR20050044153A KR101129433B1 KR 101129433 B1 KR101129433 B1 KR 101129433B1 KR 1020050044153 A KR1020050044153 A KR 1020050044153A KR 20050044153 A KR20050044153 A KR 20050044153A KR 101129433 B1 KR101129433 B1 KR 101129433B1
Authority
KR
South Korea
Prior art keywords
stripping
conductive film
stripping composition
compound
thin film
Prior art date
Application number
KR1020050044153A
Other languages
English (en)
Other versions
KR20060048092A (ko
Inventor
박홍식
김시열
정종현
신원석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to JP2005242401A priority Critical patent/JP4846301B2/ja
Priority to TW094129706A priority patent/TWI430400B/zh
Priority to US11/215,140 priority patent/US7300827B2/en
Priority to CN2009100029992A priority patent/CN101477969B/zh
Publication of KR20060048092A publication Critical patent/KR20060048092A/ko
Priority to US11/875,035 priority patent/US7795685B2/en
Priority to US11/875,028 priority patent/US7566596B2/en
Application granted granted Critical
Publication of KR101129433B1 publication Critical patent/KR101129433B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터 기판의 제조방법을 개시한다. 상기 제조방법은 기판 상에 트랜지스터 박막 패턴을 형성하는 단계, 보호막을 형성하는 단계, 포토레지스트 층을 형성하는 단계, 화소영역을 형성하는 단계, 서로 분리된 화소전극 및 도전막을 형성하는 단계, 스트립핑 조성물을 이용하여 포토레지스트 패턴을 스트립핑하고 상기 포토레지스트 표면에 증착된 도전막을 기판으로부터 분리하는 스트립핑 단계 및 도전막 용해 단계를 포함한다. 상기 박막 트랜지스터의 제조방법에 따르면 박막트랜지스터 기판의 제조시 제조 공정의 효율을 향상시킬 수 있으며, 상기 스트립핑 조성물은 재활용될 수 있다.

Description

박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물{METHOD OF MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE AND STRIPPING COMPOSITION}
도 1은 본 발명의 일실시예에 의한 박막 트랜지스터 기판의 제조 방법에 의하여 기판에 게이트 라인이 형성된 것을 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ` 선을 따라 절단한 단면도이다.
도 3은 도 1의 게이트 라인에 채널층이 형성된 것을 도시한 평면도이다.
도 4는 도 3의 Ⅱ-Ⅱ` 선을 따라 절단한 단면도이다.
도 5는 도 3의 n+ 아몰퍼스 실리콘 패턴에 연결된 소오스 전극 및 드레인 전극을 도시한 평면도이다.
도 6은 도 5의 Ⅲ-Ⅲ` 선을 따라 절단한 단면도이다.
도 7은 도 5의 보호막의 상면에 감광 패턴이 형성된 것을 도시한 평면도이다.
도 8은 도 7의 IV-IV` 선을 따라 절단한 단면도이다.
도 9는 도 8의 A 부분을 확대한 확대도이다.
도 10은 도 9의 기판에 투명한 도전성 박막이 형성된 것을 도시한 단면도이다.
도 11은 도 10에 도시된 포토레지스트 패턴 및 도전막을 제거하는 것을 도시 한 단면도이다.
도 12는 도 11의 포토레지스트 패턴 및 도전막이 기판으로부터 제거된 박막 트랜지스터 기판을 도시한 단면도이다.
도 13a는 실시예 3의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진 이다.
도 13b는 실시예 4의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진이다.
도 13c는 실시예 5의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진이다.
본 발명은 박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물에 관한 것이다. 보다 구체적으로, 박막 트랜지스터 기판의 제조 공정을 단순화 시킬 수 있는 박막 트랜지스터 기판의 제조 방법 및 상기 박막 트랜지스터 기판의 제조시 사용되는 스트립핑 조성물에 관한 것이다.
표시장치로는 음극선관 방식 표시장치(Cathode Ray Tube type display device, CRT), 액정표시장치(Liquid Crystal Display device, LCD), 플라즈마 표시패널 장치(Plasma Display Panel device, PDP), 유기 전계발광 표시장치(Organic Electroluminescence display device, EL) 등이 대표적이다.
이들 중, 음극선관 방식 표시장치를 제외한 대부분의 표시장치들은 영상을 표시하기 위해 박막 트랜지스터가 형성된 박막 트랜지스터 기판을 포함한다.
최근에는 박막 트랜지스터 기판을 제조하는데 필요한 공정수를 크게 감소시켜 제조비용을 감소시키기 위한 기술 개발이 빠르게 이루어지고 있다.
본 발명은 박막 트랜지스터 기판의 제조공정을 단순화 시킬 수 있는 박막 트랜지스터 기판의 제조방법을 제공한다.
또한 본 발명은 박막 트랜지스터 기판의 제조방법에 사용되는 스트립핑 조성물로서, 재활용이 가능한 스트립핑 조성물을 제공한다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조방법에 따르면, 기판 상에 트랜지스터 박막 패턴이 형성된다. 상기 박막패턴 상에 보호막이 형성된다. 상기 보호막 상에는 포토레지스트 층이 형성된다. 상기 포토레지스트 층은 사진-식각 공정에 의하여 기판 상에 포토레지스트 패턴을 형성한다. 상기 사진-식각 공정에 의하여 포토레지스트 층 하부에 언더컷이 발생되고, 상기 포토레지스트 층이 식각된 기판 상의 일부분에는 화소 영역이 형성된다. 포토레지스트 패턴 상에는 도전물질이 증착된다. 상기 도전물질은 상기 포토레지스트 패턴 상에 증착되어 도전막을 형성하며, 화소영역에 증착된 도전물질은 화소전극을 형성한다. 상기 화소전극과 도전막은 언더컷에 의하여 서로 분리된다. 상기 화소전극 및 도전막 상에는 스 트립핑 조성물이 제공되어 언더컷을 통하여 상기 포토레지스트 패턴을 식각하고 상기 포토레지스트 패턴 상에 증착된 도전막은 기판으로부터 분리된다. 상기 분리된 도전막이 포함된 폐 스트립핑 조성물은 회수되어 스토리지 탱크에 저장된다. 분리된 도전막은 폐 스트립핑 조성물 내에서 완전히 용해되어 진다.
상기 스트립핑 조성물은 포토레지스트를 식각하기 위한 포토레지스트용 스트립핑 조성물과 상기 도전막을 용해시키기 위한 도전막용 스트립핑 첨가제를 동시에 포함한다.
본 발명의 일 특징에 따른 스트립핑 조성물은 포토레지스트용 스트립핑 조성물 및 도전막용 스트립핑 첨가제를 포함한다. 상기 스트립핑 조성물은 상기 포토레지스트 패턴을 식각하기 위한 포토레지스트용 스트립핑 조성물 및 상기 도전막을 식각하기 위한 도전막용 스트립핑 첨가제를 포함한다. 상기 토레지스트용 스트립핑 조성물은 아민계 화합물 20 중량% 내지 40 중량%, 프로톤성 글리콜계 화합물 20 중량% 내지 50 중량%, 비프로톤성 다극성 화합물 20 중량% 내지 40 중량%를 포함한다. 상기 도전막용 스트립핑 첨가제는 티올계 화합물 0.5 중량% 내지 3 중량%를 포함한다.
상기 티올계 화합물의 예로서는, 티오벤조산 및 티올산 등을 들 수 있다.
상기 스트립핑 조성물을 채용한 박막 트랜지스터 기판의 제조방법에 의하면, 마스크 공정 수를 감소시켜 박막 트랜지스터 기판의 제조시 제조 공정을 단순화 시킬 수 있다. 또한 상기 박막 트랜지스터 기판의 제조시 사용되는 스트립핑 조성물은 포토레지스트 층 뿐만 아니라 일정시간 후에는 도전막도 완전히 용해시킬 수 있어, 재활용이 가능하다.
박막 트랜지스터 기판의 제조방법
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 일실시예에 의한 박막 트랜지스터 기판의 제조 방법에 의하여 기판에 게이트 라인이 형성된 것을 도시한 평면도이다. 도 2는 도 1의 Ⅰ-Ⅰ` 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 기판(100)에는 제 1 방향을 따라 게이트 라인(110)이 형성되고, 게이트 라인(110)에는 제 1 방향과 실질적으로 직교하는 제 2 방향으로 연장된 게이트 전극(112)이 형성된다. 게이트 라인(110) 및 게이트 전극(112)은 기판(100)의 전면적에 걸쳐 형성된 도전성 게이트 박막, 예를 들면, 알루미늄 또는 알루미늄 합금을 마스크를 매개로 패터닝 하여 형성된다.
이어서, 기판(100) 상에는 게이트 라인(110) 및 게이트 전극(112)이 덮이도록 게이트 절연막(114)이 형성된다.
도 3은 도 1의 게이트 라인에 채널층이 형성된 것을 도시한 평면도이다. 도 4는 도 3의 Ⅱ-Ⅱ` 선을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 게이트 절연막(114)의 상면에는, 예를 들어, 아몰퍼스 실리콘 박막 및 n+ 아몰퍼스 실리콘 박막이 연속하여 형성된다. 이어서, 아몰퍼스 실리콘 박막 및 n+ 아몰퍼스 실리콘 박막은 마스크를 매개로 사진-식각 공정에 의하여 패터닝 되고, 이 결과 게이트 전극(112)의 상면에는 아몰퍼스 실리콘 패 턴(122) 및 n+ 아몰퍼스 실리콘 패턴(124)이 형성된다. 아몰퍼스 실리콘 패턴(122)은 게이트 전극(112)과 대응하는 게이트 절연막(114) 상에 배치되며, n+ 아몰퍼스 실리콘 패턴(124)은 아몰퍼스 실리콘 패턴(122)의 상면에 한 쌍이 상호 이격 되어 배치된다.
도 5는 도 3의 n+ 아몰퍼스 실리콘 패턴에 연결된 소오스 전극 및 드레인 전극을 도시한 평면도이다. 도 6은 도 5의 Ⅲ-Ⅲ` 선을 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, n+ 아몰퍼스 실리콘 패턴(124) 및 아몰퍼스 실리콘 패턴(122)이 형성된 상태에서, 기판(100)에는 전면적에 걸쳐 소오스/드레인 박막이 형성되고, 소오스/드레인 박막은 마스크를 매개로 사진-식각 공정에 의하여 패터닝 되어 기판(100)에는 데이터 라인(130), 소오스 전극(132) 및 드레인 전극(134)이 형성된다.
데이터 라인(130)은 제 2 방향으로 형성되고, 소오스 전극(132)은 데이터 라인(130)으로부터 제 2 방향과 실질적으로 직교하는 제 1 방향으로 연장된다.
데이터 라인(130)으로부터 연장된 소오스 전극(132)은 한 쌍의 n+ 아몰퍼스 실리콘 패턴(124) 중 어느 하나에 전기적으로 연결되고, 드레인 전극(134)은 나머지 하나의 n+ 아몰퍼스 실리콘 패턴(124)에 전기적으로 연결된다.
이어서, 기판(100)에는 데이터 라인(130), 소오스 전극(132) 및 드레인 전극(134)이 덮이도록 보호막(140)이 형성된다.
이상에서는 3 장의 패턴 마스크를 사용하여 게이트 라인(110), 게이트 전극(112), n+ 아몰퍼스 실리콘 패턴(124), 아몰퍼스 실리콘 패턴(122), 데이터 라인 (130), 소오스 전극(132) 및 드레인 전극(134)을 형성하는 공정이 설명되었지만, 이와 다르게, 게이트 라인과 게이트 전극을 1 매의 마스크를 매개로 패터닝 하여 제작하고, n+ 아몰퍼스 실리콘 패턴, 아몰퍼스 실리콘 패턴, 데이터 라인, 소오스 전극 및 드레인 전극을 1 매의 마스크를 매개로 패터닝 하여 제작하는 것 역시 가능하다.
도 7은 도 5의 보호막의 상면에 포토레지스트 패턴이 형성된 것을 도시한 평면도이다. 도 8은 도 7의 IV-IV` 선을 따라 절단한 단면도이다. 도 9는 도 8의 A 부분을 확대한 확대도이다.
도 7 내지 도 9를 참조하면, 기판(100)에는 전면적에 걸쳐 포토레지스트 박막이 형성된다. 포토레지스트 박막은 마스크를 매개로 패터닝 되고, 이로 인해 기판(100)의 상면에는 포토레지스트 패턴(150)이 형성된다. 참조부호 150a는 포토레지스트 패턴(150)에 의하여 개구된 화소 영역이다.
포토레지스트 패턴(150)을 마스크 삼아 보호층(140)은 패터닝 되고, 이로 인해 기판(100)에는 보호 패턴(142)이 형성된다. 보호 패턴(142)에 의하여 보호층(140)에 감싸여 있던 드레인 전극(134)의 일부 또는 전부는 개구된다.
이때, 포토레지스트 패턴(150)에 의하여 보호층(140)이 패터닝 될 때, 보호층(140)은 습식 식각(wet etching)에 의하여 등방성 식각 된다. 따라서, 보호층(140)이 습식 식각에 의하여 등방성 식각 됨으로써, 보호 패턴(142)에는 포토레지스트 패턴(150)의 경계 보다 많이 식각된 언더컷(under-cut)이 발생된다. 이하, 언더컷이 발생된 부분에 참조부호 142a를 부여하기로 한다.
이와 다르게, 포토레지스트 패턴(150)에 의하여 보호층(140)을 패터닝 할 때, 보호층(140)은 건식식각에 의하여 이방성 식각 된 후, 보호층(140)은 습식 식각에 의하여 등방성 식각 되어, 보호 패턴(142)에는 언더컷이 형성될 수 있다.
도 10은 도 9의 기판에 투명한 도전성 박막이 형성된 것을 도시한 단면도이다.
도 10을 참조하면, 기판(100)의 상면에는 투명한 도전성 물질이 증착된다. 상기 도전성 물질은 산화 아연 인듐(IZO)를 포함한다. 이와 다르계 상기 도전성 물질은 아몰퍼스 산화 주석 인듐(amorphous Indium Tin Oxide, a-ITO), 산화 주석 인듐(Indium Tin Oxide, ITO) 등을 포함할 수 있다.
기판(100)의 상면에 투명한 도전성 물질이 형성됨에 따라 포토레지스트 패턴(150)의 상면에는 도전막(160)이 형성되고, 게이트 절연막(114)의 상면에는 언더컷(142a)에 의하여 도전막(160)으로부터 전기적으로 분리되어 형성된 화소전극(170)이 형성된다.
도 11은 도 10에 도시된 포토레지스트 패턴 및 도전막을 제거하는 것을 도시한 단면도이다.
도 11을 참조하면, 기판(100)에 도전막(160) 및 화소전극(170)이 형성된 상태에서, 기판(100)은 스트립핑 조성물(184)이 디스펜서(182) 등을 통해 스프레이 방식으로 분사된다.
상기 스트립핑 조성물은 기판(100)에 형성된 포토레지스트 패턴(150)과 반응하여 상기 포토레지스트 페턴(150)을 제거하는 포토레지스트용 스트립핑 조성물 및 도전막(160)을 식각 하는 도전막용 스트립핑 첨가제를 복합적으로 포함한다.
상기 스트립핑 조성물은 상기 포토레지스트용 스트립핑 조성물로서, 아민계 화합물, 포로톤성 글리콜계 화합물 및 비프로톤성 다극성 화합물을 포함한다. 또한 상기 도전막용 스트립핑 첨가제로서는 티올계 화합물 또는 옥살산 유도체 등이 사용될 수 있다.
상기 스트립핑 조성물에 대해서는 후에 더욱 자세히 설명하도록 한다.
이와 같이, 상기 스트립핑 조성물(184)은 포토레지스트용 스트립핑 및 도전막용 스트립핑 첨가제를 동시에 포함하므로, 포토레지스트 패턴(150), 및 포토레지스트 패턴(150)의 상면에 형성된 도전막(160) 및 화소전극(170)을 모두 식각할 수 있다.
따라서, 상기와 같은 조성을 갖는 스트립핑 조성물(184)을 포토레지스트 패턴(150), 포토레지스트 패턴(150)의 상면에 형성된 도전막(160) 및 화소전극(170)에 스프레이 방식으로 분사할 경우, 포토레지스트 패턴(150)뿐만 아니라 도전막(160) 및 화소전극(170)까지도 식각될 수 있다.
따라서, 본 실시예에서는 포토레지스트 패턴(150)이 먼저 식각되고 이어서 도전막(160) 및 화소전극(170)이 식각되어진다. 따라서, 스트립핑 공정 시간을 제한 하는 것이 중요하다.
이하, 본 실시예에서, 포토레지스트 패턴(150)이 스트립핑 조성물(184)에 의하여 식각 됨으로써 포토레지스트 패턴(150)의 상면에 형성된 도전막(160)이 기판(100)으로부터 떨어져 나가는데 필요한 제 1 시간과, 포토레지스트 패턴(150)의 상 면에 형성된 도전막(160) 및 화소전극(160)이 스트립핑 조성물(184)에 의하여 완전히 식각 되는 제 2 시간은 다음 관계를 갖는다.
제 1 시간 < 제 2 시간
화소전극(170)이 스트립핑 조성물(184)에 의하여 손상되는 것을 방지하기 위해서 본 실시예에서, 스트립핑 조성물(184)을 기판(100)에 분사하여 제 1 시간 이내에 도전막(160)을 기판으로부터 분리시킨다. 이때, 제 1 시간은 스트립핑 조성물(184)에 의하여 화소전극(170)이 손상되지 않는 시간이어야 한다. 제 1 시간은 상기 스트립핑 조성물을 사용할 경우, 2 분 내지 4분이다. 제 1 시간은 바람직하게는, 2.5 분 내지 3분이다.
기판(100)으로부터 분리된 도전막(160)은 스트립핑 조성물(184)과 함께 스토리지 탱크(186)로 유입되고, 스트립핑 조성물(184)과 함께 스토리지 탱크(186)로 유입된 도전막(160)의 잔재들은 스트립핑 조성물(184)에 의하여 제 2 시간 동안 완전히 용해된다. 이때, 제 2 시간은 상기 스트립핑 조성물의 조성 하에서 10 분 내지 30 분이다.
이어서, 스토리지 탱크(186)에서 도전막(160)이 완전히 용해되면,
스토리지 탱크(186)의 스트립핑 조성물(184)는 다시 디스펜서(182)로 제공되어 후속 공정에서 반복적으로 사용 될 수 있다.
상기 포토레지스트의 식각 및 도전막의 용해는 60 ℃ 내지 80℃의 온도범위 에서 이루어지는 것이 바람직하다.
도 12는 도 11의 포토레지스트 패턴 및 도전막이 기판으로부터 제거된 박막 트랜지스터 기판을 도시한 단면도이다.
도 12를 참조하면, 스트립핑 조성물(184)에 의하여 기판(100)으로 부터 포토레지스트 패턴(150)이 식각되어 도전막(160)이 기판으로부터 분리되어 스토리지 탱크(186)로 유입됨으로써, 기판(100)에는 박막 트랜지스터 및 화소전극(170)이 남게 되고, 폐 스트립핑 조성물(184)에 의하여 화소전극(170)이 손상되는 것을 방지하기 위해 기판(100)은 세정되는 것이 바람직하다.
스트립핑 조성물
이하, 스트립핑 조성물에 대하여 자세하게 설명하도록 한다.
상기 스트립핑 조성물은 상기 포토레지스트 패턴을 식각하기 위한 포토레지스트용 스트립핑 조성물 및 상기 도전막을 식각하기 위한 도전막용 스트립핑 첨가제를 포함한다. 상기 포토레지스트용 스트립핑 조성물은 아민계 화합물, 프로톤성 글리콜계 화합물, 비프로톤성 다극성 화합물을 포함한다. 상기 도전막용 스트립핑 첨가제는 티올계 화합물을 포함한다.
상기 아민계 화합물의 예로서는, 모노에탄올아민, 모노이소프로판올 아민, 메틸메탄올아민, 에틸에탄올아민, 디메탄올아민, 아미노에톡시에탄올 등을 들 수 있다. 상기 아민계 화합물은 단독으로 또는 둘 이상의 조합으로 사용되어질 수 있다.
상기 아민계 화합물의 함량이 20 중량% 미만이면, 상기 포토레지스트 패턴이 짧은 시간안에 충분히 스트립핑 될 수 없고, 아민계 화합물의 함량이 40 중량%를 초과하면 상기 포토레지스트 패턴이 스트립핑 되는 동안 화소전극을 형성하는 도전막이 급격하게 부식되어 화소전극의 손상을 유발한다. 또한 상기 아민계 화합물이 40 중량%를 초과하면, 스트립핑 조성물의 휘발량이 증가하여 스트립핑 조성물의 성분비가 변화될 수 있다. 따라서 상기 아민계 화합물의 함량은 20 중량% 내지 40 중량%이고, 바람직하게는 25 중량% 내지 35 중량%이다.
상기 프로톤성 글리콜계 화합물의 예로서는, 부틸디글리콜, 디에틸렌 글리콜 메틸에테르, 디에틸렌글리콜 에틸 에테르, 디에틸렌글리콜 프로필에테르, 디에틸렌글리콜 부틸에테르, 에틸렌글리콜 등을 들 수 있다. 상기 프로톤성 글리콜 화합물은 단독으로 또는 둘 이상의 조합으로 사용되어질 수 있다.
상기 프로톤성 글리콜계 화합물의 함량이 20 중량% 미만이면, 포토레지스트의 용해력이 급격히 저하되는 문제가 있고, 상기 프로톤성 글리콜계 화합물의 함량이 50 중량%를 초과하면, 침전물이 발생할 수 있다. 따라서, 상기 프로톤성 글리콜계 화합물의 함량은 20 중량% 내지 50 중량%이며, 바람직하게는 30 중량% 내지 40 중량%이다.
상기 비프로톤성 다극성 화합물의 예로서는, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드, N,N-디메틸이미다졸 등을 들 수 있다. 상기 비프로톤성 다극성 화합물은 단독으로 또는 둘 이상의 조합으로 사용되어질 수 있다.
상기 비프로톤성 다극성 화합물의 함량이 20 중량% 미만이면, 포토레지스트 패턴의 스트립핑 시간이 증가하여 티올계 화합물에 의한 도전막의 손상을 유발한다. 상기 비프로톤성 다극성 화합물의 함량이 40 중량%를 초과하면, 포토레지스트 패턴의 스트립핑 시 도전막의 부식을 초래할 수 있다.
따라서, 상기 비프로톤성 다극성 화합물의 함량은 20 중량% 내지 40 중량%이고, 바람직하게는 25 중량% 내지 35 중량%이다.
상기 도전막용 스트립핑 첨가제는 티올계 화합물 또는 옥살산 유도체를 포함할 수 있으나, 티올계 화합물이 바람직하다. 상기 티올계 화합물의 예로서는, 티오벤조산, 티올산 등을 들 수 있다.
상기 티올계 화합물의 함량이 0.5 중량% 미만이면, 도전막이 완전하게 용해될 수 없어, 스트립핑 조성물의 재활용이 어렵다. 상기 티올계 화합물의 함량이 3 중량%를 초과하면, 아민계 화합물과 반응할 수 있어 아민계 화합물의 함량을 변화시킬 수 있고, 이로 인하여 스트립핑 조성물의 안정성을 저하시킬 수 있다. 또한 티올계 화합물의 함량이 3 중량%를 초과하면 침전물이 발생될 수 있다. 따라서, 상기 티올계 화합물의 함량은 0.5 중량% 내지 3 중량%이고, 바람직하게는 1.5 중량% 내지 2 중량%이다.
이하, 구체적인 실시예들을 들어 본 발명의 스트립핑 조성물을 더욱 자세하게 설명하도록 한다. 그러나 하기 실시예들에 의하여 본 발명의 기술적 사상이 한정되는 것은 아니다.
실시예 1 내지 3
하기 표 1의 조성에 따라 스트립핑 조성물 100 ml를 수득하였다.
Figure 112005027564193-pat00001
실험예 1 : 도전막(IZO)에 대한 용해력 평가
실시예 1 내지 3의 스트립핑 조성물 100 ml 각각 70℃로 가열하고 산화아연인듐(IZO, 550Å)막에 가하여 30 분 동안 방치하였다. 이후, 도전막의 용해 여부를 관찰하였다.
도 13a는 실시예 3의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진이다. 도 13b는 실시예 4의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진이다. 도 13c는 실시예 5의 스트립핑 조성물에 의하여 용해된 도전막의 표면 사진이다.
도 13a 내지 13c를 참조하면, 30분 경과후, 스트립핑 조성물이 가해진 IZO막 표면은 모두 용해되었다. 따라서, 상기 스트립핑 조성물은 30분의 공정시간 내에 도전막을 완전히 제거할 수 있다.
실험예 2 : 인듐 및 아연의 용출량 측정
실시예 1 및 3의 스트립핑 조성물을 포토레지스트(PR) 스트립핑이 완료된 박막트랜지스터 기판에 분사하고 인듐 및 아연의 용출량을 측정하였다 (표 2). 또한 실시예 3의 스트립핑 조성물을 포토레지스트 스트립핑이 완료되기 전의 박막트랜지스터 기판에 분사하고 인듐 및 아연의 용출량을 측정하였다 (표 3). 인듐 및 아연의 용출량을 측정하였다. 그 결과는 하기 표 2 및 3에 나타내었다.
PR 스트립 후
금속 실시예 3분(ppb) 10분(ppb) 30분(ppb)
인듐 실시예 1 16.2 68.9 230.1
실시예 3 20.7 95.2 291.5
아연 실시예 1 2.4 4.6 9.8
실시예 3 3.4 4.2 15.7
PR 스트립 전
금속 실시예 3분(ppb) 10분(ppb) 30분(ppb)
인듐 실시예 1 125.2 206.8 358.2
아연 실시예 3 11.9 16.4 20.7
표 3 및 4를 참조하면, PR 스트립 전과 후의 용출량이 100 ppb 이상 차이가 났다. 따라서, PR 스트립과정에서 포토레지스트 패턴상의 도전막이 제거되어짐을 알 수 있다.
실험예 3 : 아민함량 변화
비교예로서, 일반적으로 사용되는 포토레지스트 스트립퍼인 PRS-2000 및 실시예 2의 스트립핑 조성물 1000 ml를 강제배기 시키면서, 아민의 함량변화량를 측정하였다. 그 결과는 하기 표 4에 나타내었다.
10분(ml) 20분(ml) 30분(ml) 40분(ml)
비교예 10 20 30 40.5
실시예 4 7 10.5 14 15
표 4를 참조하면, 비교예의 스트립퍼에 비하여 실시예 4의 스트립핑 조성물의 함량변화가 매우 적었다. 따라서, 본 발명에 따른 스트립핑 조성물의 안정성이 우수함을 알 수 있다.
본 발명에 따른 박막 트랜지스터 기판의 제조방법은 박막트랜지스터 기판의 제조 공정상의 효율을 향상시킬 수 있다.
또한 상기 박막 트랜지스터 기판의 제조시 사용되는 스트립핑 조성물은 포토레지스트 및 도전막 모두를 용해할 수 있어, 폐 세정액 내에 고형성분이 잔존하지 않으므로 후속 공정에 재활용 될 수 있다. 나아가, 상기 스트립핑 조성물은 안정성이 매우 우수하다.

Claims (20)

  1. 기판 상에 트랜지스터 박막 패턴을 형성하는 단계;
    상기 트랜지스터 박막 패턴 상에 보호막을 형성하는 단계;
    상기 보호막 상에 포토레지스트 층을 형성하는 단계;
    사진-식각 공정에 의하여 상기 포토레지스트 층 하부에 언더컷이 발생하도록 포토레지스트 패턴을 형성하고 기판 상에 화소영역을 형성하는 단계;
    상기 화소영역 및 포토레지스트 패턴 상에 도전물질을 증착시켜 서로 분리된 화소전극 및 도전막을 각각 형성하는 단계;
    상기 화소전극 및 도전막 상에 스트립핑 조성물을 제공하여 상기 잔류 포토레지스트 패턴을 식각하고 상기 포토레지스트 표면에 증착된 도전막을 기판으로부터 분리하는 스트립핑 단계; 및
    상기 분리된 도전막이 포함된 폐 스트립핑 조성물을 회수하고 상기 도전막을 상기 회수된 스트립핑 조성물 내에서 완전히 용해시키기 위한 도전막 용해단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. 제 1 항에 있어서, 상기 스트립핑 단계는, 상기 기판 상에 잔류하는 스트립핑 조성물을 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  3. 제 1 항에 있어서, 상기 분리된 도전막을 포함하는 폐 스트리핑 조성물은 스토리지 탱크에 저장되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  4. 제 1 항에 있어서, 상기 스트립핑 조성물은 상기 포토레지스트 패턴을 스트립핑하기 위한 포토레지스트용 스트립핑 조성물 및 상기 도전막을 식각하기 위한 도전막용 스트립핑 첨가제를 포함하고, 상기 포토레지스트용 스트립핑 조성물은,
    아민계 화합물 20 중량% 내지 40 중량%;
    프로톤성 글리콜계 화합물 20 중량% 내지 50 중량%; 및
    비프로톤성 다극성 화합물 20 중량% 내지 40 중량%를 포함하고,
    도전막용 스트립핑 첨가제로서,
    티올계 화합물 0.5 중량% 내지 3 중량%를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  5. 제 4 항에 있어서, 상기 아민계 화합물은 모노에탄올아민, 모노이소프로판올 아민, 메틸메탄올아민, 에틸에탄올아민, 디메탄올아민 및 아미노에톡시에탄올로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  6. 제 3 항에 있어서, 상기 포로톤성 글리콜계 화합물은 디에틸렌 글리콜 메틸에테르, 디에틸렌글리콜 에틸 에테르, 디에틸렌글리콜 프로필에테르, 디에틸렌글리콜 부틸에테르 및 에틸렌글리콜로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  7. 제 3 항에 있어서, 상기 비프로톤성 다극성 화합물은 N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 및 N,N-디메틸이미다졸로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  8. 제 3 항에 있어서, 상기 티올계 화합물은 티오벤조산 및 티올산으로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  9. 제 4 항에 있어서, 상기 스트립핑 단계 및 도전막 용해단계는 60℃ 내지 80℃의 온도 하에서 수행되어지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  10. 제 4 항에 있어서, 상기 스트립핑 단계는 2 분 내지 4분 동안 수행되는 것을 특징을 하는 박막 트랜지스터 기판의 제조방법.
  11. 제 4 항에 있어서, 상기 도전막 용해단계는 10 분 내지 30분 동안 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  12. 제 1 항에 있어서, 상기 스트립핑 조성물은 스프레이 방식으로 상기 기판 상에 제공되어지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 제 1 항에 있어서, 상기 화소전극 및 도전막은 인듐징크옥사이드(IZO), 인듐틴옥사이드(ITO) 및 아몰퍼스 인듐틴옥사이드(a-ITO)를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  14. 제 1 항에 있어서, 상기 도전막이 용해된 폐 스트립핑 용액은 재활용 되어 박막 트랜지스터 기판의 제조 공정에서 연속적으로 사용되어지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  15. 포토레지스트용 스트립핑 조성물;
    도전막용 스트립핑 첨가제를 포함하는 스트립핑 조성물.
  16. 제 15 항에 있어서, 상기 스트립핑 조성물은 상기 포토레지스트 패턴을 식각하기 위한 포토레지스트용 스트립핑 조성물 및 상기 도전막을 식각하기 위한 도전막용 스트립핑 첨가제를 포함하고, 상기 포토레지스트용 스트립핑 조성물은,
    아민계 화합물 20 중량% 내지 40 중량%;
    프로톤성 글리콜계 화합물 20 중량% 내지 50 중량%; 및
    비프로톤성 다극성 화합물 20 중량% 내지 40 중량%를 포함하고,
    도전막용 스트립핑 첨가제로서,
    티올계 화합물 0.5 중량% 내지 3 중량%를 포함하는 것을 특징으로 하는 스트립핑 조성물.
  17. 제 16 항에 있어서, 상기 아민계 화합물은 모노에탄올아민, 모노이소프로판올아민, 메틸메탄올아민, 에틸에탄올아민, 디메탄올아민 및 아미노에톡시에탄올로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 스트립핑 조성물.
  18. 제 16 항에 있어서, 상기 포로톤성 글리콜계 화합물은 디에틸렌 글리콜 메틸에테르, 디에틸렌글리콜 에틸 에테르, 디에틸렌글리콜 프로필에테르, 디에틸렌글리콜 부틸에테르 및 에틸렌글리콜로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 스트립핑 조성물.
  19. 제 16 항에 있어서, 상기 비프로톤성 다극성 화합물은 N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 및 N,N-디메틸이미다졸로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 스트립핑 조성물.
  20. 제 16 항에 있어서, 상기 티올계 화합물은 티오벤조산 및 티올산으로 이루어진 군으로부터 선택된 하나의 화합물을 포함하는 것을 특징으로 하는 스트립핑 조성물.
KR1020050044153A 2004-08-30 2005-05-25 박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물 KR101129433B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005242401A JP4846301B2 (ja) 2004-08-30 2005-08-24 薄膜トランジスタ基板の製造方法及びストリッピング組成物
TW094129706A TWI430400B (zh) 2004-08-30 2005-08-30 製備薄膜電晶體基材之方法及剝離組合物
US11/215,140 US7300827B2 (en) 2004-08-30 2005-08-30 Method of manufacturing a thin film transistor substrate and stripping composition
CN2009100029992A CN101477969B (zh) 2004-08-30 2005-08-30 薄膜晶体管基板的制造方法和剥除溶液
US11/875,035 US7795685B2 (en) 2004-08-30 2007-10-19 Method of manufacturing a thin film transistor substrate and stripping composition
US11/875,028 US7566596B2 (en) 2004-08-30 2007-10-19 Method of manufacturing a thin film transistor substrate and stripping composition

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040068791 2004-08-30
KR20040068791 2004-08-30

Publications (2)

Publication Number Publication Date
KR20060048092A KR20060048092A (ko) 2006-05-18
KR101129433B1 true KR101129433B1 (ko) 2012-03-26

Family

ID=36139612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044153A KR101129433B1 (ko) 2004-08-30 2005-05-25 박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물

Country Status (3)

Country Link
KR (1) KR101129433B1 (ko)
CN (2) CN101477969B (ko)
TW (1) TWI430400B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143731B2 (ja) * 2006-06-21 2013-02-13 出光興産株式会社 ストリッピング組成物、ｔｆｔ基板の製造方法及びストリッピング組成物のリサイクル方法
KR101300183B1 (ko) 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102009545B1 (ko) 2015-03-05 2019-10-21 동우 화인켐 주식회사 레지스트 박리액 조성물
KR102269328B1 (ko) * 2015-03-12 2021-06-25 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046946A (ko) * 1997-12-02 1999-07-05 구본준 반도체 제조용 건식각장치의 이물제거방법
KR20030093274A (ko) * 2001-03-27 2003-12-06 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 반도체 기판 상의 무기 잔류물을 세정하기 위한 구리특이적 부식 억제제를 함유하는 수성 세정 조성물
KR20040009100A (ko) * 2002-07-22 2004-01-31 삼성전자주식회사 포토레지스트 스트리퍼의 재생방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326130B1 (en) * 1993-10-07 2001-12-04 Mallinckrodt Baker, Inc. Photoresist strippers containing reducing agents to reduce metal corrosion
JP2000284506A (ja) * 1999-03-31 2000-10-13 Sharp Corp フォトレジスト剥離剤組成物および剥離方法
US8236485B2 (en) * 2002-12-20 2012-08-07 Advanced Technology Materials, Inc. Photoresist removal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046946A (ko) * 1997-12-02 1999-07-05 구본준 반도체 제조용 건식각장치의 이물제거방법
KR20030093274A (ko) * 2001-03-27 2003-12-06 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 반도체 기판 상의 무기 잔류물을 세정하기 위한 구리특이적 부식 억제제를 함유하는 수성 세정 조성물
KR20040009100A (ko) * 2002-07-22 2004-01-31 삼성전자주식회사 포토레지스트 스트리퍼의 재생방법

Also Published As

Publication number Publication date
CN1744300A (zh) 2006-03-08
TW200620555A (en) 2006-06-16
CN101477969A (zh) 2009-07-08
CN101477969B (zh) 2010-12-22
TWI430400B (zh) 2014-03-11
KR20060048092A (ko) 2006-05-18
CN100533710C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
US7820368B2 (en) Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition
KR101905195B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101873583B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP4846301B2 (ja) 薄膜トランジスタ基板の製造方法及びストリッピング組成物
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
US20120119232A1 (en) Array substrate and a manufacturing method thereof
KR101926199B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20090014750A (ko) 액정표시장치용 어레이 기판의 제조 방법
US20190115371A1 (en) Display substrate, manufacturing method therefor, and display device
KR101129433B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 스트립핑 조성물
TWI471948B (zh) 氧化物薄膜電晶體製程方法
CN104597728A (zh) 剥离液及利用该剥离液的显示装置制造方法
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP2007027768A (ja) 薄膜トランジスタ基板の製造方法
TWI427439B (zh) A method for producing a TFT substrate, and a method for recovering the film-stripping composition
KR101151952B1 (ko) 인듐산화막의 식각용액 및 그 식각방법
KR102282955B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101589309B1 (ko) 알루미늄산화아연 합금막용 식각액 조성물
CN100585837C (zh) 像素的形成方法
CN108573856B (zh) 一种阵列基板的制备方法及清洗液
KR102092687B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR101449749B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR102245662B1 (ko) 몰리브덴 합금막 및 인듐 산화막 식각액 조성물 및 그 조성물을 사용하는 액정표시장치용 어레이 기판의 제조방법
KR20060022464A (ko) 박막 트랜지스터 기판의 제조 방법 및 이의 제조 장치
KR20090050141A (ko) 액정표시장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9