KR101125463B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101125463B1
KR101125463B1 KR1020100079537A KR20100079537A KR101125463B1 KR 101125463 B1 KR101125463 B1 KR 101125463B1 KR 1020100079537 A KR1020100079537 A KR 1020100079537A KR 20100079537 A KR20100079537 A KR 20100079537A KR 101125463 B1 KR101125463 B1 KR 101125463B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit board
printed circuit
alloy
Prior art date
Application number
KR1020100079537A
Other languages
English (en)
Other versions
KR20120016969A (ko
Inventor
임설희
유창우
조윤경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100079537A priority Critical patent/KR101125463B1/ko
Publication of KR20120016969A publication Critical patent/KR20120016969A/ko
Application granted granted Critical
Publication of KR101125463B1 publication Critical patent/KR101125463B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 절연층 위에 형성되어 있는 회로 패턴 및 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 니켈, 은 및 팔라듐을 포함하는 적어도 세 층 이상의 복수의 금속층을 포함한다. 따라서 구리를 포함하는 기저 패드 위에 니켈도금층, 은도금층을 형성하여 전기적 특성 및 솔더 친화성을 확보하면서, 은도금층 위에 팔라듐 도금층을 형성함으로써 부식 및 은 도금층의 이온 마이그레이션을 방지하여 신뢰성이 확보된다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.
도 1은 종래의 인쇄회로기판을 도시한 단면도이다.
도 1을 참고하면, 인쇄회로기판(10)의 절연층(1) 상에 회로패턴(2)과 연결되어 패드(3)가 형성된다. 상기 패드(3)는 그에 실장되거나 연결되는 부품의 종류에 따라 다양한 형상으로 될 수 있다.
이러한 패드(3)는 솔더볼이 장착되어 소자와 접착될 수 있으며, 와이어 본딩할 수도 있다.
상기 패드(3)는 일반적으로 절연층(1) 위에 형성되어 있는 동박층을 패터닝하여 회로패턴(2)과 동시에 형성된다. 따라서, 구리로 형성되어 있는 패드(3)는 시간이 경과함에 따라 산화되고 부식되어 솔더링 및 와이어 본딩이 원활하게 이루어지지 않는다.
실시예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 부식성이 양호하면서도 경제적인 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 절연층 위에 형성되어 있는 회로 패턴 및 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 니켈, 은 및 팔라듐을 포함하는 적어도 세 층 이상의 복수의 금속층을 포함한다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 회로 패턴 및 패드가 형성되어 있는 절연 기판을 준비하는 단계, 그리고 상기 회로 패턴 또는 상기 패드 위에 니켈, 은 및 팔라듐을 포함하는 적어도 3 층 이상의 복수의 금속층을 차례로 형성하는 단계를 포함한다.
본 발명에 따르면, 구리를 포함하는 기저 패드 위에 니켈 도금층을 형성하고, 은도금층을 형성하여 구리 기저 패드의 산화를 방지하여 전기적 특성 및 솔더 친화성을 확보하면서, 은 도금층 위에 팔라듐 도금층을 형성함으로써 부식 및 은 도금층의 이온 마이그레이션을 방지하여 신뢰성이 확보된다.
또한, 팔라듐 도금층을 박막으로 도금함으로써 와이어 본딩 및 솔더 친화성을 확보할 수 있다. 또한, 종래의 금도금을 수행하던 것을 팔라듐 도금층으로 대체함으로써 저렴한 팔라듐을 사용하여 비용을 줄일 수 있다.
또한, 전해도금 및 비전해 도금 모두 수행하여 형성할 수 있어 제품군 및 사양에 관계 없이 폭넓게 사용할 수 있다.
그리고, 은도금층 하부의 니켈 도금층을 형성하고 내열처리하여 은 도금층의 두께를 증가함에 따라 치환 반응으로 생성되는 하부 구리 기저 패드의 산화 및 커켄달 보이드 형성을 방지하여 내충격 특성을 향상시킨다.
도 1은 종래의 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 7은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
도 8 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 13 내지 도 19은 도 12의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 20은 본 발명에 따라 제조된 인쇄회로기판의 사진이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 절연 기판의 회로 패턴에 대하여 구리 기저층 위에 니켈합금층, 은합금층 및 팔라듐합금층을 박막으로 형성하는 회로 기판을 제공한다.
이하에서는 도 2 내지 도 11을 참고하여 본 발명의 제1 실시예에 따른 방열회로기판을 설명한다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(125)과 연결되어 있는 기저패드(120) 및 상기 회로 패턴을 덮는 솔더 레지스트(160)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴(125)과 연결되어 있는 복수의 기저패드(120)가 형성되어 있다. 상기 기저패드(120)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저패드(120)를 의미한다.
상기 회로 패턴(125) 및 기저패드(120)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(125) 및 기저패드(120)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다.
상기 회로 패턴(125) 및 기저패드(120)의 상면 및 측면에 제1 금속층(130)이 형성되어 있다.
제1 금속층(130)은 니켈(Ni)을 포함하는 니켈 합금층으로서, 표면에 조도가 형성되어 있다.
제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 가진다.
제1 금속층(130)의 상면 및 측면을 감싸며 제2 금속층(140)이 형성되어 있다.
제2 금속층(140)은 은(Ag)을 포함하는 은합금층으로서, 표면에 조도가 형성될 수 있다.
제2 금속층(140)은 은만으로 형성되거나, 은을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 두께가 0.5 내지 10μm을 충족하며, 바람직하게는 1 내지 6μm일 수 있다.
상기 제2 금속층(140)의 상면 및 측면을 감싸며 제3 금속층(150)이 형성되어 있다.
제3 금속층(150)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.
상기 제3 금속층(150)은 제2 금속층(140)보다 얇은 두께를 가지며, 0.01 내지 0.2μm의 얇은 두께를 가지는 박막으로 형성될 수 있고, 표면에 조도를 가질 수 있다.
상기 회로 패턴(125), 상기 회로 패턴(125) 위의 제1 금속층(130) 내지 제3 금속층(150)의 적층 구조가 하나의 금속회로패턴을 구성하며, 기저패드(120), 상기 기저패드(120) 위에 제1 금속층(130) 내지 제3 금속층(150)의 적층 구조가 하나의 패드를 형성한다.
상기 절연 플레이트(110) 위에 회로 패턴(125)을 덮으며 솔더 레지스트(160)가 형성되어 있다.
솔더 레지스트(160)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저패드(120) 적층 구조의 상면, 즉, 제3 금속층(150)을 개방하는 개구부(165)를 가진다.
상기 노출되어 있는 기저패드(120)의 제3 금속층(150) 위에 솔더가 형성되거나, 와이어가 본딩된다.
이와 같이, 구리를 포함하는 기저패드(120) 위에 니켈합금층을 형성하고, 은합금을 도금하여 제2 금속층(140)을 형성하여 전기적 특성이 우수하면서 솔더 접착력이 우수한 패드를 형성하면서, 표면에 팔라듐합금을 도금하여 제3 금속층(150)을 형성함으로써, 은 금속의 변색이나 표면 마이그레이션을 개선하고, 내열성을 강화시킬 수 있다.
이때, 팔라듐을 합금으로 사용하는 경우, 팔라듐만을 사용하여 제3 금속층(150)을 형성하는 것 보다 강도, 경도 및 연성 특성이 우수한 패드를 형성할 수 있으며, 순수한 팔라듐보다 더 밝고, 작은 그레인 크기를 갖도록 도금할 수 있다. 또한, 합금을 형성할 때, 수소과전압을 증가시켜 도금층 내의 수소 함유량을 감소시킴으로써 우수한 부식 저항성을 가지며, 다른 원소의 확산 방지 역할을 하므로 신뢰성이 높아진다.
또한, 팔라듐 도금층을 형성하는 경우, 확산 방지 역할을 함으로써 하부의 동박층, 니켈합금층과 은도금층의 산화를 방지하여 솔더와의 결합력이 향상될 수 있다.
이러한 팔라듐 도금층은 금 도금층보다 우수한 특성을 가지며 경제적이다.
이러한 인쇄회로기판(100)에 대하여 기저패드(120)와 상기 제1 내지 제3 금속층(130,140, 150) 사이에 접착층(도시하지 않음)을 더 포함할 수 있다.
이하에서는 도 3 내지 도 11을 참고하여 도 2의 인쇄회로기판(100)을 제조하는 방법을 설명한다.
도 3 내지 도 10은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
먼저, 도 3과 같이 절연 플레이트(110) 위에 도전층(126)을 적층하며, 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(126)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
절연 플레이트(110)와 도전층(126)의 적층 구조에서 상기 도전층(126)을 식각하여 도 4의 기저패드(120) 및 회로 패턴(125)을 형성한다.
다음으로, 패터닝된 기저패드(120)와 회로 패턴(125)을 씨드층으로 전해 도금을 수행하여 도 5의 제1 금속층(130)을 형성한다.
제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 전압을 조절하여 1 내지 10μm의 두께를 갖도록 형성한다.
이때, 회로 패턴(125) 및 기저패드(120)에 도금을 원활히 수행하도록 조도를 부여할 수 있으며, 조도 부여는 상기 회로 패턴(125) 및 기저패드(120)을 씨드층으로 구리를 러프하게 도금함으로써 수행할 수 있다.
회로 패턴(125) 및 기저패드(120)를 씨드층으로 전해도금함으로써 회로 패턴(125) 및 기저패드(120)의 상면 및 측면까지 제1 금속층(130)이 도금된다.
다음으로, 도 6과 같이, 제1 금속층(130)을 씨드층으로 전해도금을 수행하여 제2 금속층(140)을 형성한다.
이때, 제2 금속층(140)은 은을 포함하는 합금으로서, 은으로만 형성할 수도 있으며, 은과 (인), B(붕소), W(텅스텐) 또는 Co(코발트) 등의 합금으로 형성할 수 있다. 상기 제2 금속층(140)은 전압을 조절하여, 두께가 0.5 내지 10μm을 충족하며, 바람직하게는 1 내지 6μm이도록 형성한다. 제2 도금층(140)이 원활히 도금될 수 있도록 제1 도금층(130)에 조도를 부여할 수 있다.
다음으로, 도 7과 같이 제2 금속층(140)을 씨드층으로 전해 도금을 수행하여 제3 금속층(150)을 형성한다.
이때, 도금 전압을 조절하여 제2 금속층(140)의 표면은 그레인 사이즈가 크게 형성함으로써 조도를 부여할 수 있다.
제3 금속층(150)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.
상기 제3 금속층(150)은 전압을 조절하여 제2 금속층(140)보다 얇은 두께를 가지며, 0.01 내지 0.2μm의 얇은 두께를 가지는 박막으로 형성될 수 있으며, 표면에 조도를 갖도록 형성할 수 있다.
제3 금속층(150)도 제2 금속층(140)을 씨드층으로 형성함으로써 제2 금속층(140)의 상면 및 측면까지 형성된다.
다음으로, 도 2와 같이 회로 패턴(125)을 매립하면서 상기 패드 구조를 개방하는 개구부(165)를 갖도록 솔더 레지스트(160)를 도포함으로써 도 2의 인쇄회로기판(100)이 형성된다.
한편, 도 2의 인쇄회로기판(100)은 무전해도금을 통하여도 제조할 수 있다.
도 8 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.
먼저, 도 4와 같이 절연 플레이트(110) 위에 패터닝된 회로 패턴(125) 및 기저패드(120)를 형성한 뒤, 무전해 도금을 수행하여 도 8과 같이, 절연 플레이트(110) 전면에 제1 도금층(135)을 형성한다.
이때, 절연 플레이트(110)의 스미어를 제거하기 위한 디스미어 공정을 수행함으로써 절연 플레이트(110)의 표면에 조도가 부여될 수 있다.
무전해 도금을 수행하여 형성되는 제1 금속층(130)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 갖도록 형성한다.
다음으로, 도 9와 같이 무전해도금을 수행하여 제1 도금층(135) 위에 제2 도금층(145)을 형성한다.
무전해 도금을 수행하여 형성되는 제2 도금층(145)은 은을 포함하는 합금으로서, 은으로만 형성할 수도 있으며, 은과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성할 수 있다. 제2 도금층(145)은 두께가 0.5 내지 10μm을 충족하며, 바람직하게는 1 내지 6μm이도록 형성한다.
다음으로, 도 10과 같이 무전해도금을 수행하여 제2 도금층(145) 위에 제3 도금층(155)을 형성한다.
제3 도금층(155)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.
상기 제3 도금층(155)은 제2 도금층(145)보다 얇은 두께를 가지며, 0.01 내지 0.2μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.
마지막으로 도 11과 같이 제1 내지 제3 도금층(135, 145, 155)을 회로 패턴(125) 및 기저패드(120)를 덮는 영역만 남도록 식각함으로써 회로 패턴(125) 및 기저패드(120) 위에 제1 도금층(135)을 식각한 제1 금속층(130), 제2 도금층(140)을 식각한 제2 금속층(140) 및 제3 도금층(155)을 식각한 제3 금속층(150)이 형성된다.
이때, 무전해도금으로 형성되는 인쇄회로기판(100)의 경우, 제1 금속층(130)은 기저패드(120) 및 회로 패턴(125)의 측면까지 둘러싸도록 형성될 수 있으나, 제2 금속층(140) 및 제3 금속층(150)은 제1 금속층(130)의 상면에만 형성됨으로써 도 2의 인쇄회로기판(100)과의 구성이 일부 상이하다.
이하에서는 도 10 내지 도 16을 참고하여 본 발명의 제2 실시예에 따른 인쇄회로기판을 설명한다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 12를 참고하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 회로 패턴(225)과 연결되어 있는 기저패드(220) 및 상기 회로 패턴을 덮는 솔더 레지스트(260)를 포함한다.
상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(210) 위에 복수의 회로 패턴(225)과 연결되어 있는 복수의 기저패드(220)가 형성되어 있다. 상기 기저패드(220)는 인쇄회로기판(200) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나, 와이어 본딩되는 기저패드(220)를 의미한다.
상기 회로 패턴(225) 및 기저패드(220)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다.
상기 회로 패턴(225) 및 기저패드(220)의 상면 및 측면에 제1 금속층(230)이 형성되어 있다.
제1 금속층(230)은 니켈만으로 형성되거나, 니켈을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 1 내지 10μm의 두께를 갖도록 형성한다.
상기 절연 플레이트(210) 위에 회로 패턴(225)을 덮으며 솔더 레지스트(260)가 형성되어 있다.
솔더 레지스트(260)는 절연 플레이트(210)의 표면을 보호하기 위한 것으로 절연 플레이트(210)의 전면에 형성되며, 노출되어야 하는 기저패드(220) 적층 구조의 상면, 제1 금속층(230)을 개방하는 개구부(265)를 가진다.
노출되어 있는 기저패드(220)의 제1 금속층(230) 위에 제2 금속층(240)이 형성되어 있다.
제2 금속층(240)은 은(Ag)을 포함하는 은합금층으로서, 두께가 0.5 내지 10μm을 충족하며, 바람직하게는 1 내지 6μm일 수 있다.
상기 제2 금속층(240) 위에 제3 금속층(250)이 형성되어 있다.
제3 금속층(250)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.
상기 제3 금속층(250)은 제2 금속층(240)보다 얇은 두께를 가지며, 0.01 내지 0.2μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.
이때, 제2 및 제3 금속층(240, 250)은 솔더 레지스트(260)의 개구부(265)의 측면을 감싸며 형성될 수 있다.
이와 같이, 도 12의 인쇄회로기판(200)은 도 2의 인쇄회로기판(100)과 달리, 제2 및 제3 금속층(240, 250)이 패드 구조에만 형성되어 솔더 레지스트(260)의 개구부(265) 측면까지 확장되어 형성되는 구조를 가진다.
또한, 이와 달리 제1 내지 제3 금속층(230, 240, 250)이 기저패드(220)에만 형성되어 제1 내지 제3 금속층(230, 240, 250)이 개구부(265)의 측면까지 확장되어 형성될 수도 있다.
노출되어 있는 기저패드(220)의 제3 금속층(250) 위에 솔더가 형성되거나, 와이어 본딩을 수행하여 소자와 부착할 수 있다.
이와 같이, 구리를 포함하는 기저패드(220) 위에 니켈합금층 및 은합금을 도금하여 전기적 특성이 우수하면서 솔더 친화적인 패드를 형성하면서, 표면에 팔라듐합금을 도금하여 은 금속의 변색이나 마이그레이션을 개선하고, 내열성을 강화시킬 수 있다.
도 13 내지 도 19는 도 12의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
먼저, 도 13과 같이 절연 플레이트(210) 위에 도전층을 적층하며, 절연 플레이트(210)가 절연층인 경우, 절연층과 도전층의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
절연 플레이트(210)와 도전층의 적층 구조에서 상기 도전층을 식각하여 도 13의 기저패드(220) 및 회로 패턴(225)을 형성한다.
다음으로, 도 14와 같이 패터닝된 기저패드(220)와 회로 패턴(225) 위에 무전해 도금을 수행하여 제1 도금층(235)를 형성한다.
이때, 제1 도금층(235)은 니켈을 포함하는 합금층으로서, 1 내지 10μm의 두께를 갖도록 형성한다.
이때, 절연 플레이트(210), 회로 패턴(225) 및 기저패드(220)에 도금을 원활히 수행하도록 조도를 부여할 수 있다.
다음으로, 도 15와 같이 제1 도금층(235)을 식각하여 제1 금속층(230)을 형성한다.
이때, 제1 금속층(230)은 회로 패턴(225) 및 기저패드(220)의 측면을 감싸도록 회로 패턴(225) 및 기저패드(220)의 폭보다 큰 폭을 가지며 식각될 수 있다.
다음으로, 도 16과 같이, 회로 패턴(225)을 매립하면서 상기 기저패드(220)위의 제1 금속층(230)을 개방하는 개구부(265)를 갖도록 솔더 레지스트(260)를 도포한다.
다음으로, 도 17과 같이 솔더 레지스트(260) 위에 마스크(270)를 형성한다.
상기 마스크(270)는 상기 솔더 레지스트(260)의 개구부(265)를 개방하는 윈도우(275)를 포함하며, 포토 레지스트 또는 드라이 필름으로 형성할 수 있다.
이때, 상기 윈도우(275)의 폭은 상기 솔더 레지스트(260)의 개구부(265)의 폭보다 더 클 수 있다.
다음으로 도 18과 같이 윈도우(275)로 노출되어 있는 제1 금속층(230) 위에 도금을 수행하여 제2 금속층(240)을 형성한다.
이때, 제2 금속층(240)을 형성하기 전에 상기 솔더 레지스트(260)의 개구부(265)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.
제2 금속층(240)은 은을 포함하는 합금으로 형성할 수 있다. 상기 제2 금속층(240)은 비전해도금 또는 전해 도금을 통하여 형성할 수 있으며, 두께가 0.5 내지 10μm을 충족하며, 바람직하게는 1 내지 6μm이도록 형성한다.
다음으로 도 19와 같이 윈도우(275)로 노출되어 있는 제2 금속층(240) 위에 도금을 수행하여 제3 금속층(250)을 형성한다.
이때, 제3 금속층(250)을 형성하기 전에 상기 솔더 레지스트(260)의 개구부(265)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.
제3 금속층(250)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-Co의 합금층을 형성할 수 있다.
상기 제3 금속층(250)은 제2 금속층(240)과 같이 비전해도금 또는 전해 도금을 진행하여 0.01 내지 0.2μm의 얇은 두께를 가지는 박막으로 형성한다.
마지막으로 마스크(270)를 제거함으로써 도 12의 인쇄회로기판(200)을 완성할 수 있다.
이와 같이 본 발명에 따라 형성되어 있는 인쇄회로기판은 패드가 구리층-니켈합금도금층-은합금도금층-팔라듐합금도금층의 적층 구조를 가짐으로써 뒤에 형성되는 와이어 본딩 또는 솔더링에 향상된 접착성 및 부식저항성을 가진다.
도 20은 본 발명에 따라 제조된 인쇄회로기판의 사진이다.
도 20은 각 패드의 구리층 위에 은도금층을 형성한 경우(Ag), 은도금층-팔라듐도금층을 형성한 경우(Ag-Pd), 니켈도금층-은도금층을 형성한 경우(Ni-Ag), 니켈도금층-은도금층-팔라듐도금층을 형성한 경우(Ni-Ag-Pd), 그리고 니켈도금층-팔라듐도금층-금도금층을 형성한 경우(Ni-Pd-Au)를 각각의 실험예로, 솔더와의 접합 이후를 촬영한 것이다.
솔더와의 접합 후, 리플로우를 진행하면, 도 20과 같이 솔더의 주석(Sn)과 패드의 구리와의 확산에 의해 계면에 금속접합층(IMC:intermetallic contact)이 형성된다.
이러한 금속접합층이 두껍게 형성될수록 솔더와 패드 사이의 접합성이 떨어진다.
도 20을 검토하면, 각 인쇄회로기판의 금속접합층은 은도금층만 형성한 경우가 가장 두껍게 형성되며, 본 발명과 같이 구리층 위에 니켈도금층-은도금층-팔라듐 도금층을 형성한 경우가 3.5~5.5μm 로 가장 얇은 금속접합층이 형성된다.
이러한 두께는 종래의 니켈도금층-팔라듐도금층-금도금층을 수행하던 것보다도 낮은 것으로서 금속접합층의 두께가 얇아 신뢰성이 높아진다.
한편, 도 20의 각각의 실험예에 대하여 비용, 두께, 와이어 본딩 부착성, 솔더 부착성 및 표면 마이그레이션 정도를 측정하였다.
와이어 본딩 접착력은 와이어를 패드에 접착한 뒤, 접착되어 있는 와이어를 다시 제거하는데 사용되는 힘을 측정한 것이다.
솔더의 부착력은 솔더볼을 동일한 힘을 이용하여 각 실시예의 패드와 부착한 뒤, 솔더볼을 제거하는데 소요되는 힘을 측정한 것이다.
표면 마이그레이션은 각각의 실시예에 물을 떨어뜨린 뒤 동일 면적에 대하여 물방울의 수를 측정한 것이다.
실험 결과는 다음의 표 1과 같다.
실험예 Ag
(대조군)		 Ag-Pd
(대조군)		 Ni-Ag
(대조군)		 Ni-Ag-Pd
(본발명)		 Ni-Pd-Au
(대조군)
비용 0.47 0.63 0.49 0.65 1
두께(μm) Ag > 4
 Ag > 4
Pd < 0.05
 Ni > 4
Ag > 4
 Ni > 4
Ag > 4
Pd < 0.05		 Ni > 4
Pd < 0.1
Au < 0.1
Wirebondability
(Min. 3gf/ x5 reflow)		 5.65 5.72 6.79 7.09 6.22
Ball Pull
(gf/x5 reflow, Spec. > 630)		 1087 923 716 806 906
Migration/ water Drop 17 29 6 65 70
표 1과 같이, 본 발명의 실험예에서 와이어 본딩 접착력이 가장 우수한 것으로 관측되었으며, 동일한 힘으로 솔더볼을 접착한 뒤, 솔더볼을 제거하는데 소요되는 힘이 본 발명의 실험예와 대조 실험예가 유사하게 측정됨으로서 솔더 접착력 또한 떨어지지 않음을 알 수 있다.
한편, 표면 마이그레이션의 경우, 은도금층을 표면에 형성하는 대조군은 표면의 뭉침이 매우 현저히 발생하나, 은도금층의 표면에 박막의 팔라듐층을 형성하는 경우, 물방울이 균일하게 형성되어 마이그레이션이 완화됨을 알 수 있다.
또한, 유사한 수준의 표면 마이그레이션을 가지는 Ni-Pd-Au 대조군과 비교할 때, 본 발명의 Ni-Ag-Pd의 비용이 대조군보다 30프로 이상 절감됨으로서 경제적이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 200
절연 플레이트 110, 210
회로 패턴 125
패드 120, 220

Claims (16)

  1. 절연층 위에 형성되어 있는 회로 패턴 및 패드,
    상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 니켈을 포함하는 제1 금속층,
    상기 제1 금속층 위에 형성되어 있으며, 은을 포함하는 제2 금속층, 그리고
    상기 제2 금속층 위에 형성되어 있으며, 팔라듐을 포함하는 제3 금속층
    을 포함하는 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 회로 패턴, 패드, 상기 제1 금속층 및 상기 제2 금속층은 상면에 조도를 가지는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제2 금속층의 두께는 상기 제3 금속층의 두께보다 두꺼운 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 금속층은 1 내지 10 μm,
    상기 제2 금속층은 1 내지 6 μm, 그리고
    상기 제3 금속층은 0.01 내지 0.2 μm를 충족하는 두께를 가지는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제3 금속층은 팔라듐과 코발트의 합금인 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 내지 제3 금속층 중 적어도 하나는 인, 붕소, 텅스텐 또는 코발트 중 적어도 하나를 포함하는 합금으로 형성되는 인쇄회로기판.
  8. 회로 패턴 및 패드가 형성되어 있는 절연 기판을 준비하는 단계,
    상기 회로 패턴 또는 상기 패드 위에 니켈을 포함하는 합금을 도금하여 제1 금속층을 형성하는 단계,
    상기 제1 금속층 위에 은을 포함하는 합금을 도금하여 제2 금속층을 형성하는 단계, 그리고
    상기 제2 금속층 위에 팔라듐을 포함하는 합금을 도금하여 제3 금속층을 형성하는 단계
    를 포함하는 인쇄회로기판의 제조 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 제1 금속층을 형성하는 단계는,
    상기 회로 패턴 또는 패드의 표면에 조도를 부여하는 단계, 그리고
    상기 회로 패턴 또는 패드를 씨드층으로 니켈을 포함하는 합금을 전해도금하여 상기 제1 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  11. 제8항에 있어서,
    상기 제2 금속층을 형성하는 단계는,
    상기 제1 금속층의 표면에 조도를 부여하는 단계, 그리고
    상기 제1 금속층을 씨드층으로 은을 포함하는 합금을 전해도금하여 상기 제2 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  12. 제8항에 있어서,
    상기 제3 금속층을 형성하는 단계는,
    상기 제2 금속층의 표면에 조도를 부여하는 단계, 그리고
    상기 제2 금속층을 씨드층으로 팔라듐을 포함하는 합금을 전해도금하여 상기 제3 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  13. 제8항에 있어서,
    상기 제1 금속층은 1 내지 10 μm, 상기 제2 금속층은 1 내지 6 μm, 그리고
    상기 제3 금속층은 0.01 내지 0.2 μm를 충족하는 두께를 갖도록 형성하는 인쇄회로기판의 제조 방법.
  14. 제8항에 있어서,
    상기 제3 금속층은 팔라듐과 코발트의 합금으로 형성하는 인쇄회로기판의 제조 방법.
  15. 제8항에 있어서,
    상기 제1 내지 제3 금속층은 비전해도금하여 형성하는 인쇄회로기판의 제조 방법.
  16. 제8항에 있어서,
    상기 제1 내지 제3 금속층 중 적어도 하나의 금속층은 인, 붕소, 텅스텐 또는 코발트 중 적어도 하나를 포함하는 합금으로 형성하는 인쇄회로기판의 제조 방법.
KR1020100079537A 2010-08-17 2010-08-17 인쇄회로기판 및 그의 제조 방법 KR101125463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079537A KR101125463B1 (ko) 2010-08-17 2010-08-17 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079537A KR101125463B1 (ko) 2010-08-17 2010-08-17 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120016969A KR20120016969A (ko) 2012-02-27
KR101125463B1 true KR101125463B1 (ko) 2012-03-27

Family

ID=45839081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079537A KR101125463B1 (ko) 2010-08-17 2010-08-17 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101125463B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006469A (ko) * 1997-06-11 1999-01-25 제프리 엘.포먼 칩 직접 부착, 표면 실장 기술 및 패드 온 패드 상호접속용 범용 표면 처리 기술
JP2004281937A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20060063778A (ko) * 2003-10-03 2006-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 패드 구조 및 배선 기판
JP2006339219A (ja) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006469A (ko) * 1997-06-11 1999-01-25 제프리 엘.포먼 칩 직접 부착, 표면 실장 기술 및 패드 온 패드 상호접속용 범용 표면 처리 기술
JP2004281937A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20060063778A (ko) * 2003-10-03 2006-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 패드 구조 및 배선 기판
JP2006339219A (ja) * 2005-05-31 2006-12-14 Toppan Printing Co Ltd 配線基板

Also Published As

Publication number Publication date
KR20120016969A (ko) 2012-02-27

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US8069558B2 (en) Method for manufacturing substrate having built-in components
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
KR20140030918A (ko) 인쇄회로기판
KR102464950B1 (ko) 회로기판
KR101897013B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101125463B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101980666B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101199184B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101262473B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101241639B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR101251802B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101836218B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120124845A (ko) 인쇄회로기판의 제조 방법
KR101154626B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101514529B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130070472A (ko) 인쇄회로기판 및 이의 제조 방법
KR101154783B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100908432B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee