KR101154783B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101154783B1
KR101154783B1 KR1020100084590A KR20100084590A KR101154783B1 KR 101154783 B1 KR101154783 B1 KR 101154783B1 KR 1020100084590 A KR1020100084590 A KR 1020100084590A KR 20100084590 A KR20100084590 A KR 20100084590A KR 101154783 B1 KR101154783 B1 KR 101154783B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit board
printed circuit
pad
Prior art date
Application number
KR1020100084590A
Other languages
English (en)
Other versions
KR20120020763A (ko
Inventor
박창화
김애림
임설희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100084590A priority Critical patent/KR101154783B1/ko
Publication of KR20120020763A publication Critical patent/KR20120020763A/ko
Application granted granted Critical
Publication of KR101154783B1 publication Critical patent/KR101154783B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 실시예는 절연층 위에 형성되어 있는 회로 패턴 또는 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 나노 다이아몬드를 포함하는 금속층을 포함한다. 따라서 본 발명에 따르면, 구리를 포함하는 기저 패드 위에 복수의 도금층을 형성하면서, 도금층 중 하나 또는 도금층 사이에 나노 다이아몬드를 포함함으로써 솔더와의 리플로우 시 나노 다이아몬드의 하부 또는 동일층의 조성물이 솔더로 확산되는 것을 방지하여 금속접합층의 형성을 억제할 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.
도 1은 종래의 인쇄회로기판을 도시한 단면도이다.
도 1을 참고하면, 인쇄회로기판(10)의 절연층(1) 상에 회로패턴(2)과 연결되어 패드(3)가 형성된다. 상기 패드(3)는 그에 실장되거나 연결되는 부품의 종류에 따라 다양한 형상으로 될 수 있다.
이러한 패드(3)는 회로패턴(2)를 덮는 솔더 레지스트(4)의 개구부(5)에 의해
노출되어 솔더(6)와 접착함으로써 소자를 장착할 수 있으며, 와이어 본딩할 수도 있다.
상기 패드(3)는 일반적으로 절연층(1) 위에 형성되어 있는 동박층을 패터닝하여 회로패턴(2)과 동시에 형성된다.
구리로 형성되어 있는 패드(3)와 솔더의 접합을 위한 리플로우를 진행하면, 패드(3)와 솔더(6) 사이에 금속접합물층(IMC; intermetallic contact)(7)이 형성된다.
이러한 금속접합층(7)은 하부의 패드(3)의 성분에 따라 조성을 달리하여 솔더(6)와 패드(3)의 접착성을 저해하는 원인이 된다.
실시예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 솔더의 접착성이 양호한 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 절연층 위에 형성되어 있는 회로 패턴 또는 패드, 그리고 상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 나노 다이아몬드를 포함하는 금속층을 포함한다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 회로 패턴 또는 패드가 형성되어 있는 절연 기판을 준비하는 단계, 그리고 상기 회로 패턴 또는 상기 패드 위에 도금하여 나노 다이아몬드를 포함하는 적어도 하나의 금속층을 형성하는 단계를 포함한다.
본 발명에 따르면, 구리를 포함하는 기저 패드 위에 복수의 도금층을 형성하면서, 도금층 중 하나 또는 도금층 사이에 나노 다이아몬드를 포함함으로써 솔더와의 리플로우 시 나노 다이아몬드의 하부 또는 동일층의 조성물이 솔더로 확산되는 것을 방지하여 금속접합층의 형성을 억제할 수 있다.
또한, 나노 다이아몬드층을 형성함으로써 패드의 경도를 향상시켜 리플로우 시 크랙이 형성되는 것을 방지할 수 있다.
도 1은 종래의 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 7은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 8 내지 도 11은 도 2의 인쇄회로기판의 후공정을 나타내는 단면도이다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 13은 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 14 내지 도 16은 도 13의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 17은 본 발명의 인쇄회로기판과 솔더의 접착 상태를 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 절연 기판의 패드에 대하여 구리 기저층 위에 나노 다이아몬드(130a)를 포함하는 도금층을 형성하는 회로 기판을 제공한다.
이하에서는 도 2 내지 도 11을 참고하여 본 발명의 제1 실시예에 따른 방열회로기판을 설명한다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(125)과 연결되어 있는 기저패드(120) 및 상기 회로 패턴을 덮는 솔더 레지스트(140)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴(125)과 연결되어 있는 복수의 기저패드(120)가 형성되어 있다. 상기 기저패드(120)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저패드(120)를 의미한다.
상기 회로 패턴(125) 및 기저패드(120)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(125) 및 기저패드(120)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다.
상기 회로 패턴(125) 및 기저패드(120)의 상면 및 측면에 제1 금속층(130)이 형성되어 있다.
제1 금속층(130)은 니켈(Ni), 은(Ag), 금(Au), 팔라듐(Pd) 또는 구리(Cu) 중 하나의 금속 또는 상기 금속과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성한다.
이때, 제1 금속층(130)은 내부에 나노 다이아몬드(130a)가 균일하게 분산되어 있다.
상기 나노 다이아몬드(130a)는 직경이 50 내지 300nm를 충족하며, 제1 금속층(130) 내에 0.1 내지 10vol%의 비율로 포함된다.
상기 절연 플레이트(110) 위에 회로 패턴(125)을 덮으며 솔더 레지스트(140)가 형성되어 있다.
솔더 레지스트(140)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저패드(120) 적층 구조의 상면, 즉, 제1 금속층(130)을 개방하는 개구부(145)를 가진다.
상기 노출되어 있는 기저패드(120)의 제1 금속층(130) 위에 솔더가 형성되거나, 와이어가 본딩된다.
이와 같이, 구리를 포함하는 기저패드(120) 위에 합금으로 도금층을 형성하면서, 도금층 내에 나노 다이아몬드를 균일하게 포함함으로써, 솔더 부착 후 리플로우 진행 시, 도금층을 구성하는 금속 입자가 솔더 내로 확산되는 것을 방지함으로써 금속접합층의 형성을 억제할 수 있다.
또한, 나노 다이아몬드가 패드 및 회로 패턴 위에 형성됨으로써 경도가 높아져, 열처리에 의하여 발생할 수 있는 크랙을 억제할 수 있다.
이하에서는 도 3 내지 도 7을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
먼저, 도 3과 같이 절연 플레이트(110)를 준비하고, 절연 플레이트(110) 위에 도전층(126)을 적층하며, 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(126)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
절연 플레이트(110)와 도전층(126)의 적층 구조에서 상기 도전층(126)을 식각하여 도 4의 기저패드(120) 및 회로 패턴(125)을 형성한다.
다음으로, 패터닝된 기저패드(120)와 회로 패턴(125) 위에 비전해 도금을 수행하여 도 5의 제1 도금층(135)을 형성한다.
이때, 비전해도금을 수행하면서, 상기 제1 도금층(135)을 형성하는 도금액 내에 나노 다이아몬드(130a) 수용액 또는 분말을 희석한다.
상기 도금액 내의 나노 다이아몬드(130a)의 농도는 0.01 내지 5g/L를 충족하며, Ph는 3 내지 7을 충족한다.
이와 같이, 나노 다이아몬드(130a)가 분산되어 있는 도금액 내에 상기 인쇄회로기판(100)의 회로 패턴(125) 또는 기저패드(120)를 접촉시킴으로써 회로 패턴(125) 및 기저패드(120) 위에 2 내지 10μm의 두께를 가지는 제1 도금층(135)이 형성된다.
예를 들어, 상기 제1 도금층(135)이 니켈(Ni)과 인(P)의 합금으로 형성될 수 있으며, 상기 제1 도금층(135)은 3 내지 10w%의 인(P)을 포함하며, 나노 다이아몬드(130a)는 제1 도금층(135) 내에 0.1 내지 10vol%로 균일하게 형성된다.
다음으로, 도 6과 같이, 제1 도금층(135)이 회로 패턴(135) 또는 기저패드(120)를 덮도록 식각하여 제1 금속층(130)을 형성하고, 상기 기저패드(120) 위의 제1 금속층(130)을 개방하는 개구부(145)를 갖도록 도 7의 솔더 레지스트(140)를 형성함으로써 도 2의 인쇄회로기판(100)이 완성된다.
이때, 도 8 내지 도 11과 같이 후공정을 수행할 수 있다.
제1 금속층(130)이 니켈합금층인 경우, 도 8과 같이, 제1 금속층(130)이 노출되어 있는 솔더 레지스트(140) 위에 마스크(270)를 형성한다.
상기 마스크(150)는 상기 솔더 레지스트(140)의 개구부(145)를 개방하는 윈도우(155)를 포함하며, 포토 레지스트 또는 드라이 필름으로 형성할 수 있다.
이때, 상기 윈도우(155)의 폭은 상기 솔더 레지스트(140)의 개구부(145)의 폭보다 더 클 수 있다.
다음으로, 도 9와 같이 윈도우(155)로 노출되어 있는 제1 금속층(130) 위에 비전해도금을 수행하여 제2 금속층(160)을 형성한다.
이때, 제2 금속층(160)을 형성하기 전에 상기 솔더 레지스트(140)의 개구부(145)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.
제2 금속층(160)은 팔라듐을 포함하는 합금으로 형성할 수 있다. 제2 금속층(160)은 두께가 0.03 내지 0.15μm을 충족하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금을 형성할 수 있다.
다음으로, 도 10과 같이 윈도우(155)로 노출되어 있는 제2 금속층(160) 위에 도금을 수행하여 제3 금속층(170)을 형성한다.
이때, 제3 금속층(170)을 형성하기 전에 상기 솔더 레지스트(140)의 개구부(145)의 측면 및 제2 금속층(160)의 상면에 조도를 부여할 수 있다.
제3 금속층(170)은 금(Au)을 포함하는 합금층으로서, 비전해도금으로 0.03 내지 0.15μm의 얇은 두께를 가지는 박막을 형성한다.
마지막으로 마스크(150)를 제거함으로써 도 11의 인쇄회로기판을 완성할 수 있다.
도 11의 인쇄회로기판의 경우, 구리의 패드 위에 니켈합금층-팔라듐합금층-금합금층을 비전해도금으로 형성한 것으로써, 이때, 니켈합금층 내에 나노 다이아몬드(130a)를 포함함으로써 니켈합금층인 제1 금속층(130)의 니켈이 솔더와의 리플로우 시 솔더 내로 확산되는 것을 방지할 수 있다.
이상에서는 니켈합금층인 제1 금속층(130)에 나노 다이아몬드(130a)가 형성되어 있는 것으로 설명하였으나, 이와 달리 니켈합금층인 제1 금속층(310) 위에 형성되어 있는 팔라듐합금층이 나노 다이아몬드(130a)를 형성할 수도 있다.
한편, 본 발명에 따른 인쇄회로기판은 도 12와 같은 구성을 가질 수도 있다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판(200)으로서, 도 2의 인쇄회로기판(100)과 같이, 기저패드(220) 위에 제1 금속층(230)을 포함한다.
도 12의 인쇄회로기판(200)은 절연 플레이트(210) 위에 구리 베이스의 회로 패턴(225) 및 기저패드(220)를 포함하며, 기저패드(220)를 개방하는 개구부(245)를 가지는 솔더 레지스트(240)를 포함한다.
이때, 도 2의 인쇄회로기판(100)과 달리 기저패드(220) 위에 형성되어 있는 제1 금속층(230)은 회로 패턴(225) 위에 형성되어 있지 않으며, 제1 금속층(230)이 솔더 레지스트(240) 위에 형성되어 있다.
즉, 도 12의 인쇄회로기판(200)의 경우, 솔더 레지스트(240)를 형성한 후, 상기 솔더 레지스트(240)의 상면의 일부 및 개구부(245)의 측면에 제1 금속층(230)을 비전해도금함으로써 형성할 수 있다.
이때, 제1 금속층(230)은 합금층으로써, 니켈, 구리, 은, 금 또는 팔라듐 중의 하나의 금속과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있으며, 내부에 나노 다이아몬드(230a)를 포함한다.
상기 나노 다이아몬드(230a)는 도 2의 인쇄회로기판(100)과 같이 제1 금속층(230) 내에 0.1 내지 10vol%를 가지며 형성될 수 있다.
또한, 제1 금속층(230) 위에 도 11과 같이 제2 금속층(250) 및 제3 금속층(260)이 연속적으로 형성되어 있을 수 있으며, 바람직하게는 제1 금속층(230)이 니켈을 포함하는 합금층으로 형성되고, 제2 금속층(250)이 팔라듐을 포함하는 합금층으로 형성되며, 제3 금속층(260)이 금을 포함하는 합금층으로 형성될 수 있다.
이때, 상기 나노 다이아몬드(230a)가 제2 금속층(250)인 팔라듐합금층 내에 형성될 수 있음은 앞서 설명한 바와 동일하다.
이하에는 도 13 내지 도 16을 참고하여 본 발명의 제3 실시예에 따른 인쇄회로기판에 대하여 설명한다.
도 13은 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 13을 참고하면, 인쇄회로기판(300)은 절연 플레이트(310), 상기 절연 플레이트(310) 위에 형성되는 회로 패턴(325)과 연결되어 있는 기저패드(320) 및 상기 회로 패턴(325)을 덮는 솔더 레지스트(340)를 포함한다.
상기 절연 플레이트(310)는 단일 회로 패턴(325)이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(310)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(310) 위에 복수의 회로 패턴(325)과 연결되어 있는 복수의 기저패드(320)가 형성되어 있다. 상기 기저패드(320)는 인쇄회로기판(300) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저패드(320)를 의미한다.
상기 회로 패턴(325) 및 기저패드(320)는 전도성 물질로 형성되며, 절연 플레이트(310) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(325) 및 기저패드(320)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다.
상기 회로 패턴(325) 및 기저패드(320)의 상면 및 측면에 제1 금속층(330)이 형성되어 있다.
제1 금속층(330)은 니켈(Ni), 은(Ag), 금(Au), 팔라듐(Pd) 또는 구리(Cu) 중하나의 금속 또는 상기 금속과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성한다.
상기 절연 플레이트(310) 위에 회로 패턴(325)을 덮으며 솔더 레지스트(340)가 형성되어 있다.
솔더 레지스트(340)는 절연 플레이트(310)의 표면을 보호하기 위한 것으로 절연 플레이트(310)의 전면에 형성되며, 노출되어야 하는 기저패드(320) 적층 구조의 상면, 즉, 제1 금속층(330)을 개방하는 개구부(345)를 가진다.
상기 솔더 레지스트(340)의 개구부(345)의 측면 및 상기 노출되어 있는 제1 금속층(330) 위에 확산방지층(350)이 형성되어 있다.
상기 확산방지층(350)은 복수의 나노 다이아몬드(350a)를 포함한다.
상기 나노 다이아몬드(350a)는 직경이 50 내지 300nm를 충족하며, 하부의 제1 금속층(330)에 대하여 0.1 내지 10vol%의 비율로 형성되어 있다.
한편, 확산방지층(350) 위에는 도 12와 같이 제2 금속층(360) 및 제3 금속층(370)이 차례로 적층되어 있을 수 있다.
바람직하게는 제1 금속층(330)이 니켈을 포함하는 합금층으로 형성되고, 제2 금속층(360)이 팔라듐을 포함하는 합금층으로 형성되며, 제3 금속층(370)이 금을 포함하는 합금층으로 형성될 수 있다.
이와 같이, 니켈을 포함하는 합금층 위에 나노 다이아몬드(350a)를 포함하는 확산방지층(350)이 형성됨으로써 솔더와의 리플로우 시 하부의 니켈이 솔더로 확산되는 것을 방지할 수 있다.
이하에서는 도 14 내지 도 16을 참고하여 도 13의 인쇄회로기판의 제조 방법을 설명한다.
먼저, 도 14와 같이, 절연 플레이트(310) 위에 회로 패턴(325) 및 기저패드(320)를 형성하고, 제1 금속층(330)을 형성한다.
제1 금속층(330)은 니켈을 포함하는 합금층을 비전해도금 하여 형성할 수 있으며, 이때 제1 금속층(330)은 2 내지 10μm로 형성한다. 이때, 회로 패턴(325)을 덮도록 솔더 레지스트(340)를 형성하고, 솔더 레지스트(340)의 개구부(345)를 통하여 기저패드(320) 위의 제1 금속층(330)을 노출한다.
다음으로 솔더 레지스트(340) 위에 마스크(390)를 형성한다.
마스크(390)는 솔더 레지스트(340)의 개구부(345)를 개방하는 윈도우(395)를 포함하며, 윈도우(395)의 폭은 개구부(345)의 폭보다 넓게 형성되어 솔더 레지스트(340)의 상면의 일부를 노출할 수 있다.
이때, 윈도우(395)에 의해 노출되어 있는 제1 금속층(330) 위에 도 15와 같이 확산방지층(350)을 형성한다.
상기 확산방지층(350)은 나노 다이아몬드(350a)를 코팅하여 형성할 수 있으며, 마이크로파 플라즈마 CVD 등을 통하여 나노 다이아몬드(350a)를 성장시킴으로써 형성할 수 있다.
이때 나노 다이아몬드(350a)의 입자는 직경이 50 내지 300nm를 충족하도록 형성한다.
다음으로, 도 16과 같이, 확산방지층(350) 위에 제2 금속층(360) 및 제3 금속층(370)을 차례로 비전해도금한다.
이때, 제2 금속층(360)은 팔라듐(Pd)을 포함하는 합금층으로서, 구체적으로 팔라듐을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있으며, 바람직하게는 Pd-P의 합금층을 형성할 수 있다.
상기 제3 금속층(370)은 금을 포함하는 합금으로써, 바람직하게는 순수 금을 비전해도금하여 형성할 수 있다.
이와 같이, 제3 금속층(370)을 적층한 뒤 마스크(390)를 제거함으로서 도 13의 인쇄회로기판(300)을 형성할 수 있다.
도 17은 도 13의 인쇄회로기판에 솔더를 접착한 단면도이다.
도 17의 인쇄회로기판(400)은 도 13과 같이 제1 금속층(330)인 니켈층 위에 솔더 레지스트(340)가 형성되어 있고, 솔더 레지스트(340)의 개구부(345) 위에 확산방지층(350), 팔라듐합금층의 제2 금속층(360) 및 금합금층의 제3 금속층(370)이 적층되어 있는 인쇄회로기판(300)에 솔더 페이스트를 개구부(345)의 제3 금속층(370) 위에 도포한 뒤 리플로우를 수행한 것이다.
리플로우를 수행하면 솔더 페이스트가 용융되어 구형상을 가지는 솔더(410)를 형성하며, 이때, 리플로우의 온도에서 제2 금속층(360) 및 제3 금속층(370)을 구성하는 팔라듐 및 금 금속이 솔더(410)와 열확산되어 솔더와(410) 패드의 경계에 금속접합층(450)을 형성한다.
따라서, 리플로우 후에 형성되는 도 17의 인쇄회로기판(400)은 확산방지층(350) 위의 제2 금속층(360) 및 제3 금속층(370)의 형상이 솔더(410)와 구분지어지지 않는다.
이때, 금속접합층(450)은 확산방지층(350)의 나노다이아몬드(350a)를 포함하며 형성되며, 나노 다이아몬드(350a)가 하부의 니켈 및 인의 솔더(410)로의 확산을 방지함으로써 하부의 제1 금속층(330)은 유지된다.
따라서, 제1 금속층(330)이 솔더(410)로 확산되어 금속접합층(450)이 두껍게 형성되는 것을 방지할 수 있으며, 금속접합층(450)에 나노 다이아몬드(350a)가 포함됨으로써 금속접합층(450)에서 발생하는 크랙을 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 200, 300
절연 플레이트 110, 210, 310
회로 패턴 125, 225, 325
패드 120, 220, 320

Claims (12)

  1. 절연층 위에 형성되어 있는 회로 패턴 또는 패드, 그리고
    상기 회로 패턴 또는 상기 패드 위에 형성되어 있으며, 나노 다이아몬드를 포함하는 금속층
    을 포함하며,
    상기 금속층은
    상기 회로 패턴 위에 형성되는 니켈합금층,
    상기 니켈합금층 위에 형성되는 팔라듐합금층, 그리고
    상기 팔라듐합금층 위에 형성되는 금합금층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 금속층은
    니켈, 팔라듐, 은, 금 또는 구리 중 하나의 금속을 포함하는 인쇄회로기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 나노 다이아몬드는 상기 니켈합금층 또는 상기 팔라듐합금층 내에 균일하게 분산되어 있는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 나노 다이아몬드는 직경이 50 내지 300 nm를 충족하는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 금속층은 니켈합금층 위에 상기 나노 다이아몬드를 포함하는 확산방지층을 더 포함하는 인쇄회로기판.
  7. 회로 패턴 또는 패드가 형성되어 있는 절연 기판을 준비하는 단계, 그리고
    상기 회로 패턴 또는 상기 패드 위에 도금하여 나노 다이아몬드를 포함하는 적어도 하나의 금속층을 형성하는 단계
    를 포함하며,
    상기 금속층을 형성하는 단계는,
    상기 회로 패턴 또는 상기 패드 위에 니켈을 포함하는 합금을 도금하여 제1 금속층을 형성하는 단계,
    상기 제1 금속층 위에 팔라듐을 포함하는 합금을 도금하여 제2 금속층을 형성하는 단계, 그리고
    상기 제2 금속층 위에 금을 포함하는 합금을 도금하여 제3 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 금속층을 형성하는 단계는,
    상기 니켈 또는 팔라듐을 포함하는 도금액을 준비하는 단계,
    상기 도금액 내에 나노 다이아몬드 수용액 또는 분말을 희석하는 단계, 그리고
    상기 나노 다이아몬드가 희석되어 있는 용액과 상기 회로 패턴 또는 상기 패드를 접촉하여 상기 금속층을 도금하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 제7항에 있어서,
    상기 금속층을 형성하는 단계는,
    상기 회로 패턴 또는 패드 위에 상기 금속층을 형성하는 단계, 그리고
    상기 금속층 위에 나노 다이아몬드를 포함하는 확산방지층을 코팅하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  11. 제10항에 있어서,
    상기 확산 방지층은 상기 나노 다이아몬드를 CVD로 코팅하여 형성하는 인쇄회로기판의 제조 방법.
  12. 제7항에 있어서,
    상기 나노 다이아몬드는 직경이 50 내지 300nm를 충족하는 인쇄회로기판의 제조 방법.
KR1020100084590A 2010-08-31 2010-08-31 인쇄회로기판 및 그의 제조 방법 KR101154783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100084590A KR101154783B1 (ko) 2010-08-31 2010-08-31 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084590A KR101154783B1 (ko) 2010-08-31 2010-08-31 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120020763A KR20120020763A (ko) 2012-03-08
KR101154783B1 true KR101154783B1 (ko) 2012-06-18

Family

ID=46129299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084590A KR101154783B1 (ko) 2010-08-31 2010-08-31 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101154783B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245575A (ja) * 2005-03-03 2006-09-14 Mitac Technology Corp プリント回路基板構造とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245575A (ja) * 2005-03-03 2006-09-14 Mitac Technology Corp プリント回路基板構造とその製造方法

Also Published As

Publication number Publication date
KR20120020763A (ko) 2012-03-08

Similar Documents

Publication Publication Date Title
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
JP4359257B2 (ja) Bgaパッケージおよびその製造方法
JP2006339609A (ja) 配線基板およびその製造方法
WO2003043393A1 (fr) Carte de circuit imprime et procede de fabrication
TW201409624A (zh) 配線基板
US9661750B2 (en) Printed circuit board and method of manufacturing the same
KR20120115034A (ko) 인쇄회로기판 및 그의 제조 방법
JP4547164B2 (ja) 配線基板の製造方法
KR101154783B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI473221B (zh) 封裝基板及其製法
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
KR20130070471A (ko) 인쇄회로기판 및 이의 제조 방법
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JP5935186B2 (ja) 配線基板
JP2020161729A (ja) 配線基板
JP2016100352A (ja) プリント配線板およびその製造方法
KR101262473B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
KR101241681B1 (ko) 코팅액, 인쇄회로기판 및 그의 제조 방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR101836218B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101241639B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8