KR101262473B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101262473B1
KR101262473B1 KR1020100140058A KR20100140058A KR101262473B1 KR 101262473 B1 KR101262473 B1 KR 101262473B1 KR 1020100140058 A KR1020100140058 A KR 1020100140058A KR 20100140058 A KR20100140058 A KR 20100140058A KR 101262473 B1 KR101262473 B1 KR 101262473B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
phosphorus
nickel
plating
Prior art date
Application number
KR1020100140058A
Other languages
English (en)
Other versions
KR20120077923A (ko
Inventor
임설희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100140058A priority Critical patent/KR101262473B1/ko
Publication of KR20120077923A publication Critical patent/KR20120077923A/ko
Application granted granted Critical
Publication of KR101262473B1 publication Critical patent/KR101262473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 절연층과, 상기 절연층 위에 형성되어 있는 회로 패턴 또는 패드와, 상기 회로 패턴 또는 패드 위에 형성되어 있으며, 니켈을 포함하는 제 1 금속층과, 상기 제 1 금속층 위에 형성되어 있으며, 니켈을 포함하는 제 2 금속층을 포함한다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.
이러한 인쇄 회로 기판의 제조에 있어 납땜 및 접착 패드에 납땜이 가능하고 접착 가능한 층을 형성하기 위해서 다양한 표면 처리 기법들이 이용되고 있다.
일반적으로 전해 니켈/금 표면처리가 주로 사용되고 있었으나, 최근에는 디자인 자유도와 가격적인 측면에서 큰 장점을 갖는 니켈/팔라듐/금 표면처리가 각광받고 있다.
상기 표면처리를 위한 각각의 도금층을 살펴보면, 니켈-인 합금층, 팔라듐-인 합금층이 주로 사용되고 있으며, 니켈 도금층 내 인 함유량은 일반적으로 6~8% 정도이다.
이때, 상기 니켈 도금층 내에 포함된 인 함유량에 따라 니켈 도금층이 갖는 특성이 변하며 일반적으로 인 함유량이 높아짐에 따라 결정질 구조에서 비결정질 구조로 바뀌게 된다.
또한, 상기 인 함유량이 높아지면 니켈 도금층의 내부식성이 우수해져 기존의 치환 금 도금 공정으로부터 발생할 수 있는 침식 현상을 억제할 수 있다. 이러한 침식현상(일반적으로 블랙 패드 현상이라고 함)을 억제하기 위해 무전해 니켈/팔라듐/금 도금 공정이 개발되었고, 이 공정에서는 니켈 도금 후속 공정이 치환 반응이 아닌 환원 반응에 의해 일어나므로 상기와 같은 침식 현상은 발생하지 않고 있다.
이와 같은 무전해 니켈/팔라듐/ 금 도금층을 사용하는 인쇄 회로 기판의 경우 낮은 금 도금 두께에서도 우수한 솔더 접합 특성 및 와이어 본딩성을 얻을 수 있는 장점을 가지며, 이에 따라 고 신뢰성이 요구되는 패키지 제품에 적용되고 있다.
그러나, 솔더의 종류가 다양화됨에 따라 각각의 솔더와 상기 도금층 간에 상이한 반응이 일어나고, 이로 인해 각각의 솔더 종류에 따른 솔더 접합 특성이 서로 다르게 나타난다. 이때, 상기 Cu의 함량이 적은 솔더 종류를 사용한 경우에는 P-rich 층이 두꺼워져 솔더 접합 특성이 떨어지는 문제점이 있다.
실시 예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시 예는 솔더의 접착성이 양호한 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 절연층과, 상기 절연층 위에 형성되어 있는 회로 패턴 또는 패드와, 상기 회로 패턴 또는 패드 위에 형성되어 있으며, 니켈을 포함하는 제 1 금속층과, 상기 제 1 금속층 위에 형성되어 있으며, 니켈을 포함하는 제 2 금속층을 포함한다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 절연기판을 준비하는 단계와, 상기 절연기판 위에 회로 패턴 또는 패드를 형성하는 단계와, 상기 회로 패턴 또는 패드 위에 니켈을 포함하는 복수의 금속층을 형성하는 단계를 포함한다.
본 발명에 따른 실시 예에 의하면, 이중 니켈 도금층으로 표면 처리를 적용하여 P-rich 층의 형성을 억제함으로써, 우수한 솔더 접합 특성을 갖는 신뢰성 높은 인쇄회로기판을 제조할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 6은 도 1의 인쇄회로기판을 제조하기 위한 제 1 방법을 나타내는 단면도이다.
도 7 내지 도 10은 도 1의 인쇄회로기판을 제조하기 위한 제 2 방법을 나타내는 단면도이다.
도 11은 본 발명의 제2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 12 내지 도 18은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 19는 본 발명의 제3 실시 예에 따른 인쇄회로기판의 단면도이다.
도 20은 본 발명의 제4 실시 예에 따른 인쇄회로기판의 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1을 참고하면, 본 발명의 제1 실시 예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(125)과 연결되어 있는 기저패드(120) 및 상기 회로 패턴을 덮는 솔더 레지스트(160)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴(125)과 연결되어 있는 복수의 기저패드(120)가 형성되어 있다. 상기 기저패드(120)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 기저패드(120)를 의미한다.
상기 회로 패턴(125) 및 기저패드(120)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 패터닝하여 형성될 수 있다. 따라서, 상기 회로 패턴(125) 및 기저패드(120)는 구리를 포함하는 합금으로 형성되며 표면에 조도가 형성될 수 있다.
상기 회로 패턴(125) 및 기저패드(120)의 상면 및 측면에 제1 금속층(130)이 형성되어 있다.
제1 금속층(130)은 니켈(Ni)을 포함하는 니켈 합금층이다. 이때, 상기 제 1금속층(130)의 표면에는 조도가 형성되어 있을 수도 있다.
제1 금속층(130)은 니켈을 포함하는 합금으로 형성되는데, 여기에는 일정 함량의 P(인)를 포함할 수 있다.
이때, 상기 제 1 금속층(130)에 포함된 인은 중인 타입으로, 상기 제 1 금속층(130) 내에서 6~13 중량% 범위를 만족하는 함량을 가질 수 있다.
상기 제1 금속층(130)의 상면 및 측면을 감싸며 제2 금속층(140)이 형성되어 있다.
제2 금속층(140)은 니켈(Ni)을 포함하는 니켈 합금층일 수 있으며, 순수한 니켈(Ni)만을 포함하는 니켈층일 수 있다.
즉, 상기 제 2 금속층(140)은 니켈과 저인 타입의 인을 포함하는 합금으로 형성된다. 여기에서, 상기 제 2 금속층(140)에 포함되는 인의 함량은 저인 타입으로 1~6 중량% 범위를 만족하도록 형성하는 것이 바람직하다.
일반적으로, 인쇄회로기판의 표면 처리 방법으로 니켈과 인을 포함하는 합금을 도금하는 방법이 사용된다.
상기 인은 전체 조성물에 포함되는 함량에 따라 저인 타입, 중인 타입 및 고인 타입으로 구분된다. 상기 저인 타입은 6 중량% 이하이고, 중인 타입은 6~13 중량%이며, 고인 타입은 13 중량% 이상이다.
또한, 일반적으로 상기 표면 처리 방법으로 적용되는 니켈과 인을 포함하는 금속층에는 중인 타입의 인이 포함된다.
그러나, 중인 타입의 인이 포함되는 경우, 도금층이 비결정형으로 인 함량이 낮은 것에 비하여 내열 및 부식 특성이 우수하지만, 인 함량 및 도금액을 관리하기가 어려운 문제가 있다.
또한, 상기 니켈과 인을 포함하는 도금층은 5~10㎛의 두께로 형성되기 때문에, 내열 처리에 따라 P-rich 층이 생기게 되고, 상기 P-rich 층은 솔더 접합성을 저하시키는 요인이 된다. 또한 도금액의 인 함량을 일정하게 조절하기 어렵게 때문에 인 함량이 부분적으로 높은 부분은 상기 솔더 접합성이 더 저하되게 된다.
또한, 저인 타입의 인은 도금액 관리가 용이하지만, 미세결정형으로 내열 특성 및 부식성이 떨어지는 문제가 있다.
이에 따라, 본 발명에서는 상기 중인 타입의 니켈 금속층이 가지는 장점과, 저인 타입의 니켈 금속층이 가지는 장점만을 이용하기 위하여, 기존에 단일 니켈층으로 구성된 니켈 금속층을 이중으로 구성함으로써, 인쇄회로기판의 신뢰성이 저하되는 문제를 개선하고, P-rich 층의 구성을 감소시켜, 안정된 니켈 금속층이 포함된 표면 처리를 실시할 수 있도록 한다.
다시 말해서, 중인 타입의 인이 포함된 니켈 금속층과, 저인 타입의 인이 포함된 니켈 금속층으로 인쇄회로기판을 표면 처리할 경우, 기존의 단일 니켈 금속층으로 표면 처리를 할 경우보다 P-rich 층(Ni3P층)이 얇게 형성되어, 솔더 접합성을 개선시킬 수 있다.
또한, 이때 상기 제 2 금속층(140)은 인을 포함하지 않는 순수한 니켈로만 형성될 수도 있다. 상기 제 2 금속층(140)을 순수한 니켈로만 형성할 경우, 상기 저인 타입의 인을 포함하는 니켈 금속층과 동일한 효과를 얻을 수 있다.
결론적으로, 본 발명은 제 1 금속층(130) 위에 니켈과 저인 타입의 인을 포함하는 도금액을 도금하여 제 2 금속층을 형성하거나, 순수한 니켈만을 포함하는 도금액을 도금하여 제 2 금속층을 형성시켜, 표면 처리를 행할 수 있다.
상기 제 2 금속층(140)의 표면에는 상기 제 1 금속층(130)과 마찬가지로 조도가 형성될 수도 있다.
또한, 상기 제 1 금속층(130)과 제 2 금속층(140)의 두께의 합은 1~10㎛를 충족하도록 한다.
즉, 상기 제 1 금속층(130)과 제 2 금속층(140)의 도금 두께는 각각에 대하여 변경될 수 있으나, 상기 제 1 금속층(130)과 제 2 금속층(140)의 두께의 합에 대해서는 1~10㎛를 충족하도록 한다.
상기 제 2 금속층(140) 위에는 상기 제 2 금속층(140)의 상면 및 측면을 감싸며 제 3 금속층(150)이 형성되어 있다.
이때, 상기 제 3 금속층(150)은 Pd(팔라듐)를 포함하는 팔라듐 합금층일 수 있으며, 금(Au)을 포함하는 금 합금층일 수도 있다.
즉, 상기 제 3 금속층(150)은 Pd(팔라듐)만으로 형성되거나, Pd(팔라듐)을 포함하며, P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성될 수 있다. 또한, 상기 제 3 금속층(150)은 두께가 0.01 내지 0.3μm을 충족하며, 바람직하게는 0.03 내지 0.13μm일 수 있다.
또한, 상기 제 3 금속층(150)은 금(Au)만으로 형성되거나, 금(Au)을 포함하며, B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있다. 이때, 상기 제3 금속층(150)은 0.03 내지 0.13μm의 얇은 두께를 가지는 박막으로 형성될 수 있고, 표면에 조도를 가질 수도 있다.
상기 회로 패턴(125), 상기 회로 패턴(125) 위의 제1 금속층(130) 내지 제3 금속층(150)의 적층 구조가 하나의 금속회로패턴을 구성하며, 기저패드(120), 상기 기저패드(120) 위에 제 1 금속층(130) 내지 제 3 금속층(150)의 적층 구조가 하나의 패드를 형성한다.
상기 절연 플레이트(110) 위에 회로 패턴(125)을 덮으며 솔더 레지스트(160)가 형성되어 있다.
솔더 레지스트(160)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저패드(120) 적층 구조의 상면, 즉, 제3 금속층(150)을 개방하는 개구부(165)를 가진다.
상기 노출되어 있는 기저패드(120)의 제3 금속층(150) 위에 솔더가 형성되거나, 와이어가 본딩된다.
이와 같이, 구리를 포함하는 기저패드(120) 위에 중인 타입의 인과 니켈을 포함하는 제 1 금속층(130)을 형성하고, 상기 제 1 금속층(130) 위에 저인 타입의 인 및 니켈을 포함하는 제 2 금속층(130) 또는 순수 니켈만을 포함하는 제 2 금속층(130)을 형성하고, 상기 제 2 금속층(130) 위에 팔라듐 합금을 도금하여 제 3 금속층(140)을 형성하거나, 금 합금을 도금하여 제 3 금속층(140)을 형성하여 전기적 특성이 우수하면서 솔더 접착력이 우수한 표면 처리를 할 수 있다.
이러한 인쇄회로기판(100)에 대하여 기저패드(120)와 상기 제1 내지 제3 금속층(130,140, 150) 사이에 접착층(도시하지 않음)을 더 포함할 수 있다.
이하에서는 도 2 내지 도 10을 참고하여 도 1의 인쇄회로기판(100)을 제조하는 방법을 설명한다.
도 2 내지 도 10은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
먼저, 도 2와 같이 절연 플레이트(110) 위에 도전층(126)을 적층한다. 이때, 상기 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(126)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
절연 플레이트(110)와 도전층(126)의 적층 구조에서 상기 도전층(126)을 식각하여 도 3의 기저패드(120) 및 회로 패턴(125)을 형성한다.
다음으로, 패터닝된 기저패드(120)와 회로 패턴(125)을 씨드층으로 전해 도금을 수행하여 도 4의 제 1 금속층(130)을 형성한다.
제 1 금속층(130)은 니켈 및 P(인)과의 합금으로 형성될 수 있으며, 전압을 조절하여 일정 두께를 넘지 않도록 형성한다.
이때, 상기 제 1 금속층(130) 형성에 사용되는 도금액은 니켈과 인의 혼합에 의해 조성되며, 상기 인은 중인 타입임이 바람직하다. 다시 말해서, 상기 도금액 내에 포함된 상기 인의 함량은 6~13 중량%를 만족하도록 한다.
이때, 회로 패턴(125) 및 기저패드(120)에 도금을 원활히 수행하도록 조도를 부여할 수 있으며, 조도 부여는 상기 회로 패턴(125) 및 기저패드(120)을 씨드층으로 구리를 러프하게 도금함으로써 수행할 수 있다.
또한, 상기 제 1 금속층(130)은 상기 회로 패턴(125) 및 기저패드(120)를 씨드층으로 전해 도금함으로써 회로 패턴(125) 및 기저패드(120)의 상면 및 측면까지 형성될 수 있다.
다음으로, 도 5와 같이, 제1 금속층(130)을 씨드층으로 전해도금을 수행하여 제2 금속층(140)을 형성한다.
상기 제 2 금속층(140)은 니켈을 포함하는 합금으로 형성되거나, 순수 니켈만을 포함하는 금속으로 형성될 수 있다.
즉, 상기 제 2 금속층(140)은 순수 니켈만을 포함하거나, 저인 타입의 인(P)을 포함하는 합금으로 형성될 수 있다. 다시 말해서, 상기 제 2 금속층(140)은 순수 니켈만을 도금하여 상기 제 1 금속층(130)의 상면 및 측면에 형성될 수 있다. 또한, 상기 제 2 금속층(140)은 니켈과 1~6 중량%의 인을 포함하는 합금을 도금하여 상기 제 1 금속층(130)의 상면 및 측면으로 형성될 수 있다.
또한, 상기 제 1 금속층(130)에는 제 2 금속층(140)이 원활히 도금될 수 있도록 표면에 조도가 부여될 수 있으며, 이와 마찬가지로 제 2 금속층(140)에는 제 3 금속층(150)이 원활히 도금될 수 있도록 표면에 조도가 부여될 수 있다.
또한, 상기 제 1 금속층(130)과 제 2 금속층(140)에 대한 각각의 도금 두께는 변경될 수 있으나, 상기 제 1 금속층(130)과 제 2 금속층(140)의 두께의 합에 대해서는 1~10㎛를 넘지 않도록 한다.
다음으로, 도 6과 같이 제2 금속층(140)을 씨드층으로 전해 도금을 수행하여 제 3 금속층(150)을 형성한다.
상기 제 3 금속층(150)은 팔라듐을 포함하는 합금으로서, 팔라듐으로만 형성할 수도 있으며, 팔라듐과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트) 등의 합금으로 형성할 수 있다. 상기 제 3 금속층(140)은 전압을 조절하여, 두께가 0.01 내지 0.3μm을 충족하며, 바람직하게는 0.03 내지 0.13μm의 두께를 갖도록 형성한다.
또한, 다른 실시 예로, 상기 제 3 금속층(150)은 금(Au)을 포함하는 합금층으로서, 구체적으로 금을 포함하며, B(붕소), W(텅스텐) 또는 Co(코발트) 중 어느 하나의 금속을 더 포함하는 합금으로 형성될 수도 있다. 이때, 상기 제3 금속층(150)은 전압을 조절하여 0.03 내지 0.13μm의 두께를 가지는 박막으로 형성될 수 있으며, 표면에 조도를 갖도록 형성할 수도 있다.
제3 금속층(150)도 제2 금속층(140)을 씨드층으로 형성함으로써 제2 금속층(140)의 상면 및 측면에 형성된다.
다음으로, 도 1과 같이 회로 패턴(125)을 매립하면서 상기 패드 구조를 개방하는 개구부(165)를 갖도록 솔더 레지스트(160)를 도포함으로써 도 1의 인쇄회로기판(100)이 형성된다.
한편, 도 1의 인쇄회로기판(100)은 무전해 도금을 통하여 제조될 수도 있다.
도 7 내지 도 10은 도 1의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.
먼저, 도 3과 같이 절연 플레이트(110) 위에 패터닝된 회로 패턴(125) 및 기저패드(120)를 형성한 뒤, 무전해 도금을 수행하여 도 7과 같이, 절연 플레이트(110) 전면에 제 1 도금층(135)을 형성한다.
이때, 절연 플레이트(110)의 스미어를 제거하기 위한 디스미어 공정을 수행함으로써 절연 플레이트(110)의 표면에 조도가 부여될 수 있다.
무전해 도금을 수행하여 형성되는 제 1 금속층(130)은 니켈 및 P(인) 과의 합금으로 형성될 수 있으며, 보다 바람직하게 6~13 중량%의 중인 타입의 인과 니켈을 포함하는 합금으로 형성될 수 있다.
다음으로, 도 8과 같이 무전해도금을 수행하여 제1 도금층(135) 위에 제2 도금층(145)을 형성한다.
무전해 도금을 수행하여 형성되는 제2 도금층(145)은 순수한 니켈만으로 형성될 수 있으며, 1~6 중량%의 저인 타입의 인과 니켈을 포함하는 합금으로 형성될 수 있다.
또한, 상기 제 1 금속층(135)과 제 2 금속층(145)의 두께의 합에 대해서는 1~10㎛를 넘지 않도록 한다.
다음으로, 도 9와 같이 무전해 도금을 수행하여, 상기 제 2 도금층(145) 위에 제 3 도금층(155)을 형성한다.
상기 제 3 도금층(155)은 팔라듐을 포함하는 합금으로서, 팔라듐으로만 형성할 수도 있으며, 팔라듐과 P(인), B(붕소), W(텅스텐) 또는 Co(코발트)과의 합금으로 형성할 수 있다. 제 3 도금층(145)은 두께가 0.01 내지 0.3μm을 충족하며, 바람직하게는 0.03 내지 0.13μm이 되도록 형성한다.
또한, 다른 실시 예로 상기 제 3 도금층(155)은 금(Au)을 포함하는 합금층으로서, 구체적으로 금을 포함하며, B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있다. 이때, 상기 제3 도금층(155)은 0.03 내지 0.13μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.
마지막으로 도 10과 같이 제1 내지 제3 도금층(135, 145, 155)을 회로 패턴(125) 및 기저패드(120)를 덮는 영역만 남도록 식각함으로써 회로 패턴(125) 및 기저패드(120) 위에 제1 도금층(135)을 식각한 제1 금속층(130), 제2 도금층(140)을 식각한 제2 금속층(140) 및 제3 도금층(155)을 식각한 제3 금속층(150)이 형성된다.
이때, 무전해도금으로 형성되는 인쇄회로기판(100)의 경우, 제1 금속층(130)은 기저패드(120) 및 회로 패턴(125)의 측면까지 둘러싸도록 형성될 수 있으나, 제2 금속층(140) 및 제3 금속층(150)은 제1 금속층(130)의 상면에만 형성됨으로써 도 1의 인쇄회로기판(100)과의 구성이 일부 상이하다.
이하에서는 도 11 내지 도 18을 참고하여 본 발명의 제2 실시 예에 따른 인쇄회로기판을 설명한다.
도 11은 본 발명의 제2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 11을 참고하면, 본 발명의 제2 실시 예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 회로 패턴(225)과 연결되어 있는 기저패드(220) 및 상기 회로 패턴을 덮는 솔더 레지스트(260)를 포함한다.
상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(210) 위에 복수의 회로 패턴(225)과 연결되어 있는 복수의 기저패드(220)가 형성되어 있다. 상기 기저패드(220)는 인쇄회로기판(200) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나, 와이어 본딩되는 기저패드(220)를 의미한다.
상기 회로 패턴(225) 및 기저패드(220)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 동시에 패터닝하여 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다.
상기 회로 패턴(225) 및 기저패드(220)의 상면 및 측면에 제 1 금속층(230)이 형성되어 있다.
제1 금속층(230)은 니켈 및 P(인)과의 합금으로 형성될 수 있다. 이때, 상기 인은 6~13 중량%의 중인 타입임이 바람직하다.
상기 절연 플레이트(210) 위에 회로 패턴(225)을 덮으며 솔더 레지스트(260)가 형성되어 있다.
솔더 레지스트(260)는 절연 플레이트(210)의 표면을 보호하기 위한 것으로 절연 플레이트(210)의 전면에 형성되며, 노출되어야 하는 기저패드(220) 적층 구조의 상면, 제1 금속층(230)을 개방하는 개구부(265)를 가진다.
노출되어 있는 기저패드(220)의 제1 금속층(230) 위에 제2 금속층(240)이 형성되어 있다.
제 2 금속층(240)은 순수한 니켈만을 이용하여 형성될 수 있으며, 1~6 중량% 로 형성된 저인 타입의 인과 니켈을 포함하는 합금으로 형성될 수 있다.
또한, 상기 제 1 금속층(130)과 제 2 금속층(140)의 두께의 합이 1~10㎛ 범위를 충족하도록 형성한다.
또한, 상기 제 2 금속층(240) 위에 제 3 금속층(250)이 형성되어 있다.
상기 제 3 금속층(250)은 팔라듐을 포함하는 팔라듐 합금층으로서, 두께가 0.01 내지 0.3μm을 충족하며, 바람직하게는 0.03 내지 0.13μm일 수 있다.
또한, 다른 실시 예로 상기 제3 금속층(250)은 금을 포함하는 합금층으로서, 구체적으로 금을 포함하며, B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있다. 이때, 상기 제3 금속층(250)은 0.03 내지 0.13μm의 얇은 두께를 가지는 박막으로 형성될 수 있다.
이때, 제2 및 제3 금속층(240, 250)은 솔더 레지스트(260)의 개구부(265)의 측면을 감싸며 형성될 수 있다.
이와 같이, 도 11의 인쇄회로기판(200)은 도 1의 인쇄회로기판(100)과 달리, 제2 및 제3 금속층(240, 250)이 패드 구조에만 형성되어 솔더 레지스트(260)의 개구부(265) 측면까지 확장되어 형성되는 구조를 가진다.
또한, 이와 달리 제1 내지 제3 금속층(230, 240, 250)이 기저패드(220)에만 형성되어 제1 내지 제3 금속층(230, 240, 250)이 개구부(265)의 측면까지 확장되어 형성될 수도 있다.
노출되어 있는 기저패드(220)의 제3 금속층(250) 위에 솔더가 형성되거나, 와이어 본딩을 수행하여 소자와 부착할 수 있다.
이와 같이, 구리를 포함하는 기저패드(220) 위에 5 중량% 미만의 인 함유량을 갖는 니켈 합금층, 팔라듐 합금층 및 금 합금층을 도금하여 솔더 접합 특성이 우수한 인쇄회로기판을 제공할 수 있다.
도 12 내지 도 18은 도 11의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
먼저, 도 12와 같이 절연 플레이트(210) 위에 도전층을 적층하며, 절연 플레이트(210)가 절연층인 경우, 절연층과 도전층의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
절연 플레이트(210)와 도전층의 적층 구조에서 상기 도전층을 식각하여 도 12의 기저패드(220) 및 회로 패턴(225)을 형성한다.
다음으로, 도 13과 같이 패터닝된 기저패드(220)와 회로 패턴(225) 위에 무전해 도금을 수행하여 제1 도금층(235)를 형성한다.
이때, 제1 도금층(235)은 니켈과 6~13 중량%의 인을 포함하는 합금층이다.
이때, 절연 플레이트(210), 회로 패턴(225) 및 기저패드(220)에 제 1 도금층(235)의 형성을 원활하게 하기 위해 조도를 부여할 수 있다.
다음으로, 도 14와 같이 제1 도금층(235)을 식각하여 제1 금속층(230)을 형성한다.
이때, 제1 금속층(230)은 회로 패턴(225) 및 기저패드(220)의 측면을 감싸도록 회로 패턴(225) 및 기저패드(220)의 폭보다 큰 폭을 가지며 식각될 수 있다.
다음으로, 도 15와 같이, 회로 패턴(225)을 매립하면서 상기 기저패드(220)위의 제1 금속층(230)을 개방하는 개구부(265)를 갖도록 솔더 레지스트(260)를 도포한다.
다음으로, 도 16과 같이 솔더 레지스트(260) 위에 마스크(270)를 형성한다.
상기 마스크(270)는 상기 솔더 레지스트(260)의 개구부(265)를 개방하는 윈도우(275)를 포함하며, 포토 레지스트 또는 드라이 필름으로 형성할 수 있다.
이때, 상기 윈도우(275)의 폭은 상기 솔더 레지스트(260)의 개구부(265)의 폭보다 더 클 수 있다.
다음으로 도 17과 같이 윈도우(275)로 노출되어 있는 제1 금속층(230) 위에 도금을 수행하여 제2 금속층(240)을 형성한다.
이때, 제2 금속층(240)을 형성하기 전에 상기 솔더 레지스트(260)의 개구부(265)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.
제2 금속층(240)은 순수한 니켈만을 포함하거나, 1~6 중량%의 인을 더 포함할 수 있다. 이때, 상기 제 2 금속층(240)은 비전해 도금 또는 전해 도금을 통하여 형성될 수 있다.
다음으로 도 18과 같이, 윈도우(275)로 노출되어 있는 제2 금속층(240) 위에 도금을 수행하여 제3 금속층(250)을 형성한다.
이때, 제3 금속층(250)을 형성하기 전에 상기 솔더 레지스트(260)의 개구부(265)의 측면 및 상면의 일부에 조도를 부여하도록 디스미어 공정을 수행할 수 있다.
상기 제 3 금속층(250)은 팔라듐을 포함하는 합금으로 형성할 수 있다. 상기 제 3 금속층(240)은 비전해도금 또는 전해 도금을 통하여 형성할 수 있으며, 두께가 0.01 내지 0.3μm을 충족하며, 바람직하게는 0.03 내지 0.13μm이도록 형성한다.
또한, 다른 실시 예로 상기 제3 금속층(250)은 금(Au)을 포함하는 합금층으로서, 구체적으로 금을 포함하며, B(붕소), W(텅스텐) 또는 Co(코발트) 등을 포함하는 합금으로 형성될 수 있다. 이때, 상기 제3 금속층(250)은 제2 금속층(240)과 같이 비전해 도금 또는 전해 도금을 진행하여 0.03 내지 0.13μm의 얇은 두께를 가지는 박막으로 형성한다.
마지막으로 마스크(270)를 제거함으로써 도 11의 인쇄회로기판(200)을 완성할 수 있다.
도 19는 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 19를 참조하면, 제 3 실시 예에 따른 인쇄회로기판(300)은 제 1 인쇄회기판(100)과 제 3 금속층(350) 및 제 4 금속층(355)만이 다를 뿐 그 이외의 부분은 동일하다.
즉, 제 3 실시 예에 따른 인쇄회로기판(300)은 상기 제 1 실시 예와 같이 제 1 금속층(330) 및 제 2 금속층(340)을 형성한다.
그리고, 상기 제 2 금속층(340) 위에 팔라듐을 포함하는 제 3 금속층(350)이 형성된다.
또한, 상기 제 3 금속층(350) 위에 금을 포함하는 제 4 금속층(355)이 형성된다.
즉, 상기 제 1 실시 예 및 제 2 실시 예에서는 제 2 금속층 위에 팔라듐 또는 금을 포함하는 합금층으로 제 3 금속층을 형성하였지만, 제 3 실시 예에서는 제 2 금속층 위에 팔라듐을 포함하는 합금으로 제 3 금속층을 형성하고, 상기 제 3 금속층 위에 금을 포함하는 합금으로 제 4 금속층을 형성한다.
도 20은 본 발명의 제 4 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 20을 참조하면, 제 4 실시 예에 따른 인쇄회로기판(400)은 니켈 및 중인타입의 인을 포함하는 제 1 금속층(430), 순수 니켈만이 포함되거나, 니켈 및 저인 타입의 인을 포함하는 제 2 금속층(440), 팔라듐을 포함하는 제 3 금속층(450) 및 금을 포함하는 제 4 금속층(455)을 포함한다.
또한, 상기 제 1 내지 제 4 금속층은 패드(420) 위에만 형성된다. 즉, 상기 제 1 실시 예 및 제 2 실시 예에서의 인쇄회로기판은 상기 금속층이 회로 패턴 및 패드에 각각 형성되었지만, 제 4 실시 예에서의 금속층은 상기 패드 위에만 형성된다.
또한, 상기 인쇄회로기판(200)은 별도의 마스크를 이용하여 금속층을 형성하였지만, 제 4 실시 예에 따른 인쇄회로기판(400)은 상기 패드(420) 및 회로 패턴(410) 위에 형성된 솔더 레지스트(460)를 마스크로 하여, 제 1 금속층(430), 제 2 금속층(440), 제 3 금속층(450) 및 제 4 금속층(455)이 형성된다.
상기와 같이 본 발명에 따른 실시 예에서는 이중 니켈 도금층으로 표면 처리를 적용하여 P-rich 층의 형성을 억제함으로써, 우수한 솔더 접합 특성을 갖는 신뢰성 높은 인쇄회로기판을 제조할 수 있다.
아울러, 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
인쇄회로기판 100, 200
절연 플레이트 110, 210
회로 패턴 125
패드 120, 220

Claims (18)

  1. 절연층;
    상기 절연층 위에 형성되어 있는 회로 패턴 또는 패드;
    상기 회로 패턴 또는 패드 위에 형성되고, 6~13 중량%의 인이 함유된 니켈로 형성된 제 1 금속층;
    상기 제 1 금속층 위에 형성되고, 1~6 중량%의 인이 함유된 니켈로 형성된 제 2 금속층;
    상기 제 2 금속층 위에 형성되고, 팔라듐으로 형성된 제 3 금속층; 및
    상기 제 3 금속층 위에 형성되고, 금으로 형성된 제 4 금속층을 포함하는 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제 1 금속층 및 제 2 금속층의 두께의 합은 1 내지 10㎛를 충족하는 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 회로 패턴, 패드, 제 1 금속층 및 제 2 금속층은 상면에 조도를 가지는 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 제 3 금속층은 0.01 내지 0.3㎛를 충족하는 두께를 가지고,
    상기 4 금속층은 0.03 내지 0.13㎛를 충족하는 두께를 가지는 인쇄회로기판.
  9. 절연기판을 준비하는 단계;
    상기 절연기판 위에 회로 패턴 또는 패드를 형성하는 단계;
    상기 회로 패턴 또는 패드 위에 6~13 중량%의 인이 함유된 니켈을 도금하여 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층 위에 1~6 중량%의 인이 함유된 니켈을 도금하여 제 2 금속층을 형성하는 단계;
    상기 제 2 금속층 위에 팔라듐을 도금하여 제 3 금속층을 형성하는 단계; 및
    상기 제 3 금속층 위에 금을 도금하여 제 4 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 삭제
  11. 제 9항에 있어서,
    상기 제 1 금속층을 형성하는 단계는
    상기 회로 패턴 또는 패드의 표면에 조도를 부여하는 단계, 그리고
    상기 회로 패턴 또는 패드를 씨드층으로 니켈 및 6~13 중량%의 인을 포함하는 합금을 전해 도금하여 상기 제 1 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  12. 삭제
  13. 제 9항에 있어서,
    상기 제 2 금속층을 형성하는 단계는
    상기 제 1 금속층에 조도를 부여하는 단계, 그리고
    상기 제 1 금속층을 씨드층으로 니켈 및 1~6 중량%의 인을 포함하는 합금을 전해 도금하여 상기 제 2 금속층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  14. 삭제
  15. 삭제
  16. 제 9항에 있어서,
    상기 제 1 금속층 및 제 2 금속층의 두께의 합은 1 내지 10㎛를 충족하는 인쇄회로기판의 제조 방법.
  17. 삭제
  18. 제 9항에 있어서,
    상기 제 3 금속층은 0.01 내지 0.3㎛를 충족하는 두께를 가지고,
    상기 제 4 금속층은 0.03 내지 0.13㎛를 충족하는 두께를 가지는 인쇄회로기판의 제조 방법.
KR1020100140058A 2010-12-31 2010-12-31 인쇄회로기판 및 그의 제조 방법 KR101262473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140058A KR101262473B1 (ko) 2010-12-31 2010-12-31 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140058A KR101262473B1 (ko) 2010-12-31 2010-12-31 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120077923A KR20120077923A (ko) 2012-07-10
KR101262473B1 true KR101262473B1 (ko) 2013-05-08

Family

ID=46711338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140058A KR101262473B1 (ko) 2010-12-31 2010-12-31 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101262473B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384793B1 (ko) * 2012-07-30 2014-04-14 주식회사 심텍 내식성 및 내마모성이 우수한 단자를 구비하는 인쇄회로기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119930A (ja) 2002-09-30 2004-04-15 New Japan Radio Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119930A (ja) 2002-09-30 2004-04-15 New Japan Radio Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120077923A (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20080185704A1 (en) Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
CN101193502A (zh) 电路板结构及其制作方法
JP2014053604A (ja) プリント回路基板
TW200828553A (en) A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same
US9661750B2 (en) Printed circuit board and method of manufacturing the same
KR101262473B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101980666B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20150000958A1 (en) Printed circuit board and method of fabricating the same
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
US9935043B1 (en) Interconnection substrate and semiconductor package
JP2004095854A (ja) 多層配線基板
EP2820596B1 (en) Printed circuit board for memory card
JP5705565B2 (ja) 実装構造体
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
KR101241639B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR101199184B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN109310006A (zh) 印刷电路板
US9788438B2 (en) Printed circuit board for memory card
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
KR101125463B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120137173A (ko) 인쇄회로기판 및 그의 제조 방법
US20230016067A1 (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 7