JP2006339219A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2006339219A JP2006339219A JP2005158946A JP2005158946A JP2006339219A JP 2006339219 A JP2006339219 A JP 2006339219A JP 2005158946 A JP2005158946 A JP 2005158946A JP 2005158946 A JP2005158946 A JP 2005158946A JP 2006339219 A JP2006339219 A JP 2006339219A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- copper
- thickness
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】配線基板の一方の面の最上層のランド51a上にニッケル層53と、厚さが0.05μm以上、2.00μm以下の銅層54と、金層56とを設けたICパッド電極50aを、他方の面の最上層の配線層ランド51b上にニッケル層53、厚さが0.05μm以上、2.00μm以下銅層54と、厚さが0.05μm以上、1.00μm以下のパラジウム層55と金層56とを設けたBGAパッド電極50bをそれぞれ設けた配線基板である。
【選択図】図2
Description
この層構成は、金層による電極の酸化防止、ニッケル層による銅拡散防止効果が期待できる。また、半導体素子搭載時のワイヤボンディング接合にも適した構成である。
よってこの構成は、はんだボールによる親基板への実装、はんだによる半導体素子搭載、そしてワイヤボンディングによる半導体素子搭載を同時に満足できることによって従来から広く採用されている。
即ち錫−銀系の、一般に中高温鉛フリーはんだと呼ばれている組成では、はんだ自体の機械強度が高いためにはんだの変形が起こり難く、界面への応力集中が大きくなることによって、シェアテストでの界面剥がれモードが起き易くなっている。
この配線基板のパッド電極と鉛フリーはんだの界面が応力により剥離するのを防止し、電気的接続を長期間にわたり確実、強固に維持することのできるパッド電極を有する配線基板が提案されている(例えば、特許文献1参照)。
上記構成のパッド電極では、ニッケル層厚を0.1〜1.5μmにすることによって形成される合金層の3成分化を図っているが、そもそもはんだへのニッケル溶解がおそいため、ねらった合金組成の形成が不安定になりやすいこともあり、中高温鉛フリーはんだでは、シェアテストでの界面剥がれモードが起き易く、問題となっている。
また、配線基板のパッド電極が配線層上にニッケル層と、銅層と、パラジウム層と、金層とを形成した構成になっており、銅層の厚さを0.05μm以上、2.00μm以下、パラジウム層の厚さを0.05μm以上、1.00μm以下とすることにより、銅層がはんだとの金属間化合物の形成に消費され、且つ銅層と金層の相互拡散を防止し、これにより金属間化合物の機械的性質が変化しはんだボールの接合強度が飛躍的に増大することとなる。ひいては、鉛フリーはんだに対し電気的接続を長期間にわたり確実に、強固に維持することができる。
図1は、本発明の配線基板の一実施例を示す配線基板100の部分模式構成断面図である。図2(a)はICパッド電極50aの拡大断面図を、図2(a)はBGAパッド電極5baの拡大断面図をそれぞれ示す。
配線基板100は、配線基板の一方の面の最上層のランド51a上にニッケル層53と、厚さが0.05μm以上、2.00μm以下の銅層54と、金層56とを設けたICパッド電極50aを、他方の面の最上層の配線層ランド51b上にニッケル層53と、厚さが0.05μm以上、2.00μm以下の銅層54、厚さが0.05μm以上、1.00μm以下のパラジウム層55と、金層56とを設けたBGAパッド電極50bをそれぞれ設けた4層の配線基板である。
と、銅層と、金層とから構成されている。
はんだとの溶解速度の速い銅をニッケル層上に配することで合金層形成の安定化を図っている。
パラジウムのはんだへの溶解速度は充分に速いので多少厚くても本発明の効果を損ねない。しかし、厚すぎるとパラジウム自体が水素貯状金属で、勝手にクラックが入り期待した性能を発揮できない。
パラジウム層のクラックを防止するためにはパラジウム層厚を1.00μm以下にする必要がある。
図3(a)〜(f)及び図4(g)〜(k)は、本発明の配線基板100の製造方法の一実施例を工程順に示す模式構成断面図である。
配線層及びフィルドビアの形成については、公知の方法を用いたので、ここでは詳細な説明は省略する。
まず、絶縁基材11の一方の面に配線層22a、絶縁層41、フィルドビア52及びランド51aを、他方の面に配線層21a、絶縁層41、フィルドビア52及び配線層51bをそれぞれ形成した4層の配線基板を作製する(図4(i)参照)。
同時に、配線層51bの開口部64に、スルファミン酸ニッケルめっき浴を用いた電気ニッケルめっきにてニッケル層53を、硫酸銅めっき浴を用いた電気銅めっきにて銅層54を形成し、BGAパッド電極50bを作製し、配線基板の一方の面の最上層にICパッド電極50aが、他方の面の最上層にBGAパッド電極50bが形成された本発明の配線基板100を得る(図4(k)参照)。
この事例では、ICパッド電極50aに、ニッケル層、銅層、パラジウム層、金層構成を、BGAパッド電極50bに、ニッケル層、銅層、金層構成を適用したが、これはあくまでも一例であって、これに限定されるものではない。
さらに、片面銅張り積層板の絶縁基材11にレーザー加工を行い、所定に位置にビア用孔12を形成した(図3(a)参照)。
さらに、めっき下地導電層をめっき電極にして電気銅めっきを行い、導体層22及びフィルドビア23を形成した(図3(b)参照)。
電気銅めっきに使用するめっき液、めっき条件は公知のめっき液、めっき条件を使用した。
れた25μm厚のポリイミドフィルムを積層して、30μm厚の絶縁層41を形成した(図3(e)参照)。
12μm厚のパラジウム層55と、0.5μm厚の金層56とが形成されたICパッド電極50aと、配線層51b上の600μmφの開口部64内に5.5μm厚のニッケル層53と、1.97μm厚の銅層54と、0.5μm厚の金層56とが形成されたBGAパッド電極50bとが形成された本発明の配線基板100を得た(図2(a)及び(b)、図4(k)参照)。
常温まで放冷したところで、恒温器内で大気下150℃、500時間保管した後、はんだボールのシェア強度を測定(使用した装置:デイジ社製ボンドテスタシリーズ4000、測定条件:シェアスピード300マイクロメートル毎秒、シェア高さ20マイクロメートル)したところ、標本数30で最大値1812g、最小値1698g、平均値1721gであった。またこのときテスト後の破断面を観察したところ、400個中、ニッケル層が露出したものはなくすべてはんだで覆われていた。
11……絶縁基材
12、42……ビア用孔
21、22、51……導体層
21a、22a……配線層
23、52……フィルドビア
31a、31b、32a、32b……レジストパターン
41……絶縁層
50a……ICパッド電極
50b……BGAパッド電極
51a……ランド
51b……配線層
61、62……ソルダーレジストパターン
63、64……開口部
Claims (5)
- 絶縁基材上に少なくとも1層以上の配線層が形成され、最上層にパッド電極が形成されてなる配線基板において、前記パッド電極が配線層上に、ニッケルを主成分とするニッケル層と、銅を主成分とする銅層と、金を主成分とする金層とで構成されていることを特徴とする配線基板。
- 前記銅層の厚さが0.05μm以上、2.00μm以下であることを特徴とする請求項1記載の配線基板。
- 絶縁基材上に少なくとも1層以上の配線層が形成され、最上層にパッド電極が形成されてなる配線基板において、前記パッド電極が配線層上に、ニッケルを主成分とするニッケル層と、銅を主成分とする銅層と、パラジウムを主成分とするパラジウム層と、金を主成分とする金層とで構成されていることを特徴とする配線基板。
- 前記銅層の厚さが0.05μm以上、2.00μm以下であることを特徴とする請求項3記載の配線基板。
- 前記パラジウム層の厚さが0.05μm以上、1.00μm以下であることを特徴とする請求項3または4記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158946A JP4639964B2 (ja) | 2005-05-31 | 2005-05-31 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158946A JP4639964B2 (ja) | 2005-05-31 | 2005-05-31 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339219A true JP2006339219A (ja) | 2006-12-14 |
JP4639964B2 JP4639964B2 (ja) | 2011-02-23 |
Family
ID=37559554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158946A Expired - Fee Related JP4639964B2 (ja) | 2005-05-31 | 2005-05-31 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639964B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129808A (ja) * | 2009-12-21 | 2011-06-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2012004177A (ja) * | 2010-06-14 | 2012-01-05 | Panasonic Corp | 表面実装型半導体パッケージ |
KR101125463B1 (ko) * | 2010-08-17 | 2012-03-27 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR20120113633A (ko) * | 2011-04-05 | 2012-10-15 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
JP2014132673A (ja) * | 2014-02-12 | 2014-07-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
WO2014115858A1 (ja) * | 2013-01-28 | 2014-07-31 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
JP2016122776A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | バンプ付きプリント配線板およびその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001355093A (ja) * | 2000-06-14 | 2001-12-25 | Matsuda Sangyo Co Ltd | パラジウム電気めっき液、およびそれを用いためっき方法 |
JP2003115655A (ja) * | 2001-10-05 | 2003-04-18 | Kyocera Corp | 配線基板 |
JP2003347716A (ja) * | 2002-05-27 | 2003-12-05 | Toppan Printing Co Ltd | 配線基板 |
JP2005060772A (ja) * | 2003-08-12 | 2005-03-10 | Tokai Rubber Ind Ltd | フレキシブルプリント基板の製法およびそれに用いられる回路用基材 |
WO2005034597A1 (ja) * | 2003-10-03 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | 配線基板のパッド構造及び配線基板 |
JP2005123598A (ja) * | 2003-09-24 | 2005-05-12 | Toppan Printing Co Ltd | 配線基板 |
-
2005
- 2005-05-31 JP JP2005158946A patent/JP4639964B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001355093A (ja) * | 2000-06-14 | 2001-12-25 | Matsuda Sangyo Co Ltd | パラジウム電気めっき液、およびそれを用いためっき方法 |
JP2003115655A (ja) * | 2001-10-05 | 2003-04-18 | Kyocera Corp | 配線基板 |
JP2003347716A (ja) * | 2002-05-27 | 2003-12-05 | Toppan Printing Co Ltd | 配線基板 |
JP2005060772A (ja) * | 2003-08-12 | 2005-03-10 | Tokai Rubber Ind Ltd | フレキシブルプリント基板の製法およびそれに用いられる回路用基材 |
JP2005123598A (ja) * | 2003-09-24 | 2005-05-12 | Toppan Printing Co Ltd | 配線基板 |
WO2005034597A1 (ja) * | 2003-10-03 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | 配線基板のパッド構造及び配線基板 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129808A (ja) * | 2009-12-21 | 2011-06-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2012004177A (ja) * | 2010-06-14 | 2012-01-05 | Panasonic Corp | 表面実装型半導体パッケージ |
KR101125463B1 (ko) * | 2010-08-17 | 2012-03-27 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR20120113633A (ko) * | 2011-04-05 | 2012-10-15 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
WO2014115858A1 (ja) * | 2013-01-28 | 2014-07-31 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
US9883586B2 (en) | 2013-01-28 | 2018-01-30 | Toppan Printing Co., Ltd. | Wiring substrate for bonding using solder having a low melting point and method for manufacturing same |
JP2014132673A (ja) * | 2014-02-12 | 2014-07-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2016122776A (ja) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | バンプ付きプリント配線板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4639964B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP5428667B2 (ja) | 半導体チップ搭載用基板の製造方法 | |
US8309856B2 (en) | Circuit board and manufacturing method thereof | |
JP4639964B2 (ja) | 配線基板の製造方法 | |
JP2006216713A (ja) | 多層プリント配線板 | |
JP2006216714A (ja) | 多層プリント配線板 | |
JPWO2007043714A1 (ja) | 多層プリント配線板およびその製造方法 | |
JP2007031826A (ja) | 接続用端子、およびこれを有する半導体搭載用基板 | |
JP2006339609A (ja) | 配線基板およびその製造方法 | |
TWI405314B (zh) | 具有無墊式導電跡線之封裝用基板 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
US7405146B2 (en) | Electroplating method by transmitting electric current from a ball side | |
JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2002329966A (ja) | 多層配線板製造用配線基板及び多層配線板 | |
JP4645114B2 (ja) | 配線基板の製造方法 | |
JP2010003927A (ja) | 回路基板及びその製造方法 | |
JP2005123598A (ja) | 配線基板 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JP5145626B2 (ja) | 配線基板 | |
JP5682678B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2004289052A (ja) | 配線基板及びその製造方法 | |
JP2003347716A (ja) | 配線基板 | |
JP2013077726A (ja) | 半導体パッケージの製造方法 | |
JP3863534B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JP4002913B2 (ja) | プリント配線板の凸型接続端子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100601 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20100727 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Effective date: 20101013 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20131210 |
|
LAPS | Cancellation because of no payment of annual fees |