KR101097027B1 - 동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법 - Google Patents

동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법 Download PDF

Info

Publication number
KR101097027B1
KR101097027B1 KR1020050054520A KR20050054520A KR101097027B1 KR 101097027 B1 KR101097027 B1 KR 101097027B1 KR 1020050054520 A KR1020050054520 A KR 1020050054520A KR 20050054520 A KR20050054520 A KR 20050054520A KR 101097027 B1 KR101097027 B1 KR 101097027B1
Authority
KR
South Korea
Prior art keywords
layer
doped
silicon
doped layer
isotope
Prior art date
Application number
KR1020050054520A
Other languages
English (en)
Other versions
KR20060049673A (ko
Inventor
피터 엘. 가멜
베일리 알. 존스
아이식 씨. 키질리얄리
휴고 에프. 사파르
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20060049673A publication Critical patent/KR20060049673A/ko
Application granted granted Critical
Publication of KR101097027B1 publication Critical patent/KR101097027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 집적 회로내에 포함될 수 있는 반도체 디바이스를 제조하는 공정을 제공한다. 상기 방법은, 기본 기판(foundational substrate) 상에 동위원소로 농축된 실리콘(isotopically enriched silicon)의 제 1 도핑층을 형성하는 단계, 상기 제 1 도핑층 상에 동위원소로 농축된 반도체 재료의 실리콘의 제 2 도핑층을 형성하는 단계, 및 상기 제 2 층 상에 활성 디바이스들을 구성하는 단계를 포함한다. 상기 디바이스는 동위원소로 농축된 반도체 재료의 제 1 도핑층 및 상기 제 1 도핑층 상에 위치한 동위원소로 농축된 반도체 재료의 제 2 층, 및 상기 제 2 층 상에 위치한 활성 디바이스들을 포함한다.
Figure R1020050054520
도핑층, 활성 디바이스, 기판, 실리콘, 반도체 디바이스

Description

동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법{DEVICE AND METHOD USING ISOTOPICALLY ENRICHED SILICON}
도 1은 일 실시예에 의해 제공되는 반도체 디바이스의 단면도를 도시하는 도면.
도 2는 동위원소로 농축된 반도체 재료 층들이 증착될 수 있는 천연 반도체 기판의 단면도를 도시하는 도면.
도 3은 도핑되고, 동위원소로 농축된 재료 층이 증착된 후의 도 2의 기판의 단면도를 도시하는 도면.
도 4는 제 2 동위원소로 농축된 재료 층이 증착되고 활성 디바이스들이 상기 제 2 동위원소로 농축된 재료 층 상에 및 내에 형성된 후의 도 3의 기판의 단면도를 도시하는 도면.
도 5는 도 4의 기판들 및 활성 디바이스들을 포함하는 집적 회로의 부분 단면도를 도시하는 도면.
발명의 기술분야
본 발명은 일반적으로 반도체 디바이스, 특히, 열 추출(heat extraction)을 향상시키기 위해 도핑된 동위원소로 농축된 반도체 재료를 사용하는 디바이스 및 방법에 관한 것이다.
발명의 배경
잘 알려진 바와 같이, 실리콘은 반도체 웨이퍼들을 제조하는데 공통으로 사용되는 원소이다. 자연 발생 형태들에서, 실리콘은 약 92.2%의 실리콘 28(28Si), 4.7%의 실리콘 29(29Si), 및 3.1%의 실리콘 30(30Si)으로 구성된다. 실리콘 및 게르마늄과 같은 자연 발생 반도체들에서, 재료의 열 도전성은 동위원소 종(isotopic species), 예를 들면, Si29, Si30의 농도에 의해 제한된다. 반도체 디바이스내의 열 분포 및 추출은 만들어진 재료들의 열 도전성에 의해 제한된다. 낮은 열 도전성은 반도체 웨이퍼 상의 트랜지스터들의 패키징 밀도 또는 디바이스 결함을 야기하지 않고 디바이스에서 발생될 수 있는 전력량을 제한한다.
이는, 특히 고전력 응용들에 사용되는 반도체 디바이스들의 수명에서의 제한 요인들 중 하나가 트랜지스터의 기능저하를 초래하는 보다 고온을 유발시키는 디바이스에서의 전력소모로 인해 디바이스 수명이 단축되기 때문이다. 다른 제한 요인들은 감소된 이동성을 통한 저하된 성능과 전자-이동, 게이트 산화막 파괴, 래치-업(latch-up) 및 열 폭주(thermal runaway)를 통한 감소된 신뢰성을 포함한다.
반도체 디바이스들, 특히 실리콘 디바이스들에서, 실리콘의 온도는 플라스틱 패키지들인 경우 200℃ 또는 150℃를 초과하지 않는 것이 바람직하다. 온도(100℃ 공칭)의 7℃ 감소는 수명을 두 배로 증가시킨다. 따라서, 많은 제조업자들은 디바이스의 온도 상승을 제한하는 히트싱크(heatsink)와 같은 외부의 냉각 방법들을 사용하는 것으로 전환하였다. 생성되는 열을 방산(dissipate)하는 다른 시도들은 디바이스의 활성 영역을 확산시키고, 게이트된 클럭들, 다수의 임계 전압 셀들, 동적 기판 바이어스, 열 추출에 대한 패키지 솔루션, 및 웨이퍼 세션화로 전력을 관리하는 단계를 포함한다. 그러나, 냉각 기술에서 다른 개선점들은 이들 디바이스들이 마이크로프로세서들, 디지털 신호 프로세서들, 및 집적 회로들과 같은 다양한 응용들에서 사용되도록 하는 것이 필수적이다.
따라서, 기술분야에서 필요한 것은 종래기술의 한계점을 나타내지 않는 반도체 디바이스를 제조하는 공정 및 디바이스이다.
발명의 요약
종래기술의 상술된 단점들을 극복하기 위해, 본 발명은 일 실시예에서, 반도체 디바이스를 제조하는 공정을 제공한다. 본 실시예에서, 상기 방법은 기본 기판 상에 동위원소로 농축된 실리콘의 제 1 도핑층을 형성하는 단계, 제 1 도핑층 상에 동위원소로 농축된 반도체 재료 실리콘의 제 2 층을 형성하는 단계, 및 제 2 층 상에 활성 디바이스들을 구성하는 단계를 포함한다.
다른 실시예에서, 본 발명은 반도체 디바이스를 제공한다. 본 실시예의 일 특징에서, 반도체 디바이스는 제 1 도핑층 상에 위치한 동위원소로 농축된 반도체 재료의 제 1 도핑층과 동위원소로 농축된 반도체 재료의 제 2 층, 및 제 2 층 상에 위치한 활성 디바이스들을 포함한다.
또 다른 실시예에서, 집적 회로가 제공된다. 본 특정 실시예에서, 집적 회로는 동위원소로 농축된 실리콘의 제 1 도핑층, 동위원소로 농축된 실리콘의 제 2 도핑층, 및 제 2 도핑층 위 또는 내에 위치한 활성 디바이스들을 포함한다. 유전체 층들은 활성 디바이스들 상에 위치하고 상호 접속부들은 동작성 집적 회로를 형성하기 위해 활성 디바이스들을 상호 접속시키는 유전체 층들에 위치한다.
상기는, 당업자가 본 발명의 다음의 상세한 설명을 양호하게 이해할 수 있도록 본 발명의 바람직한 특징들을 기재하였다. 본 발명의 청구범위에 형성하는 본 발명의 추가의 특징들이 이하에 기재될 것이다. 당업자들은 본 발명의 동일한 목적들을 실행하기 위한 다른 구조들을 설계하거나 변경하기 위한 기본으로서 개시된 개념과 특정 실시예들을 용이하게 사용할 수 있다는 것을 알 것이다. 또한, 당업자들은 이러한 동등 구성들이 본 발명의 범위를 벗어나지 않는다는 것을 알아야 한다.
본 발명은 첨부 도면들을 참조하여 다음의 상세한 설명으로부터 더욱 상세히 이해된다. 반도체 업계의 표준 업무에 따르면, 다양한 특징들이 스케일링되지 않을 수 있다는 것을 알아야 한다. 사실상, 다양한 특징들의 중요성들은 명확한 설명을 위해 임의적으로 증가되거나 감소될 수 있다. 첨부한 도면들과 관련하여 다음의 설명들이 이루어진다.
상세한 설명
본 발명은 도핑되고 그 위에 동위원소로 농축된 반도체 재료의 제 2 층이 형성되는 동위원소로 농축된 반도체 재료의 제 1 층을 사용하는 이점들을 인정한다. 제 2 층은 그 위에 그리고 그 내에 활성 디바이스들이 구성되는 활성 디바이스 층으로 사용된다. 제 1 동위원소로 농축된 층은 도핑되므로, 제 2 동위원소로 농축된 층 상에 형성되는 반도체 디바이스들을 위한 전기적인 백 접속(back connection)으로 기능할 수 있고, 또한 반도체 디바이스들을 위한 기본 층으로 기능할 수 있다. 층들 모두에서 동위원소로 농축된 재료와 관련된 열 제거 이점은 또한 보다 긴 디바이스 수명, 누설, 및 증가한 신뢰성을 허용한다. 게다가, 본 발명은 반도체 업계에서 현재 구현되는 다른 열 제거 노력들에 부가하여 용이하게 사용될 수 있다.
동위원소로 농축된 실리콘 28(28Si)은 본 발명의 참조로서 포함된 1997년, 캐핀스키 등(Capinski et al.)에 의해 Applied Physics Letters, v71, 페이지 2109-11의 제목 "동위원소로 농축된 Si의 열 도전성(Thermal Conductivity of Isotopically-enriched Si)" 및 2000년, 러프 등(Ruf et al.)에 의해 Solid State Communications, v115, 페이지 243-47의 제목 "동위원소로 농축된 실리콘의 열 도전성(Thermal Conductivity of Isotopically-enriched Silicon)"에 기재되어 있는 자연 발생 실리콘 보다 60% 내지 600% 높은 열 도전성을 갖는 것으로 설명하였다. "동위원소로 농축된"은, 실리콘이 자연 발생 실리콘에 존재하는 실리콘의 동위원소들 중 보다 높은 비례의 하나를 갖는다는 것을 의미한다. 일 예로서, 적어도 98% 28Si로 구성된다.
동위원소로 순수한 게르마늄은 또한 본 발명의 참조로서 포함된 1996년, 오죠진 등(Ozhogin et al.)에 의해 JETP Letters, Vol. 63, No. 6, 페이지 490-494의 제목 "게르마늄 단결정의 열 도전성에서의 동위원소 효과(Isotope Effects in the Thermal Conductivity of Germanium Single Crystals)" 및 1997년, 아센-팔머 등(Asen-Palmer et al.)에 의해 Physical Review B, Vol. 56, No. 15, 페이지 9431- 9447의 제목 "다른 동위원소 구성물들을 갖는 게르마늄 결정들의 열 도전성(Thermal Conductivity of Germanium Crystals with different Isotopic Composition)"에 기재되어 있는 자연 발생 게르마늄 결정들에 대한 개선된 열 도전성을 설명하였다. 게르마늄인 경우, "동위원소로 농축된"은, 동위원소로 농축된 게르마늄이 자연 발생 게르마늄에 존재하는 것 보다 Ge의 동위원소들 중 보다 높은 비례의 하나를 갖는다는 것을 의미한다(예를 들면, 적어도 80% 게르마늄 74 (74Ge)로 구성된다).
먼저, 도 1을 참조하면, 본 발명에 따라 제조된 반도체 디바이스(100)의 단면도가 도시되어 있다. 본 실시예에서, 반도체 디바이스(100)는 동위원소로 농축된 반도체 기판(110)을 포함한다. 기판(110)은 하나 이상의 도펀트들(dopants)로 도핑된다. 에피(epi) 또는 디바이스 층(115)은 기판(110) 상에 위치되고, 또한 동위원소로 농축된 반도체 재료로 구성되고, 일 실시예에서, 기판(110)을 포함하는 동일한 동위원소로 농축된 반도체 재료로 구성된다. 디바이스 층(115)은 바람직하게 도펀트들을 포함한다. 반도체 디바이스(110)는 디바이스 층(115) 내에 형성되는 웰들(wells; 120) 및 소스/드레인 영역들(125)을 더 포함한다. 웰들(120)은 종래 형성된 절연 구조들(130)에 의해 전기적으로 절연된다. 게이트들(135)은 디바이스 층(115) 상에 위치되고 유전체 층(145)에 의해 웰들(120) 및 소스/드레인(125)으로부터 절연된다. 게이트(135)는 또한 스페이서들(spacers; 150)을 포함한다. 웰들(120), 소스/드레인 영역들(125), 게이트들(135), 및 유전체 층(145) 모두는 활성 디바이스(155)의 적어도 일부를 형성한다.
반도체 디바이스(100)의 설계는 의도하는 응용에 따라 변할 수 있다. 예를 들면, 반도체 디바이스(100)는 상보성 금속 산화막 반도체(complementary metal oxide semiconductor; CMOS) 디바이스, 무선 주파수 횡축으로 도핑된 금속 산화막 반도체(radio frequency laterally doped metal oxide semiconductor; RFLDMOS) 디바이스, 바이폴라 디바이스, 또는 집적 회로를 형성하는데 사용되는 다른 활성 디바이스로서 구성될 수 있다. 그러나, 본 발명은 많은 다른 형태의 트랜지스터 및 디바이스 설계들에 적용될 수 있고, 본 발명이 어떠한 하나의 특정 설계에 제한되지 않음을 알아야 한다. 반도체 디바이스(100)가 현재 도입됨에 따라, 집적 회로로의 그 제조 및 통합에 대해 지금부터 설명할 것이다.
도 2를 참조하면, 간략하게 상술된 바와 같이, 반도체 디바이스들이 형성될 수 있는 웨이퍼(200)의 단면도가 도시되어 있다. 실시예에 따라, 웨이퍼(200)의 기판(210)은 실리콘, 게르마늄, 또는 그 조합 또는 합금으로 구성될 수 있다. 그러나, 단지 예로서 기판(210)을 구성하기 위해 실리콘이 사용되는 실시예에 대해 기술될 것이다. 상술된 바와 같이, 천연 실리콘은 몇몇 실리콘 동위원소들, 특히, 약 92.2%의 실리콘 28(28Si), 4.7%의 실리콘 29(29Si), 및 3.1%의 실리콘 30(30Si)으로 구성된다. 기판(210)의 두께는 다소 변할 수 있지만, 일반적으로, 기판(210)은 약 625㎛의 두께를 갖는다. 종래의 구조들에서, 기판(210)은, 천연 실리콘 에피 층이 형성되고 트랜지스터들과 같은 활성 디바이스들에 대해 웰 및 소스/드레인을 형성하도록 적절히 도핑되는 바탕으로서 기능한다. 그러나, 본 발명에서, 기판(210)은 일부 실시예들에서는 제거되어야 하므로, 반도체 디바이스에 대한 궁긍적인 바탕 또는 기본 층으로서 기능할 수 있거나 그렇지 않을 수도 있다.
도 3을 참조하면, 28Si, 74Ge 또는 그 조합 또는 합금과 같은 동위원소로 농축된 반도체 재료를 포함하는 제 1 동위원소로 농축된 층(315)의 증착 이후의 웨이퍼(200)의 단면도가 도시되어 있다. 일 실시예에서, 동위원소로 농축된 반도체 재료는 28Si이다. 일 양상에서, 제 1 동위원소로 농축된 층(315)에 존재하는 실리콘 중에서 28Si이 적어도 약 93% 이상을 차지하고, 다른 실시예들에서는, 제 1 동위원소로 농축된 층(315)에 존재하는 실리콘 중에서 적어도 약 99.9% 이상을 차지한다.
제 1 동위원소로 농축된 층(315)은 또한 도펀트로 도핑된다. 도펀트들의 예는 p형 도펀트들 또는 n형 도펀트들을 포함한다. 도펀트의 농도는 변할 수 있지만, 28Si이 반도체 재료이고 붕소가 도펀트인 일 실시예에서는, 도펀트 농도는 약 1E18 내지 약 1E20 atoms/㎤의 범위이고 보다 바람직하게는, 약 1E19 atoms/㎤이다. 그러나, 다른 실시예들에서, 당업자는 임의의 주어진 응용에 필요한 동위원소로 농축된 반도체 재료들 및 대응하는 도펀트 농도들에 따라 도펀트들이 사용된다는 것을 알 것이다. 일 실시예에서, 제 1 동위원소로 농축된 층(315)은 증착 동안 도핑된다.
제 1 동위원소로 농축된 층(315)은 화학 증착법, 분자 빔 에피택시, 증기 위 상 에피택시, 액정 에피택시, 원소 층 증착, 또는 물리적 증착법 기술들 또는 반도체 웨이퍼 제조의 기술분야에서의 다른 알려진 방법들과 같이 당업자에게 잘 알려진 기술들에 의해 제조될 수 있다. 제 1 동위원소로 농축된 층(315)의 두께는 변할 수 있지만, 일 실시예에서, 약 40마이크론의 두께가 달성된다.
제 1 동위원소로 농축된 층(315)은 고속 원심분리기, 가스 확산, 레이저 연관 자석 분리, 및 다양한 화학 추출 기술들을 포함한 기술분야에 잘 알려진 다양한 상업적으로 유용한 방법들에 의해 농축될 수 있다. 특정 기술의 선택은 비용, 분리될 원소의 질량, 및 전제조건들과 같은 요인들에 의존한다. 정제된 동위원소의 실리콘(예를 들면, 28Si) 또는 게르마륨(예를 들면, 74Ge)은 자연 발생 소스들로부터 동위원소를 정제함으로써 획득된다. 실리콘에 대한 허용가능한 시작 재료들은 실란, 모노클로로실란, 다이클로로실란, 트리클로로실란, 실리콘 테트라콜로라이드, 또는 실리콘 테트라플루오르를 함유한 동위원소로 농축된 가스들이다. 게르마늄인 경우, 허용가능한 시작 재료들은 게르마늄 테트라클로라이드, 클로로저메인(chlorogermanes), 또는 게르마늄 테트라플루오르를 포함한다. 이들 시작 재료들은 본 명세서에 참조로서 포함된 미국특허공보 제6,103,942호에 기재된 동위원소 분리 방법들을 사용하여 준비될 수 있다.
도 4를 참조하면, 제 2 동위원소로 농축된 층(420)의 증착에 따른 도 3의 디바이스(200)가 도시되어 있다. 다시, 동위원소로 농축된 실리콘을 사용한 실시예에 대해 주로 기재될 것이지만, 상술된 다른 반도체 재료들은 또한 유사한 방식으로 사용될 수 있다. 본 특정 실시예에서, 28Si는 제 1 동위원소로 농축된 층(315)에 대해 상술된 동일한 방법들을 사용하여 증착되고, 일 실시예에서, 제 2 동위원소로 농축된 층(420)에 존재하는 적어도 약 93%의 실리콘을 구성한다. 그러나, 다른 실시예에서, 상기 28Si은 제 2 동위원소로 농축된 층(420)에 존재하는 적어도 약 99.9%의 실리콘을 구성한다. 사실상, 일 실시예에서, 제 2 동위원소로 농축된 층(420)의 형성은 단지 제 1 동위원소로 농축된 층(315)을 형성하는데 사용되는 증착 공정의 연속일 수 있다. 그러나, 이러한 경우에, 제 2 동위원소로 농축된 층(420)은 의도적으로 도핑되지 않는다. 제 2 동위원소로 농축된 층(420)이 의도적으로 도핑되지 않으면서, 상기 제 1 동위원소로 농축된 층(315)을 도핑하는데 사용되는 동일한 유형의 도펀트로 도핑될 수 있거나, 대안적으로, 의도적으로 도핑될 수 있다는 것을 알아야 한다. 다시, 최종의 도펀트 농도는 변할 수 있지만, 도펀트가 붕소인 일 실시예에서, 도펀트 농도는 약 1E13 내지 약 2E15 atoms/㎤까지 또는 미만의 범위일 수 있고 특정 경우에서는, 농도는 약 1E15 atoms/㎤일 것이다. 제 1 동위원소로 농축된 층(315)에서와 같이, 제 2 동위원소로 농축된 층(420)의 두께는 변할 수 있지만, 일 양상에서, 최종 두께는 약 10마이크론, 즉 ±5마이크론이다.
제 2 동위원소로 농축된 층(420)은, 그 내에 또는 그 위에 활성 디바이스들이 도 1 및 상술된 바와 같이 형성될 수 있는 활성 디바이스 또는 에피 층으로서 기능한다. 에피 층은 종래의 기술을 사용하여 에피택셜 성장이 가능하다. 디바이스는, 얇은 절연층과 같은 박막의 재료 층들이 제 2 동위원소로 농축된 층(420)으로부터 활성 디바이스의 부분들을 분리시킬 수 있지만 제 2 동위원소로 농축된 층(420) 상에 형성되는 것으로 여전히 고려된다. 부가하여, 2개의 동위원소로 농축된 층들(315, 420)만이 도시되었지만, 다른 실시예들은 다수의 동위원소 층들의 사용을 포함한다.
제 2 동위원소로 농축된 층(420)의 형성에 따라, 상술되고 도 1에 도시된 것과 같이, 종래적으로, 활성 디바이스들(425)은 도시된 바와 같이 제 2 동위원소로 농축된 층(420) 상에 그리고 내에 형성된다. 활성 디바이스들(425)의 종래의 형성 다음에, 기판 층(210)은 화학 또는 기계적 그라인딩/에칭 공정과 같은 종래 공정들을 사용하여 제거될 수 있다. 그러나, 상기 단계는 선택적이고 일부 실시예들에서 실행될 수 없을 수 있다. 그러나, 상기 기판 층(210)이 제거되는 이러한 실시예들에서, 제 1 동위원소로 농축된 층(315)은 도핑되므로 활성 디바이스들(425)에 대한 백 사이드 전기적 접촉(back side electrical contact)으로서 사용될 수 있다. 기판 층(210)의 제거는 도 1에 도시된 실시예를 초래한다.
도 5를 참조하면, 도 4에 도시된 활성 디바이스가 포함될 수 있는 집적 회로(500)가 도시되어 있다. 집적 회로(500)는 트랜지스터들과 같은 활성 디바이스들(505)을 포함한다. 게이트들(508)은 그들의 개별 설계된 동작 전압들로 동작하도록 설계된다. 게이트들(508)은 게이트 유전체(512)에 의해 각각 전기적으로 격리된다. 활성 디바이스들(505)은 또한 원하는 대로 도핑될 수 있는 웰들(520)에 형성되는 소스/드레인(515)을 각각 포함한다. 종래의 격리 구조들(525)은 서로 활성 디바이스들(505)로부터 분리하고 전기적으로 격리시킨다. 레벨간(interlevel) 유전체 층들(530)은 활성 디바이스(505) 상에 위치되고 상호 접속부(535)는 동작성 집적 회로를 형성하기 위해 다양한 활성 디바이스들(505)을 상호 접속시키도록 그 안에 형성된다. 활성 디바이스들은 상술된 바와 같이 제 2 동위원소로 농축된 층(540) 상에 그리고 제 1 동위원소로 농축된 층(545) 상에 형성된다. 본 발명의 주어진 설명에 따라, 당업자는 도 5에 도시된 동작성 집적 회로를 형성하는 방법을 알 것이다.
본 발명이 상세히 기재되어 있지만, 당업자는 본 발명의 범위를 벗어남 없이 다양한 변경들, 추가들, 및 수정들이 이뤄질 수 있다는 것을 알아야 한다.
따라서, 본 발명에 따르면, 층들 모두에서 상기 동위원소로 농축된 재료와 관련된 열 제거 이점은 보다 긴 디바이스 수명, 누설, 증가한 신뢰성을 허용한다. 게다가, 본 발명은 반도체 업계에서 현재 구현되는 다른 열 제거 노력들에 부가하여 용이하게 사용될 수 있다.

Claims (20)

  1. 반도체 디바이스를 제조하는 공정에 있어서:
    기본 기판(foundational substrate) 상에 동위원소로 농축된 반도체 재료(isotopically enriched semiconductor material)의 제 1 도핑층을 형성하는 단계;
    상기 제 1 도핑층 상에 그리고 상기 제 1 도핑층과 접촉하여 동위원소로 농축된 반도체 재료의 제 2 층을 형성하는 단계로서, 상기 제 2 층은 제 2 상이한 도펀트 농도(dopant concentration)를 갖는, 상기 제 2 층을 형성하는 단계; 및
    상기 제 2 층 상에 활성 디바이스들을 구성하는 단계를 포함하는, 반도체 디바이스 제조 공정.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 도핑층과 상기 제 2 층은 실리콘 28(28Si)의 동위원소로 농축되는, 반도체 디바이스 제조 공정.
  4. 제 3 항에 있어서,
    상기 제 1 도핑층과 상기 제 2 층 각각에 존재하는 실리콘 중에서 상기 28Si이 93% 이상을 차지하는, 반도체 디바이스 제조 공정.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 제 1 도핑층을 형성하는 단계는 상기 제 1 도핑층을 1E18 내지 1E20 atoms/㎤ 범위의 도펀트 농도로 도핑하는 단계를 포함하고, 상기 제 2 층은 1E13 내지 2E15 atoms/㎤ 범위의 농도로 도핑되는, 반도체 디바이스 제조 공정.
  8. 삭제
  9. 반도체 디바이스에 있어서:
    동위원소로 농축된 반도체 재료의 제 1 도핑층으로서, 상기 제 1 도핑층은 제 1 도펀트 농도를 갖는, 상기 제 1 도핑층;
    상기 제 1 도핑층 상에 배치되는 동위원소로 농축된 반도체 재료의 제 2 층으로서, 상기 제 2 층은 제 2 상이한 도펀트 농도를 갖는, 상기 제 2 층; 및
    상기 제 2 층 상에 배치되는 활성 디바이스들을 포함하는, 반도체 디바이스.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 제 1 도핑층 및 상기 제 2 층은 실리콘 28(28Si)의 동위원소로 농축되는, 반도체 디바이스.
  12. 제 11 항에 있어서,
    상기 제 1 도핑층과 상기 제 2 층 각각에 존재하는 실리콘 중에서 상기 28Si이 93% 이상을 차지하는, 반도체 디바이스.
  13. 제 9 항에 있어서,
    상기 제 1 도핑층은 1E18 내지 1E20 atoms/㎤ 범위의 도펀트 농도를 갖고, 상기 제 2 층은 1E13 내지 2E15 atoms/㎤ 범위의 도펀트 농도를 갖는 도핑층인, 반도체 디바이스.
  14. 제 9 항에 있어서,
    상기 제 1 및 제 2 도핑층들은 p형 도펀트 또는 n형 도펀트로 도핑되는, 반도체 디바이스.
  15. 제 9 항에 있어서,
    상기 제 2 도핑층 상에 또는 내에 배치되는 활성 디바이스들;
    상기 활성 디바이스들 상에 배치되는 유전체 층들; 및
    동작성 집적 회로를 형성하는 유전체 층들 내에 배치되는 상호 접속부들을 더 포함하는, 반도체 디바이스.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020050054520A 2004-06-23 2005-06-23 동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법 KR101097027B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/875,029 US7494888B2 (en) 2004-06-23 2004-06-23 Device and method using isotopically enriched silicon
US10/875,029 2004-06-23

Publications (2)

Publication Number Publication Date
KR20060049673A KR20060049673A (ko) 2006-05-19
KR101097027B1 true KR101097027B1 (ko) 2011-12-22

Family

ID=35506445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054520A KR101097027B1 (ko) 2004-06-23 2005-06-23 동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법

Country Status (4)

Country Link
US (1) US7494888B2 (ko)
JP (1) JP2006013510A (ko)
KR (1) KR101097027B1 (ko)
TW (1) TWI387013B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779383B2 (en) * 2010-02-26 2014-07-15 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
TWI386983B (zh) 2010-02-26 2013-02-21 Advanced Tech Materials 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
US9986663B2 (en) * 2013-01-29 2018-05-29 The United States Of America, As Represented By The Secretary Of The Navy High thermal conductivity materials for thermal management applications
WO2014190087A1 (en) * 2013-05-21 2014-11-27 Advanced Technology Materials, Inc. Enriched silicon precursor compositions and apparatus and processes for utilizing same
SG10201801299YA (en) 2013-08-16 2018-03-28 Entegris Inc Silicon implantation in substrates and provision of silicon precursor compositions therefor
CN104576339B (zh) * 2013-10-16 2017-03-29 上海华虹宏力半导体制造有限公司 Rfldmos中栅场板的制作方法
US11929421B2 (en) 2020-04-27 2024-03-12 James Dalton Bell Isotope-modified hafnium and semiconductor dielectrics
JP7347350B2 (ja) * 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593256A (en) * 1979-01-10 1980-07-15 Sony Corp Semiconductor device
JPS63141375A (ja) * 1986-12-03 1988-06-13 Fuji Electric Co Ltd 絶縁ゲ−ト電界効果トランジスタ
JPS63269573A (ja) * 1987-04-27 1988-11-07 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合を有する半導体装置
US5144409A (en) * 1990-09-05 1992-09-01 Yale University Isotopically enriched semiconductor devices
JP2911694B2 (ja) * 1992-10-29 1999-06-23 信越半導体株式会社 半導体基板及びその製造方法
US5891242A (en) * 1997-06-13 1999-04-06 Seh America, Inc. Apparatus and method for determining an epitaxial layer thickness and transition width
JP3401561B2 (ja) * 1999-03-29 2003-04-28 独立行政法人物質・材料研究機構 高純度同位体シリコン結晶膜の製造方法
US6653658B2 (en) * 2001-07-05 2003-11-25 Isonics Corporation Semiconductor wafers with integrated heat spreading layer
US7119400B2 (en) * 2001-07-05 2006-10-10 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法

Also Published As

Publication number Publication date
US7494888B2 (en) 2009-02-24
US20050287786A1 (en) 2005-12-29
JP2006013510A (ja) 2006-01-12
KR20060049673A (ko) 2006-05-19
TW200616104A (en) 2006-05-16
TWI387013B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
KR101097027B1 (ko) 동위원소로 농축된 실리콘을 사용하는 디바이스 및 방법
US6746937B2 (en) PD-SOI substrate with suppressed floating body effect and method for its fabrication
US7915148B2 (en) Method of producing a tensioned layer on a substrate
CN100411180C (zh) 半导体结构及制造半导体结构的方法
JP2670563B2 (ja) 半導体装置の製造方法
US7365399B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
US6653658B2 (en) Semiconductor wafers with integrated heat spreading layer
KR19980024988A (ko) 집적 ｃｍｏｓ 회로 장치 및 그 제조 방법
JPH10321733A (ja) 集積ｃｍｏｓ回路装置及びその製造方法
US9490352B2 (en) Bipolar transistor with carbon alloyed contacts
JP2004531901A (ja) 歪み半導体層を備えたｍｏｓｆｅｔ
JP2000196103A (ja) Ｓｏｉ素子及びその製造方法
JP2004039735A (ja) 半導体基板及びその製造方法
KR840001605B1 (ko) 박막 트랜지스터
US20030013275A1 (en) Isotopically pure silicon-on-insulator wafers and method of making same
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
JP2009512185A (ja) 半導体ｓｏｉデバイス
US7026221B2 (en) Method of forming semiconductor device with bipolar transistor having lateral structure
CN113053816B (zh) 半导体结构及其形成方法
JP3789179B2 (ja) 量子化機能素子とそれを用いた量子化機能装置、ならびにそれらの製造方法
KR100774818B1 (ko) Ｓｏｉ기판
JP2006049668A (ja) 半導体装置及びその製造方法
JPH1092949A (ja) 半導体集積回路装置およびその製造方法
JP2004273551A (ja) 半導体集積回路装置およびその製造方法
JPS59165435A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee