KR101080486B1

KR101080486B1 - 구동 회로

Info

Publication number: KR101080486B1
Application number: KR1020100090024A
Authority: KR
Inventors: 오바 요시유끼
Original assignee: 산요 세미컨덕터 컴퍼니 리미티드; 산요덴키가부시키가이샤
Priority date: 2009-09-15
Filing date: 2010-09-14
Publication date: 2011-11-04
Also published as: TW201110550A; KR20110030362A; JP2011066482A; US20110062890A1; CN102025359A

Abstract

구동 회로에 있어서, 프로브 바늘을 사용한 측정을 행하지 않고, 복수의 출력 트랜지스터의 내압 특성을 일괄적으로 검사한다. 구동 회로(1)는, 반도체 칩(2) 상에 고내압의 P채널형 MOS 트랜지스터로 이루어지는 출력 트랜지스터 T1 내지 Tm, 스위칭 제어 회로 SCL1 내지 SCLm, 출력 단자 P1 내지 Pm, 다이오드 DO1 내지 DOm 및 제어 단자 PX를 포함하여 구성된다. 다이오드 DO1 내지 DOm은, 소스와 게이트가 공통 접속된 고내압의 P채널형 MOS 트랜지스터로 이루어진다. 다이오드 DO1 내지 DOm의 애노드는, 각각 대응하는 출력 단자 P1 내지 Pm의 드레인 d1 내지 dm에 접속된다. 다이오드 DO1 내지 DOm의 캐소드는, 배선(3)을 통하여 제어 단자 PX에 공통 접속되어 있다.

Description

구동 회로{DRIVING CIRCUIT}

본 발명은 구동 회로에 관한 것이며, 특히 오픈 드레인형의 출력 트랜지스터를 구비한 구동 회로에 관한 것이다.

종래부터, 오픈 드레인형의 출력 트랜지스터를 구비한 구동 회로가 알려져 있다. 이러한 종류의 구동 회로는, 예를 들어 형광 표시관 등의 자발광(自發光) 소자를 구동하기 위해 사용된다.

도 4는, 형광 표시관의 구동 회로(10)의 구성을 도시하는 도면이다. 도시한 바와 같이, 이 구동 회로(10)는, 반도체 칩(11) 상에 고내압의 P채널형 MOS 트랜지스터로 이루어지는 출력 트랜지스터 T1 내지 Tm과, 금속 패드로 이루어지는 출력 단자 P1 내지 Pm을 포함하여 구성된다.

출력 트랜지스터 T1 내지 Tm의 소스에는 정(+)의 전원 전압 VDD(+5V)가 인가되고, 그들 게이트에는 각각 스위칭 제어 신호 C1 내지 Cm이 인가된다. 출력 트랜지스터 T1 내지 Tm의 드레인은, 각각 출력 단자 P1 내지 Pm에 접속되어 있다.

그리고, 출력 단자 P1 내지 Pm은, 각각 반도체 칩(11)의 외부에 설치된 형광 표시관 VFD1 내지 VFDm의 애노드에 접속된다. 형광 표시관 VFD1 내지 VFDm의 필라멘트라고 불리는 캐소드에는 부(-)의 고전압 VPP(예를 들어, -80V)가 인가된다.

이제, 출력 트랜지스터 Tx가 온하면, 대응하는 출력 단자 Px의 전압은 전원 전압 VDD가 되어, 애노드ㆍ캐소드간에 VDD+VPP의 전위차(예를 들어 85V)가 발생함으로써, 대응하는 형광 표시관 VFDx의 캐소드로부터 방출된 열전자가, 애노드ㆍ캐소드간에 삽입된 형광체를 통하여 애노드에 흐른다. 이에 의해, 형광 표시관 VFDx는 점등한다.

한편, 출력 트랜지스터 Tx가 오프하면, 대응하는 형광 표시관 VFDx의 캐소드ㆍ애노드간의 전위차가 없어지고, 열전자는 형광체 안을 흐르지 않게 되므로, 형광 표시관 VFDx는 소등된다. 이 때, 출력 트랜지스터 Tx의 소스ㆍ드레인간에는 VDD+VPP라고 하는 고전압이 인가되므로, 출력 트랜지스터 Tx는 이러한 고전압에 견디는 내압을 가진 고내압 트랜지스터인 것이 필요하다.

이러한 종류의 구동 회로는, 예를 들어 특허문헌 1에 기재되어 있다.

일본 특허 공개 제2001-209343호 공보

상술한 바와 같이, 출력 트랜지스터 T1 내지 Tm은 고내압 특성을 갖고 있을 필요가 있는데, 그 특성을 보증하기 위해, 웨이퍼 완성 단계에서 내압 검사가 행하여진다. 이 경우, 출력 트랜지스터 T1 내지 Tm을 오프로 설정한다. 그리고, 출력 단자 P1 내지 Pm에 프로브 바늘을 접촉시켜, 부(-)의 고전압 VPP(예를 들어, -80V)를 인가하여, 출력 트랜지스터 T1 내지 Tm의 누설 전류를 측정하면 된다.

그 후, 스크라이브 공정에 의해, 웨이퍼를 다수의 반도체 칩(11)으로 절단하고, 상기 내압 검사를 통과한 반도체 칩(11)만을 선별하여, 반도체 칩(11)의 조립 공정이 행하여진다.

그러나, 출력 단자 P1 내지 Pm이 수백개 내지 수천개와 같이 매우 많은 경우에는, 측정기의 프로브 바늘의 개수가 부족하거나, 측정 시간이 길어지는 등의 문제가 있었다.

본 발명은 상술한 과제를 감안하여 이루어진 것으로, 소스에 정(+)의 전압이 인가되는 P채널형 MOS 트랜지스터로 이루어지는 복수의 출력 트랜지스터와, 상기 출력 트랜지스터의 스위칭을 제어하는 스위칭 제어 회로와, 상기 복수의 출력 트랜지스터의 각 드레인에 각각 접속된 복수의 출력 단자와, 상기 복수의 출력 트랜지스터의 각 드레인에 각각 애노드가 접속된 복수의 정류 소자와, 상기 복수의 정류 소자의 캐소드에 공통으로 접속된 제어 단자를 구비하는 것을 특징으로 한다.

본 발명의 구동 회로에 따르면, 복수의 출력 트랜지스터의 드레인에 공통 접속된 제어 단자를 사용함으로써, 프로브 바늘을 사용한 측정을 행하지 않고, 출력 트랜지스터 T1 내지 Tm의 내압 특성을 일괄적으로 검사할 수 있다.

또한, 상기 제어 단자에 소정 전압을 인가함으로써, 구동 회로의 기동시 등에 있어서, 출력 트랜지스터 T1 내지 Tm의 드레인의 전압을 초기 설정할 수도 있다.

또한, 상기 제어 단자에 전압을 인가하여 누설 전류를 측정함으로써, 구동 회로의 내부 배선의 단락 검사를 행할 수도 있다.

도 1은, 본 발명의 제1 실시 형태에 따른 구동 회로의 구성을 도시하는 도면.
도 2는, 본 발명의 제2 실시 형태에 따른 구동 회로의 구성을 도시하는 도면.
도 3은, 본 발명의 제2 실시 형태에 따른 구동 회로의 부분 단면도.
도 4는, 종래예에 따른 구동 회로의 구성을 도시하는 도면.

[제1 실시 형태]

본 발명의 제1 실시 형태를 도 1에 기초하여 설명한다. 도시한 바와 같이, 구동 회로(1)는, 반도체 칩(2) 상에 고내압의 P채널형 MOS 트랜지스터로 이루어지는 출력 트랜지스터 T1 내지 Tm, 스위칭 제어 회로 SCL1 내지 SCLm, 금속 패드로 이루어지는 출력 단자 P1 내지 Pm, 다이오드 DO1 내지 DOm(「정류 소자」의 일례) 및 제어 단자 PX를 포함하여 구성된다.

출력 트랜지스터 T1 내지 Tm의 소스 s1 내지 sm에는, 정(+)의 전원 전압 VDD(+5V)가 인가된다. 출력 트랜지스터 T1 내지 Tm의 게이트 g1 내지 gm에는, 전원 전압 VDD가 공급된 스위칭 제어 회로 SCL1 내지 SCLm으로부터의 스위칭 제어 신호가 각각 인가되고, 출력 트랜지스터 T1 내지 Tm의 온 오프가 제어되도록 구성되어 있다. 즉, 스위칭 제어 회로 SCLx의 스위칭 제어 신호가 H 레벨(=VDD)인 경우에는, 대응하는 출력 트랜지스터 Tx는 오프하고, 스위칭 제어 회로 SCLx의 스위칭 제어 신호가 L 레벨(=0V)인 경우에는, 대응하는 출력 트랜지스터 Tx는 온한다.

이 경우, 스위칭 제어 회로 SCL1 내지 SCLm은, 데이터를 유지하는 유지 회로(예를 들어, 1비트의 스태틱형 메모리)로 구성되며, 이 예에서는 형광 표시관 VFD1 내지 VFDm의 점등을 제어하기 위한 표시 데이터를 유지한다. 출력 트랜지스터 T1 내지 Tm의 드레인 d1 내지 dm은, 각각 출력 단자 P1 내지 Pm에 접속되어 있다.

그리고, 출력 단자 P1 내지 Pm은, 각각 반도체 칩(2)의 외부에 설치된 형광 표시관 VFD1 내지 VFDm의 애노드에 접속된다. 형광 표시관 VFD1 내지 VFDm의 캐소드에는 부(-)의 고전압 VPP(예를 들어, -80V)가 인가된다.

다이오드 DO1 내지 DOm은, 소스와 게이트가 공통 접속된 고내압의 P채널형 MOS 트랜지스터로 이루어진다. 이 경우, 드레인이 애노드, 소스가 캐소드가 된다. 다이오드 DO1 내지 DOm의 애노드는, 각각 대응하는 출력 단자 P1 내지 Pm의 드레인 d1 내지 dm에 접속된다. 다이오드 DO1 내지 DOm의 캐소드는, 배선(3)을 통하여 제어 단자 PX에 공통 접속되어 있다.

이와 같이, 다이오드 DO1 내지 DOm을 설치함으로써, 출력 단자 P1 내지 Pm 사이의 단락을 방지할 수 있다. 다이오드 DO1 내지 DOm을 고내압의 P채널형 MOS 트랜지스터로 형성하고 있는 것은, 출력 단자 P1 내지 Pm의 드레인 d1 내지 dm과 다이오드 DO1 내지 DOm의 애노드에 부(-)의 고전압 VPP가 인가되었을 때, 즉, 다이오드 DO1 내지 DOm이 역방향 바이어스되었을 때에, 브레이크 다운이 발생하는 것을 방지하기 위해서이다.

제어 단자 PX는, 전압 인가 회로(4)에 접속되고, 전압 인가 회로(4)로부터 전압이 인가되도록 구성되어 있다. 전압 인가 회로(4)는, 반도체 칩(2)의 외부 또는 내부에 설치된다.

본 실시 형태에 따른 구동 회로(1)에 따르면, 제어 단자 PX를 사용함으로써, 출력 트랜지스터 T1 내지 Tm의 내압 특성을 일괄적으로 검사할 수 있다. 즉, 전원 전압 VDD가 공급된 상태에서, 스위칭 제어 회로 SCL1 내지 SCLm에 의해, 모든 출력 트랜지스터 T1 내지 Tm을 오프로 설정하고, 전압 인가 회로(4)에 의해 제어 단자 PX에 부(-)의 고전압 VPP를 인가한다.

이 경우, 출력 트랜지스터 T1 내지 Tm에 접속된 다이오드 DO1 내지 DOm은 순방향 바이어스되어, 출력 트랜지스터 T1 내지 Tm의 드레인 d1 내지 dm에 부(-)의 고전압 VPP가 인가되게 된다. 단, 다이오드 DO1 내지 DOm의 순방향 전압(=P채널형 MOS 트랜지스터의 임계치)을 무시한 경우이다. 그러면, 출력 트랜지스터 T1 내지 Tm의 소스 s1 내지 sm에는 전원 전압 VDD가 인가되어 있으므로, 출력 트랜지스터 T1 내지 Tm이 정상이면 소스ㆍ드레인간에는 VDD+VPP라고 하는 전위차가 발생한다.

그리고, 전원 전압 VDD 인가 단자(도시하지 않음)로부터 출력 트랜지스터 T1 내지 Tm을 통하여 제어 단자 PX에 흐르는 누설 전류를 반도체 칩(2)의 외부에 설치된 전류계에 의해 측정한다.

측정된 누설 전류가 판정 기준값보다 크면, 그 구동 회로(1)는 불량품이라고 판정된다. 이 경우, 출력 트랜지스터 T1 내지 Tm 중 어느 하나가, 고전압 VPP의 인가에 의한 스트레스에 의해 파괴 또는 열화되었거나, 혹은 웨이퍼 공정 등에서 어떠한 공정 이상이 있었던 것이라고 생각된다. 한편, 측정된 누설 전류가 판정 기준값보다 작으면, 그 구동 회로(1)는 양품이라고 판정된다.

따라서, 본 실시 형태에 따른 구동 회로(1)에 따르면, 웨이퍼 완성 단계에서의 내압 검사에 있어서, 출력 단자 P1 내지 Pm에 프로브 바늘을 접촉시키는 측정을 행하지 않고, 출력 트랜지스터 T1 내지 Tm의 내압 특성을 일괄적으로 검사할 수 있다. 이것은 출력 단자 P1 내지 Pm이 수백개 내지 수천개와 같이 매우 많은 경우에 유효하다. 그러한 경우에는, 측정기의 프로브 바늘의 개수가 부족하거나, 측정 시간이 길어지는 등의 문제가 있기 때문이다.

또한, 이 내압 검사는, 출력 트랜지스터 T1 내지 Tm의 내압 검사뿐만 아니라, 제어 단자 PX가 접속되어 있는 배선(3)과 그에 인접한 구동 회로(1)의 내부 배선과의 사이의 단락 검사를 겸하게 된다. 예를 들어, 배선(3)과 상기 내부 배선 사이에 이물질이 있으면, 제어 단자 PX에 고전압 VPP를 인가함으로써, 양자간에 전류가 흘러, 그것이 측정 가능하기 때문이다.

통상 동작시에 대해서는 이하와 같다. 이 경우, 전원 전압 VDD가 공급되고 있고, 출력 트랜지스터 T1 내지 Tm, 스위칭 제어 회로 SCL1 내지 SCLm, 전압 인가 회로(4)는 동작 상태로 되어 있다. 제어 단자 PX는, 전압 인가 회로(4)에 의해 전원 전압 VDD로 설정된다.

예를 들어, 출력 트랜지스터 T1이 온 상태인 것으로 하면, 출력 단자 P1을 통하여 형광 표시관 VFD1의 애노드에 전원 전압 VDD가 인가되므로, 형광 표시관 VFD1에 열전자가 흘러 형광 표시관 VFD1은 점등한다. 한편, 출력 트랜지스터 T2가 오프 상태인 것으로 하면, 형광 표시관 VFD2의 애노드의 전압은 VPP가 되어, 형광 표시관 VFD2에는 열전자가 흐르지 않으므로, 형광 표시관 VFD2는 소등된다.

이 경우, 출력 트랜지스터 T1에 접속된 다이오드 DO1의 애노드와 캐소드의 전압은 모두 VDD이며, 출력 트랜지스터 T2에 접속된 다이오드 DO2는, 역방향 바이어스되므로, 출력 트랜지스터 T1, T2 사이의 단락이 방지된다. 즉, 다이오드 DO1 내지 DOm을 설치하고, 제어 단자 PX의 전압을 VDD로 설정함으로써, 출력 트랜지스터 T1 내지 Tm을 전기적으로 분리하여, 정상적인 동작을 가능하게 하고 있다.

또한, 제어 단자 PX는 구동 회로(1)의 기동시 등에 있어서, 출력 트랜지스터 T1 내지 Tm의 드레인 d1 내지 dm의 전압을 초기 설정하기 위해 이용할 수 있다. 예를 들어, 구동 회로(1)의 기동시(전원 전압 VDD, 고전압 VPP의 투입시)에 있어서는, 출력 트랜지스터 T1 내지 Tm의 드레인 d1 내지 dm의 전압, 즉, 출력 단자 P1 내지 Pm의 전압은 일정하지 않게 되어 있다.

그러면, 구동 회로(1)의 기동시에, 형광 표시관 VFD1 내지 VFDm의 애노드ㆍ캐소드간에 전위차가 발생하는 경우가 있어, 형광 표시관 VFD1 내지 VFDm이 순간적으로 점등한다고 하는 문제가 발생한다. 따라서, 구동 회로(1)의 기동시 등에 있어서, 전압 인가 회로(4)에 의해, 제어 단자 PX에 고전압 VPP를 인가함으로써, 형광 표시관 VFD1 내지 VFDm의 애노드ㆍ캐소드간에 전위차를 없애, 형광 표시관 VFD1 내지 VFDm의 불필요한 점등을 방지할 수 있다.

[제2 실시 형태]

다음에, 본 발명의 제2 실시 형태에 따른 구동 회로(1)를 도 2, 도 3에 기초하여 설명한다. 본 실시 형태에 있어서는, 도 2는, 구동 회로(1)의 회로 구성과 그 평면적인 배치 관계도 나타내고 있다. 도시한 바와 같이, 출력 트랜지스터 T1 내지 Tm, 다이오드 DO1 내지 DOm, 스위칭 제어 회로 SCL1 내지 SCLm은, 대응하는 출력 단자 P1 내지 Pm의 하방에 중첩하여 배치되어 있다.

그 밖의 구성은 제1 실시 형태와 동일하며, 출력 트랜지스터 T1 내지 Tm의 드레인 d1 내지 dm은, 대응하는 출력 단자 P1 내지 Pm에 접속되어 있다. 이와 같이 출력 트랜지스터 T1 내지 Tm 등이, 출력 단자 P1 내지 Pm의 하방에 중첩하여 배치되어 있는 경우에는, 웨이퍼 완성 단계에서의 내압 검사에 있어서, 출력 단자 P1 내지 Pm에 프로브 바늘을 접촉시키는 측정을 행하면, 프로브 바늘의 접촉시의 기계적 충격에 의해, 출력 트랜지스터 T1 내지 Tm 등이 파괴되거나, 전기적 특성이 열화될 우려가 있다.

그로 인해, 상술한 바와 같이 제어 단자 PX를 사용하여, 출력 트랜지스터 T1 내지 Tm의 내압 특성을 일괄적으로 검사하는 방법은, 본 실시 형태의 경우에 특히 유효하다.

이 경우, 출력 트랜지스터 T1 내지 Tm, 다이오드 DO1 내지 DOm, 스위칭 제어 회로 SCL1 내지 SCLm 중의 전부 또는 일부가 출력 단자 P1 내지 Pm의 하방에 중첩하여 배치되어 있는 경우를 포함한다. 예를 들어, 출력 트랜지스터 T1 내지 Tm만이, 출력 단자 P1 내지 Pm의 하방에 중첩하여 배치되어 있는 경우에도 유효하고, 출력 트랜지스터 T1 내지 Tm이 부분적으로 출력 단자 P1 내지 Pm의 하방에 중첩하여 배치되어 있는 경우에도 유효하다.

도 3은, 출력 트랜지스터 T1의 단면도이다. 출력 트랜지스터 T1은, N형 반도체 기판(50) 상에 형성되고, 층간 절연막(51)을 개재하여, 출력 단자 P1에 의해 커버되어 있다. 출력 트랜지스터 T1의 드레인 d1은, 층간 절연막(51)에 형성된 콘택트 홀(52)을 통하여, 그 상방의 출력 단자 P1에 접속되어 있다. 또한, 출력 트랜지스터 T1은, P형 반도체 기판의 표면에 형성된 N형 웰 상에 형성되어도 된다.

또한, 구동 회로(1), 형광 표시관 VFD1 내지 VFDm을 포함한 표시 장치의 실장 면적을 작게 하기 위해, 형광 표시관 VFD1 내지 VFDm을 대응하는 출력 단자 P1 내지 Pm 상에 배치하여도 된다.

또한, 상술한 각 실시 형태에 있어서는, 구동 회로(1)는 형광 표시관 VFD1 내지 VFDm을 구동하는 것이지만, 본 발명의 구동 회로(1)는, 이것에 한정되지 않고, 고전압을 필요로 하는 다른 표시 소자를 구동하기 위해 사용할 수도 있다.

T1 내지 Tm: 출력 트랜지스터
P1 내지 Pm: 출력 단자
VFD1 내지 VFDm: 형광 표시관
DO1 내지 DOm: 다이오드
SCL1 내지 SCLm: 스위칭 제어 회로
PX: 제어 단자
1: 구동 회로
2: 반도체 칩
3: 배선
4: 전압 인가 회로
50: N형 반도체 기판
51: 층간 절연막
52: 콘택트 홀

Claims

소스에 정(+)의 전압이 인가되는 P채널형 MOS 트랜지스터로 이루어지는 복수의 출력 트랜지스터와,
상기 출력 트랜지스터의 스위칭을 제어하는 스위칭 제어 회로와,
상기 복수의 출력 트랜지스터의 각 드레인에 각각 접속된 복수의 출력 단자와,
상기 복수의 출력 트랜지스터의 각 드레인에 각각 애노드가 접속된 복수의 정류 소자와,
상기 복수의 정류 소자의 캐소드에 공통으로 접속된 제어 단자를 구비하는 것을 특징으로 하는 구동 회로.
제1항에 있어서, 상기 정류 소자는, 소스와 게이트가 공통 접속된 P채널형 MOS 트랜지스터로 이루어지는 것을 특징으로 하는 구동 회로.
제1항에 있어서, 상기 출력 트랜지스터 및 상기 스위칭 제어 회로의 일부 또는 전부가, 상기 출력 단자의 하방에 중첩하여 배치된 것을 특징으로 하는 구동 회로.
제1항에 있어서, 전압 인가 회로를 구비하고, 상기 스위칭 제어 회로에 의해 상기 복수의 출력 트랜지스터를 오프로 설정한 상태에서, 상기 전압 인가 회로에 의해, 상기 제어 단자에 부(-)의 전압을 인가하고, 상기 제어 단자를 사용하여 상기 복수의 출력 트랜지스터의 누설 전류를 측정하는 것을 특징으로 하는 구동 회로.
제1항에 있어서, 전압 인가 회로를 구비하고, 상기 전압 인가 회로에 의해 상기 제어 단자에 소정 전압을 인가함으로써, 상기 복수의 출력 트랜지스터의 드레인의 전압을 초기 설정하는 것을 특징으로 하는 구동 회로.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 출력 단자에 각각 형광 표시관이 접속되는 것을 특징으로 하는 구동 회로.