JP2001209343A - 蛍光表示管駆動回路 - Google Patents
蛍光表示管駆動回路Info
- Publication number
- JP2001209343A JP2001209343A JP2000014519A JP2000014519A JP2001209343A JP 2001209343 A JP2001209343 A JP 2001209343A JP 2000014519 A JP2000014519 A JP 2000014519A JP 2000014519 A JP2000014519 A JP 2000014519A JP 2001209343 A JP2001209343 A JP 2001209343A
- Authority
- JP
- Japan
- Prior art keywords
- fluorescent display
- voltage
- channel transistor
- display tube
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 文字表示されてはいけない箇所が微弱に点灯
する漏れ発光現象の発生を容量等の外付け部品を用いな
いで解決する。 【解決手段】 グリッド（ディジット）信号及びアノー
ド（セグメント）信号をドライブする高耐圧トランジス
タ５のゲートと、そのトランジスタを駆動するｎチャネ
ルトランジスタ２のドレインとのあいだに、容量３と抵
抗４を挿入し、高耐圧トランジスタ５のＯＮする際のゲ
ート信号を鈍らせることにより、高耐圧トランジスタ５
のドレイン端子からの出力を鈍らせる構成をする。
する漏れ発光現象の発生を容量等の外付け部品を用いな
いで解決する。 【解決手段】 グリッド（ディジット）信号及びアノー
ド（セグメント）信号をドライブする高耐圧トランジス
タ５のゲートと、そのトランジスタを駆動するｎチャネ
ルトランジスタ２のドレインとのあいだに、容量３と抵
抗４を挿入し、高耐圧トランジスタ５のＯＮする際のゲ
ート信号を鈍らせることにより、高耐圧トランジスタ５
のドレイン端子からの出力を鈍らせる構成をする。
Description
【０００１】
【発明の属する技術分野】本発明は、蛍光表示管駆動回
路に関するものである。
路に関するものである。
【０００２】
【従来の技術】以下、従来技術について、図２を用いて
説明をする。
説明をする。
【０００３】グリッド２５，２６がＶＤＤレベル出力
時、すなわち高耐圧ｐチャネルトランジスタ１９，２３
がＯＮ時、蛍光表示管の該当するグリッドが点灯、ＶＰ
Ｐレベル出力時、すなわち高耐圧ｐチャネルトランジス
タ１９，２３がＯＦＦ時、蛍光表示管の該当するグリッ
ドが消灯される。各グリッドは時分割で点灯されるた
め、グリッド２５が点灯時、グリッド２６は消灯し、グ
リッド２６が点灯時、グリッド２５は消灯する。
時、すなわち高耐圧ｐチャネルトランジスタ１９，２３
がＯＮ時、蛍光表示管の該当するグリッドが点灯、ＶＰ
Ｐレベル出力時、すなわち高耐圧ｐチャネルトランジス
タ１９，２３がＯＦＦ時、蛍光表示管の該当するグリッ
ドが消灯される。各グリッドは時分割で点灯されるた
め、グリッド２５が点灯時、グリッド２６は消灯し、グ
リッド２６が点灯時、グリッド２５は消灯する。
【０００４】蛍光表示管２８に接続されているグリッド
２５が点灯時、ｎチャネルトランジスタ１８がＯＮ、高
耐圧ｐチャネルトランジスタ１９がＯＮされる。。その
とき、グリッド２５はＶＤＤレベル、グリッド２６はＶ
ＰＰレベルになる。一定時間後グリッド２５は消灯し、
グリッド２６が点灯され、そのときの出力レベルはグリ
ッド２６がＶＤＤレベル、グリッド２５がＶＰＰレベル
になる。
２５が点灯時、ｎチャネルトランジスタ１８がＯＮ、高
耐圧ｐチャネルトランジスタ１９がＯＮされる。。その
とき、グリッド２５はＶＤＤレベル、グリッド２６はＶ
ＰＰレベルになる。一定時間後グリッド２５は消灯し、
グリッド２６が点灯され、そのときの出力レベルはグリ
ッド２６がＶＤＤレベル、グリッド２５がＶＰＰレベル
になる。
【０００５】
【発明が解決しようとする課題】従来の蛍光表示管駆動
回路では、表示を点灯するための高耐圧ｐチャネルトラ
ンジスタがＯＮ、表示を消灯するための高耐圧ｐチャネ
ルトランジスタがＯＦＦになったとき、蛍光表示管内
部、もしくは蛍光表示管と駆動素子の配線中に他端子と
容量結合されるため、充放電が起こり、プルダウン抵抗
を介してＶＰＰレベルを出力していても、一瞬電圧上昇
し、いわゆるスパイク電圧が起こり、消灯しているはず
の箇所がわずかに点灯する、いわゆる漏れ点灯が発生す
るという問題点があった。
回路では、表示を点灯するための高耐圧ｐチャネルトラ
ンジスタがＯＮ、表示を消灯するための高耐圧ｐチャネ
ルトランジスタがＯＦＦになったとき、蛍光表示管内
部、もしくは蛍光表示管と駆動素子の配線中に他端子と
容量結合されるため、充放電が起こり、プルダウン抵抗
を介してＶＰＰレベルを出力していても、一瞬電圧上昇
し、いわゆるスパイク電圧が起こり、消灯しているはず
の箇所がわずかに点灯する、いわゆる漏れ点灯が発生す
るという問題点があった。
【０００６】また、これを回避するためには、容量等を
蛍光表示管に接続するなど外付け部品を用いていた。
蛍光表示管に接続するなど外付け部品を用いていた。
【０００７】本発明は、このような問題を解決するもの
で、漏れ点灯現象の発生を防ぐ蛍光表示管駆動回路を提
供するものである。
で、漏れ点灯現象の発生を防ぐ蛍光表示管駆動回路を提
供するものである。
【０００８】
【課題を解決するための手段】本発明の蛍光表示管駆動
回路は、蛍光表示管のグリッド及びアノードを点灯又は
消灯させるための駆動素子と、前記駆動素子を制御する
駆動回路を備え、前記駆動素子からの出力の立ち上がり
波形を鈍らせるように、前記駆動回路で制御する構成を
している。この構成により、蛍光表示管内部、もしくは
蛍光表示管と駆動素子の配線中に他端子と容量結合され
ることによる電荷の放電が起こっても、放電が時間をか
けて行われるため、スパイク電圧のピーク電圧を抑える
ことができ、漏れ点灯現象の発生を防止できる。
回路は、蛍光表示管のグリッド及びアノードを点灯又は
消灯させるための駆動素子と、前記駆動素子を制御する
駆動回路を備え、前記駆動素子からの出力の立ち上がり
波形を鈍らせるように、前記駆動回路で制御する構成を
している。この構成により、蛍光表示管内部、もしくは
蛍光表示管と駆動素子の配線中に他端子と容量結合され
ることによる電荷の放電が起こっても、放電が時間をか
けて行われるため、スパイク電圧のピーク電圧を抑える
ことができ、漏れ点灯現象の発生を防止できる。
【０００９】また、本発明の蛍光表示管駆動回路は、前
記駆動素子は高耐圧ｐチャネルトランジスタであって、
前記駆動回路は前記高耐圧ｐチャネルトランジスタを直
接駆動するｐチャネルトランジスタと、抵抗及びコンデ
ンサを通して前記高耐圧ｐチャネルトランジスタを駆動
するｎチャネルトランジスタからなり、前記高耐圧ｐチ
ャネルトランジスタのＯＮ時、出力波形を緩やかに立ち
上がるように、前記高耐圧ｐチャネルトランジスタへの
入力を鈍らせる構成をしている。この構成により、蛍光
表示管内部、もしくは蛍光表示管と駆動素子の配線中に
他端子と容量結合されることによる電荷の放電が起こっ
ても、放電が時間をかけて行われるため、スパイク電圧
のピーク電圧を抑えることができ、容量等の外付け部品
を用いないで漏れ点灯現象の発生を防止できる。
記駆動素子は高耐圧ｐチャネルトランジスタであって、
前記駆動回路は前記高耐圧ｐチャネルトランジスタを直
接駆動するｐチャネルトランジスタと、抵抗及びコンデ
ンサを通して前記高耐圧ｐチャネルトランジスタを駆動
するｎチャネルトランジスタからなり、前記高耐圧ｐチ
ャネルトランジスタのＯＮ時、出力波形を緩やかに立ち
上がるように、前記高耐圧ｐチャネルトランジスタへの
入力を鈍らせる構成をしている。この構成により、蛍光
表示管内部、もしくは蛍光表示管と駆動素子の配線中に
他端子と容量結合されることによる電荷の放電が起こっ
ても、放電が時間をかけて行われるため、スパイク電圧
のピーク電圧を抑えることができ、容量等の外付け部品
を用いないで漏れ点灯現象の発生を防止できる。
【００１０】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を用いて説明をする。
て、図面を用いて説明をする。
【００１１】図１に示すように、本発明の実施の形態の
蛍光表示管駆動回路は、蛍光表示管１６を直接駆動し、
グリッド７及び１４の出力信号を発生する高耐圧ｐチャ
ネルトランジスタ５及び１２のゲートと、そのＯＮ制御
するｎチャネルトランジスタ２及び９のドレインとの間
に、抵抗３及び１０を直列に接続し、その信号と電源の
間に容量４及び１１を挿入し、前記高耐圧ｐチャネルト
ランジスタ５及び１２のゲートと、そのＯＦＦ制御をす
るｐチャネルトランジスタ１及び８のドレインを直接接
続したものである。
蛍光表示管駆動回路は、蛍光表示管１６を直接駆動し、
グリッド７及び１４の出力信号を発生する高耐圧ｐチャ
ネルトランジスタ５及び１２のゲートと、そのＯＮ制御
するｎチャネルトランジスタ２及び９のドレインとの間
に、抵抗３及び１０を直列に接続し、その信号と電源の
間に容量４及び１１を挿入し、前記高耐圧ｐチャネルト
ランジスタ５及び１２のゲートと、そのＯＦＦ制御をす
るｐチャネルトランジスタ１及び８のドレインを直接接
続したものである。
【００１２】蛍光表示管１６に接続されているグリッド
信号７及びグリッド信号１４があり、グリッド７が点灯
時、ｎチャネルトランジスタ２がＯＮ、高耐圧ｐチャネ
ルトランジスタ５がＯＮされる。各グリッドは時分割で
点灯されるため、グリッド７が点灯時、グリッド１４は
消灯している。そのとき、グリッド７はＶＤＤレベル、
グリッド１４はＶＰＰレベルになり、容量結合されたコ
ンデンサ１５に電荷が充電されることになる。桁表示の
ための一定時間が経過すると、次の桁を表示するため
に、グリッド７は消灯し、グリッド１４が点灯される。
その際、ｎチャネルトランジスタ９がＯＮされ、その出
力はＶＳＳレベルになるが、直列に接続された抵抗１０
と、ＶＤＤに接続された容量１１により、時間をかけて
徐々に電圧降下をおこす。そのため、高耐圧ｐチャネル
トランジスタ１２は徐々にＯＮされることになり、出力
波形であるグリッド１４も徐々にＶＤＤレベルになり、
緩やかに立ち上がるようになる。
信号７及びグリッド信号１４があり、グリッド７が点灯
時、ｎチャネルトランジスタ２がＯＮ、高耐圧ｐチャネ
ルトランジスタ５がＯＮされる。各グリッドは時分割で
点灯されるため、グリッド７が点灯時、グリッド１４は
消灯している。そのとき、グリッド７はＶＤＤレベル、
グリッド１４はＶＰＰレベルになり、容量結合されたコ
ンデンサ１５に電荷が充電されることになる。桁表示の
ための一定時間が経過すると、次の桁を表示するため
に、グリッド７は消灯し、グリッド１４が点灯される。
その際、ｎチャネルトランジスタ９がＯＮされ、その出
力はＶＳＳレベルになるが、直列に接続された抵抗１０
と、ＶＤＤに接続された容量１１により、時間をかけて
徐々に電圧降下をおこす。そのため、高耐圧ｐチャネル
トランジスタ１２は徐々にＯＮされることになり、出力
波形であるグリッド１４も徐々にＶＤＤレベルになり、
緩やかに立ち上がるようになる。
【００１３】図３はグリッド７及び１４の出力波形２９
及び３０を示したものである。出力波形２９がＶＤＤレ
ベル、出力波形３０がＶＰＰレベルの時に、結合された
容量に電荷が充電されており、出力波形２９がＶＰＰレ
ベル、出力波形３０がＶＤＤレベルに遷移した瞬間に放
電が行われ、出力波形２９にスパイク電圧３１が発生す
る。ここでの充電量及び放電量は結合された容量によっ
てきまる。この場合、出力波形３０の立ち上がりが急峻
であると、結合された容量の両端の電位差が素早く変化
することにより、一瞬にして放電することになり、その
ピーク電圧は高くなる。しかし、本発明の蛍光表示管駆
動回路では出力波形３０が緩やかに立ち上がることによ
り、結合された容量の両端の電位差の変化はゆっくりと
時間をかけて起こり、その結果放電は時間をかけて行わ
れるため、スパイク電圧のピーク電圧を抑えることがで
き、漏れ点灯現象の発生を容量等の外付け部品を用いる
ことなく防ぐことができる。
及び３０を示したものである。出力波形２９がＶＤＤレ
ベル、出力波形３０がＶＰＰレベルの時に、結合された
容量に電荷が充電されており、出力波形２９がＶＰＰレ
ベル、出力波形３０がＶＤＤレベルに遷移した瞬間に放
電が行われ、出力波形２９にスパイク電圧３１が発生す
る。ここでの充電量及び放電量は結合された容量によっ
てきまる。この場合、出力波形３０の立ち上がりが急峻
であると、結合された容量の両端の電位差が素早く変化
することにより、一瞬にして放電することになり、その
ピーク電圧は高くなる。しかし、本発明の蛍光表示管駆
動回路では出力波形３０が緩やかに立ち上がることによ
り、結合された容量の両端の電位差の変化はゆっくりと
時間をかけて起こり、その結果放電は時間をかけて行わ
れるため、スパイク電圧のピーク電圧を抑えることがで
き、漏れ点灯現象の発生を容量等の外付け部品を用いる
ことなく防ぐことができる。
【００１４】上記実施形態は、グリッド−グリッド間に
容量結合された場合であるが、本発明の蛍光表示管駆動
回路を用いれば、グリッド−アノード間及び、アノード
−アノード間に容量結合された場合においても同様の動
作が得られる。
容量結合された場合であるが、本発明の蛍光表示管駆動
回路を用いれば、グリッド−アノード間及び、アノード
−アノード間に容量結合された場合においても同様の動
作が得られる。
【００１５】
【発明の効果】以上説明したように、本発明は蛍光表示
管の駆動素子からの出力の立ち上がり波形を鈍らせるこ
とにより、漏れ点灯の発生を防止するという優れた効果
を有する蛍光表示管駆動回路を提供する事ができる。
管の駆動素子からの出力の立ち上がり波形を鈍らせるこ
とにより、漏れ点灯の発生を防止するという優れた効果
を有する蛍光表示管駆動回路を提供する事ができる。
【図１】本発明の蛍光表示管駆動回路を示す図
【図２】従来までの蛍光表示管駆動回路を示す図
【図３】グリッドの波形タイミングチャート
１，８，１７，２１ 高耐圧ｐチャネルトランジスタを
駆動するｐチャネルトランジスタ ２，９，１８，２２ 高耐圧ｐチャネルトランジスタを
駆動するｎチャネルトランジスタ ３，１０ 出力を鈍らせる抵抗 ４，１１ 出力を鈍らせるコンデンサ ５，１２，１９，２３ 蛍光表示管を駆動する高耐圧ｐ
チャネルトランジスタ ６，１３，２０，２４ 蛍光表示管を駆動するプルダウ
ン抵抗 ７，１４，２５，２６ グリッド信号 １５，２７ 容量結合されたコンデンサ １６、２８ 蛍光表示管 ２９ グリッド７の出力波形 ３０ グリッド１４の出力波形 ３１ スパイク電圧
駆動するｐチャネルトランジスタ ２，９，１８，２２ 高耐圧ｐチャネルトランジスタを
駆動するｎチャネルトランジスタ ３，１０ 出力を鈍らせる抵抗 ４，１１ 出力を鈍らせるコンデンサ ５，１２，１９，２３ 蛍光表示管を駆動する高耐圧ｐ
チャネルトランジスタ ６，１３，２０，２４ 蛍光表示管を駆動するプルダウ
ン抵抗 ７，１４，２５，２６ グリッド信号 １５，２７ 容量結合されたコンデンサ １６、２８ 蛍光表示管 ２９ グリッド７の出力波形 ３０ グリッド１４の出力波形 ３１ スパイク電圧
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C080 AA08 DD09 EE25 GG02 JJ02 JJ04 5J055 AX25 AX66 BX16 CX12 CX29 DX14 DX43 DX44 DX55 DX73 EX01 EX02 EX04 EX07 EX11 EY01 EY10 EY21 EZ01 EZ07 GX01 GX04
Claims (2)
- 【請求項１】 蛍光表示管のグリッド及びアノードを点
灯又は消灯させるための駆動素子と、前記駆動素子を制
御する駆動回路を備え、前記駆動素子からの出力の立ち
上がり波形を鈍らせるように、前記駆動回路で制御する
ことを特徴とした蛍光表示管駆動回路。 - 【請求項２】 前記駆動素子は高耐圧ｐチャネルトラン
ジスタであって、前記駆動回路は前記高耐圧ｐチャネル
トランジスタを直接駆動するｐチャネルトランジスタ
と、抵抗及びコンデンサを通して前記高耐圧ｐチャネル
トランジスタを駆動するｎチャネルトランジスタからな
り、前記高耐圧ｐチャネルトランジスタのＯＮ時、出力
波形を緩やかに立ち上がるように、前記高耐圧ｐチャネ
ルトランジスタの入力を鈍らせることを特徴とした、請
求項１記載の蛍光表示管駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014519A JP3399431B2 (ja) | 2000-01-24 | 2000-01-24 | 蛍光表示管駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014519A JP3399431B2 (ja) | 2000-01-24 | 2000-01-24 | 蛍光表示管駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001209343A true JP2001209343A (ja) | 2001-08-03 |
| JP3399431B2 JP3399431B2 (ja) | 2003-04-21 |
Family
ID=18541969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014519A Expired - Fee Related JP3399431B2 (ja) | 2000-01-24 | 2000-01-24 | 蛍光表示管駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399431B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025359A (zh) * | 2009-09-15 | 2011-04-20 | 三洋电机株式会社 | 驱动电路 |
-
2000
- 2000-01-24 JP JP2000014519A patent/JP3399431B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025359A (zh) * | 2009-09-15 | 2011-04-20 | 三洋电机株式会社 | 驱动电路 |
| KR101080486B1 (ko) | 2009-09-15 | 2011-11-04 | 산요 세미컨덕터 컴퍼니 리미티드 | 구동 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399431B2 (ja) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9336897B2 (en) | Shift register circuit | |
| CN101221818B (zh) | 多级移位寄存器电路以及包括该电路的图像显示装置 | |
| US6278318B1 (en) | Booster circuit associated with low-voltage power source | |
| US7825888B2 (en) | Shift register circuit and image display apparatus containing the same | |
| KR100202466B1 (ko) | 부트스트랩회로 | |
| CN101188412B (zh) | 通电复位电路 | |
| JP4922314B2 (ja) | 低電力消費及び小型の容量結合型レベルシフト回路 | |
| TWI431939B (zh) | 閘脈波調變電路及其調變方法 | |
| TWI417859B (zh) | 閘極驅動器及其運作方法 | |
| KR20040020421A (ko) | 액정표시장치 | |
| JP2011133907A (ja) | 表示装置用パワーダウンショート回路 | |
| US20040145925A1 (en) | Voltage conversion circuit, semiconductor integrated circuit device, and portable terminal | |
| JPH0897700A (ja) | 出力バッファ回路 | |
| KR0128512B1 (ko) | 승압회로 | |
| US5237212A (en) | Level converting circuit | |
| KR101020627B1 (ko) | 액정표시장치의 구동회로 | |
| US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
| CN112927645A (zh) | 驱动电路、驱动方法和显示装置 | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| JP3399431B2 (ja) | 蛍光表示管駆動回路 | |
| TW201543456A (zh) | 液晶顯示器及其閘極放電控制電路 | |
| US20060284664A1 (en) | Pulse generator and method for pulse generation thereof | |
| JP2001134233A (ja) | 駆動回路および表示装置 | |
| CN215265528U (zh) | 驱动电路和显示装置 | |
| JP2005331927A (ja) | 表示装置用パワーダウンショート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |