CN102025359A - 驱动电路 - Google Patents

Abstract

本发明提供一种驱动电路，不需使用探针进行测定，而成批检查多个输出晶体管的耐压特性。本发明的驱动电路(1)是构成为于半导体芯片(2)上包含：输出晶体管(T1至Tm)，由高耐压P沟道型MOS晶体管所构成；开关控制电路(SCL1至SCLm)；输出端子(P1至Pm)；二极管(DO1至DOm)；以及控制端子(PX)。二极管(DO1至DOm)是由源极及栅极为共同连接的高耐压P沟道型MOS晶体管所构成。二极管(DO1至DOm)的阳极是各别连接至对应的输出端子(P1至Pm)的漏极(d1至dm)。二极管(DO1至DOm)的阴极是经由线路(3)共同连接至控制端子(PX)。

Description

驱动电路

技术领域

本发明涉及一种驱动电路，特别涉及一种具备有开漏极(open drain)型输出晶体管(transistor)的驱动电路。

背景技术

从以往，为人所知有一种具备开漏极型输出晶体管的驱动电路。此种驱动电路，是例如用以驱动萤光显示管等自发光元件而使用。

图4是显示萤光显示管的驱动电路10的构成的图。如图示，该驱动电路10是构成为于半导体芯片11上，包含由高耐压的P沟道(channel)型MOS晶体管所构成的输出晶体管T1至Tm，以及由金属接垫(pad)所构成的输出端子P1至Pm。

于输出晶体管T1至Tm的源极(source)是施加有正的电源电压VDD(+5V)，于输出晶体管T1至Tm的栅极(gate)是分别施加开关(switching)控制信号C1至Cm。输出晶体管T1至Tm的漏极是分别连接至输出端子P1至Pm。

并且，输出端子P1至Pm是分别连接至设置于半导体芯片11的外部的萤光显示管VFD1至VFDm的阳极(anode)。负的高电压VPP(例如，-80V)是施加于萤光显示管VFD1至VFDm的称为灯丝(filament)的阴极(cathode)。

在此，当输出晶体管Tx导通(on)时，对应的输出端子Px的电压是成为电源电压VDD，于阳极-阴极间产生VDD+VPP的电压差(例如85V)，借此，从对应的萤光显示管VFDx的阴极放出的热电子，通过插设于阳极-阴极间的萤光体而流至阳极。借此，萤光显示管VFDx点亮。

另一方面，当输出晶体管Tx关断(off)时，由于对应的萤光显示管VFDx的阳极-阴极间的电位差消失，热电子不会于萤光体中流动，故萤光显示管VFDx熄灭。此时，由于VDD+VPP的高电压是施加于输出晶体管Tx的源极-漏极间，故输出晶体管Tx必须为具有能承受如此高电压的耐压的高耐压晶体管。

此种电动电路是例如记载于下述的专利文献1，(专利文献1)日本特开2001-209343号公报。

发明内容

(发明所欲解决的问题)

如上所述，输出晶体管T1至Tm必须具有高耐压特性，为了确保这种特性，而在晶圆(wafer)的完成阶段进行耐压检查。此时，将输出晶体管T1至Tm设定为关断。接着，使探针接触至输出端子P1至Pm，并施加负的高电压VPP(例如，-80V)，测定输出晶体管T1至Tm的漏(leak)电流即可。

之后，通过划线(scribe)工艺，将晶圆切断成许多的半导体芯片11，并仅拣选通过前述耐压检查的半导体芯片11，进行半导体芯片11的装配工艺。

然而，在输出端子P1至Pm非常多、如数百支到数千支的情形中，存在有量测仪器的探针的支数不足、测定时间拉长等问题。

(解决问题的手段)

本发明为鉴于前述的问题点所开发，本发明的驱动电路是具备有：多个输出晶体管，由施加正的电压于源极的P沟道型MOS晶体管所构成；开关控制电路，控制所述输出晶体管的开关；多个输出端子，分别连接至所述多个输出晶体管的各漏极；多个整流元件，阳极分别连接至所述多个输出晶体管的各漏极；以及控制端子，共同连接于所述多个整流元件的阴极。

(发明效果)

依据本发明的驱动电路，通过使用共同连接于多个输出晶体管的漏极的控制端子，可不进行使用探针的量测，而成批检查输出晶体管T1至Tm的耐压特性。

此外，通过于所述控制端子施加既定电压，于驱动电路的启动时等，也可初期设定输出晶体管T1至Tm的漏极的电压。

此外，通过于所述控制端子施加既定电压以量测漏电流，也可进行驱动电路的内部线路的短路检查。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：

图1是显示本发明第一实施例的驱动电路的构成的图。

图2是显示本发明第二实施例的驱动电路的构成的图。

图3是本发明第二实施例的驱动电路的部分剖面图。

图4是显示现有技术的驱动电路的构成的图。

具体实施方式

(第一实施例)

依据图1说明本发明的第一实施例。如图示，驱动电路1是构成为于半导体芯片2上包含：由高耐压的P沟道型MOS晶体管所构成的输出晶体管T1至Tm；开关控制电路SCL1至SCLm；由金属接垫所构成的输出端子P1至Pm；二极管DO1至DOm(“整流元件”的一例)；以及控制端子PX。

正的电源电压VDD(+5V)是施加于输出晶体管T1至Tm的源极s1至sm。且构成为于输出晶体管T1至Tm的栅极g1至gm分别施加有从被供给有电源电压VDD的开关控制电路SCL1至SCLm而来的开关控制信号，以控制输出晶体管T1至Tm的导通关断。即，开关控制电路SCLx的开关控制信号为H电平(level)(＝VDD)时，对应的输出晶体管Tx关断，而开关控制电路SCLx的开关控制信号为L电平(＝0V)时，对应的输出晶体管Tx导通。

此时，开关控制电路SCL1至SCLm是由保持数据的保持电路(例如，1位元的静态型储存器(static memory))所构成，于此例中，是保持用来控制萤光显示管VFD至VFDm点亮的显示数据。输出晶体管T1至Tm的漏极d1至dm是分别连接至输出端子P1至Pm。

并且，输出端子P1至Pm是分别连接至设于半导体芯片2的外部的萤光显示管VFD1至VFDm的阳极。负的高电压VPP(例如，-80V)是施加于萤光显示管VFD1至VFDm的阴极。

二极管DO1至DOm是由源极及漏极为共同连接的高耐压P沟道型MOS晶体管所构成。此时，漏极成为阳极、而源极成为阴极。二极管DO1至DOm的阳极是分别连接于对应的输出端子P1至Pm。二极管DO1至DOm的阴极是经由线路3共同连接至控制端子PX。

如此，通过设置二极管DO1至DOm，可防止输出端子P1至Pm之间的短路。将二极管DO1至DOm以高耐压的P沟道型MOS晶体管形成的用意在于：防止于输出端子P1至Pm的漏极d1至dm及二极管DO1至DOm的阳极施加负的高电压VPP时，即二极管DO1至DOm受到逆向偏压时，发生崩溃(breakdown)的状况。

控制端子PX是构成为连接至电压施加电路4，而受来自电压施加电路4的电压施加。电压施加电路4是设置于半导体芯片2的内部或外部。

依据本实施例的驱动电路1，通过使用控制端子PX，可成批检查输出晶体管T1至Tm的耐压特性。即，在供给有电源电压VDD的状态下，通过开关控制电路SCL1至SCLm，将全部的输出晶体管T1至Tm设定为关断，并通过电压施加电路4施加负的高电压VPP于控制端子PX。

此时，连接于输出晶体管T1至Tm的二极管DO1至DOm是受到顺向偏压，从而负的高电压VPP施加至输出晶体管T1至Tm的漏极d1至dm。但这是忽略二极管DO1至DOm的顺向电压(＝P沟道型MOS晶体管的阈值)的情形。于是，由于在输出晶体管T1至Tm的源极s1至sm是施加有电源电压VDD，故只要输出晶体管T1至Tm正常则于源极-漏极间会产生VDD+VPP的电位差。

接着，通过设置于半导体芯片2的外部的电流计量测从电源电压VDD施加端子(未图示)通过输出晶体管T1至Tm而流至控制端子PX的漏电流。

所量测得的漏电流若是大于判定基准值，则判定此驱动电路1为不良品。此时，可能是输出晶体管T1至Tm的某一个因为施加高电压VPP造成的压力而被破坏或劣化，或者，于晶圆工艺中有某些工艺异常。另一方面，若所量测得的漏电流小于判定基准，则判定此驱动电路1为良品。

因此，依据本实施例的驱动电路1，于晶圆完成阶段的耐压检查，不需进行使探针接触至输出端子P1至Pm的量测即可成批检查输出晶体管T1至Tm的耐压特性。这在如输出端子P1至Pm为数百支到数千支、非常多的情形中特别有用。因为在输出端子非常多的情形中，有量测仪器的探针支数不足、量测时间变长的问题存在。

其中，此耐压检查，不仅是输出晶体管T1至Tm的耐压检查，也兼作为控制端子PX连接的线路3与邻接的驱动电路1的内部线路之间的短路检查。例如，若于线路3与前述内部线路之间有异物，通过于控制端子PX施加高电压VPP，电流流通于两者之间，故可量测异物的存在。

关于在通常操作时的情形，如以下所述。此时，因供给有电源电压VDD，输出晶体管T1至Tm、开关控制电路SCL1至SCLm以及电压施加电路4是处于操作状态。控制端子PX是通过电压施加电路4而设定成电源电压VDD。

例如，当输出晶体管T1成为导通状态时，由于经由输出端子P1于萤光显示管VFD1的阳极施加有电源电压VDD，故于萤光显示管VFD1流动有热电子，从而萤光显示管VFD1点亮。另一方面，当输出晶体管T2成为关断状态时，萤光显示管VFD2的阳极的电压是成为VPP，于萤光显示管VFD2热电子不流动，故萤光显示管VFD2熄灭。

此时，连接于输出晶体管T1的二极管DO1的阳极与阴极的电压是皆为VDD，而由于连接于输出晶体管T2的二极管DO2是受逆向偏压，故防止了输出晶体管T1、T2间的短路。即，通过设置二极管DO1至DOm，并将控制端子PX的电压设定成VDD，从而电性分离输出晶体管T1至Tm，使其可正常操作。

此外，控制端子PX是可利用于驱动电路1启动时中，用以初期设定输出晶体管T1至Tm的漏极d1至dm的电压。例如，于驱动电路1的启动时(输入电源电压VDD、高电压VPP时)，输出晶体管T1至Tm的漏极d1至dm的电压，即输出端子P1至Pm的电压不是固定值。

于是，于驱动电路1的启动时等，有于萤光显示管VFD1至VFDm的阳极-阴极间出现电位差的情形，而会产生萤光显示管VFD1至VFDm瞬间点亮的不良情形。因此，于驱动电路1的启动时等，通过电压施加电路4施加高电压VPP于控制端子PX，借此消除于萤光显示管VFD1至VFDm的阳极-阴极间的电位差，从而可防止萤光显示管VFD1至VFDm的不必要的点亮。

(第二实施例)

接着，根据图2及图3，说明本发明第二实施例的驱动电路1。于本实施例中，图2是显示驱动电路1的电路构成及其平面配置关系。如图所示，是配置成输出晶体管T1至Tm、二极管DO1至DOm、以及开关控制电路SCL1至SCLm，重叠于对应的输出端子P1至Pm的下方。

其他的构成是与第一实施例相同，输出晶体管T1至Tm的漏极d1至dm是连接至对应的输出端子P1至Pm。如此，在输出晶体管T1至Tm等重叠配置于输出端子P1至Pm的下方的情形中，是当在晶圆的完成阶段的耐压检查中，若进行使探针接触至输出端子P1至Pm的测定时，会有可能因为探针接触时的机械性冲击造成输出晶体管T1至Tm等遭受破坏或电气特性劣化。

因此，如上述使用控制端子PX而成批检查输出晶体管T1至Tm的耐压特性的方法，于本实施状态的情形特别有用。

这种情形包含输出晶体管T1至Tm、二极管DO1至DOm、以及开关控制电路SCL1至SCLm中的全部或者一部份重叠配置于输出端子P1至Pm的下方的情形。例如，在仅输出晶体管T1至Tm重叠配置于输出端子P1至Pm的下方的情形中也有用，在输出晶体管T1至Tm部分重叠配置于输出端子P1至Pm的下方的情形中也有用。

图3是输出晶体管T1的剖面图。输出晶体管T1是形成于N型半导体衬底50上，并隔着层间绝缘膜51被输出端子P1所覆盖。输出晶体管T1的漏极d1，是经由形成于层间绝缘膜51的接触孔(contact hole)52而连接于其上方的输出端子。其中，输出晶体管T1也可形成于形成在P型半导体衬底的表面的N型井(well)上。

此外，驱动电路1，为了缩小包含萤光显示管VFD1至VFDm的显示装置的安装面积，也可将萤光显示管VFD1至VFDm配置于对应的输出端子P1至Pm之上。

虽然于上述各实施例中，驱动电路1是驱动萤光显示管VFD1至VFDm的电路，然而本发明的驱动电路1不限于此，也可使用于驱动需要高电压的其他显示元件。

Claims (6)

1.一种驱动电路，其特征在于，具备有：

多个输出晶体管，由施加正的电压于源极的P沟道型MOS晶体管所构成；

开关控制电路，控制所述输出晶体管的开关；

多个输出端子，分别连接至所述多个输出晶体管的各漏极；

多个整流元件，阳极分别连接至所述多个输出晶体管的各漏极；以及

控制端子，共同连接于所述多个整流元件的阴极。

2.如权利要求1所述的驱动电路，其特征在于，所述整流元件是由源极及栅极为共同连接的P沟道型MOS晶体管所构成。

3.如权利要求1所述的驱动电路，其特征在于，所述输出晶体管及所述开关控制电路的一部份或全部配置为重叠于所述输出端子的下方。

4.如权利要求1所述的驱动电路，其特征在于，具备有电压施加电路，并在通过所述开关控制电路将所述多个输出晶体管设定为关断的状态下，通过所述电压施加电路于所述控制端子施加负的电压，并使用所述控制端子来量测所述多个输出晶体管的漏电流。

5.如权利要求1所述的驱动电路，其特征在于，具备有电压施加电路，并通过所述电压施加电路于所述控制端子施加既定电压，而初期设定所述多个输出晶体管的漏极的电压。

6.如权利要求1至5中任一项所述的驱动电路，其特征在于，所述多个输出端子是分别连接有萤光显示管。

Images