TW201543456A - 液晶顯示器及其閘極放電控制電路 - Google Patents

液晶顯示器及其閘極放電控制電路 Download PDF

Info

Publication number
TW201543456A
TW201543456A TW103117021A TW103117021A TW201543456A TW 201543456 A TW201543456 A TW 201543456A TW 103117021 A TW103117021 A TW 103117021A TW 103117021 A TW103117021 A TW 103117021A TW 201543456 A TW201543456 A TW 201543456A
Authority
TW
Taiwan
Prior art keywords
coupled
switch
voltage
gate
liquid crystal
Prior art date
Application number
TW103117021A
Other languages
English (en)
Other versions
TWI530934B (zh
Inventor
Po-Kun Chen
Gia-Sheng Chu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW103117021A priority Critical patent/TWI530934B/zh
Priority to CN201410403164.9A priority patent/CN104123924B/zh
Priority to US14/614,418 priority patent/US9483994B2/en
Publication of TW201543456A publication Critical patent/TW201543456A/zh
Application granted granted Critical
Publication of TWI530934B publication Critical patent/TWI530934B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明提供一種液晶顯示器及其閘極放電控制電路。閘極放電控制電路包含第一分壓電路、控制電路、第二分壓電路以及至少一放電開關。控制電路的開關受控於第一直流電壓，而於液晶顯示器開機時開啟，並於液晶顯示器進行關機期間關閉。第一分壓電路對第二直流電壓進行分壓，而於第一分壓電路的節點輸出分壓至第二分壓電路。其中第二直流電壓之電位的下降速度會較第一直流電壓之電位的下降速度慢。於液晶顯示器進行關機期間，放電開關的第一端及控制端因第一及第二分壓電路的分壓操作而被提升至高電位，而使液晶顯示器的畫素進行放電操作。

Description

液晶顯示器及其閘極放電控制電路
本發明係有關於一種液晶顯示器及其閘極放電控制電路，尤指一種可於關機過程中對畫素之多餘電荷進行放電以避免開機時出現閃爍現象的液晶顯示器及其閘極放電控制電路。
一般液晶顯示器(LCD)多是利用驅動電路來控制液晶顯示器之顯示面板上複數個畫素的灰階訊號的產生，而上述驅動電路主要包括閘極驅動電路及源極驅動電路。閘極驅動電路耦接於多條閘極線(或稱「掃描線」)以分別輸出閘極脈衝訊號(Gate Pulse Signal)至每一對應畫素，而源極驅動電路耦接於多條資料線(或稱「源極線」)以分別傳送資料訊號至每一對應畫素。每一條閘極線與每一條資料線的交會處分別連接一對應畫素的主動元件之兩端(如薄膜電晶體(TFT)之閘極與源極)。
目前，習知液晶顯示器面板如低溫多晶矽(Low Temperature Poly-Silicon,LTPS)已將原本位在閘極驅動電路晶片內的移位暫存器(Shift Register)改作在玻璃基板上，形成多級串接的移位暫存器，以實現閘極驅動器於基板的電路(gate driver on array；GOA)。當閘極驅動電路之各級的移位暫存器依序地輸出閘極脈衝訊號，以逐一地開啟每一條掃描線上連接的薄膜電晶體時，源極驅動電路會同時輸出對應的資料訊號，以對上述多條資料線上的畫素之畫素電容(包含儲存電容及液晶電容)充電至所需的畫素電位， 藉以顯示不同的灰階。但因為充電的關係，習知液晶顯示器在經過長時間顯示影像之後，會在畫素電容中累積電荷，使其維持在一特定的畫素電位。此時，若將液晶顯示器的電源供應關閉，其瞬間畫面上仍可能殘留部份上一次影像，而這些習知液晶顯示器只能藉由畫素之薄膜電晶體本身的漏電流來逐漸達成畫素電位放電的目的，因而造成關機殘影現象持續較久。
為了解決關機殘影現象，必需在系統關機後的瞬間，同時將每一條閘極線的電位拉升，以快速釋放儲存在畫素電容之中的電荷。先前技術中同時將每一條閘極線的電位拉升的作法，主要是透過電源控制晶片(Power IC)於液晶顯示器進行關機時提供XON訊號，以控制畫素的畫素電容進行放電。然而，當在短時間內重複且連續地對液晶顯示器進行多次的開機及關機操作時，因畫素電容之殘存電荷將持續地累積，而使得液晶顯示器的顯示面板產生畫面閃爍現象。
本發明之一實施例揭露一種液晶顯示器的閘極放電控制電路。閘極放電控制電路包含第一輸入端、第二輸入端、第一分壓電路、控制電路、第二分壓電路以及至少一放電開關。第一輸入端用以接收第一直流電壓。第二輸入端用以接收第二直流電壓。其中當液晶顯示器關機時，第二直流電壓之電位的下降速度會較第一直流電壓之電位的下降速度慢。第一分壓電路耦接於第二輸入端及接地端之間。控制電路具有開關，而開關的控制端耦接於第一輸入端，開關的第一端耦接於第一分壓電路中的第一節點，且開關的第二端耦接於接地端。第二分壓電路具有第一端、第二端及第二節點，而第二分壓電路的第一端耦接於第一節點及開關的第一端。上述的至少一放電開關具有第一端、第二端及控制端，而上述的至少一放電開關的第一端耦接於第二節點，上述的至少一放電開關的第二端耦接於液晶顯示器的至少一閘極 線，且上述的至少一放電開關的控制端耦接於第二分壓電路的第二端。
本發明之另一實施例揭露一種液晶顯示器的閘極放電控制電路。閘極放電控制電路包含第一輸入端、第二輸入端、第一分壓電路、控制電路、第二分壓電路以及至少一放電開關。第一輸入端用以接收第一直流電壓。第二輸入端用以接收第二直流電壓。其中當液晶顯示器開機時，第二直流電壓之電位的上升速度會較第一直流電壓之電位的上升速度快。第一分壓電路耦接於第二輸入端及接地端之間。控制電路具有開關，而開關的控制端耦接於第一輸入端，開關的第一端耦接於第一分壓電路中的第一節點，且開關的第二端耦接於接地端。第二分壓電路具有第一端、第二端及第二節點，而第二分壓電路的第一端耦接於第一節點及開關的第一端。上述的至少一放電開關具有第一端、第二端及控制端，而上述的至少一放電開關的第一端耦接於第二節點，上述的至少一放電開關的第二端耦接於液晶顯示器的至少一閘極線，且上述的至少一放電開關的控制端耦接於第二分壓電路的第二端。
本發明之另一實施例揭露一種液晶顯示器的閘極放電控制電路。閘極放電控制電路包含第一輸入端、第二輸入端以及至少一放電開關。第一輸入端用以接收液晶顯示器的起始脈衝訊號。第二輸入端用以接收液晶顯示器的時脈訊號。上述的至少一放電開關具有第一端、第二端及控制端，而第一端耦接於第一輸入端，第二端耦接於液晶顯示器的至少一閘極線，且控制端耦接於第一輸入端。其中起始脈衝訊號的脈波與時脈訊號的脈波在時序上部分地重疊。
本發明的實施例揭露一種液晶顯示器。液晶顯示器包含顯示面板、閘極驅動電路以及上述的閘極放電控制電路。顯示面板包含多條資料線、多條閘極線以及複數個畫素。每一畫素包含畫素開關及畫素電容。畫素開關 的控制端耦接於上述多條閘極線中的一條，畫素開關的第一端耦接於上述多條資料線中的一條，畫素開關的第二端耦接於畫素電容的第一端，而畫素電容的第二端耦接於接地端。閘極驅動電路藉由上述多條閘極線耦接於每一畫素的畫素開關之控制端。上述的閘極放電控制電路的至少一放電開關的第二端耦接於上述多條閘極線中的至少一條。
透過本發明實施例之液晶顯示器及其閘極放電控制電路，可在液晶顯示器關機期間，迅速地提升閘極線的電位，以使液晶顯示器的各畫素有效地進行放電操作。此外，閘極放電控制電路亦可在液晶顯示器進行畫框(frame)切換時，對畫素的畫素電容進行放電操作，而可避免畫素電容累積過多的電荷，故可進一步地提升畫素於液晶顯示器關機的過程中之放電效率。
10‧‧‧液晶顯示器
100‧‧‧顯示面板
110‧‧‧畫素
120‧‧‧資料線
130‧‧‧閘極驅動電路
200、400、600‧‧‧閘極放電控制電路
202‧‧‧訊號產生電路
210‧‧‧控制電路
220‧‧‧第一分壓電路
230‧‧‧第二分壓電路
240‧‧‧準位調整器
250‧‧‧電阻電容電路
702、704‧‧‧脈波
A‧‧‧第一節點
B、C1、D1、D4‧‧‧第一端
B1、G1、G4‧‧‧控制端
C‧‧‧第二節點
CA‧‧‧電容
CK1‧‧‧時脈訊號
Cp‧‧‧畫素電容
D、E1、S1、S4‧‧‧第二端
Da‧‧‧二極體
G1至G4‧‧‧閘極線
GND‧‧‧接地端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
M4‧‧‧放電開關
P1、P2、P3、P4‧‧‧端點
Q‧‧‧畫素開關
Q1‧‧‧開關
R1至R6‧‧‧電阻
T1、T2、T3‧‧‧時間點
TA、TB‧‧‧上升時間
TC、TD‧‧‧下降時間
TF‧‧‧畫框週期；時間間隔
TCK‧‧‧時間間隔
V1‧‧‧第一直流電壓
V2‧‧‧第二直流電壓
Va‧‧‧第一準位
Vo‧‧‧第二準位
VDD‧‧‧系統高電位
VGH‧‧‧閘極高電位
VGL‧‧‧閘極低電位
VST‧‧‧起始脈衝訊號
△T‧‧‧時段
第1圖為本發明一實施例具有閘極放電控制電路的液晶顯示器之示意圖。
第2圖為第1圖之閘極放電控制電路及畫素之電路圖。
第3圖為第2圖之閘極放電控制電路之時序圖。
第4圖為本發明另一實施例之閘極放電控制電路及畫素的電路圖。
第5圖為第4圖之閘極放電控制電路之時序圖。
第6圖為第2圖之閘極放電控制電路的另一時序圖。
第7圖為本發明另一實施例之閘極放電控制電路及畫素的電路圖。
第8圖為第7圖之閘極放電控制電路之時序圖。
請參考第1圖及第2圖。第1圖為本發明一實施例具有閘極放電控制電路200的液晶顯示器10之示意圖，而第2圖為第1圖之閘極放電控制電路100及畫素110之電路圖。液晶顯示器10包含顯示面板100、閘極驅動 電路130以及閘極放電控制電路200。顯示面板100包含多條資料線120、多條閘極線(如GA至GD)以及多個畫素110。閘極驅動電路130耦接於上述的多條閘極線以分別輸出閘極脈衝訊號(或稱「掃描訊號」)至每一對應畫素110。液晶顯示器10可另包含源極驅動電路，而源極驅動電路耦接於多條資料線120以分別傳送資料訊號至每一對應畫素110。每一畫素110包含畫素開關Q及畫素電容Cp。畫素開關Q的控制端G1耦接於上述多條閘極線中的一條，畫素開關Q的第一端D1耦接於上述多條資料線G1至G4中的一條，畫素開關Q的第二端S1耦接於畫素電容Cp的第一端，而畫素電容Cp的第二端耦接於接地端GND。其中，畫素開關Q可為薄膜電晶體，而上述畫素開關Q的第一端D1、第二端S1及控制端G1可分別為薄膜電晶體的汲極、源極及閘極。閘極驅動電路130藉由上述多條閘極線耦接於每一畫素110的畫素開關Q之控制端G1，以控制畫素開關Q的操作。
閘極放電控制電路200包含第一輸入端IN1、第二輸入端IN2、訊號產生電路202以及至少一放電開關M4。訊號產生電路202則包含了控制電路210、第一分壓電路220及第二分壓電路230，且透過端點P3及P4耦接於放電開關M4。第一輸入端IN1用以接收第一直流電壓V1，而第二輸入端IN2用以接收第二直流電壓V2。控制電路210具有開關Q1，而開關Q1的控制端B1耦接於第一輸入端IN1，開關Q1的第一端C1耦接於第一分壓電路220中的第一節點A，且開關Q1的第二端E1耦接於接地端GND。在本實施例中，開關Q1為一個NPN型的雙載子接面電晶體(NPN Bipolar Junction Transistor；NPN BJT)，而第一端C1、第二端E1及控制端B1分別為NPN型的雙載子接面電晶體的集極、射極及基極，但本發明並不以此為限。例如，開關Q1可以是一個N型金屬半導體氧化電晶體(NMOS)，而第一端C1、第二端E1及控制端B1分別為N型金屬半導體氧化電晶體的汲極、源極及閘極。此外，第一分壓電路220耦接於第二輸入端IN2及接地端GND之間， 用以自第一節點A輸出分壓。第二分壓電路230則具有第一端B、第二端D及第二節點C，並用以自第二節點C及第二端D分別輸出分壓至端點P4及P3。第二分壓電路230的第一端B則耦接於第一節點A及開關Q1的第一端C1。
此外，需瞭解地，閘極放電控制電路200所包含放電開關M4的數目及與閘極線的耦接方式可視不同的需要而作不同的調整。以第1圖的實施例來說，閘極放電控制電路200包含多個放電開關M4，而每一個放電開關M4耦接於一條閘極線(如GA)，用以控制所耦接的閘極線上的畫素110之畫素開關Q。此外，在本發明另一實施例中，閘極放電控制電路200可包含單一個放電開關M4，耦接於顯示面板100的所有閘極線，以控制所有畫素110之畫素開關Q。再者，在本發明一實施例中，閘極放電控制電路200可包含多個放電開關M4，而每一個放電開關M4耦接於顯示面板100多條的閘極線，以控制所耦接的多條閘極線上的畫素110之畫素開關Q。為方便說明的緣故，第2圖中僅繪示出閘極放電控制電路200的一個放電開關M4，而此一放電開關M4耦接於閘極線GA。放電開關M4具有第一端D4、第二端S4及控制端G4，而放電開關M4的第一端D4耦接於第二節點C，放電開關M4的第二端S4耦接於液晶顯示器10的至少一閘極線(如GA)，且放電開關M4的控制端G4耦接於第二分壓電路230的第二端D。放電開關M4可以是一個N型金屬半導體氧化電晶體(NMOS)，而第一端D4、第二端S4及控制端G4可分別為N型金屬半導體氧化電晶體的汲極、源極及閘極，但本發明並不以此為限。
請參考第3圖並同時參照第2圖。第3圖為第2圖之閘極放電控制電路200之時序圖。其中，時間點T1及T2分別表示液晶顯示器10被開啟及關閉的時間點。當液晶顯示器10被開啟後，第一直流電壓V1及第二直 流電壓V2會分別從第二準位Vo被提升至第一準位Va，其中第二準位Vo一般為零伏特(即接地電位)，而第一準位Va高於第二準位Vo。如第3圖所示，第一直流電壓V1由第二準位Vo被提升至第一準位Va所需的上升時間TA小於第二直流電壓V2由第二準位Vo被提升至第一準位Va所需的上升時間TB。因此，當液晶顯示器10開機時，第二直流電壓V2之電位的上升速度會較第一直流電壓V1之電位的上升速度慢。另外，當液晶顯示器10被關閉後的一段時間內，第一直流電壓V1及第二直流電壓V2會分別從第一準位Va被降至第二準位Vo，而第一直流電壓V1由第一準位Va被降至第二準位Vo所需的下降時間TC小於第二直流電壓V2由第一準位Va被降至第二準位Vo所需的下降時間TD。因此，當液晶顯示器10關機時，第二直流電壓V2之電位的下降速度會較第一直流電壓V1之電位的下降速度慢。在本發明一實施例中，閘極放電控制電路200可另包含電阻電容電路250，用以接收第一直流電壓V1，以輸出第二直流電壓V2。電阻電容電路250可以由電阻及電容所組成，而因電阻電容電路250本身的電阻電容效應，即可使電阻電容電路250輸出其波形如第3圖所示的第二直流電壓V2。此外，在本發明另一實施例中，電阻電容電路250亦可與第一分壓電路220整合在一起。舉例來說，可將另一個電容耦接於第二輸入端IN2及接地端GND之間。
在液晶顯示器10被關機的期間，開關Q1會因第一直流電壓V1的電位快速地下降至第二準位Vo而被關閉。當開關Q1被關閉時，因第二直流電壓V2的電位尚未降至第二準位Vo，故端點P3及P4的電位會因開關Q1的關閉而自原先的第二準位Vo被提升。當端點P3及P4的電位會被提升後，放電開關M4會被開啟，以提升閘極線GA的電位，並驅動而開啟畫素開關Q。當畫素開關Q被開啟後，累積在畫素電容Cp的電荷即可透過畫素開關Q及資料線120而被釋放，以完成顯示面板100之畫素110的放電操作。之後，因第二直流電壓V2的電位逐漸地降至第二準位Vo，而使端點P3及P4的電 位也順應地降至第二準位Vo，進而關閉放電開關M4。
另外，當液晶顯示器10開機後而處於一般操作模式下時，因第一直流電壓V1及第二直流電壓V2的電位皆為第一準位Va，故開關Q1會被開啟，而使得第二分壓電路230的第一端B耦接於接地端GND。此時，第二分壓電路230的第二節點C及第一端D也會因耦接於接地端GND而處於低電位，且放電電路M4會因其第一端D4及控制端G4皆處於低電位而被關閉。因此，當液晶顯示器10處於一般操作模式下時，閘極放電控制電路200並不會提升任一條閘極線的電位，故可確保顯示面板100可正常地顯示畫面。
在本發明一實施例中，控制電路210可另包含電阻R1及電容CA。電阻R1耦接於第一輸入端IN1及開關Q1的控制端B1之間，用以限制流經開關Q1之控制端B1及第二端E1的電流不致過大，以保護開關Q1。電容CA耦接於開關Q1的控制端B1及接地端GND之間，用以於液晶顯示器10開機及關機時，濾除第一直流電壓V1中的雜訊。此外，在本發明一實施例中，第一分壓電路220可包含電阻R2及R3，電阻R2耦接於第二輸入端IN2及第一節點A之間，而電阻R3耦接於第一節點A及接地端GND之間。再者，在本發明一實施例中，閘極放電控制電路200可另包含電阻R4，耦接於第一節點A及第二分壓電路230的第一端B之間，用以限制流經開關Q1之第一端C1及第二端E1的電流不致過大，以保護開關Q1。另外，在本發明一實施例中，第二分壓電路230可包含電阻R5及R6，電阻R5耦接於第二分壓電路230的第一端B及第二節點C之間，而電阻R6耦接於第二分壓電路230的第二節點C及第二端D之間。
請參考第4圖，第4圖為本發明另一實施例之閘極放電控制電路400及畫素110的電路圖。閘極放電控制電路400與第2圖之閘極放電控制 電路200的差別在於閘極放電控制電路400另包含準位調整器(Level shifter)240。準位調整器240耦接於第二分壓電路230及放電開關M4之間，並包含端點P1至P4。其中，端點P1耦接於第二分壓電路230的第二端D，端點P2耦接於第二節點C，端點P3耦接於放電開關M4的控制端G4，而端點P4耦接於放電開關M4的第一端D4。其中，準位調整器240會依據第二節點C的電位決定端點P4輸出至放電開關M4之第一端D4的電位，並依據第二分壓電路230的第二端D的電位決定端點P3輸出至放電開關M4之控制端G4的電位。詳言之，當第二節點C的電位(即端點P2的電位)大於或等於準位調整器240之可為邏輯1時的最小電壓值(一般稱為「VIH」)時，端點P4所輸出的電壓之電位會等於閘極高電位(一般稱為「VGH」)，而當第二節點C的電位小於或等於準位調整器240之可為邏輯0時的最大電壓值(一般稱為「VIL」)時，端點P4所輸出的電壓之電位會等於閘極低電位(一般稱為「VGL」)。當第二分壓電路230的第二端D的電位(即端點P1的電位)大於或等於準位調整器240之可為邏輯1時的最小電壓值VIH時，端點P3所輸出的電壓之電位會等於閘極高電位VGH，而當第二分壓電路230的第二端D的電位小於或等於準位調整器240之可為邏輯0時的最大電壓值VIL時，端點P3所輸出的電壓之電位會等於閘極低電位VGL。
此外，在本發明另一實施例中，閘極放電控制電路400可另包含第三輸入端IN3以及二極體Da。第三輸入端IN3用以接收液晶顯示器10的起始脈衝訊號VST，而二極體Da的陽極耦接於第三輸入端IN3，且二極體Da的陰極耦接於第二分壓電路230的第二端D。請參考第5圖並同時參照第1圖及第4圖。第5圖為第4圖之閘極放電控制電路400之時序圖。液晶顯示器10會每隔一個畫框週期(frame period)TF產生起始脈衝訊號VST的一個脈波702，而脈波702的電壓準位為系統高電位VDD。在每一個畫框週期TF內，當起始脈衝訊號VST的脈波702產生後，閘極驅動電路130會依序地 輸出閘極脈衝訊號至閘極線(如GA至GD)，以依序地開啟顯示面板100的各列畫素110的畫素開關Q。當起始脈衝訊號VST為閘極高電位VGH時，二極體Da會導通，而使得第二分壓電路230的第二端D及第二節點C的電位會分別被提升至準位調整器240之可為邏輯1時的最小電壓值VIH以上，並進而使準位調整器240的端點P3及P4所輸出的電位皆為閘極高電位VGH，以開啟放電開關M4。因此，在每一個畫框週期TF內，藉由起始脈衝訊號VST的脈波702，閘極放電控制電路400會先對畫素110的畫素電容Cp進行放電操作，之後再由閘極驅動電路130依序地輸出閘極脈衝訊號至每一對應畫素110。由於每隔一個畫框週期TF會對畫素110的畫素電容Cp進行放電操作，故可避免畫素電容Cp累積過多的電荷，並進一步地提升畫素110於液晶顯示器10關機的過程中之放電效率。
在上述實施例中，當液晶顯示器10開機時，第二直流電壓V2之電位的上升速度會較第一直流電壓V1之電位的上升速度慢。然而，為使液晶顯示器10在開機時即對畫素110進行放電，在本發明其他實施例中，可以設計成讓第二直流電壓V2之電位的上升速度會較第一直流電壓V1之電位的上升速度快。請參考第2圖及第6圖，第6圖為第2圖之閘極放電控制電路200的另一時序圖。在此實施例中，第一直流電壓V1由第二準位Vo被提升至第一準位Va所需的上升時間TA大於第二直流電壓V2由第二準位Vo被提升至第一準位Va所需的上升時間TB。因此，當液晶顯示器10開機時，第二直流電壓V2之電位的上升速度會較第一直流電壓V1之電位的上升速度快。由於第二直流電壓V2之電位的上升速度會較第一直流電壓V1之電位的上升速度快，故在開關Q1尚未被開啟前，端點P3及P4的電位即會被提升，而使得放電開關M4被開啟。當放電開關M4被開啟後，畫素110即進行放電操作。之後，因第一直流電壓V1持續地升高，而使開關Q1在時間點T3被開啟，並使畫素110停止放電。因此，藉由上述方式，可使畫素110在液晶 顯示器10開機時進行瞬間的放電。此外，因起始脈衝訊號VST的波形以及二極體Da的操作並不受第一直流電壓V1及/或第二直流電壓V2之時序的影響，故閘極放電控制電路200亦可藉由起始脈衝訊號VST及二極體Da，控制畫素110每隔一個畫框週期TF進行放電操作。
上述讓第二直流電壓V2之電位在液晶顯示器10開機時的上升速度較第一直流電壓V1之電位的上升速度快的方式，亦可套用在第4圖的閘極放電控制電路400。由於閘極放電控制電路200與400之間的差異僅在於閘極放電控制電路400另包括準位調整器240，而準位調整器240是依據端點P1及P2的電位決定端點P3及P4的電位，故當第二直流電壓V2之電位在液晶顯示器10開機時的上升速度較第一直流電壓V1之電位的上升速度快時，閘極放電控制電路400亦可控制畫素110於液晶顯示器10開機時進行瞬間的放電。此外，因起始脈衝訊號VST的波形以及二極體Da的操作並不受第一直流電壓V1及/或第二直流電壓V2之時序的影響，故閘極放電控制電路400亦可藉由起始脈衝訊號VST及二極體Da，控制畫素110每隔一個畫框週期TF進行放電操作。
請參考第7圖及第8圖。第7圖為本發明另一實施例之閘極放電控制電路600及畫素110的電路圖，第8圖為第7圖之閘極放電控制電路600之時序圖。閘極放電控制電路600包含第一輸入端IN1、第二輸入端IN2以及至少一放電開關M4。第一輸入端IN1用以接收液晶顯示器10的起始脈衝訊號VST。第二輸入端IN2用以接收液晶顯示器10的時脈訊號CK1。放電開關M4的第一端D4耦接於第二輸入端IN2，放電開關M4的第二端S4耦接於液晶顯示器10的至少一閘極線(如GA)，且放電開關M4的控制端G4耦接於第一輸入端IN1。其中起始脈衝訊號VST的脈波702與時脈訊號CK1的脈波704在時序上部分地重疊。此外，起始脈衝訊號VST兩相鄰脈波702 之間的時間間隔(即畫框週期TF)大於時脈訊號CK1兩相鄰脈波704之間的時間間隔TCK。因此當起始脈衝訊號VST的脈波702與時脈訊號CK1的脈波704於時段△T內重疊時，放電開關M4會被開啟，並使得閘極線GA的電位被提升。此時，畫素開關Q因閘極線GA的高電位而被開啟。因此，在每一個畫框週期TF內，藉由起始脈衝訊號VST及時脈訊號CK1，閘極放電控制電路600會先對畫素110的畫素電容Cp進行放電操作，之後再由閘極驅動電路130依序地輸出閘極脈衝訊號至每一對應畫素110。由於每隔一個畫框週期TF會對畫素110的畫素電容Cp進行放電操作，故可避免畫素電容Cp累積過多的電荷，而使畫素110在液晶顯示器10關機的過程中的放電效率得以提升。
綜上所述，透過本發明實施例之液晶顯示器及其閘極放電控制電路，可在液晶顯示器關機期間，迅速地提升各閘極線的電位，以使液晶顯示器的畫素有效地進行放電操作。此外，閘極放電控制電路亦可在液晶顯示器進行畫框切換時，對畫素的畫素電容進行放電操作，而可避免畫素電容累積過多的電荷，故可進一步地提升畫素於液晶顯示器關機的過程中之放電效率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
110‧‧‧畫素
120‧‧‧資料線
202‧‧‧訊號產生電路
210‧‧‧控制電路
220‧‧‧第一分壓電路
230‧‧‧第二分壓電路
240‧‧‧準位調整器
250‧‧‧電阻電容電路
400‧‧‧閘極放電控制電路
A‧‧‧第一節點
B、C1、D1、D4‧‧‧第一端
B1、G1、G4‧‧‧控制端
C‧‧‧第二節點
CA‧‧‧電容
Cp‧‧‧畫素電容
D、E1、S1、S4‧‧‧第二端
Da‧‧‧二極體
GA‧‧‧閘極線
GND‧‧‧接地端
IN1‧‧‧第一輸入端
IN2‧‧‧第二輸入端
IN3‧‧‧第三輸入端
M4‧‧‧放電開關
P1、P2、P3、P4‧‧‧端點
Q‧‧‧畫素開關
Q1‧‧‧開關
R1至R6‧‧‧電阻
V1‧‧‧第一直流電壓
V2‧‧‧第二直流電壓
VST‧‧‧起始脈衝訊號

Claims (15)

  1. 一種液晶顯示器的閘極放電控制電路，包含：一第一輸入端，用以接收一第一直流電壓；一第二輸入端，用以接收一第二直流電壓，其中當該液晶顯示器關機時，該第二直流電壓之電位的下降速度會較該第一直流電壓之電位的下降速度慢；一第一分壓電路，耦接於該第二輸入端及一接地端之間；一控制電路，具有一開關，該開關的一控制端耦接於該第一輸入端，該開關的一第一端耦接於該第一分壓電路中的一第一節點，而該開關的一第二端耦接於該接地端；一第二分壓電路，具有一第一端、一第二端及一第二節點，該第二分壓電路的該第一端耦接於該第一節點及該開關的該第一端；以及至少一放電開關，具有一第一端、一第二端及一控制端，該至少一放電開關的該第一端耦接於該第二節點，該至少一放電開關的該第二端耦接於該液晶顯示器的至少一閘極線，而該至少一放電開關的該控制端耦接於該第二分壓電路的該第二端。
  2. 一種液晶顯示器的閘極放電控制電路，包含：一第一輸入端，用以接收一第一直流電壓；一第二輸入端，用以接收一第二直流電壓，其中當該液晶顯示器開機時，該第二直流電壓之電位的上升速度較該第一直流電壓之電位的上升速度快；一第一分壓電路，耦接於該第二輸入端及一接地端之間；一控制電路，具有一開關，該開關的一控制端耦接於該第一輸入端，該開關的一第一端耦接於該第一分壓電路中的一第一節點，而該開關 的一第二端耦接於該接地端；一第二分壓電路，具有一第一端、一第二端及一第二節點，該第二分壓電路的該第一端耦接於該第一節點及該開關的該第一端；以及至少一放電開關，具有一第一端、一第二端及一控制端，該至少一放電開關的該第一端耦接於該第二節點，該至少一放電開關的該第二端耦接於該液晶顯示器的至少一閘極線，而該至少一放電開關的該控制端耦接於該第二分壓電路的該第二端。
  3. 如請求項1或2所述之閘極放電控制電路，另包含：一第三輸入端，用以接收該液晶顯示器的一起始脈衝訊號；以及一二極體，該二極體的陽極耦接於該第三輸入端，而該二極體的陰極耦接於該第二分壓電路的該第二端。
  4. 如請求項3所述之閘極放電控制電路，其中該液晶顯示器每隔一個畫框週期產生該起始脈衝訊號的一個脈波。
  5. 如請求項1或2所述之閘極放電控制電路，另包含：一準位調整器，耦接於該第二分壓電路及該至少一放電開關之間，用以依據該第二節點的電位決定該至少一放電開關的該第一端的電位，並依據該第二分壓電路的該第二端的電位決定該至少一放電開關的該控制端的電位。
  6. 如請求項1或2所述之閘極放電控制電路，其中該控制電路另包含：一第一電阻，耦接於該第一輸入端及該開關的該控制端之間；以及一電容，耦接於該開關的該控制端及該接地端之間。
  7. 如請求項1或2所述之閘極放電控制電路，其中該第一分壓電路包含：一第二電阻，耦接於該第二輸入端及該第一節點之間；以及一第三電阻，耦接於該第一節點及該接地端之間。
  8. 如請求項1或2所述之閘極放電控制電路，另包含：一第四電阻，耦接於該第一節點及該第二分壓電路的該第一端之間。
  9. 如請求項1或2所述之閘極放電控制電路，其中該第二分壓電路包含：一第五電阻，耦接於該第二分壓電路的該第一端及該第二節點之間；以及一第六電阻，耦接於該第二節點及該第二分壓電路的該第二端之間。
  10. 如請求項1所述之閘極放電控制電路，另包含：一電阻電容電路，用以接收該第一直流電壓，以輸出該第二直流電壓。
  11. 如請求項1所述之閘極放電控制電路，其中當該液晶顯示器開機時，該第二直流電壓之電位的上升速度較該第一直流電壓之電位的上升速度慢。
  12. 一種液晶顯示器的閘極放電控制電路，包含：一第一輸入端，用以接收該液晶顯示器的一起始脈衝訊號；一第二輸入端，用以接收該液晶顯示器的一時脈訊號；以及至少一放電開關，具有一第一端、一第二端及一控制端，該第一端耦接於該第二輸入端，該第二端耦接於該液晶顯示器的至少一閘極線，而該控制端耦接於該第一輸入端；其中該起始脈衝訊號的一脈波與該時脈訊號的一脈波在時序上部分地重 疊。
  13. 如請求項12所述之閘極放電控制電路，其中該液晶顯示器每隔一個畫框週期產生該起始脈衝訊號的一個脈波。
  14. 如請求項12所述之閘極放電控制電路，其中該起始脈衝訊號兩相鄰脈波之間的時間間隔大於該時脈訊號兩相鄰脈波之間的時間間隔。
  15. 一種液晶顯示器，包含：一顯示面板，包含：複數條資料線；複數條閘極線；以及複數個畫素，每一畫素包含一畫素開關及一畫素電容，該畫素開關的一控制端耦接於該些閘極線中的一條，該畫素開關的一第一端耦接於該些資料線中的一條，該畫素開關的一第二端耦接於該畫素電容的一第一端，而該畫素電容的一第二端耦接於一接地端；一閘極驅動電路，藉由該些閘極線耦接於每一畫素的該畫素開關的該控制端；以及如請求項1、2或12所述之閘極放電控制電路，其中該閘極放電控制電路的該至少一放電開關的該第二端耦接於該些閘極線中的至少一條。
TW103117021A 2014-05-14 2014-05-14 液晶顯示器及其閘極放電控制電路 TWI530934B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103117021A TWI530934B (zh) 2014-05-14 2014-05-14 液晶顯示器及其閘極放電控制電路
CN201410403164.9A CN104123924B (zh) 2014-05-14 2014-08-15 液晶显示器及其栅极放电控制电路
US14/614,418 US9483994B2 (en) 2014-05-14 2015-02-05 Liquid crystal display and gate discharge control circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117021A TWI530934B (zh) 2014-05-14 2014-05-14 液晶顯示器及其閘極放電控制電路

Publications (2)

Publication Number Publication Date
TW201543456A true TW201543456A (zh) 2015-11-16
TWI530934B TWI530934B (zh) 2016-04-21

Family

ID=51769314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117021A TWI530934B (zh) 2014-05-14 2014-05-14 液晶顯示器及其閘極放電控制電路

Country Status (3)

Country Link
US (1) US9483994B2 (zh)
CN (1) CN104123924B (zh)
TW (1) TWI530934B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161065B (zh) * 2015-09-30 2017-10-27 深圳市华星光电技术有限公司 液晶屏信号控制电路、显示面板及显示装置
CN108231022B (zh) * 2018-01-05 2020-11-10 京东方科技集团股份有限公司 液晶显示装置的驱动电路及驱动方法、液晶显示装置
CN109215601B (zh) * 2018-10-24 2021-04-27 合肥鑫晟光电科技有限公司 电压提供单元、方法、显示驱动电路和显示装置
CN109637430B (zh) * 2019-02-21 2020-12-25 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN115410538A (zh) * 2022-08-30 2022-11-29 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552573B (en) * 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
US7738622B2 (en) * 2006-06-23 2010-06-15 Lg Display Co., Ltd. Shift register
TWI345197B (en) 2006-09-11 2011-07-11 Himax Tech Ltd Flat display and timing controller thereof
TWI366809B (en) 2007-03-29 2012-06-21 Chimei Innolux Corp Flat display and gate driving device
TWI370436B (en) 2007-06-15 2012-08-11 Chimei Innolux Corp Liquid crystal display and method of improving image-residual
TWI379280B (en) 2007-11-30 2012-12-11 Au Optronics Corp Liquid crystal display device and method for decaying residual image thereof
WO2009104322A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに走査信号線駆動回路
TWI406240B (zh) * 2008-10-17 2013-08-21 Hannstar Display Corp Liquid crystal display and its control method
KR101539593B1 (ko) * 2009-01-12 2015-07-28 삼성디스플레이 주식회사 표시 장치
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
CN103065599A (zh) 2013-01-06 2013-04-24 友达光电股份有限公司 一种可消除关机残影的液晶显示器

Also Published As

Publication number Publication date
TWI530934B (zh) 2016-04-21
CN104123924A (zh) 2014-10-29
US20150331269A1 (en) 2015-11-19
CN104123924B (zh) 2016-08-17
US9483994B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
US7336254B2 (en) Shift register that suppresses operation failure due to transistor threshold variations, and liquid crystal driving circuit including the shift register
TWI625710B (zh) 閘極驅動電路與採用其之顯示裝置
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP5188382B2 (ja) シフトレジスタ回路
US9640276B2 (en) Shift register unit and gate driving circuit
JP4990034B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US8194817B2 (en) Shift register circuit
JP5079301B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US7492853B2 (en) Shift register and image display apparatus containing the same
US10255870B2 (en) Display driving circuit, its control method and display device
JP5128102B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
TWI584262B (zh) A display device and a driving method thereof
US20160293090A1 (en) Gate-on-array driving unit, gate-on-array driving method, gate-on-array driving circuit, and display device
JP5514407B2 (ja) 表示装置及びその駆動方法
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
TWI530934B (zh) 液晶顯示器及其閘極放電控制電路
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2007293995A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2008287753A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2007207411A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2006017815A (ja) 駆動回路及びそれを用いた表示装置
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
US20210272492A1 (en) Start signal generation circuit, driving method and display device
JP5610778B2 (ja) 走査線駆動回路