KR101078792B1 - 비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치 - Google Patents

비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치 Download PDF

Info

Publication number
KR101078792B1
KR101078792B1 KR1020087023470A KR20087023470A KR101078792B1 KR 101078792 B1 KR101078792 B1 KR 101078792B1 KR 1020087023470 A KR1020087023470 A KR 1020087023470A KR 20087023470 A KR20087023470 A KR 20087023470A KR 101078792 B1 KR101078792 B1 KR 101078792B1
Authority
KR
South Korea
Prior art keywords
memory
write
read
stop
instructions
Prior art date
Application number
KR1020087023470A
Other languages
English (en)
Other versions
KR20080099336A (ko
Inventor
에브겐 길
우시 햐끼넨
킴모 뮐리
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20080099336A publication Critical patent/KR20080099336A/ko
Application granted granted Critical
Publication of KR101078792B1 publication Critical patent/KR101078792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 제어부(들) 및 메모리를 포함할 수 있는 메모리 장치 내에서 액세스 동작들을 제어하는 시스템들, 장치들, 및 방법들, 명령들, 레지스터들 및/또는 다른 메커니즘들이 메모리 장치에 의해 지원되도록 정의될 수 있고, 여기서 이런 명령들, 레지스터들, 및/또는 다른 메커니즘들은 읽기 및 쓰기/지우기 동작들의 제어를 용이하게 하여 이런 동작들이 동시에 수행되는 것을 허용하도록 한다. 따라서 쓰기 및/또는 지우기 동작은 제1 메모리 상에서 개시될 수 있고, 제2 메모리 상에서 명령어들의 세트에 의해 개시된 읽기 동작이 개시될 수 있고, 이때 읽기 및 쓰기/지우기 동작들이 사실상 동시에 수행된다.

Description

비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치{Method and device for reduced read latency of non-volatile memory}
이 발명은 비휘발성 메모리 장치들, 특히 NAND 아키텍처를 가진 플래시 메모리 장치들에 관련되고, 더 상세히는 명령들 및/또는 레지스터들의 추가적인 세트에 의하여 NAND 플래시 메모리 액세스 동작들의 지연들을 감소시키는 방법에 관련된다.
이동 단말들에서 사용되는 것들과 같은, 플래시 메모리 장치는 보통 복수의 파티션들을 갖는다. 이런 파티션들은 이원(binary) 파티션들(읽기 전용(read only)) 및 쓰기 파티션들일 수 있다. 쓰기 동작들 동안에, 데이터는 쓰기 동작이 완료될 전까지 메모리로부터 읽힐 수 없다. 이것은 실시간 애플리케이션들에서 바람직하지 않을 수 있거나 받아들여질 수 없는 읽기 지연(latency)을 일으킨다. 어떤 애플리케이션에서든지, 전반적인 시스템 성능은 데이터가 쓰기 동작들이 진행 중인 동안 읽기 전용 파티션들로부터 읽혀질 수 있다면, 더 빨라질 것이다.
읽기 지연이 중요시되는 애플리케이션의 일예는 데이터의 페이지들이 필요할 때까지 데이터 저장소로부터 복사(copy)되지 않는, 페이징 온 디맨드(paging-on-demand) 테크닉이다. 메모리는 한 개의 페이지가 전형적으로 512 바이트들로 이루 어진, 소위 페이지들 및 블록들 내에 편성된다. 한 개의 블록은 몇 개의 페이지들을 결합하고 보통 16kB 사이즈이다. 필수 메모리 사이즈를 감소시키기 위해서는, 애플리케이션을 위해 현재 필요로하는 페이지들만이 로드된다. 따라서 디맨드 페이징은 지속적인 읽기 및 쓰기 과정들을 필요로 한다. NAND 플래시 메모리 시스템들에서는, 페이징온디맨드가 일반적으로 적용되지만, 이런 테크닉의 중요한 결점은 읽기 및 쓰기 동작들이 동시에 수행될 수 없다는 것이다. 각각의 페이지 검색(retrieval) 동작은 페이지가 완전히 로드되기 전까지, 전체 시스템을 막을 것이고, 이것은 애플리케이션 실행을 상당히 느리게 할 것이다.
NOR 플래시는 쓰기 중 읽기(read-while-write) 테크닉들을 지원하지만, NOR 유형 메모리는 일반적으로 몇 가지 이유들 때문에 메모리 카드들에서 사용되지 않는다. NOR 메모리의 병렬 아키텍처 때문에, NOR 메모리는 NAND와 비교하여 더 느린 쓰기 및 지우기 성능을 보여주고, 따라서 예를 들어 프로그램 코드와 같은 읽기 전용(read-only) 메모리로서만 사용된다. 또한 NOR 장치들은 NAND 장치들 보다 데이터의 저장량 당 다이(die) 상에 더 많은 공간을 차지해서, NAND 플래시는 이동 장치들과 같은, 제한된 공간 내 더 많은 양의 데이터를 저장하기 위해 선호된다.
기술한 특징들 및 문제들의 무엇이든지 플래시 메모리에 근거한 메모리 카드들 및 임베디드된 대용량 저장 장치들 모두에 존재한다. 따라서 읽기 지연 횟수(times)을 감소시키기 위해서 NAND 플래시 메모리 카드들 및 임베디드된 대용량 저장 장치들 상에서 읽기 과정들을 제어하는 방법을 제공할 필요가 있다. 이것은 읽기 및 쓰기 동작들을 처리하는 명령들 및/또는 레지스터들의 추가적인 세트에 의 해 달성될 수 있다. 명령들 및/또는 레지스터들의 새로운 세트는 다른 쓰기 동작이 진행 중에 있더라도 메모리 장치로의 빠른 읽기 액세스를 허용하는 플래시 장치의 메모리 제어부의 제2 "가상" 포트로서 고려될 수 있다.
NAND 플래시 메모리들에 액세스할 때 더 낮은 읽기 지연(latency)을 감안해서, 명령들 및/또는 레지스터들의 추가적인 세트가 플래시 메모리 장치에 의해 지원되도록 정의될 수 있다. 이런 명령 및/또는 레지스터 세트를 사용해서, "가상" 포트가 메모리 제어부의 기존 데이터 포트들에 더하여 생성된다. 이것은 읽기 요청이 쓰기/지우기 동작이 진행 중인 동안 처리될 수 있도록 메모리 장치 내에서 어떤 읽기/쓰기 명령들을 제어하는 것에 의해 달성된다. 제어는 2개 이상의 NAND 칩들을 써서 적용될 수 있으며, 이 경우 메모리 제어부는 다른 하나의 칩 상에서 쓰기/지우기하는 동안 하나의 칩 상에서 읽을 수 있는 방식으로 쓰기 중 읽기(read-while-write)를 처리할 수 있고; 또는 대안적으로는 실제(real) 쓰기 중 읽기 액세스 또는 중지(suspend) 성능들과 같은, 추가의 기능을 갖는 NAND 칩들을 써서 적용될 수 있으며, 이 경우 오직 하나의 이런 NAND 칩이 필요하고 메모리 제어부는 그 하나의 칩의 별개의 블록들 상에서 읽기 및 쓰기를 할 수 있거나 읽기 동작을 수행하기 전에 쓰기 동작을 중지할 수 있다.
다음에서 본 발명은 실례를 위해 예시적인 실시 예들 및 도면들에 의하여 기술된다.
도 1은 본 발명의 예시적인 실시 예에 따른 플래시 메모리 시스템을 개략적으로 도시한다.
도 2는 본 발명의 실시 예에 따른 읽기 절차상에서 자동적인 중지의 흐름도이다.
도 3은 본 발명의 방법에 따른 우선순위 인수(priority argument)를 도시하는 다른 하나의 흐름도이다.
도 4는 본 발명의 방법에 따른 중지 인수를 도시하는 흐름도이다.
도 1에서 본 발명에 따른 구성이 개략적으로 도시된다. 비휘발성 메모리 장치(1)는 적어도 하나의 NAND 유형 플래시 메모리 칩(12, 14, 16) 및 외부 호스트(4)와 인터페이스를 갖는 메모리 제어부(2)를 포함한다. 외부 호스트 장치(4)는 저장 매체에 저장된 프로그램 코드를 실행하는 프로세서를 포함하는 단말에 의해 대표될 수 있다. 호스트는 프로그램 코드를 실행하거나 호스트 상에 정보를 디스플레이하기 위하여 메모리 장치(1)에 저장된 정보를 필요로 할 수도 있다. 예를 들어 이동 통신 단말 내의 플래시 메모리 카드 또는 내부 플래시 메모리. 호스트는 이런 메모리 액세스를 제어하고 데이터를 메모리 장치와 통신할 수 있다. 이런 목적을 위해, 호스트는 메모리 제어부와 연결되거나, 또는 대안적으로는 호스트가 모든 액세스 제어들에 책임이 있고 메모리 장치의 구조가 분리된 제어부를 요청하지 않는다면 메모리 장치와 직접적으로 연결된다. 호스트는 예를 들어 데스크톱 컴퓨터, 핸드헬드 컴퓨터, 이동 전화, 디지털 카메라 또는 저장 매체로서 비휘발성 메모리 를 사용할 수 있는 단말에 기반한 컴퓨터/마이크로제어부의 임의의 다른 유형일 수 있다. 비휘발성 메모리 장치는 예를 들어 분리형 메모리 요소(메모리 카드)로서 또는 장치 내에 구성된 임베디드된 대용량 저장소로서 제공될 수 있다.
메모리 제어부(2)의 읽기/쓰기 포트(8)는 미리 정의된 사양들에 따라 메모리 칩(1) 상에서 읽기 및/또는 쓰기 동작들을 수행하기 위해 NAND 메모리 칩들에 액세스하기 위해 사용된다. 메모리 칩들은 몇몇 파티션들 상에서 읽기 전용 데이터(예를 들어 프로그램 코드) 뿐만 아니라 (즉 데이터 저장을 위한) 읽기-쓰기 데이터를 포함한다.
명령들(단일 상태 기계(single state machine)) 및/또는 레지스터들(복수의 상태 기계들(multiple state machines))의 세트를 제공함으로써, 메모리 제어부는 장치의 제2 메모리부에 읽고/쓰는 동안 메모리 장치의 하나의 제1 메모리부에 읽기 액세스를 허용할 수 있다. 메모리부(memory unit)들은 예를 들어 분리된 NAND 칩들에 대응하거나 적어도 하나의 메모리 칩의 분리된 블록들에 대응할 수 있다. 내부의 쓰기 중 읽기(read- while-write) 동작들 또는 중지 동작들을 수행할 수 없는 NAND 칩들의 경우에, 적어도 2개의 NAND 칩들이 본 발명의 방법을 적용하기 위해 제공되어야 한다.
도 1에 도시되는 것과 같이, 메모리 제어부는 NAND 메모리 칩들로의 또는 NAND 메모리 칩의 적어도 제1 메모리부(12, 14)로의 읽기 및 쓰기/지우기 액세스를 위해 읽기-쓰기 포트(8)를 갖는다. 또한 제2 읽기-쓰기 포트(10)는 위에서 언급된 명령 세트 및/또는 레지스터들을 써서 "가상(virtual)" 포트로서 구현된다. 이 포 트는 도 1의 예에서 제2 메모리부(16) 상의 읽기 전용 데이터로의 빠른 읽기 액세스 동작들을 위해 할당된다. 호스트는 읽기 및 쓰기 동작들의 제어가 호스트(4)에 의해 선택적으로 수행될 수 있도록, 호스트 인터페이스(6)를 통해 메모리 제어부(2)와 통신할 수 있다. 메모리 안으로 쓰여지거나 메모리로부터 읽혀진 데이터가 호스트 인터페이스를 통해 또한 이송된다.
다른 하나의 예시적인 실시 예는 추가 기능이 있는 NAND 유형 플래시 메모리 칩들을 사용하고, 이것은 가까운 장래에 개발될 것으로 예상된다. 추가 성능들은 플래시 메모리의 다른 유형들로부터 알려진 것과 같이 NAND 칩들 상에서 실제 쓰기 중 읽기 액세스 또는 중지 성능들을 포함할 수 있다.이런 추가된 특징들은 복수의 칩들이 위에서 기술된 것과 같은 NAND 아키텍처의 경우에 사용될 수 있더라도, 오직 하나의 NAND 칩이 본 발명의 아이디어를 구현하기 위해 필요하다는 것을 규정한다.
동시성 읽기/쓰기 동작들이 NAND 칩에 의해 지원될 때, 메모리 카드 제어부는 동일한 NAND 칩의 서로 다른 메모리 블록들로 명령들을 낼 수 있다. 이런 방식에서, 쓰기/지우기 동작은 칩의 제1 메모리 블록에서 수행될 수 있고, 동시에 하나 이상의 읽기 동작들이 다른 메모리 블록들에서 수행된다. 그것들은 제1 메모리 블록과 동일한 NAND 칩상에 또는 다른 NAND 칩 상에 위치될 수 있다. 메모리 카드 제어부는 메모리 액세스의 오버랩핑(overlapping)을 막는다(즉, 하나 이상의 요청이 단일 메모리 뱅크로 향하는 것을 막음).
이런 오버랩핑을 방지하기 위해서, 제어부는 메모리 장치 상의 어디엔가 진 행 중인 동작들을 인식해야 한다. 이것은 예를 들어 메모리 장치로의 액세스가 요청되거나 진행 중임을 표시하는 플래그의 어떤 종류에 의해서 또는 통화 신호(busy signal)에 의해 지켜질 수 있다. 진행 중인 동작이 검출되거나 몇몇 요청들이 제어부에 의해 수신될 때, 제어부는 위에서 서술된 것과 같이, 한 번에 오직 하나의 명령이 하나의 메모리부로 향하는 것이 지켜지는 방식으로 명령들을 발할 것이다.
본 발명의 다른 하나의 예시적인 실시 예에서, 중지 성능이 있는 NAND 칩들이 읽기 지연들을 감소시키기 위해 사용된다. 쓰기/지우기 동작은 더 높은 우선순위가 있는 읽기 동작을 실행할 수 있도록 중지된다. 읽기 과정은 중단된 쓰기 또는 지우기 동작을 개시하기 전에 완료되어야 한다. 500ms의 중지 시간(suspend times)을 갖는 NAND 메모리 장치들이 이용가능하고 실시간 읽기/쓰기 애플리케이션들을 위해 충분할 수 있다.
이런 목적을 위해 새로운 읽기 명령을 구현하는 몇 가지 방식들이 실행가능할 수 있다. 하나의 대안은 어떤 읽기 명령도 지우기/쓰기 명령들보다 자동적으로 더 높은 우선순위를 갖는 방식으로 명령들의 세트를 정의하는 것이다. 그러면 읽기 명령의 사용은 메모리 칩 상에 어떤 진행 중인 동작들의 중지를 트리거할 것이다. 읽기 절차에서 이런 자동적인 중지의 가능한 구현이 도 2에 도시된다.
그 경우가 발생할 때 중지들에 대해 결정하기 위한 가능성을 확보하기 위해서, 호스트는 모든 읽기 옵션들이 필수적으로 중지를 트리거하지는 않도록, 메모리 제어부에 의해 검출가능한 읽기 명령 프레임 내에 우선순위 인수를 포함시킬 수 있다. 이를 위한 예시적인 실시 예가 도 3에 도시된다. 메모리 제어부는 단계(301)에 서 호스트로부터 새로운 명령들을 수신하기 위해 기다린다. 읽기 명령이 수신되었을 때(단계 302), 이 명령에 넣어진 우선순위 인수가 메모리 제어부에 의해 체크된다(303). 우선순위 인수는 예를 들어 중지를 트리거하기 위해 일정 조건들이 충족되어야 하거나, 몇몇 우선순위 클래스들이 메모리 제어부로 하여금 읽기 명령이 활동중인 쓰기/지우기 동작보다 더 높은 우선순위를 갖는지 여부를 결정할 수 있게 하도록 정의될 수 있는 식으로 구현될 수 있다. 이런 쓰기/지우기 동작의 이전 개시는 도 3에 도시되지 않았다. 아래에서, 읽기 명령의 우선순위가 비트 값 또는 숫자로 나타낸 값으로서 주어지고, 기설정된 우선순위 문턱값이 메모리 제어부를 위해 정의되는 것이 예로서 가정된다. 수신된 읽기 명령의 우선순위 인수가 기설정된 우선순위 문턱값을 초과하면, 어떤 진행 중인 쓰기/지우기 동작 또는 대안적으로 읽기 동작을 포함하여 어떤 동작이 중지된다(단계 305). 그러나 우선순위 인수가 수신된 읽기 명령의 우선순위이 더 낮다고 나타내면, 진행 중인 동작이 중단 없이 계속되고 읽기 명령은 실행되지 않는다(단계304). 이것은 호스트로 응답 내에서 시그널링될 수 있다. 선택적으로 읽기 명령은 적합한 방식에서 메모리 제어부에 의해 저장될 수 있고 쓰기/지우기 동작이 완료된 이후에 실행될 수 있다.
쓰기/지우기 동작의 중지 이후에, 메모리 제어부는 단계(306)에서 도시된 것과 같이 읽기 동작을 수행하고 읽기 명령에 의해 요청된 데이터를 호스트로 이송한다. 이런 이후에, 쓰기/지우기 동작은 메모리 제어부에 의해 자동적으로 다시 시작될 수 있다(단계 307). 단계(306)에서 보여질 수 있는 것과 같이, 데이터가 다시 호스트로 이송된 이후에, 메모리 제어부는 이미 호스트로부터 새로운 명령들을 기 다릴 것이다. 이런 방식에서 하나의 쓰기/지우기 동작 또는 예를 들어 연속되는 쓰기가 대응하는 우선순위 인수들을 갖는 읽기 동작들에 의해 몇 번씩 중지될 수 있다. 우선순위 인수들이 호스트에 의해 발해질 수 있거나 명령들로 포함될 수 있더라도, 메모리 제어부가 실제 과정을 제어하고 있다.
유사한 방법에서, 중지 인수가 도 4의 예에서처럼, 읽기 명령에 추가되어서, 어떤 다른 동작의 중지를 트리거할 수 있다. 읽기 명령이 단계(402)에서 메모리 제어부에 의해 수신되었을 때, 메모리 제어부는 단계(403)에서 플래그를 체크함으로써, 읽기 명령이 중지 인수를 포함하는지 여부를 결정할 것이다. 중지 인수가 명령 내에서 검출되면, 진행 중인 쓰기 동작들의 중지 및 연속되는 읽기 동작이 단계(305)부터 진행하는 우선순위 인수의 경우에 대한 기술과 같이 수행된다. 따라서 중지 인수 없는 읽기 명령은 도 3의 더 낮은 우선순위가 있는 읽기 명령에 대응하고 어떤 쓰기/지우기 동작도 메모리부에서 진행 중에 있지 않을 때만 실행된다.
또한 진행 중인 동작들의 중지를 트리거하는 별도의 중지 명령이 발해질 수 있고, 연속하여 읽기 명령과 같은 어떤 원하는 액세스 명령이 기존 방식에서 메모리 칩상에서 처리될 수 있다.
그러나 다른 하나의 가능성은 플래시 메모리 장치로부터 또는 플래시 메모리 장치까지 어떤 진행중인 데이터 이송을 중지하는 것이고, 빠른 읽기 명령을 즉시 발하는 것이다. 데이터 이송의 이런 중지는 즉 우선순위 인수가 있거나 없는 읽기 명령에 의해서나 별도의 중지 명령에 의해서와 같이, 진행 중인 액세스 동작들의 중지와 유사하게 트리거될 수 있다.
위의 명령 스킴(scheme)들 또는 레지스터 확장(extension)들은 쓰기/지우기 동작들의 중지 또는 동시성 쓰기 중 읽기 트리거링이 기존 액세스에 추가하여 병렬 상태 기계를 작동시키도록 상태 기계 레벨 상에서 구현될 수 있다. 이런 추가 액세스는 가상 포트로서 여겨질 수 있다.
모든 주어진 예들에서 메모리 액세스 제어는 대안적으로 메모리 제어부 대신에 호스트 장치에 의해 실행될 수 있다. 메모리 칩 액세스는 예를 들어 칩 선택(Chip Select) 신호들을 통해 실행되어 주소 제어될(address controlled) 수 있거나 비-주소 제어될(non-address controlled) 수 있다.
본 발명의 방법은 언뜻 보아 본 발명의 착상을 지원하는 일반적으로 더 비싼 메모리 칩들과 필요한 추가 로직 때문에 시스템의 플래시 메모리의 비용 증가를 가져올 수 있다. 그러나 그 대신에 전형적으로 더 적은 RAM이 시스템에 요구될 것이고, 본 발명의 방법을 적용하는 시스템 내의 전체 메모리 비용이 상당히 감소될 것이고 동시에 읽기 지연에 대해 기술된 것과 같은 추가 이점들이 얻어진다.
따라서 더 큰 저장 성능들 및 빠른 액세스를 갖춘 임베디드된 메모리 및/또는 메모리 카드들이 용이해지도록, 읽기 지연들이 낮은 NAND 플래시 메모리 장치들을 구현하는 방법이 주어진다. 본 발명이 특정 실시 예들, 메모리 유형들 및 특정 명령 스킴들과 관련하여 설명되었지만, 당업자는 그것들이 예시로서만 이해될 것이고 기술 및 첨부된 청구항들 및 그것들의 임의 조합에 의해 주어진 본 발명의 범위를 제한하려는 의도가 아님을 인식할 것이다. 따라서 명세서 및 도면들은 제한하려는 의도가 아니라 설명하려는 의도로 또한 간주될 것이다.

Claims (25)

  1. 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법으로서, 상기 비휘발성 메모리 장치는 메모리 제어부 및 적어도 하나의 비휘발성 메모리 칩을 포함하고, 상기 메모리 제어부는 중지 성능을 갖고, 상기 방법은:
    상기 메모리 제어부에 의해 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하는 단계;
    상기 메모리 제어부에 의해 명령어들의 세트를 통해 제2 메모리부 상에서 읽기 동작을 개시하는 단계;
    상기 메모리 제어부에 의해 상기 명령어들의 세트 내에서 중지 인수를 검출하는 단계; 및
    상기 메모리 제어부에 의해 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하는 단계를 포함하며,
    상기 읽기 동작, 및 상기 쓰기 및 지우기 동작 중 적어도 하나는 동시에 수행되고,
    상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 하나의 비휘발성 메모리 칩의 제1 메모리블록 및 제2 메모리 블록에 각각 대응하는, 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법.
  2. 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법으로서, 상기 비휘발성 메모리 장치는 메모리 제어부 및 적어도 2개의 NAND 플래시 메모리 칩들을 포함하고, 상기 메모리 제어부는 중지 성능을 갖고, 상기 방법은:
    상기 메모리 제어부에 의해 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하는 단계;
    상기 메모리 제어부에 의해 명령어들의 세트를 통해 제2 메모리부 상에서 읽기 동작을 개시하는 단계;
    상기 메모리 제어부에 의해 상기 명령어들의 세트 내에서 중지 인수를 검출하는 단계; 및
    상기 메모리 제어부에 의해 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하는 단계를 포함하며,
    상기 읽기, 및 상기 쓰기 및 지우기 동작 중 적어도 하나는 동시에 수행되고,
    상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 2개의 NAND 플래시 메모리 칩들 중 제1 NAND 플래시 메모리 칩 및 제2 NAND 플래시 메모리 칩에 각각 대응하는, 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법.
  3. 제1항에 있어서,
    상기 적어도 하나의 비휘발성 메모리 칩은 동시성 쓰기 중 읽기 (read-while-write) 액세스를 할 수 있는 NAND 플래시 메모리 칩을 포함하는, 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법.
  4. 제3항에 있어서,
    상기 비휘발성 메모리 장치는 적어도 2개의 NAND 플래시 메모리 칩들을 구비하며,
    상기 제1 메모리블록 및 제2 메모리블록은 2개의 서로 다른 NAND 플래시 메모리 칩의 메모리블록들인, 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법.
  5. 제1항에 있어서,
    상기 메모리 제어부에 의해 외부 호스트 장치로부터 상기 명령어들의 세트 중 적어도 하나를 수신하는 단계를 더 포함하는, 비휘발성 메모리 장치 내에서 액세스 동작들을 제어하는 방법.
  6. 연산 또는 처리 장치상에서 실행될 때 제1항의 동작들을 수행하는 프로그램 코드를 포함한 프로그램을 저장하는 컴퓨터 판독가능 저장 매체.
  7. 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법으로서,
    상기 비휘발성 메모리 장치는 메모리 제어부 및 적어도 하나의 NAND 타입 메모리 칩을 포함하며, 상기 메모리 제어부는 중지(suspend) 성능을 갖고, 상기 방법은:
    상기 메모리 제어부에 의해 명령어들의 세트를 통해 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 중지하는 단계; 및 연속하여
    상기 메모리 제어부에 의해 읽기 동작을 개시하기 위한 읽기 명령어를 포함하는 명령어들의 세트를 통해 제2 메모리부 상에서 읽기 동작을 개시하는 단계를 포함하며,
    상기 읽기 명령어는 진행중인 쓰기 및 지우기 동작 중 적어도 하나의 중지를 자동적으로 트리거하고, 또한 상기 읽기 명령어는 중지 인수를 포함하며, 이때 진행중인 쓰기 및 지우기 동작 중 적어도 하나의 중지는 상기 중지 인수에 응답하여 수행되고,
    상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 하나의 NAND 타입 플래시 메모리 칩의 별개의 블록들에 대응하는, 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 읽기 명령어는 상기 플래시 메모리 장치까지 및 플래시 메모리 장치로부터의 데이터 이송의 중지를 자동적으로 트리거하는, 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법.
  11. 제7항에 있어서,
    상기 읽기 명령어는 우선순위 인수(priority argument)를 포함하고,
    상기 방법은, 상기 우선순위 인수에 기초하여, 진행 중인 쓰기 및 지우기 동작 중 적어도 하나가 중지될 것인지를 결정하는 단계를 더 포함하는, 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법.
  12. 제7항에 있어서,
    상기 읽기 명령어는 우선순위 인수(priority argument)를 포함하고,
    상기 방법은, 상기 우선순위 인수에 기초하여, 진행 중인 데이터 이송이 중지될 것인지를 결정하는 단계를 더 포함하는, 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법.
  13. 삭제
  14. 제7항에 있어서,
    상기 읽기 명령어에 선행하여, 진행 중인 읽기 및 쓰기 동작 중 적어도 하나의 중지를 트리거하기 위한 중지 명령어를 발하는 단계를 더 포함하는, 비휘발성 메모리 장치에서 액세스 동작들을 제어하는 방법.
  15. 제7항에 있어서,
    상기 읽기 명령어에 선행하여, 상기 플래시 메모리 장치까지 및 상기 플래시 메모리 장치로부터의 데이터 이송의 중지를 트리거하는 중지 명령어를 발하는 단계를 더 포함하는 방법.
  16. 컴퓨터 또는 프로세서 상에서 실행될 때 제7항의 동작들을 수행하는 프로그램 코드를 포함하는 프로그램을 저장한 컴퓨터 판독가능 저장 매체.
  17. 메모리 제어부 및 적어도 하나의 비휘발성 메모리 칩을 포함하는, 비휘발성 메모리 장치로서, 상기 메모리 제어부는 중지 성능을 갖고, 제1 및 제2 메모리부들이 제공되며,
    상기 메모리 제어부는 상기 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하도록 구성되고; 명령어들의 세트를 통해 상기 제2 메모리부 상에서 읽기 동작을 개시하도록 구성되고; 동시에 상기 읽기 동작, 및 상기 쓰기 및 지우기 동작 중 적어도 하나를 수행하도록 구성되고; 상기 명령어들의 세트 내에서 중지 인수를 검출하도록 구성되고; 그리고 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하도록 구성되고,
    이때, 상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 하나의 비휘발성 메모리 칩의 별개의 블록들에 대응하는, 메모리 장치.
  18. 제17항에 있어서,
    상기 메모리 제어부는 메모리 유닛으로의 액세스 동작들을 중지하도록 또한 구성된, 메모리 장치.
  19. 제17항에 있어서,
    상기 메모리 제어부는 상기 명령어들의 세트 내에서 추가적인 우선순위 인수 를 검출하도록 또한 구성된 메모리 장치.
  20. 제17항에 있어서,
    상기 제1 및 제2 메모리부들은 적어도 하나의 NAND 플래시 메모리 칩의 분리된 블록들에 대응하는 메모리 장치.
  21. 메모리 제어부 및 적어도 2개의 NAND 플래시 메모리 칩들을 포함하는, 비휘발성 메모리 장치로서, 상기 메모리 제어부는 중지 성능을 갖고, 제1 및 제2 메모리부들이 제공되며,
    상기 메모리 제어부는 상기 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하도록 구성되고; 명령어들의 세트를 통해 상기 제2 메모리부 상에서 읽기 동작을 개시하도록 구성되고; 동시에 상기 읽기 동작, 및 상기 쓰기 및 지우기 동작 중 적어도 하나를 수행도록 구성되고; 상기 명령어들의 세트 내에서 중지 인수를 검출하도록 구성되고; 그리고 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하도록 구성되고,
    이때 상기 제1 및 제2 메모리부들은 상기 적어도 2개의 NAND 플래시 메모리 칩들 중 제1 및 제2 NAND 플래시 메모리 칩에 대응하는 메모리 장치.
  22. 제17항에 있어서,
    상기 메모리 장치의 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하는 수단;
    상기 메모리 장치의 제2 메모리부 상에서 읽기 동작을 개시하는 수단; 및
    상기 읽기 동작, 및 쓰기 및 지우기 동작 중 적어도 하나가 동시에 수행되도록 하고, 상기 명령어들의 세트 내에서 중지 인수가 검출되도록 하고, 그리고 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나가 중지되도록 제어하는 수단을 구비한, 메모리 장치.
  23. 호스트 장치로서:
    상기 호스트 장치와 플래시 메모리 장치 간에서 데이터를 전달하도록 구성된 데이터 이송부, 및 상기 플래시 메모리 장치에, 중지 인수가 포함된 읽기 명령어를 포함하는 제어 명령어들을 발하도록 구성된 명령부를 포함하고; 그리고
    상기 플래시 메모리 장치는 상기 중지 인수에 응답하여, 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하고,
    이때 상기 호스트 장치는 제1 진행중인 액세스 동작이 완료되기 전에 제2 액세스 동작이 상기 플래시 메모리 장치 상에서 개시되도록 상기 플래시 메모리 장치를 제어할 수 있는 호스트 장치.
  24. 메모리 제어부 및 적어도 하나의 비휘발성 메모리 칩을 포함하는 메모리 모듈로서, 상기 메모리 제어부는 중지 성능을 갖고, 제1 및 제2 메모리부들이 제공되고,
    이때 상기 메모리 제어부는, 상기 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하도록 구성되고; 명령어들의 세트를 통해 상기 제2 메모리부 상에서 읽기 동작을 개시하도록 또한 구성되고; 상기 읽기 동작, 및 상기 쓰기 및 지우기 동작 중 적어도 하나를 동시에 수행하도록 구성되고; 상기 명령어들의 세트 내에서 중지 인수를 검출하도록 구성되고; 그리고 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하도록 구성되며, 그리고,
    상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 하나의 비휘발성 메모리 칩의 별개의 블록들에 대응하는, 메모리 모듈.
  25. 시스템으로서:
    메모리 제어부 및 적어도 하나의 비휘발성 메모리 칩을 포함하는, 메모리 모듈로서, 상기 메모리 제어부는 중지 성능을 갖고, 제1 및 제2 메모리부들이 제공되며,
    이때 상기 메모리 제어부는, 상기 제1 메모리부 상에서 쓰기 및 지우기 동작 중 적어도 하나를 개시하도록 구성되고; 명령어들의 세트를 통해 상기 제2 메모리부 상에서 읽기 동작을 개시하도록 또한 구성되고; 상기 읽기 동작, 및 상기 쓰기 및 지우기 동작 중 적어도 하나를 동시에 수행하도록 구성되고; 상기 명령어들의 세트 내에서 중지 인수를 검출하도록 구성되고; 그리고 상기 중지 인수에 응답하여 진행중인 쓰기 및 지우기 동작 중 적어도 하나를 중지하도록 구성된, 메모리 모듈; 및
    호스트 장치로서,
    상기 호스트 장치와 플래시 메모리 장치 간에서 데이터를 전달하도록 구성된 데이터 이송부, 및 상기 플래시 메모리 장치에 제어 명령어들을 발하도록 구성된 명령부를 포함하고; 그리고
    이때 상기 호스트 장치는 제1 진행중인 액세스 동작이 완료되기 전에 제2 액세스 동작이 상기 플래시 메모리 장치상에서 개시되도록 상기 플래시 메모리 장치를 제어할 수 있는, 호스트 장치;를 포함하며,
    상기 제1 메모리부 및 상기 제2 메모리부는 상기 적어도 하나의 비휘발성 메모리 칩의 별개의 블록들에 대응하는, 시스템.
KR1020087023470A 2006-03-28 2007-01-30 비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치 KR101078792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/390,969 2006-03-28
US11/390,969 US7562180B2 (en) 2006-03-28 2006-03-28 Method and device for reduced read latency of non-volatile memory

Publications (2)

Publication Number Publication Date
KR20080099336A KR20080099336A (ko) 2008-11-12
KR101078792B1 true KR101078792B1 (ko) 2011-11-02

Family

ID=38540827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023470A KR101078792B1 (ko) 2006-03-28 2007-01-30 비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치

Country Status (8)

Country Link
US (1) US7562180B2 (ko)
EP (2) EP2178090A1 (ko)
JP (1) JP2009528609A (ko)
KR (1) KR101078792B1 (ko)
CN (1) CN101410905A (ko)
MY (2) MY149576A (ko)
TW (3) TWI590064B (ko)
WO (1) WO2007110716A1 (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949806B2 (en) * 2004-11-18 2011-05-24 International Business Machines Corporation Apparatus and method to provide an operation to an information storage device including protocol conversion and assigning priority levels to the operation
JP4250162B2 (ja) * 2005-09-16 2009-04-08 シャープ株式会社 データ処理装置
CN101681282A (zh) 2006-12-06 2010-03-24 弗森多系统公司（dba弗森-艾奥） 用于共享的、前端、分布式raid的装置、系统和方法
US8341300B1 (en) * 2007-08-30 2012-12-25 Virident Systems, Inc. Systems for sustained read and write performance with non-volatile memory
US8200932B2 (en) * 2007-10-19 2012-06-12 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8209439B2 (en) * 2008-08-25 2012-06-26 Sandisk Il Ltd. Managing multiple concurrent operations with various priority levels in a local storage device
US8250328B2 (en) * 2009-03-24 2012-08-21 Micron Technology, Inc. Apparatus and method for buffered write commands in a memory
JP2012529692A (ja) * 2009-06-10 2012-11-22 マイクロン テクノロジー， インク． メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止
US20110010512A1 (en) * 2009-07-09 2011-01-13 Mediatek Inc. Method for controlling storage system having multiple non-volatile memory units and storage system using the same
US8850103B2 (en) * 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8289801B2 (en) 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US8972627B2 (en) * 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
KR101626084B1 (ko) * 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
JP2011150661A (ja) * 2010-01-25 2011-08-04 Toshiba Corp 携帯可能電子装置、及び携帯可能電子装置の制御方法
US8429374B2 (en) * 2010-01-28 2013-04-23 Sony Corporation System and method for read-while-write with NAND memory device
TWI486966B (zh) * 2010-02-04 2015-06-01 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與寫入管理方法
JP5495837B2 (ja) * 2010-02-17 2014-05-21 アルパイン株式会社 メモリカード使用ナビゲーション装置
US20110252185A1 (en) * 2010-04-08 2011-10-13 Silicon Storage Technology, Inc. Method Of Operating A NAND Memory Controller To Minimize Read Latency Time
CN102237136B (zh) * 2010-04-26 2014-05-14 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
JP5378326B2 (ja) 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
CN102509556A (zh) * 2011-11-23 2012-06-20 常州金土木自动化研究所有限公司 无源远距离单线传输可读写存储器及其工作方法
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
CN103809717B (zh) * 2012-11-09 2017-04-12 华为技术有限公司 复位方法和网络设备
KR20140093855A (ko) 2013-01-18 2014-07-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
US9779038B2 (en) * 2013-01-31 2017-10-03 Apple Inc. Efficient suspend-resume operation in memory devices
US9792989B2 (en) * 2013-02-07 2017-10-17 Toshiba Memory Corporation Memory system including nonvolatile memory
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
KR20150116352A (ko) 2014-04-07 2015-10-15 삼성전자주식회사 메모리 제어 방법 및 시스템
KR102254099B1 (ko) 2014-05-19 2021-05-20 삼성전자주식회사 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
US9812200B2 (en) * 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
KR102203298B1 (ko) 2014-08-01 2021-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
CN111857813A (zh) * 2015-05-18 2020-10-30 北京忆芯科技有限公司 调度微指令序列的方法及装置
US9679658B2 (en) * 2015-06-26 2017-06-13 Intel Corporation Method and apparatus for reducing read latency for a block erasable non-volatile memory
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US10310770B2 (en) 2015-11-05 2019-06-04 Hitachi, Ltd. Nonvolatile memory device, and storage apparatus having nonvolatile memory device
WO2017086925A1 (en) 2015-11-17 2017-05-26 Hewlett Packard Enterprise Development Lp Iterative write sequence interrupt
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US9812183B2 (en) 2016-03-04 2017-11-07 Adesto Technologies Corporation Read latency reduction in a memory device
US10042587B1 (en) 2016-03-15 2018-08-07 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
US10613763B2 (en) 2016-04-21 2020-04-07 Adesto Technologies Corporation Memory device having multiple read buffers for read latency reduction
US10289596B2 (en) 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
US10055137B2 (en) 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10558398B2 (en) * 2016-07-29 2020-02-11 Seagate Technology Llc Reducing read latency
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
JP6753746B2 (ja) 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
US11586565B2 (en) * 2016-10-03 2023-02-21 Samsung Electronics Co., Ltd. Non-volatile storage system and data storage access protocol for non-volatile storage devices
KR20180050862A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
CN108228075A (zh) * 2016-12-09 2018-06-29 北京忆恒创源科技有限公司 访问存储器的方法和设备
CN106708441B (zh) * 2016-12-29 2019-06-21 至誉科技（武汉）有限公司 一种用于降低固态存储读延迟的操作方法
CN106775503A (zh) * 2017-02-23 2017-05-31 郑州云海信息技术有限公司 一种执行操作指令的方法及装置
KR102386811B1 (ko) * 2017-07-18 2022-04-15 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN107436737A (zh) * 2017-08-14 2017-12-05 郑州云海信息技术有限公司 一种固态硬盘中处理suspend操作优化的方法和系统
KR102447465B1 (ko) * 2017-09-08 2022-09-27 삼성전자주식회사 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치
JP2019057147A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム
CN108595118A (zh) * 2018-03-29 2018-09-28 深圳忆联信息系统有限公司 一种提升固态硬盘稳态性能的方法
US10509747B2 (en) * 2018-05-17 2019-12-17 Seagate Technology Llc Memory access operation suspend/resume
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
CN112655044B (zh) * 2018-11-06 2023-12-19 铠侠股份有限公司 半导体存储装置
JP2020098655A (ja) 2018-12-17 2020-06-25 キオクシア株式会社 半導体記憶装置
KR20200129700A (ko) * 2019-05-09 2020-11-18 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
JP2021022414A (ja) * 2019-07-29 2021-02-18 キオクシア株式会社 半導体記憶装置
US11237731B2 (en) * 2019-10-24 2022-02-01 Micron Technology, Inc. Quality of service for memory devices using suspend and resume of program and erase operations
US11681352B2 (en) 2019-11-26 2023-06-20 Adesto Technologies Corporation Standby current reduction in memory devices
CN111261206B (zh) * 2020-01-17 2022-03-08 苏州浪潮智能科技有限公司 一种读写方法、装置和电子设备及可读存储介质
JP7337006B2 (ja) 2020-03-03 2023-09-01 キオクシア株式会社 メモリシステムおよび制御方法
CN111739569B (zh) * 2020-06-19 2022-04-26 西安微电子技术研究所 一种边读边写的sdram控制系统及控制方法
US11366774B2 (en) 2020-09-24 2022-06-21 Adesto Technologies Corporation Memory latency reduction in XIP mode
KR20220082509A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN113129952B (zh) * 2021-05-14 2023-04-18 长江存储科技有限责任公司 非易失性存储器及其控制方法
US11704258B2 (en) 2021-08-11 2023-07-18 Dialog Semiconductor US Inc. Latency reduction in SPI flash memory devices
US20230251795A1 (en) * 2022-02-10 2023-08-10 Stmicroelectronics S.R.L. Data memory access collision manager, device and method
WO2023239707A1 (en) * 2022-06-06 2023-12-14 Pure Storage, Inc. Latency reduction of flash-based devices using programming interrupts
CN117406935B (zh) * 2023-12-13 2024-02-20 苏州萨沙迈半导体有限公司 数据读取方法及装置、读写控制器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355464A (en) * 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5333300A (en) * 1991-02-11 1994-07-26 Intel Corporation Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5509134A (en) 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
US5559988A (en) * 1993-12-30 1996-09-24 Intel Corporation Method and circuitry for queuing snooping, prioritizing and suspending commands
JP3464271B2 (ja) * 1994-04-12 2003-11-05 三菱電機株式会社 不揮発性半導体記憶装置
KR100359414B1 (ko) * 1996-01-25 2003-01-24 동경 엘렉트론 디바이스 주식회사 데이타독출/기록방법및그를이용한메모리제어장치및시스템
GB2317721B (en) * 1996-09-30 2001-09-12 Nokia Mobile Phones Ltd Memory device
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US5822244A (en) 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US6088264A (en) 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
DE19815914B4 (de) * 1998-04-09 2005-05-04 Alstom Verteiler
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6772273B1 (en) 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
US7032081B1 (en) * 2000-07-31 2006-04-18 M-Systems Flash Disk Pioneers Ltd. System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device
JP3699890B2 (ja) * 2000-08-30 2005-09-28 シャープ株式会社 不揮発性半導体記憶装置
US6556480B2 (en) 2000-12-29 2003-04-29 Stmicroelectronics S.R.L. EEPROM circuit, in particular a microcontroller including read while write EEPROM for code and data storing
US6584034B1 (en) 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
US7062616B2 (en) * 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
EP1345236B1 (en) * 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
US6988163B2 (en) * 2002-10-21 2006-01-17 Microsoft Corporation Executing binary images from non-linear storage systems
US7155562B2 (en) * 2003-05-08 2006-12-26 Micron Technology, Inc. Method for reading while writing to a single partition flash memory
JP3956305B2 (ja) * 2003-06-27 2007-08-08 シャープ株式会社 不揮発性半導体記憶装置およびデータ処理装置
JP4404625B2 (ja) * 2003-12-25 2010-01-27 パナソニック株式会社 情報処理装置および該装置用のｒｏｍイメージ生成装置
JP4566621B2 (ja) * 2004-05-14 2010-10-20 富士通セミコンダクター株式会社 半導体メモリ
TWI260019B (en) * 2004-05-21 2006-08-11 Fujitsu Ltd Semiconductor memory device and memory system
JP4182928B2 (ja) * 2004-07-07 2008-11-19 セイコーエプソン株式会社 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
US20070180186A1 (en) * 2006-01-27 2007-08-02 Cornwell Michael J Non-volatile memory management

Also Published As

Publication number Publication date
TWI590064B (zh) 2017-07-01
WO2007110716A1 (en) 2007-10-04
TWI512476B (zh) 2015-12-11
EP2178090A1 (en) 2010-04-21
MY149576A (en) 2013-09-13
TW200739354A (en) 2007-10-16
JP2009528609A (ja) 2009-08-06
TWI641952B (zh) 2018-11-21
MY158276A (en) 2016-09-30
EP1999754A1 (en) 2008-12-10
TW201525701A (zh) 2015-07-01
US7562180B2 (en) 2009-07-14
TW201614510A (en) 2016-04-16
CN101410905A (zh) 2009-04-15
KR20080099336A (ko) 2008-11-12
US20070239926A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR101078792B1 (ko) 비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치
JP5043302B2 (ja) 不揮発性メモリを制御するためのコントローラ
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US8429374B2 (en) System and method for read-while-write with NAND memory device
US7441070B2 (en) Method for accessing a non-volatile memory via a volatile memory interface
KR100634436B1 (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US20180275921A1 (en) Storage device
JP5275623B2 (ja) メモリコントローラ及びメモリシステム
JP4643729B2 (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
KR20240049262A (ko) 메모리 시스템 및 이의 동작 방법
US20080010419A1 (en) System and Method for Issuing Commands
US20210141532A1 (en) Storage device and method of operating the same
JP5414656B2 (ja) データ記憶装置、メモリ制御装置及びメモリ制御方法
JP2020512652A (ja) 自動動的ワード線開始電圧のための装置及び方法
US10776042B2 (en) Methods for garbage collection and apparatuses using the same
KR20190010335A (ko) 레이턴시 정보를 저장하는 저장 장치, 프로세서 및 컴퓨팅 시스템
KR20210081088A (ko) 메모리 컨트롤러를 포함하는 스토리지 장치
US10528285B2 (en) Data storage device and method for operating non-volatile memory
US20080007569A1 (en) Control protocol and signaling in a new memory architecture
KR20210108208A (ko) 저장 장치 및 그 동작 방법
JP2017228172A (ja) 情報処理システム
JP2016026345A (ja) メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止
KR102343600B1 (ko) 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
KR20230138805A (ko) 저장 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 6