JP2009528609A - 不揮発性メモリの読み出し待ち時間を減少させる方法及びデバイス - Google Patents
不揮発性メモリの読み出し待ち時間を減少させる方法及びデバイス Download PDFInfo
- Publication number
- JP2009528609A JP2009528609A JP2008556864A JP2008556864A JP2009528609A JP 2009528609 A JP2009528609 A JP 2009528609A JP 2008556864 A JP2008556864 A JP 2008556864A JP 2008556864 A JP2008556864 A JP 2008556864A JP 2009528609 A JP2009528609 A JP 2009528609A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- write
- unit
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Abstract
メモリ制御部及びメモリを含むメモリデバイスにおけるアクセス操作を制御するシステム,装置,及び方法である。このメモリデバイスが対応できるようにコマンド,レジスタ,及び/又はほかの機構が規定される。これらのコマンド,レジスタ,及び/又はほかの機構は,読み出し操作並びに書き込み及び/又は消去操作の制御を可能にし,これらの操作を同時に実行できるようにする。このようにして,第1メモリ上で書き込み及び/又は消去操作が起動され,第2メモリ上でコマンド集合を介して読み出し操作が起動される。この読み出し操作並びに書き込み及び/又は消去操作は,実質的に同時に実行される。
Description
この発明は,不揮発性メモリデバイス,特にNANDアーキテクチャを有するフラッシュメモリデバイスに関し,より特定すれば,付加コマンド集合及び/又はレジスタによって,NANDフラッシュメモリのアクセス操作待ち時間を減少させる方法に関する。
移動体端末に用いられるようなフラッシュメモリデバイスは,通常複数のパーティションを有する。このパーティションはバイナリパーティション(読み出し専用)及び読み出し書き込みパーティションであってよい。書き込み操作中は,書き込み操作が完了するまでデータをメモリユニットから読み出すことができない。このことは読み出しの待ち時間を生じさせ,実時間アプリケーションに関しては好ましくないか,許容できないことがある。どんなアプリケーションにおいても,書き込み操作が行われている最中にデータを読み出し専用パーティションから読み出すことができれば,総合システム性能は速くなるであろう。
読み出し待ち時間が重要なアプリケーションの一例は,要求時ページング技法である。この場合,データページは必要になるまでデータ記憶装置からRAMへコピーされない。メモリは,いわゆるブロック及びページに整理される。1ページは通常512バイトからなる。ブロックはいくつかのページを結合したものであり,通常16kBのサイズである。必要なメモリサイズを減少させるために,アプリケーションが現在必要とするページだけがロードされる。したがって要求時ページングは,連続した読み出し処理及び書き込み処理を必要とする。NANDフラッシュメモリシステムにおいては要求時ページングが通常適用されるが,この技法を適用するシステムの主な欠点は,読み出し操作と書き込み操作とを同時に行うことができないことである。各ページの取得操作は,そのページが完全にロードされるまでシステム全体をブロックすることになり,アプリケーションの実行を相当低下させる。
NORフラッシュメモリは同時読み出し書き込み技法に対応しているが,NORタイプのメモリは一般にいくつかの理由でメモリカードには用いられない。NORメモリの並列アーキテクチャのために,NORメモリはNANDメモリに比べて書き込み及び消去性能が低く,そのため,例えばプログラムコード用の読み出し専用メモリとして主に用いられる。更にNORデバイスはNANDデバイスに比べて,記憶データ量当たりダイ上により多くのスペースを要する。このため,移動体デバイスのように限定されたスペースに大量データを記憶するためには,NANDフラッシュメモリが好まれる。
上述の特徴及び課題はどれも,フラッシュメモリを用いたメモリカード及び組み込み大容量記憶デバイス双方に存在する。したがって,読み出し待ち時間を減少させるために,NANDフラッシュメモリカード及び組み込み大容量記憶デバイス上の読み出し処理を制御する方法を提供する必要がある。これは,読み出し操作及び書き込み操作を処理するための付加コマンド集合及び/又はレジスタによって達成できる。この新規なコマンド集合及び/又はレジスタは,フラッシュメモリデバイスのメモリ制御部の第2「仮想」ポートと見なすことができ,たとえ別の書き込み操作の処理中であっても,メモリデバイスに高速アクセスを可能にする。
NANDフラッシュメモリにアクセスするときの読み出し待ち時間を短くするため,フラッシュメモリデバイスが対応する付加コマンド集合及びレジスタを規定することができる。このコマンド集合及び/又はレジスタによって,メモリ制御部の既存データポートに加えて「仮想」ポートが生成される。これはメモリデバイスにおける任意の読み出し及び/又は書き込みコマンドを制御して,書き込み及び/又は消去操作の処理中に読み出し要求を処理できるようにすることによって達成される。この制御は2又はそれ以上のNANDチップに適用してもよい。この場合メモリ制御部は,別のチップ上で書き込み及び/又は消去を行っている間にあるチップから読み出しができるように同時読み出し書き込みを処理してもよいし,あるいは実際の同時読み出し書き込みアクセス又はサスペンド能力のような付加機能を有するNANDチップを用いて(このようなNANDチップが1つだけ必要である),メモリ制御部は上記の1つのチップの別個のブロック上で読み出し及び書き込みを行うか,又は読み出し操作を行う前に書き込み操作をサスペンドしてもよい。
以降,本発明を例示実施例及び説明のための図面を用いて説明する。
図1に本発明による構成を概略示す。不揮発性メモリデバイス1は,少なくとも1つのNANDタイプフラッシュメモリチップ12,14,16と,外部ホスト4に対するインタフェースを有するメモリ制御部2と,を備える。外部ホストデバイス4は記憶媒体に記憶したプログラムコードを実行するプロセッサを備える端末によって代表される。ホストは,プログラムコードを実行するため,又はホスト上の情報を表示するために,移動体通信端末内の内部フラッシュメモリ又はフラッシュメモリカードのようなメモリデバイス1に記憶した情報を必要とすることがある。このためホストはメモリ制御部に接続されるか,あるいはホストがすべてのアクセス制御を行い,メモリデバイス構造が別個の制御部を必要としないときは,直接メモリデバイスに接続される。ホストは,例えばデスクトップ計算機,携帯型計算機,携帯電話機,デジタルカメラ,又は記憶媒体として不揮発性メモリを用いることができる,任意の別の種類の計算機又はマイクロコントローラを用いた端末であってよい。不揮発性メモリデバイスは,例えば着脱可能メモリ素子(メモリカード),又はデバイス内に配置された組み込み大容量記憶装置として提供することができる。
メモリ制御部2の読み出し書き込みポート8は,NANDメモリチップにアクセスして,所定の仕様によるメモリチップ1上の読み出し操作及び/又は書き込み操作を行うために用いられる。メモリチップは,いくつかのパーティションに読み出し書き込みデータ(すなわちデータ記憶のため),及び読み出し専用データ(例えばプログラムコード)を含む。読み出し書き込みデータは,いくつかのチップに配置してもよいし,少なくとも1つのメモリチップのいくつかのブロックに配置してもよい。
コマンド集合(単一状態機械)及び/又はレジスタ(複数状態機械)を提供することによって,メモリ制御部は,メモリデバイスの第2メモリユニットに書き込み及び/又は消去を行っている間に,メモリデバイスの第1メモリユニットに読み出しアクセスを行うことができる。メモリユニットは,例えば別個のNANDチップに対応してもよいし,少なくとも1つのメモリチップの別個のブロックに対応してもよい。NANDチップが内部同時読み出し書き込み操作又はサスペンド操作を行うことができないときは,少なくとも2つのNANDチップを提供して本発明の方法を適用することが望ましい。
図1に示すように,メモリ制御部は,NANDメモリチップ又はNANDメモリチップの少なくとも第1メモリユニット12,14に読み出しアクセス並びに書き込み及び/又は消去アクセスを行うための読み出し書き込みポート8を有する。更に上述のコマンド集合及び/又はレジスタによって,第2読み出し書き込みポート10が「仮想」ポートとして実現される。このポートは,図1の例における第2メモリユニット16の読み出し専用データに対する高速読み出しアクセス操作用に指定される。ホストはホストインタフェース6を介してメモリ制御部2と通信することができ,それによってホスト4は任意選択で読み出し操作及び書き込み操作の制御を行うことができる。メモリに書き込むデータ又はメモリから読み出すデータも,ホストインタフェースを介して転送される。
別の例示実施例も付加機能を有するNANDタイプフラッシュメモリチップを用いる。この付加機能は近い将来開発されることが期待されている。この追加能力は,ほかのタイプのフラッシュメモリについて知られているような実際の同時読み出し書き込みアクセス又はサスペンド能力をNANDチップに対して含むことができる。これらの付加特徴は,本発明の思想をただ1つのNANDチップで実現することができるが,上述のNANDアーキテクチャの場合のように,複数のチップを用いてもよい。
NANDチップが同時読み出し書き込み操作に対応しているときは,メモリカード制御部は同一のNANDチップの別個のメモリブロックにコマンドを発行することができる。この方法によって,チップの第1メモリブロック上で書き込み及び/又は消去操作を行い,同時に更なるメモリブロック上で1又は複数の読み出し操作を行うことができる。これらは同一NANDチップ上に第1メモリブロックとして配置してもよいし,別のNANDチップ上に配置してもよい。メモリカード制御部は,メモリアクセスの重複を防ぐ(すなわち,単一メモリバンクに1を超える要求が向けられることを防ぐ)。
このような重複を防ぐために,制御部はメモリデバイス上で実行中のすべての操作を監視することが望ましい。これは,例えばビジー信号又はメモリデバイスへのアクセスが要求されているか,処理中であることを標示するある種のフラグによって確認することができる。制御部が実行中の操作を検出したとき,又はいくつかの要求を受信したとき,制御部は上述のとおり同時には唯一のコマンドが1つのメモリユニットに指示されることが確実になるようにコマンドを発行する。
本発明の更なる例示実施例によれば,読み出し待ち時間を減少させるために,サスペンド能力を有するNANDチップが用いられる。書き込み及び/又は消去操作は,より高い優先度を有する読み出し操作を実行できるようにサスペンドされる。読み出し処理が完了して初めて,中断した書き込み又は消去操作が再開される。サスペンド時間500 sを有するNANDメモリデバイスが利用可能であり,実時間読み出し及び/又は書き込みアプリケーションには十分であろう。
このために新規読み出しコマンドを実現するいくつかの方法が可能である。1つの代替案は,どの読み出しコマンドも書き込み及び/又は消去コマンドよりも高い優先度を自動的に有するようにコマンド集合を規定することである。そうすれば読み出しコマンドを利用するとメモリチップ上で実行中のどの操作もサスペンドされる。図2に,読み出し手続においてそのような自動サスペンドを実現できる方法を示す。
必要なときにサスペンドを決定できる余地を残すため,ホストは読み出しコマンドフレームに優先度引数を含めてもよい。この引数はメモリ制御部によって検出可能であり,必ずしもすべての読み出し操作がサスペンドされる訳ではない。例示実施例を図3に示す。メモリ制御部はステップ301において,ホストから新規コマンドを受信するまで待機する。読み出しコマンドが受信されると(ステップ302),このコマンドに含まれる優先度引数がメモリ制御部によって検査される(ステップ303)。優先度引数は,例えばサスペンドを行うためにある条件が満たされる必要があるように実現してもよいし,読み出しコマンドが活性な書き込み及び/又は消去操作よりも高い優先度を有するかどうかメモリ制御部が判定できるようにいくつかの優先度クラスを規定するように実現してもよい。この書き込み及び/又は消去操作の事前の起動は,図3には示していない。以降例として,読み出しコマンドの優先度はビット値又は数値として与えられ,メモリ制御部には事前設定優先度しきい値が規定されているものとする。受信した読み出しコマンドの優先度引数が事前設定優先度しきい値を超えているときは,実行中のどの書き込み及び/又は消去操作,あるいは読み出し操作を含むどの動作もサスペンドされる(ステップ305)。しかし事前設定優先度引数が受信した読み出しコマンドより低い優先度引数を示すときは,実行中の操作は中断なく継続され,読み出しコマンドは実行されない(ステップ304)。これは応答としてホストに通知される。任意選択で読み出しコマンドはメモリ制御部の適切な方法で記憶してもよく,書き込み及び/又は消去操作が完了したとき実行される。
書き込み及び/又は消去操作がサスペンドされた後,ステップ306に示すとおりメモリ制御部は読み出し操作を実行し,読み出しコマンドが要求したデータを転送する。これに引き続いて書き込み及び/又は消去操作はメモリ制御部によって自動的に再開される(ステップ307)。ステップ306から分かるように,データがホストに転送された後,メモリ制御部は既にホストからの新規コマンドを待ってもよい。この方法によれば,単一の書き込み及び/又は消去操作,若しくは例えば連続書き込みは,対応する優先度引数を有する読み出し操作によって何回かサスペンドされる。優先度引数は,ホストによって発行される,すなわちコマンドに含められるが,メモリ制御部は実際の処理を制御する。
類似の方法でサスペンド引数は読み出しコマンドに付加することができ,それによって図4の例に示すように任意のほかの操作もサスペンドすることができる。ステップ402においてメモリ制御部が読み出しコマンドを受信すると,メモリ制御部はステップ403において例えばフラグを検査することによって,読み出しコマンドがサスペンド引数を含んでいるかどうかを判定する。コマンド内にサスペンド引数が検出されると,ステップ305以降の優先度引数の場合について記載されているとおり,実行中の書き込み操作がサスペンドされ,引き続く読み出し操作が実行される。サスペンド引数がない読み出しコマンドはしたがって,図3の低優先度を有する読み出しコマンドに対応し,メモリユニット上で書き込み及び/又は消去操作が処理中でないときだけ実行される。
また実行中の操作をサスペンドする別個のサスペンドコマンドを発行し,引き続いて読み出しコマンドのような任意の所望のアクセスコマンドを通常の方法でメモリチップ上で処理してもよい。
更に別の可能性は,フラッシュメモリデバイスとの間の任意の実行中のデータ転送をサスペンドし,直ちに高速読み出しコマンドを発行することである。このデータ転送のサスペンドは,実行中のアクセス操作のサスペンドと類似の方法で起動することができる。すなわち,優先度引数を有する読み出しコマンド又は有しない読み出しコマンド,若しくは別個のサスペンドコマンドによる。
上述のコマンド方式,又はレジスタ拡張は状態機械レベルで実現することができ,それによって書き込み及び/又は消去操作のサスペンド,又は同時読み出し書き込み起動が,既存のアクセスに加えて並列状態機械を可能にする。この付加アクセスは仮想ポートと見なすことができる。上記すべての例において,メモリアクセスの制御はメモリ制御部の代わりにホストデバイスが行ってもよい。メモリチップアクセスは,アドレス制御であってもよいし,例えばチップセレクト信号を介して実現される非アドレス制御であってもよい。
本発明の方法は一見したところ,本発明の思想に対応するために通常必要な付加論理及びより高価なメモリチップのために,システムのフラッシュメモリ費用を増加させると思われるかもしれない。しかし見返りとして通常システムに必要なRAMが少なくて済むので,本発明の方法を適用するシステムの合計メモリ費用は著しく減少し,同時に読み出し待ち時間について上述したとおりの更なる恩恵が得られる。
このように読み出し待ち時間が短いNANDフラッシュメモリデバイスを実現する方法が提供され,それによって大記憶容量及び高速アクセス時間を有するメモリカード及び/又は組み込みメモリが実現される。本発明を特定の実施例と,メモリタイプと,特定コマンド方式に関して説明したが,当業者であれば,それらは例示に過ぎず,決して詳細な説明と,特許請求の範囲と,それらの任意の組合せによって与えられる本発明の範囲を限定しようとするものでないことを理解するであろう。したがって明細書及び図面も限定的な意味ではなく例示的であると見なされる。
Claims (25)
- 不揮発性メモリデバイスにおけるアクセス操作を制御する方法であって,該不揮発性メモリデバイスはメモリ制御部及び少なくとも1つの不揮発性メモリチップを備え,
前記メモリ制御部によって,第1メモリユニット上の書き込み及び/又は消去操作を起動するステップと,
前記メモリ制御部によって,コマンド集合を介して第2メモリユニット上の読み出し操作を起動するステップと,
を有し,前記読み出し操作並びに前記書き込み及び/又は消去操作を同時に行う方法。 - 前記不揮発性メモリデバイスは少なくとも2つのNANDフラッシュメモリチップを備え,前記第1メモリユニット及び前記第2メモリユニットは,第1NANDフラッシュメモリチップ及び第2NANDフラッシュメモリチップに対応する請求項1に記載の方法。
- 前記少なくとも1つの不揮発性メモリチップは,同時読み出し書き込みアクセスが可能なNANDフラッシュメモリチップを含み,前記第1メモリユニットは第1メモリブロックとし,前記第2メモリユニットは前記少なくとも1つの不揮発性メモリチップ上の第2メモリブロックとする請求項1に記載の方法。
- 前記不揮発性メモリデバイスは少なくとも2つのNANDフラッシュメモリチップを備え,前記第1メモリブロック及び前記第2メモリブロックは,2つの別個のNANDフラッシュメモリチップのメモリブロックとする請求項3に記載の方法。
- 前記メモリ制御部によって,外部ホストデバイスから前記コマンド集合のうち少なくとも1つを受信するステップを更に有する請求項1に記載の方法。
- 計算機可読媒体上に記憶させたプログラムコード手段であって,計算装置又は処理装置上で実行すると請求項1に記載の操作を実行するプログラムコード手段を有する計算機プログラム製品。
- 不揮発性メモリデバイスにおけるアクセス操作を制御する方法であって,該不揮発性メモリデバイスはメモリ制御部及び少なくとも1つのNANDフラッシュメモリチップを備え,前記NANDフラッシュメモリチップはサスペンド機能を有しており,
前記メモリ制御部によって,コマンド集合を介して第1メモリユニット上の少なくとも1つの書き込み及び/又は消去操作をサスペンドするステップと,
引き続き前記メモリ制御部によって,コマンド集合を介してメモリユニット上の読み出し操作を起動するステップと,
を有する方法。 - 前記コマンド集合は,前記読み出し操作を起動する読み出しコマンドを含む請求項7に記載の方法。
- 前記読み出しコマンドは,任意の実行中の書き込み及び/又は消去操作を自動的にサスペンドさせる請求項8に記載の方法。
- 前記読み出しコマンドは,前記NANDフラッシュメモリチップとの任意のデータ転送を自動的にサスペンドする請求項8に記載の方法。
- 前記読み出しコマンドは優先度引数を含み,該優先度引数によって,実行中の書き込み及び/又は消去操作をサスペンドさせるかどうか決定するステップを更に有する請求項8に記載の方法。
- 前記読み出しコマンドは優先度引数を含み,該優先度引数によって,実行中の前記NANDフラッシュメモリチップとのデータ転送をサスペンドさせるかどうか決定するステップを更に有する請求項8に記載の方法。
- 前記読み出しコマンドはサスペンド引数を含み,前記の任意の実行中の書き込み及び/又は消去操作をサスペンドさせるステップは,前記サスペンド引数に応答して実行する請求項8に記載の方法。
- 前記読み出しコマンドに先立って,任意の実行中の読み出し及び/又は書き込み操作をサスペンドさせるサスペンドコマンドを発行するステップを更に有する請求項8に記載の方法。
- 前記読み出しコマンドに先立って,前記NANDフラッシュメモリチップとの任意のデータ転送操作をサスペンドさせるサスペンドコマンドを発行するステップを更に有する請求項8に記載の方法。
- 計算機可読媒体上に記憶させたプログラムコード手段であって,計算装置又は処理装置上で実行すると請求項7に記載の操作を実行するプログラムコード手段を有する計算機プログラム製品。
- 不揮発性メモリデバイスであって,メモリ制御部及び少なくとも1つの不揮発性メモリチップを備え,第1メモリユニット及び第2メモリユニットが提供されており,前記メモリ制御部は,前記第1メモリユニット上の書き込み及び/又は消去操作を起動し,更にコマンド集合を介して前記第2メモリユニット上の読み出し操作を起動するように構成され,前記メモリ制御部は前記読み出し操作と前記書き込み及び/又は消去操作とを同時に実行するようになっている不揮発性メモリデバイス。
- 前記メモリ制御部は,メモリユニットへのアクセス操作をサスペンドするように更に構成する請求項17に記載の不揮発性メモリデバイス。
- 前記メモリ制御部は,前記コマンド集合内の追加の優先度引数又はサスペンド引数を検出するように更に構成する請求項17に記載の不揮発性メモリデバイス。
- 前記第1メモリユニット及び前記第2メモリユニットは,少なくとも1つのNANDフラッシュメモリチップの別個のブロックに対応する請求項17に記載の不揮発性メモリデバイス。
- 少なくとも2つのNANDフラッシュメモリチップを備え,前記第1メモリユニット及び前記第2メモリユニットは,第1NANDフラッシュメモリチップ及び第2NANDフラッシュメモリチップに対応する請求項17に記載の不揮発性メモリデバイス。
- 前記不揮発性メモリデバイスの第1メモリユニット上の書き込み及び/又は消去操作を起動する手段と,
前記不揮発性メモリデバイスの第2メモリユニット上の読み出し操作を起動する手段と,
前記読み出し操作と前記書き込み及び/又は消去操作とが同時に実行されるように制御する手段と,
を備える請求項17に記載の不揮発性メモリデバイス。 - ホストデバイスであって,
前記ホストデバイスとフラッシュメモリデバイスとの間でデータを伝送するように構成したデータ転送ユニットと,
前記フラッシュメモリデバイスへ制御コマンドを発行するように構成したコマンドユニットと,
を備え,
前記フラッシュメモリデバイス上で実行中の第1アクセス操作が完了する前に,第2アクセス操作が起動するように前記フラッシュメモリデバイスを制御することができるホストデバイス。 - メモリ制御部及び少なくとも1つの不揮発性メモリチップを備えるメモリモジュールであって,第1メモリユニット及び第2メモリユニットが提供されており,
前記メモリ制御部は,前記第1メモリユニット上の書き込み及び/又は消去操作を起動し,更にコマンド集合を介して前記第2メモリユニット上の読み出し操作を起動するように構成され,
前記メモリ制御部は,前記読み出し操作と前記書き込み及び/又は消去操作とを同時に実行するようになっている
メモリモジュール。 - メモリモジュールであって,
メモリ制御部及び少なくとも1つの不揮発性メモリチップを含み,第1メモリユニット及び第2メモリユニットが提供されており,
前記メモリ制御部は,前記第1メモリユニット上の書き込み及び/又は消去操作を起動し,更にコマンド集合を介して前記第2メモリユニット上の読み出し操作を起動するように構成され,
前記メモリ制御部は,前記読み出し操作と前記書き込み及び/又は消去操作とを同時に実行するようになっている
メモリモジュールと,
ホストデバイスであって,
前記ホストデバイスとフラッシュメモリデバイスとの間でデータを伝送するように構成したデータ転送ユニットと,
前記フラッシュメモリデバイスへ制御コマンドを発行するように構成したコマンドユニットと,
を備え,
前記フラッシュメモリデバイス上で実行中の第1アクセス操作が完了する前に,第2アクセス操作が起動するように前記フラッシュメモリデバイスを制御することができるホストデバイスと,
を備えるシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/390,969 US7562180B2 (en) | 2006-03-28 | 2006-03-28 | Method and device for reduced read latency of non-volatile memory |
PCT/IB2007/000203 WO2007110716A1 (en) | 2006-03-28 | 2007-01-30 | Method and device for reduced read latency of non-volatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009528609A true JP2009528609A (ja) | 2009-08-06 |
Family
ID=38540827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008556864A Pending JP2009528609A (ja) | 2006-03-28 | 2007-01-30 | 不揮発性メモリの読み出し待ち時間を減少させる方法及びデバイス |
Country Status (8)
Country | Link |
---|---|
US (1) | US7562180B2 (ja) |
EP (2) | EP1999754A1 (ja) |
JP (1) | JP2009528609A (ja) |
KR (1) | KR101078792B1 (ja) |
CN (1) | CN101410905A (ja) |
MY (2) | MY149576A (ja) |
TW (3) | TWI590064B (ja) |
WO (1) | WO2007110716A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011169673A (ja) * | 2010-02-17 | 2011-09-01 | Alpine Electronics Inc | メモリカード使用ナビゲーション装置 |
JP2012043496A (ja) * | 2010-08-17 | 2012-03-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2017077624A1 (ja) * | 2015-11-05 | 2017-05-11 | 株式会社日立製作所 | 不揮発メモリデバイス、及び、不揮発メモリデバイスを有するストレージ装置 |
US10002671B2 (en) | 2016-09-15 | 2018-06-19 | Toshiba Memory Corporation | Semiconductor memory device |
JP2019200833A (ja) * | 2018-05-17 | 2019-11-21 | シーゲイト テクノロジー エルエルシーSeagate Technology LLC | メモリアクセス動作のサスペンド/再開 |
JPWO2020095361A1 (ja) * | 2018-11-06 | 2021-09-02 | キオクシア株式会社 | 半導体記憶装置 |
JP7337006B2 (ja) | 2020-03-03 | 2023-09-01 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7949806B2 (en) * | 2004-11-18 | 2011-05-24 | International Business Machines Corporation | Apparatus and method to provide an operation to an information storage device including protocol conversion and assigning priority levels to the operation |
JP4250162B2 (ja) * | 2005-09-16 | 2009-04-08 | シャープ株式会社 | データ処理装置 |
US8019938B2 (en) | 2006-12-06 | 2011-09-13 | Fusion-I0, Inc. | Apparatus, system, and method for solid-state storage as cache for high-capacity, non-volatile storage |
US8341300B1 (en) * | 2007-08-30 | 2012-12-25 | Virident Systems, Inc. | Systems for sustained read and write performance with non-volatile memory |
WO2009052525A1 (en) | 2007-10-19 | 2009-04-23 | Virident Systems, Inc. | Managing memory systems containing components with asymmetric characteristics |
US7836226B2 (en) | 2007-12-06 | 2010-11-16 | Fusion-Io, Inc. | Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment |
US8209439B2 (en) * | 2008-08-25 | 2012-06-26 | Sandisk Il Ltd. | Managing multiple concurrent operations with various priority levels in a local storage device |
US8250328B2 (en) * | 2009-03-24 | 2012-08-21 | Micron Technology, Inc. | Apparatus and method for buffered write commands in a memory |
CN102598141A (zh) * | 2009-06-10 | 2012-07-18 | 美光科技公司 | 用于减少存储器阵列中的读取等待时间的存储器操作暂停 |
US20110010512A1 (en) * | 2009-07-09 | 2011-01-13 | Mediatek Inc. | Method for controlling storage system having multiple non-volatile memory units and storage system using the same |
US8850103B2 (en) * | 2009-08-28 | 2014-09-30 | Microsoft Corporation | Interruptible NAND flash memory |
US9223514B2 (en) * | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
US9021158B2 (en) | 2009-09-09 | 2015-04-28 | SanDisk Technologies, Inc. | Program suspend/resume for memory |
US8972627B2 (en) * | 2009-09-09 | 2015-03-03 | Fusion-Io, Inc. | Apparatus, system, and method for managing operations for data storage media |
US8429436B2 (en) | 2009-09-09 | 2013-04-23 | Fusion-Io, Inc. | Apparatus, system, and method for power reduction in a storage device |
KR101626084B1 (ko) * | 2009-11-25 | 2016-06-01 | 삼성전자주식회사 | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 |
JP2011150661A (ja) * | 2010-01-25 | 2011-08-04 | Toshiba Corp | 携帯可能電子装置、及び携帯可能電子装置の制御方法 |
US8429374B2 (en) * | 2010-01-28 | 2013-04-23 | Sony Corporation | System and method for read-while-write with NAND memory device |
TWI486966B (zh) * | 2010-02-04 | 2015-06-01 | Phison Electronics Corp | 快閃記憶體儲存裝置、其控制器與寫入管理方法 |
US20110252185A1 (en) * | 2010-04-08 | 2011-10-13 | Silicon Storage Technology, Inc. | Method Of Operating A NAND Memory Controller To Minimize Read Latency Time |
CN102237136B (zh) * | 2010-04-26 | 2014-05-14 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
US8984216B2 (en) | 2010-09-09 | 2015-03-17 | Fusion-Io, Llc | Apparatus, system, and method for managing lifetime of a storage device |
US10817421B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent data structures |
US9218278B2 (en) | 2010-12-13 | 2015-12-22 | SanDisk Technologies, Inc. | Auto-commit memory |
US10817502B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent memory management |
US9208071B2 (en) | 2010-12-13 | 2015-12-08 | SanDisk Technologies, Inc. | Apparatus, system, and method for accessing memory |
US8819328B2 (en) | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
US8364888B2 (en) * | 2011-02-03 | 2013-01-29 | Stec, Inc. | Erase-suspend system and method |
CN102509556A (zh) * | 2011-11-23 | 2012-06-20 | 常州金土木自动化研究所有限公司 | 无源远距离单线传输可读写存储器及其工作方法 |
US20130318285A1 (en) * | 2012-05-23 | 2013-11-28 | Violin Memory Inc | Flash memory controller |
CN103809717B (zh) * | 2012-11-09 | 2017-04-12 | 华为技术有限公司 | 复位方法和网络设备 |
KR20140093855A (ko) | 2013-01-18 | 2014-07-29 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법 |
US9779038B2 (en) * | 2013-01-31 | 2017-10-03 | Apple Inc. | Efficient suspend-resume operation in memory devices |
US9792989B2 (en) * | 2013-02-07 | 2017-10-17 | Toshiba Memory Corporation | Memory system including nonvolatile memory |
US9813080B1 (en) | 2013-03-05 | 2017-11-07 | Microsemi Solutions (U.S.), Inc. | Layer specific LDPC decoder |
US10230396B1 (en) | 2013-03-05 | 2019-03-12 | Microsemi Solutions (Us), Inc. | Method and apparatus for layer-specific LDPC decoding |
US9666244B2 (en) | 2014-03-01 | 2017-05-30 | Fusion-Io, Inc. | Dividing a storage procedure |
KR20150116352A (ko) | 2014-04-07 | 2015-10-15 | 삼성전자주식회사 | 메모리 제어 방법 및 시스템 |
KR102254099B1 (ko) | 2014-05-19 | 2021-05-20 | 삼성전자주식회사 | 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템 |
US9812200B2 (en) | 2014-07-08 | 2017-11-07 | Adesto Technologies Corporation | Concurrent read and write operations in a serial flash device |
KR102203298B1 (ko) | 2014-08-01 | 2021-01-15 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 |
US9933950B2 (en) | 2015-01-16 | 2018-04-03 | Sandisk Technologies Llc | Storage operation interrupt |
CN111857814A (zh) * | 2015-05-18 | 2020-10-30 | 北京忆芯科技有限公司 | 执行微指令的存储控制器 |
US10332613B1 (en) | 2015-05-18 | 2019-06-25 | Microsemi Solutions (Us), Inc. | Nonvolatile memory system with retention monitor |
US9679658B2 (en) * | 2015-06-26 | 2017-06-13 | Intel Corporation | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
US9799405B1 (en) | 2015-07-29 | 2017-10-24 | Ip Gem Group, Llc | Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction |
WO2017086925A1 (en) | 2015-11-17 | 2017-05-26 | Hewlett Packard Enterprise Development Lp | Iterative write sequence interrupt |
US9886214B2 (en) | 2015-12-11 | 2018-02-06 | Ip Gem Group, Llc | Nonvolatile memory system with erase suspend circuit and method for erase suspend management |
US9892794B2 (en) | 2016-01-04 | 2018-02-13 | Ip Gem Group, Llc | Method and apparatus with program suspend using test mode |
US9899092B2 (en) | 2016-01-27 | 2018-02-20 | Ip Gem Group, Llc | Nonvolatile memory system with program step manager and method for program step management |
US9812183B2 (en) | 2016-03-04 | 2017-11-07 | Adesto Technologies Corporation | Read latency reduction in a memory device |
US10042587B1 (en) | 2016-03-15 | 2018-08-07 | Adesto Technologies Corporation | Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device |
US10613763B2 (en) | 2016-04-21 | 2020-04-07 | Adesto Technologies Corporation | Memory device having multiple read buffers for read latency reduction |
US10289596B2 (en) * | 2016-06-07 | 2019-05-14 | Macronix International Co., Ltd. | Memory and method for operating a memory with interruptible command sequence |
US10055137B2 (en) * | 2016-06-29 | 2018-08-21 | Intel Corporation | Method, system, and apparatus for nested suspend and resume in a solid state drive |
US10283215B2 (en) | 2016-07-28 | 2019-05-07 | Ip Gem Group, Llc | Nonvolatile memory system with background reference positioning and local reference positioning |
US10291263B2 (en) | 2016-07-28 | 2019-05-14 | Ip Gem Group, Llc | Auto-learning log likelihood ratio |
US10236915B2 (en) | 2016-07-29 | 2019-03-19 | Microsemi Solutions (U.S.), Inc. | Variable T BCH encoding |
US10558398B2 (en) * | 2016-07-29 | 2020-02-11 | Seagate Technology Llc | Reducing read latency |
US11586565B2 (en) * | 2016-10-03 | 2023-02-21 | Samsung Electronics Co., Ltd. | Non-volatile storage system and data storage access protocol for non-volatile storage devices |
KR20180050862A (ko) * | 2016-11-07 | 2018-05-16 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
CN108228075A (zh) * | 2016-12-09 | 2018-06-29 | 北京忆恒创源科技有限公司 | 访问存储器的方法和设备 |
CN106708441B (zh) * | 2016-12-29 | 2019-06-21 | 至誉科技(武汉)有限公司 | 一种用于降低固态存储读延迟的操作方法 |
CN106775503A (zh) * | 2017-02-23 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种执行操作指令的方法及装置 |
KR102386811B1 (ko) * | 2017-07-18 | 2022-04-15 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
CN107436737A (zh) * | 2017-08-14 | 2017-12-05 | 郑州云海信息技术有限公司 | 一种固态硬盘中处理suspend操作优化的方法和系统 |
KR102447465B1 (ko) | 2017-09-08 | 2022-09-27 | 삼성전자주식회사 | 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치 |
JP2019057147A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステム |
CN108595118A (zh) * | 2018-03-29 | 2018-09-28 | 深圳忆联信息系统有限公司 | 一种提升固态硬盘稳态性能的方法 |
US10475492B1 (en) | 2018-07-27 | 2019-11-12 | Macronix International Co., Ltd. | Circuit and method for read latency control |
TWI684860B (zh) * | 2018-10-15 | 2020-02-11 | 慧榮科技股份有限公司 | 用來進行讀取加速之方法以及資料儲存裝置及其控制器 |
JP2020098655A (ja) | 2018-12-17 | 2020-06-25 | キオクシア株式会社 | 半導体記憶装置 |
KR20200129700A (ko) * | 2019-05-09 | 2020-11-18 | 에스케이하이닉스 주식회사 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
JP2021022414A (ja) * | 2019-07-29 | 2021-02-18 | キオクシア株式会社 | 半導体記憶装置 |
US11681352B2 (en) | 2019-11-26 | 2023-06-20 | Adesto Technologies Corporation | Standby current reduction in memory devices |
CN111261206B (zh) * | 2020-01-17 | 2022-03-08 | 苏州浪潮智能科技有限公司 | 一种读写方法、装置和电子设备及可读存储介质 |
CN111739569B (zh) * | 2020-06-19 | 2022-04-26 | 西安微电子技术研究所 | 一种边读边写的sdram控制系统及控制方法 |
US11366774B2 (en) | 2020-09-24 | 2022-06-21 | Adesto Technologies Corporation | Memory latency reduction in XIP mode |
KR20220082509A (ko) * | 2020-12-10 | 2022-06-17 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
CN113129952B (zh) * | 2021-05-14 | 2023-04-18 | 长江存储科技有限责任公司 | 非易失性存储器及其控制方法 |
US11704258B2 (en) | 2021-08-11 | 2023-07-18 | Dialog Semiconductor US Inc. | Latency reduction in SPI flash memory devices |
US20230251795A1 (en) * | 2022-02-10 | 2023-08-10 | Stmicroelectronics S.R.L. | Data memory access collision manager, device and method |
WO2023239707A1 (en) * | 2022-06-06 | 2023-12-14 | Pure Storage, Inc. | Latency reduction of flash-based devices using programming interrupts |
CN117406935B (zh) * | 2023-12-13 | 2024-02-20 | 苏州萨沙迈半导体有限公司 | 数据读取方法及装置、读写控制器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06180999A (ja) * | 1991-07-30 | 1994-06-28 | Intel Corp | 同時読出し/書込み機能付きフローティングゲート非揮発型メモリ及びこれを備えたマイクロプロセッサ装置 |
JPH07281952A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH10111837A (ja) * | 1996-09-30 | 1998-04-28 | Nokia Mobile Phones Ltd | メモリ装置 |
JP2002073407A (ja) * | 2000-08-30 | 2002-03-12 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2004505374A (ja) * | 2000-07-31 | 2004-02-19 | エム−システムズ フラッシュ ディスク パイオニアーズ リミテッド | 不揮発性メモリがデータ格納/処理デバイスとして動作する状態でコード実行可能な装置および方法 |
JP2005018650A (ja) * | 2003-06-27 | 2005-01-20 | Sharp Corp | 不揮発性半導体記憶装置およびデータ処理装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355464A (en) * | 1991-02-11 | 1994-10-11 | Intel Corporation | Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory |
US5333300A (en) * | 1991-02-11 | 1994-07-26 | Intel Corporation | Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory |
US5509134A (en) * | 1993-06-30 | 1996-04-16 | Intel Corporation | Method and apparatus for execution of operations in a flash memory array |
US5559988A (en) * | 1993-12-30 | 1996-09-24 | Intel Corporation | Method and circuitry for queuing snooping, prioritizing and suspending commands |
KR100359414B1 (ko) * | 1996-01-25 | 2003-01-24 | 동경 엘렉트론 디바이스 주식회사 | 데이타독출/기록방법및그를이용한메모리제어장치및시스템 |
US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
US5822244A (en) * | 1997-09-24 | 1998-10-13 | Motorola, Inc. | Method and apparatus for suspending a program/erase operation in a flash memory |
US6088264A (en) | 1998-01-05 | 2000-07-11 | Intel Corporation | Flash memory partitioning for read-while-write operation |
US6260103B1 (en) * | 1998-01-05 | 2001-07-10 | Intel Corporation | Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers |
DE19815914B4 (de) * | 1998-04-09 | 2005-05-04 | Alstom | Verteiler |
GB9903490D0 (en) * | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
US20050160218A1 (en) * | 2004-01-20 | 2005-07-21 | Sun-Teck See | Highly integrated mass storage device with an intelligent flash controller |
US6772273B1 (en) | 2000-06-29 | 2004-08-03 | Intel Corporation | Block-level read while write method and apparatus |
US6556480B2 (en) * | 2000-12-29 | 2003-04-29 | Stmicroelectronics S.R.L. | EEPROM circuit, in particular a microcontroller including read while write EEPROM for code and data storing |
US6584034B1 (en) * | 2001-04-23 | 2003-06-24 | Aplus Flash Technology Inc. | Flash memory array structure suitable for multiple simultaneous operations |
US7062616B2 (en) * | 2001-06-12 | 2006-06-13 | Intel Corporation | Implementing a dual partition flash with suspend/resume capabilities |
EP1345236B1 (en) * | 2002-03-14 | 2011-05-11 | STMicroelectronics Srl | A non-volatile memory device |
US20040049628A1 (en) * | 2002-09-10 | 2004-03-11 | Fong-Long Lin | Multi-tasking non-volatile memory subsystem |
US6988163B2 (en) * | 2002-10-21 | 2006-01-17 | Microsoft Corporation | Executing binary images from non-linear storage systems |
US7155562B2 (en) * | 2003-05-08 | 2006-12-26 | Micron Technology, Inc. | Method for reading while writing to a single partition flash memory |
JP4404625B2 (ja) * | 2003-12-25 | 2010-01-27 | パナソニック株式会社 | 情報処理装置および該装置用のromイメージ生成装置 |
JP4566621B2 (ja) * | 2004-05-14 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体メモリ |
TWI260019B (en) * | 2004-05-21 | 2006-08-11 | Fujitsu Ltd | Semiconductor memory device and memory system |
JP4182928B2 (ja) * | 2004-07-07 | 2008-11-19 | セイコーエプソン株式会社 | 情報処理装置、メモリ管理プログラムおよびメモリ管理方法 |
US20070180186A1 (en) * | 2006-01-27 | 2007-08-02 | Cornwell Michael J | Non-volatile memory management |
-
2006
- 2006-03-28 US US11/390,969 patent/US7562180B2/en active Active
-
2007
- 2007-01-30 JP JP2008556864A patent/JP2009528609A/ja active Pending
- 2007-01-30 WO PCT/IB2007/000203 patent/WO2007110716A1/en active Application Filing
- 2007-01-30 EP EP07705487A patent/EP1999754A1/en not_active Withdrawn
- 2007-01-30 KR KR1020087023470A patent/KR101078792B1/ko active IP Right Grant
- 2007-01-30 EP EP10152238A patent/EP2178090A1/en not_active Withdrawn
- 2007-01-30 MY MYPI20083518A patent/MY149576A/en unknown
- 2007-01-30 CN CNA2007800109163A patent/CN101410905A/zh active Pending
- 2007-02-07 TW TW104109014A patent/TWI590064B/zh active
- 2007-02-07 TW TW096104436A patent/TWI512476B/zh active
- 2007-02-07 TW TW105100802A patent/TWI641952B/zh active
-
2008
- 2008-09-10 MY MYPI2012005643A patent/MY158276A/en unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06180999A (ja) * | 1991-07-30 | 1994-06-28 | Intel Corp | 同時読出し/書込み機能付きフローティングゲート非揮発型メモリ及びこれを備えたマイクロプロセッサ装置 |
JPH07281952A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH10111837A (ja) * | 1996-09-30 | 1998-04-28 | Nokia Mobile Phones Ltd | メモリ装置 |
JP2004505374A (ja) * | 2000-07-31 | 2004-02-19 | エム−システムズ フラッシュ ディスク パイオニアーズ リミテッド | 不揮発性メモリがデータ格納/処理デバイスとして動作する状態でコード実行可能な装置および方法 |
JP2002073407A (ja) * | 2000-08-30 | 2002-03-12 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2005018650A (ja) * | 2003-06-27 | 2005-01-20 | Sharp Corp | 不揮発性半導体記憶装置およびデータ処理装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011169673A (ja) * | 2010-02-17 | 2011-09-01 | Alpine Electronics Inc | メモリカード使用ナビゲーション装置 |
US10157675B2 (en) | 2010-08-17 | 2018-12-18 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device which performs improved erase operation |
US10685715B2 (en) | 2010-08-17 | 2020-06-16 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device which performs improved erase operation |
US9025390B2 (en) | 2010-08-17 | 2015-05-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device which performs improved erase operation |
US9437308B2 (en) | 2010-08-17 | 2016-09-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device which performs improved erase operation |
JP2012043496A (ja) * | 2010-08-17 | 2012-03-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9754672B2 (en) | 2010-08-17 | 2017-09-05 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device which performs improved erase operation |
US8559236B2 (en) | 2010-08-17 | 2013-10-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device which performs improved erase operation |
US11664077B2 (en) | 2010-08-17 | 2023-05-30 | Kioxia Corporation | Nonvolatile semiconductor memory device which performs improved erase operation |
US11062777B2 (en) | 2010-08-17 | 2021-07-13 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device which performs improved erase operation |
US10310770B2 (en) | 2015-11-05 | 2019-06-04 | Hitachi, Ltd. | Nonvolatile memory device, and storage apparatus having nonvolatile memory device |
WO2017077624A1 (ja) * | 2015-11-05 | 2017-05-11 | 株式会社日立製作所 | 不揮発メモリデバイス、及び、不揮発メモリデバイスを有するストレージ装置 |
US10002671B2 (en) | 2016-09-15 | 2018-06-19 | Toshiba Memory Corporation | Semiconductor memory device |
JP2019200833A (ja) * | 2018-05-17 | 2019-11-21 | シーゲイト テクノロジー エルエルシーSeagate Technology LLC | メモリアクセス動作のサスペンド/再開 |
JPWO2020095361A1 (ja) * | 2018-11-06 | 2021-09-02 | キオクシア株式会社 | 半導体記憶装置 |
JP7105911B2 (ja) | 2018-11-06 | 2022-07-25 | キオクシア株式会社 | 半導体記憶装置 |
JP7337006B2 (ja) | 2020-03-03 | 2023-09-01 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
MY158276A (en) | 2016-09-30 |
US7562180B2 (en) | 2009-07-14 |
TWI641952B (zh) | 2018-11-21 |
TW201525701A (zh) | 2015-07-01 |
WO2007110716A1 (en) | 2007-10-04 |
MY149576A (en) | 2013-09-13 |
TWI512476B (zh) | 2015-12-11 |
CN101410905A (zh) | 2009-04-15 |
EP2178090A1 (en) | 2010-04-21 |
TWI590064B (zh) | 2017-07-01 |
KR20080099336A (ko) | 2008-11-12 |
US20070239926A1 (en) | 2007-10-11 |
TW200739354A (en) | 2007-10-16 |
EP1999754A1 (en) | 2008-12-10 |
KR101078792B1 (ko) | 2011-11-02 |
TW201614510A (en) | 2016-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7562180B2 (en) | Method and device for reduced read latency of non-volatile memory | |
US8429374B2 (en) | System and method for read-while-write with NAND memory device | |
US20180275921A1 (en) | Storage device | |
US11960749B2 (en) | Data migration method, host, and solid state disk | |
JP5275623B2 (ja) | メモリコントローラ及びメモリシステム | |
KR100634436B1 (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
US11385831B2 (en) | Memory controller and storage device including the same | |
JP5414656B2 (ja) | データ記憶装置、メモリ制御装置及びメモリ制御方法 | |
CN102279712A (zh) | 一种适用于互联网存储系统的存储控制方法、系统和装置 | |
US10776042B2 (en) | Methods for garbage collection and apparatuses using the same | |
KR20190102778A (ko) | 전자 장치 및 그것의 동작 방법 | |
CN111108488B (zh) | 内存块回收方法和装置 | |
KR20190063054A (ko) | 메모리 시스템 및 이의 동작 방법 | |
KR20190010335A (ko) | 레이턴시 정보를 저장하는 저장 장치, 프로세서 및 컴퓨팅 시스템 | |
KR20210081088A (ko) | 메모리 컨트롤러를 포함하는 스토리지 장치 | |
KR20170110810A (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
US20190354483A1 (en) | Controller and memory system including the same | |
US20190155765A1 (en) | Operation method of host system including storage device and operation method of storage device controller | |
KR20100102283A (ko) | 플래시 메모리 장치 및 그 제어 방법 | |
US10528360B2 (en) | Storage device, information processing system, method of activating storage device and program | |
US8683161B2 (en) | Method and apparatus for increasing file copy performance on solid state mass storage devices | |
JP2016026345A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
KR20240049262A (ko) | 메모리 시스템 및 이의 동작 방법 | |
JP2023112427A (ja) | メモリシステム | |
US20170220297A1 (en) | Methods for scheduling data-programming tasks and apparatuses using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |