CN102598141A - 用于减少存储器阵列中的读取等待时间的存储器操作暂停 - Google Patents

Abstract

可通过暂停写入操作来减少存储器阵列中的读取等待时间。在一个实例中，一种过程包含将第一数据集写入到存储器中、中断第二存储器写入操作及在中断所述第二存储器写入操作之后从所述存储器读取所述第一数据集。

Description

用于减少存储器阵列中的读取等待时间的存储器操作暂停

技术领域

背景技术

当前，用于外部及嵌入式快闪存储器两者的最常见接口为多媒体卡(MMC)及对应的嵌入式MMC(e-MMC)。还正在研发例如通用快闪存储(UFS)等新标准以允许内部及外部快闪存储器共享单个总线。这些标准还打算适于其它类型的存储器，包含磁性存储器、光学存储器及相变存储器。

为简化MMC或e-MMC接口，存储器卡控制器使物理存储器接口(例如，NAND接口)适应MMC总线接口且还管理特定于所述物理存储器技术的任务。对于NAND存储器，这些任务可包含碎片重组、坏块管理、错误校正及检测、损耗均衡算法、安全管理及逻辑/物理块重新映射。此减少系统的其余部分的复杂性，但这些额外存储器控制器任务全部需要一定的时间来执行，此可使得所述存储器暂时不可用。

可发生以下情况，举例来说，存储器卡控制器将由于当前运行数据管理例程(例如，数据碎片重组或无用单元收集)而花费数百毫秒以上来执行主机命令。在此时间期间，所述卡将处于繁忙状态中且其可不管理其它主机命令直到先前主机命令结束为止。因此，延迟对读取命令的响应。此增加的等待时间可干涉主机的适当操作。

发明内容

附图说明

本说明书的结论部分中已特别指出及清晰地主张了被视为本发明的标的物。然而，在结合附图阅读时参考以下详细说明可最佳理解本发明的组织及操作方法两者、以及其目的、特征及优点。

图1展示适于图解说明实施例的若干方面的e-MMC快闪存储器卡控制器的状态图的一部分；

图2展示根据实施例的存储器控制器的状态图的一部分；

图3是根据实施例暂停及重新开始写入操作的时序图；

图4是根据实施例中止写入操作的时序图；

图5是根据实施例暂停及重新开始写入操作的过程流程图；

图6是根据实施例中止写入操作的过程流程图；

图7是具有能够实施在其它图的上下文中所描述的过程及设备的主机接口的受管理存储器的框图；且

图8是能够实施在其它图的上下文中所描述的过程及设备的移动装置的框图。

应了解，为简洁及清晰图解说明起见，图中所图解说明的元件未必按比例绘制。举例来说，为清晰起见，所述元件中的一些元件的尺寸可相对于其它元件放大。此外，在认为适当处，在图中重复参考编号以指示对应或类似元件。

具体实施方式

为实现PoD及许多其它需求策略及应用，存储器必须提供足够快速读取操作且所述读取操作必须可在已写入相同数据不久之后进行。因此，如下文所描述，主机可存取一受管理存储器，而不管存储器控制器的状态如何。如果(举例来说)写入操作正在进行中，那么主机可暂停当前写入操作、执行读取操作且接着重新开始经暂停的写入。

举例来说，当主机使其自身的固件存储到受管理存储器上且在运行时间其需要加载所述固件的若干片段而存储器控制器正忙于存储数据时，此暂停操作可为有用的。在一个实例中，新命令序列允许主机暂停及重新开始长写入操作以执行迅速读取操作。

甚至在最差条件下，随后为写入重新开始命令的写入暂停命令也可用以给主机保证几毫秒的读取存取时间。此允许主机(举例来说)通过简单冻结写入操作来实施页按需策略。可以相同方式冻结任一其它长存储器管理操作。

在e-MMC 4.4JEDEC(电子装置工程联合委员会)JESD84-A44标准规范(结合电子工业协会颁布)的上下文中呈现以下说明以简化阐释，但相同概念可转移给其它存储器管理协议及存储器接口。

NAND快闪存储器(无论是嵌入式的还是单独可拆卸卡)可容易满足任一系统的典型读取速度要求。然而，存储器管理及写入算法可引入较长等待时间。由e-MMC规范将存储器管理指派给存储器卡控制器，因此主机不知道是否正执行任一特定过程。因此，为始终如一地提供高速存储器性能，必须存在适应存储器管理任务的某一方式。

当e-MMC为受管理NAND快闪存储器卡时，内部存储器卡控制器负责执行内部NAND存储器管理操作中的全部操作。在这些操作中，碎片重组及无用单元收集往往是不可预测的且耗时的。这些算法通常是在写入/擦除命令期间执行，且其持续时间取决于NAND快闪块的占用状态及因此取决于外部主机应用如何存取存储器系统。对于其它类型的物理存储器，存在可干涉迅速读取循环的其它存储器管理操作。

任何管理算法的执行均可以不可预测方式增加写入命令的执行时间。因此，后续高优先级读取操作可延迟得比本说明书所允许的长。此尤其可扰乱主机的操作。

在经由e-MMC接口耦合到主机(例如，计算机、智能电话、媒体播放器或类似装置)的快闪存储器卡的上下文中呈现本说明。然而，本发明不受如此限制。许多类型的存储器需要背景管理任务。不管这些任务是类似于快闪存储器所需的那些任务还是与其有极大不同，本发明均允许减少来自这些任务的等待时间。本发明不限于特定存储器硬件配置。所述存储器可在不同卡、不同芯片上，或其可嵌入于某一其它装置中。在所述存储器封装为存储器卡的情况下，可由存储器卡控制器执行所述存储器管理操作，然而，负责存储器管理的控制器可在其它类型的存储器中具有不同名称。因此，将在具有耦合于存储器与主机之间的存储器控制器的存储器或受管理存储器的上下文中描述本发明。

在简单实例的上下文中可更容易理解本发明的实施例。在此实例中，主机系统已将写入多个块命令呈送到存储器控制器。实例性受管理存储器具有聚集成块的存储器单元阵列。所述存储器控制器处于对经耦合的受管理存储器阵列或甚至仅所述存储器的一部分的数据碎片重组操作当中。在常规快闪存储器卡中，存储器卡控制器将在缓冲器中接收数据且接着回到碎片重组操作上来。接着将在此操作后面写入新数据。主机将不能够发送任何其它数据或读取任何数据直到完成这些操作为止。另外，将不可读取刚刚发送的数据直到碎片重组过程结束之后为止。此处，碎片重组用作实例。存在由可使存储器暂时不可用的存储器控制器执行的数个其它过程。

在以标准规范提供的e-MMC的常规状态图的上下文中可更全面地理解此实例。此状态图已再现为图1。已从所述标准图移除与本文中所讨论操作不相关的细节中的一些细节。

如图1中所展示，存储器控制器具有数个状态。这些状态包含备用状态(stby)10、传送状态(tran)12、发送数据状态(data)14、接收数据状态(rcv)16、编程状态(prg)18及断开状态(dis)20。还定义其它状态但未展示以简化所述图。对于快闪存储器，写入到用于非易失性存储的存储器单元称为编程。对于其它类型的存储器，编程状态可具有不同名称，例如写入或存储。此处所展示的特定状态是直接从e-MMC标准选取且特定来说极适于NAND快闪。然而，本发明可适于其它类型的存储器及其它类型的状态机。

控制器依据接收或产生命令而从一个状态转变到另一状态，或在发生“操作完成”事件之后的几个情况下即可从一个状态转变到另一状态。所述命令全部在数字上定义为CMDxx，其中xx为编号。每一命令均具有数字定义及自变量。然而，对于许多命令，所述自变量为填充自变量，意指其不用以传达任何信息。

stby与tran之间的转变由主机使用CMD7、选择/取消选择来控制。类似地，prg与dis之间及从data到stby的转变由CMD7控制。当接收命令时，所述命令的效应取决于存储器控制器的当前状态。当操作完成时，发生从dis到stby的转变。

在上文的简单实例中，主机已写入多个块命令呈送到存储器卡。此命令为CMD25。如图1中所展示，CMD 25可以tran 12由主机控制器接收。在此实例中，所述控制器处于tran中，且在于框22处接收写入命令(CMD 25)之后，存储器控制器状态从tran移动到rcv以接收数据。在从主机接收所有所述数据以存储(“传送结束”)之后或在于框24处接收停止命令(CMD 12)之后，存储器控制器状态朝向prg移动。根据标准规范，只要先前写入命令已完成(“操作完成”框26)，存储器控制器就从prg回到tran。主机不可在存储器控制器繁忙的情况下给其发送任一其它命令。如果所述控制器正执行复杂操作(例如，碎片重组)，那么所述控制器可保持处于“编程状态”中达数毫米。

依据标准描述各种各样的不同读取请求。这些请求在框28处展示为CMD8、11、17、18、30、56(r)。这些命令可仅在存储器控制器处于传送状态中的情况下起作用。因此，为迅速服务于读取请求，存储器控制器必须迅速从其当前状态移动到传送状态。从备用状态，此可容易借助CMD7来完成。从发送数据状态，一经同意当前请求，存储器控制器随时可发送更多数据。从断开状态，主机可等到在框36处完成操作为止且接着发布用于备用状态的CMD7或可借助CMD7命令所述存储器控制器转到编程状态。编程状态将随着框26处的操作完成转变回到传送状态。为允许将读取请求从接收数据状态迅速服务到编程状态，可将快速“退出繁忙”方法提供给主机。此方法可给主机提供用以进行以下操作的途径：冻结当前碎片重组、无用单元收集或e-MMC上正进行的其它操作，从而使存储器控制器自由以执行更高优先级读取操作。稍后可接着重新开始经冻结的操作。如上文所提及，通过写入多个块命令(CMD25)频繁地触发存储器管理操作。

简单地说，写入暂停命令可用以暂停任一微型活动，从而释放DAT0线(繁忙信号)且使其可迅速从所述装置读取。写入重新开始命令可接着将存储器控制器移动到编程状态中以完成先前暂停的写入操作。可保存少量数据以允许所述微型活动稍后重新开始及完成所述写入操作。在写入暂停之后，可保存已从主机侧进入到所述装置中的所有那些数据块以用于稍后重新开始。存在提供“退出繁忙”或“暂停及重新开始”方法的数个不同方式。

在一个实例中，标准停止命令(CMD12)与唯一自变量(举例来说，0xF0F0F0F0(按十六进制数字))一起使用。所述标准停止命令总是与填充自变量一起发送且命令标准停止传输(STOP_TRANSMISSION)。通过将所述自变量改变成特定唯一自变量，可改变所述命令的操作及功能。此新命令可被认为是“写入暂停”命令。

根据此实例，在接收所述写入暂停命令之后，控制器移动到prg 18中，且接着一经可能立即移动到“操作完成”26中而不完成所有步骤。而是，暂停所有控制器背景写入操作。所述控制器可经配置以保持或保存其稍后重新开始及完成写入操作所需的所有信息及数据。

在“操作完成”之后，所有存储器控制器回到tran 12中。从此状态，主机可将读取命令28发送到受管理存储器且所述存储器控制器将接着转变到data 14且服务于所述命令。在data状态14中发生读取操作。在读取操作达到框30处的“操作完成”之后，接着存储器控制器返回到tran状态12，所述存储器控制器可通过经由rcv 16转变到prg 18而从tran状态12重新开始先前写入命令，。

如果不重新开始先前写入命令，那么将丢失以先前写入命令发送到主机的所有数据。除重新开始序列以外的任一命令序列均可永久地停止先前写入命令。为重新开始写入操作且从tran转变到prg，可使用各种各样的不同方法。在一个实例中，可由主机发布以下命令序列：

-CMD 16(0x00000004)

-CMD 56(0x00000000)

-写入4字节0xF0F0F0F0

框32处的设定块长度命令CMD 16与自变量“0x00000004”一起发送。所述自变量指示下一命令CMD 56的数据传送长度。此后面是框22处的一般写入命令(CMD56)，所述一般写入命令将存储器控制器带到rcv状态。除指示数据转送的方向(在此情况下，朝向存储器阵列)的第一位(位0)以外，自变量“0x00000000”为填充位。在接收数据之后，“传送结束”将把存储器控制器发送到prg状态以写入数据块。一旦其已进入此状态，接着存储器控制器就将完成先前暂停的写入操作。

在另一实例中，可使用新命令或可将额外目的给予现有命令以将存储器控制器直接发送到“编程”状态中。如框34处所展示，CMD6、28、29、38将存储器控制器从tran直接带到prg。这些命令可在考虑被给予其特殊目的的情况下使用。在任一情况下，所述命令均可用以将装置直接发送到prg状态中以完成先前暂停的写入操作。在本实例中，使用CMD22。此命令当前不具有e-MMC标准规范中的指派用途。任一其它经保留或未经使用的命令可用于替代CMD22或用以适应所要过程的变化形式。关于上文所描述的写入暂停或退出繁忙方法，在发布暂停之后，如果主机发送读取或重新开始命令，那么可重新开始维护操作。然而，如果发布另一命令，那么存储器控制器可消除重新开始信息中的所有信息。此写入命令使经中断写入命令不完整。另一风险为，如果暂停操作正在进行中且接着将另一读取命令发布到经暂停写入中所涉及的地址，那么经检索数据可为未经定义的。在第三实例中，可使用写入中止命令序列。中止命令可用以致使突然中断在写入命令期间由e-MMC控制器起始的进行中存储器维护操作中的所有操作。所述中断使主机发布可快速执行的高优先级读取命令。

响应于写入中止命令，可摒弃存储器中的所有数据再复制操作。如果如此，那么对于NAND存储器，所涉及的物理块将被认为无效。因此，所涉及的物理存储器块将在写入至其中之前再次预擦除以用于新数据写入操作。为避免丢失再复制操作中所涉及的数据中的所有数据，通过写入中止命令中断的写入命令可接着由主机再发布。此允许在高优先级读取之后完成以前写入操作。

当写入操作在完成之前被中止是，存储器控制器可发布用以指示未成功完成所述操作的错误信号。响应于此，主机可接着在发布对应写入命令。如果如上文所描述的实例中由主机发布中止命令，那么主机可经配置以自动重复最后写入请求。在此情况下，不需要从存储器控制器发送错误信号，这是因为主机知道曾停止写入操作。

作为替代方案，回应于来自主机的高优先级读取请求，可由存储器控制器发布写入中止命令。为恢复经中止写入操作，存储器控制器可在已服务于读取请求时记起经中止操作且自动重新开始。另一选择为，存储器控制器可简单发布用于经中止操作的错误信号。所述错误信号可接着致使主机再发布最后写入操作。

所述中止命令可以各种各样的不同方式实施。在一个实例中，如同第一实例，可使用通过使用新自变量格式(例如，“0xF0F0F0F0”)修改的停止命令(CMD12)。由于所述停止命令的自变量完全由填充位构成，因此其它自变量可用以将额外功能添加到所述命令。

上文所描述的方法可实施于存储器控制器或主机中。如果主机涉及到写入暂停或写入中止操作，那么存储器控制器可将其是否能够支持此类命令及如何支持指示给主机。在e-MMC标准下，每一MMC卡包含EXT_CSD(经扩展卡特定数据)寄存器。此寄存器含有关于卡的能力及选定模式的信息。所述信息包含开始地址、存储器容量、分区、启动代码、经启用命令集、定时及速度规格、擦除保护模式等。当启动卡时，由主机读取卡上的寄存器。在一个实例中，经扩展CSD寄存器的所有权区域中的专用字段可经设定以向主机平台传递：在所述装置上，写入暂停/重新开始命令或写入中止命令或两者为可用的。举例来说，经扩展CSD寄存器的分段区域可用以允许主机挑选是否启用这些命令。在一个实例中，如由主机设定，字节可存在于分段区域中。当主机设定所述字节时，接着启用中止及暂停/重新开始功能性。

作为实例，分段区域中的字节可具有如表1中所展示的结构。

表1

作为实例，WRITE_PRE_EMPTION_SUPPORT字段可具有如表2中所展示的结构。

表2

对于位1-WRITE_PRE_EMPTION_RESUME_EN，可使用两个不同值来指示是否启用写入抢先重新开始命令。在一个实例中，可选择这些值作为：

0b0-不支持的写入暂停/重新开始命令；及

0b1-支持的写入暂停/重新命令。

类似地，对于位0-WRITE_PRE_EMPTION_ABORT_EN，可使用两个不同值来指示是否启用写入抢先中止命令。在一个实例中，可选择这些值作为：

0b0-不支持的写入中止命令；及

0b1-支持的写入中止命令。

以类似方式，作为实例，WRITE_PRE_EMPTION_MGMT字段可具有如图3中所展示的结构。

表3

位0-WRITE_PRE_EMPTION_ACT还可具有两个不同值以指示是否支持写入抢先动作。这些值可为：

0b0-未由主机启动的写入中止命令；及

0b1-由主机启动的写入中止命令。

所述e-MMC标准的EXT CSD寄存器提供用以将能力传递到主机的便利方式且上述表提供可如何完成所述操作的特定实例。然而，其它寄存器及其它控制机构可用以执行相同传递功能。对于其它类型的存储器装置及存储器协议，可使用类似或不同方法。另一选择为，可由主机及不具有正使用的任一类型的配置或特定数据或寄存器的卡接受特定命令的使用。

图2为展示可如何将暂停及重新开始操作添加到存储器系统的操作的简化状态图。图2包含图1的传送状态12、接收数据状态16及编程状态18。未展示其它状态及其转变以简化所述图。如图1中，存储器控制器在于框22处接收命令之后即刻从传送状态转变到接收数据。在于框24处接收数据之后，其转变到编程状态以将数据写入到存储器中。在于框26处完成写入操作之后，其即刻返回到传送状态。其它操作及命令也如图1的上下文中所描述操作。当存储器控制器处于编程状态中且必须迅速服务于读取命令时，图2允许在框38处接收暂停命令。此命令还可用以中断接收数据状态16。所述暂停命令使存储器控制器迅速转变回到传送状态，从所述转变状态其可服务于读取请求(未展示)。从此状态，可在框40处接收重新开始命令，从而使存储器控制器返回到编程状态以完成曾暂停的操作。图3为暂停重新开始方法(例如，图2的暂停/重新开始方法)的异动时序图。在图3中，存在从左侧移动到右侧的水平时间比例尺。在比例尺的左侧处，存储器控制器正写入多个块52。同时，正执行无用单元收集或其它存储器维护任务54。这些任务通常在编程状态18下执行于NAND快闪存储器卡中。

在写入期间的某一时间处，接收暂停命令56。此命令存储器控制器停止写入操作以服务于高优先级读取命令。所述暂停命令后面是退出停止繁忙时间58。此为结束写入操作、保存所述状态及任何必需操作数及数据值且转变到data状态14所需的时间。在此繁忙时间结束时，服务60于读取命令。在服务于高优先级读取命令之后，发布重新开始命令62，其允许存储器控制器返回到写入操作，包含曾暂停(未展示)的无用单元收集。

图4展示其中发布中止命令64替代暂停命令的替代方案。在图4的实例中，当接收中止命令时，存储器控制器正写入52及执行无用单元收集54。存在对应繁忙时间66，且接着执行60读取。在此情况下，由于所述繁忙时间较短而更迅速地服务于读取。这是因为中止命令后面不是重新开始命令。因此，存储器控制器不需记起关于写入操作的任何事情。所述写入操作将在接收另一写入命令之后即刻再次从开始处开始。作为停止命令的替代方案，或可使用实现类似结果的任一其它命令。

暂停/重新开始命令致使较少扰乱系统且需要来自主机的较少注意。停止或中止命令允许更迅速地服务于读取，但在写入操作期间所做出的任何改变均被丢失且必须从头开始。可对上文所描述的方法做出各种各样的其它变化且特定选项将取决于存储器的性质、其控制器及主机系统的需要。本发明还可使用如图5中所展示的流程图来描述。在图5中，存储器及其主机正在操作中且主机在框111处确定其需要将高优先级读取命令发布到存储器。首先，主机在框113处确定存储器是否在读取状态中。如果其不在，那么操作正常进行。主机在框115处发布读取请求且接着在框117处接收读取数据。所述过程接着返回到开始。

如果所述读取请求为低优先级读取请求，那么可遵循相同过程。如果存储器在写入操作中且发布读取请求，那么存储器将完成写入操作且接着服务于所述请求。在图1的e-MMC上下文中，存储器将在完成写入操作之后即刻转变到传送状态。其将接着响应于读取命令且转变到data状态以发送所请求数据。不存在对所述操作的扰乱，然而，将延迟对读取请求的响应。

如果在图5中，存储器当前处于写入状态中，那么主机可在框119处发布暂停命令。此将命令存储器暂停写入操作以使得其可响应于读取请求。在框121处，暂停命令后面跟着读取请求。在框123处，主机等到接收所请求数据为止。在接收所请求数据之后，主机接着在框127处发布重新开始命令。此允许存储器重新开始经中断写入操作。主机接着返回到开始。

图6展示替代过程流程。如在图5中，存储器及其主机正在操作中且主机在框131处确定其需要将高优先级读取命令发布到存储器。首先，主机在框133处确定存储器是否在读取状态中。如果其不在，那么操作正常进行。主机在框135处发布读取请求且接着在框137处接收读取数据。所述过程接着返回到开始。然而，在与5相反的情况下，在图6中，如果存储器当前处于写入状态中，那么主机在框139处发布停止或终止命令。不存在中止命令的对应重新开始命令。所述中止命令将仍命令存储器使其本身自由以响应于读取请求。在所述中止命令之后，所述过程回到框135。主机发布读取请求。主机接着在框137处接收所述数据且返回到开始。图6的过程流程具有未展示的一些可选操作。主机可追踪在停止命令之前发布的最后写入命令。在接收读取数据之后，主机可接着再发布所述写入命令。此将致使存储器返回到写入状态且恢复在停止所述写入过程时曾丢失的任何数据。另一选择为，主机可在发布停止命令之后等待来自存储器的错误信号。所述错误信号可追踪到对应命令，且接着可在已服务于读取请求之后由主机将对应命令再发布到存储器。在此方法中，当通过停止命令中断写入时，存储器借助错误做出响应。

作为图5及图6两者的流程图的又一替代方案，可忽略确定存储器的状态的操作。通常，如果在存储器处于备用或传送状态中时发布暂停或停止命令，那么所述命令将不对存储器的操作产生影响。在一些情况下，其可产生错误信号，但主机可将此解释为来自存储器的关于其操作状态的指示。此外，所述系统可经配置以使得当存储器处于发送数据状态或断开状态中时，所述暂停或停止命令将不被服务。此修改简化主机的操作但引入关于存储器的操作的一些不确定性。

图7展示呈eMMC卡的形式的受管理快闪存储器223。此仅为本发明可适用的存储器产品的一个实例。然而，其极适于上文特定描述的实施例。所图解说明的组件可为单个裸片的部分或由数个裸片组成。所述组件可含有于单个封装、壳体或可拆卸卡中，或者含有于数个离散封装中。所述存储器卡具有非易失性存储器区段201(举例来说，快闪存储器)，但可使用任一其它类型的存储器，包含易失性存储器。所述存储器可为各种各样的不同大小与不同分区方案中的任一者。在一些实例中，其将具有多个块且每一块将具有多个页。然而，还可使用其它配置。所述存储器经由非易失性存储器接口203耦合到存储器卡控制器或核心逻辑202。

所述接口通常具有控制总线及数据总线以提供存储器的控制器与单元之间的物理层通信。所述控制器还具有MMC接口204，卡223经由MMC接口204耦合到主机的存储器控制器单元205。外部MMC接口可具有受管理NAND接口以在基于MMC、eMMC、UFS或其它NAND的存储器接口上通信。此接口具有总线连接206以传递数据、命令及时钟定时。然而，可替代地使用适于使用不同外部协议来通信的不同接口。存储器卡控制器202将外部接口转换到与存储器201的物理接口。所述控制器或外部MMC接口可包含数据缓冲器以存储临时值且适应内部及外部总线上的等待时间。所述控制器执行包含各种各样的不同功能，包含上文所讨论的那些功能，举例来说，数据处理、存储器维护、安全管理以及错误检测及校正。

图8展示本发明的实施例可适用的实例性系统211。在所图解说明的实例中，所述系统为移动、手持式、蜂窝式电话，然而，在稍作修改的情况下，所述系统可呈现宽范围的不同装置。所述系统由中央处理单元(CPU)213驱动，所述中央处理单元可或可不包含芯片集。所述CPU具有：应用区段215，其适用操作系统来执行程序；及基带区段217，其处置电话功能。两个区段均耦合到存储器接口219，存储器接口219经由总线与系统的存储器通信。

在所图解说明的实例中，所述系统存储器具有：易失性区段221，其可实施为用于高速存取的随机存取存储器(RAM)；及非易失性区段223，其可实施为用于必须经受得住功率损失的数据的快闪存储器。通常，所述RAM用作必须迅速存取的数据及指令的短期存储，而所述快闪存储器用以存储操作系统、系统参数及应用程序。另一选择为，所述存储器可作为单个存储器整体实施成快闪存储器，且所述快闪区段可与其它类型的非易失性存储器一起实施，例如，PCM(相变存储器)、MRM(磁阻式存储器)、或FRAM(铁电随机存取存储器)、或者此或任一其它存储器类型的某一组合。上文在图5及图6的上下文中描述的操作适于非易失性存储器。在功率损失的情况下，将丢失存储于易失性存储器中的所有数据。

CPU的基带区段耦合到用户接口。在所图解说明的实例中，所述用户接口具有小键盘225及具有扬声器及麦克风的头戴式耳机227。端视特定应用，可使用各种各样的其它接口，例如，触摸屏、蓝牙装置、加速度计、接近传感器及其它接口。所述基带区段还耦合到RF(射频)电路229以允许系统使用无线电连接来与外部装置通信。所述无线电连接可为蜂窝式电话、数据、无线网络或如所要的任一其它接口。

所述CPU还可耦合到各种各样的外围装置231中的任一者(例如，照相机、位置系统、显示器、打印机、蓝牙装置及其它外围装置)以支持系统211的任何额外功能。图8还展示功率管理系统233，其可包含电源(例如，电池)以调节各种组件的功率消耗。此装置可为软件驱动且由CPU控制或是自主的，或此两者的组合。

在以上说明中，许多操作是在不规定哪个硬件实体执行操作的情况下描述。这些操作中的许多操作可由不同硬件单元或模块执行，此取决于特定存储器配置。如上文所提及，对于如目前所配置的eMMC，主机控制读取、写入及逻辑地址，而存储器控制器将逻辑地址映射到物理地址、执行维护以及错误检测及校正。因此，所述状态图是指存储器控制器的实际状态，但所述状态通过来自主机的命令来确定。

在其它系统中，所述存储器为更自主的，在此情况下，将发布上文所描述的命令中的一些命令(如由主机所发布的命令)作为存储器控制器的内部处理。另一方面，在其它系统(例如，系统存储器)中，主机控制存储器使用的每一方面。在此情况下，更准确地，所述状态图是指主机在直接控制存储器时的状态。操作、命令及响应的精确分配可适于符合不同行业标准及不同存储器使用。然而，本发明并不限于任一特定分配。术语“计算机可读媒体”是指参加将程序指令提供给处理器、存储器控制器或其它适合装置以用于执行的适合媒体。此媒体可采取许多形式，包含但不限于非易失性媒体及易失性媒体。非易失性媒体可包含(举例来说)光盘或磁盘、固态存储装置及其它存储器、ROM(只读存储器)等。易失性媒体可包含动态存储器，例如系统存储器、DRAM(动态RAM)、SRAM(静态RAM)及其它类型的易失性存储装置。计算机可读媒体的常见形式包含(举例来说)磁性媒体(例如，软盘、柔性盘、硬盘、磁带及其它磁性媒体)、光学媒体(例如，压缩盘只读存储器(CD-ROM)及其它光学媒体)、具有图案的物理媒体(例如，穿孔卡、纸带、任何其它物理媒体)、存储器芯片或盒式磁盘(例如，RAM、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM、快闪存储器及其它存储器芯片或盒式磁盘)及计算机可从其读取的任一其它媒体。

在下文详细说明中，陈述众多特定细节以提供对本发明的彻底理解。然而，所属领域的技术人员应理解。可在无这些特定细节的情况下实践本发明。在其它例项中，未详细描述熟知的方法、程序、组件及电路以便不会使本发明模糊不清。

依据在计算机存储器内对数据位或二进制数字信号的操作的算法或符号表示，呈现详细说明的一些部分。这些算法说明及表示可为所属数据处理技术领域人员用来向所属技术领域的其它技术人员传达其工作实质的技术。

此处且通常认为算法是导致所要结果的动作或操作的自一致序列。这些操作包含对物理量的物理操纵。通常(尽管未必必须)，这些量的形式为电信号、磁信号，其能够存储、传送、组合、比较及通过其它方式加以操纵。已证实，主要出于常用原因，将这些信号称为位、值、要素、符号、字符、项、数字或类似物有时比较方便。

然而，应理解，所有这些术语及类似术语均与适当的物理量相关联，且仅作为应用于这些物理量的方便标记。

除另外具体指明外，如依据以下讨论所明了，应了解，贯穿说明书讨论，利用例如“处理(processing)”、“计算(computing)”、“计算(calculating)”、“确定(determining)”或类似物等术语是指计算机或计算系统、或类似电子计算装置的作用及/或处理，其将所述计算系统的寄存器及/或存储器内表示为物理量(例如，电子量)的数据操纵及/或变换成所述计算系统的存储器、寄存器或其它此类信息存储装置、传输或显示装置内其它类似地表示为物理量的数据。

本发明的实施例可包含用于执行本文中的操作的设备。一种设备可针对所要的目的而特别地构造，或其可包括通用计算装置，所述通用计算装置由存储于所述装置中的程序来选择性地启动或重新配置。此程序可存储于存储媒体上，例如但不限于包含以下各项的任一类型的磁盘：软盘、光盘、压缩盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除且可编程只读存储器(EEPROM)、磁性卡或光学卡、或适于存储电子指令且能够耦合到用于计算装置的系统总线的任一其它类型的媒体。

本文中所呈现的处理及显示并非与任一特定计算装置或其它设备内在地相关。各种通用系统还可根据本文中的教示与程序一起使用，或者可证明便于构造用于执行所要方法的更专业设备。依据以上说明将显而易见中各种各样的这些系统的所要结构。另外，本发明的实施例并非参考任一特定编程语言加以描述。应了解，可使用各种各样的编程语言来实施如本文中所描述的本发明教示。另外，应理解，本文中所描述的操作、能力及特征可与硬件(离散或集成电路)及软件的任一组合一起实施。

可使用术语“耦合”及“连接”连同其衍生物。应理解，这些术语并非旨在彼此同义。而是，在特定实施例中，“连接”可用于指示两个或两个以上元件彼此直接物理及/或电接触。“耦合”可用于指示两个或两个以上元件彼此直接或间接(元件之间存在其它介入元件)物理或电接触，及/或所述两个或两个以上元件彼此共同操作或相互作用(例如，呈因果关系)。上文已描述了本发明的特定实施例，然而，本发明并不限于此类实施例的细节，而仅由以上权利要求书及其合理等效物限制。

Claims (12)

1.一种方法，其包括：

将第一数据集写入到存储器中；

中断(119)第二存储器写入操作；及

在中断所述第二存储器写入操作之后从所述存储器读取(121)所述第一数据集。

2.根据权利要求1所述的方法，其进一步包括在读取所述第一数据集之后重新开始(127)所述第二存储器写入操作。

3.根据权利要求1所述的方法，其进一步包括响应于中断所述第二存储器写入操作而发布错误信号。

4.根据权利要求1所述的方法，其进一步包括响应于所述错误信号而接收重复所述经中断第二存储器写入操作的命令。

5.根据权利要求1所述的方法，其中写入包括发布写入命令，其中中断包括发布中断命令，且其中读取包括发布读取命令。

6.根据前述权利要求中任何一个或一个以上权利要求所述的方法，其中中断包括发布(139)停止命令。

7.根据前述权利要求中任何一个或一个以上权利要求所述的方法，其中中断包括发布(119)暂停命令。

8.根据权利要求1所述的方法，其中中断包括接收中断命令及从写入状态(18)转变到发送状态(12)。

9.根据前述权利要求中任何一个或一个以上权利要求所述的方法，其中第二存储器写入命令包括存储器维护操作，例如碎片重组或无用单元收集。

10.根据前述权利要求中任何一个或一个以上权利要求所述的方法，其中读取包括将数据页提供到页按需存储器主机(205)。

11.根据前述权利要求中任何一个或一个以上权利要求所述的方法，其中所述存储器为NAND快闪存储器(201)。

12.一种设备，其包括：

电子数据存储器(201)；

存储器控制器(202)，其耦合到所述存储器；及

主机接口(204)，其耦合到所述存储器控制器及主机(205)；

其中所述存储器控制器将第一数据集写入到所述存储器中且对所述存储器执行第二存储器写入操作，所述存储器控制器经由所述主机接口从所述主机接收存储器读取命令，所述存储器控制器接着中断所述第二存储器写入操作以服务于所述读取命令。

Images