CN109410999B - 非易失性存储器器件及操作其的方法 - Google Patents

非易失性存储器器件及操作其的方法 Download PDF

Info

Publication number
CN109410999B
CN109410999B CN201810325034.6A CN201810325034A CN109410999B CN 109410999 B CN109410999 B CN 109410999B CN 201810325034 A CN201810325034 A CN 201810325034A CN 109410999 B CN109410999 B CN 109410999B
Authority
CN
China
Prior art keywords
time
pause
mode
word line
recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810325034.6A
Other languages
English (en)
Other versions
CN109410999A (zh
Inventor
全秀昶
高贵汉
郭东勋
金真怜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109410999A publication Critical patent/CN109410999A/zh
Application granted granted Critical
Publication of CN109410999B publication Critical patent/CN109410999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。

Description

非易失性存储器器件及操作其的方法
相关申请的交叉引用
本申请要求于2017年8月17日在韩国知识产权局提交的韩国专利申请No.10-2017-0104140的优先权，其公开通过引用全部并入本文。
技术领域
一些示例性实施例提供在编程操作期间高效地进行接收到的紧急读取请求的非易失性存储器器件以及操作非易失性存储器器件的方法。
背景技术
一些示例性实施例涉及存储器器件及其操作方法，并且更特别地，涉及在编程操作期间进行紧急读取请求的非易失性存储器器件及其操作方法。
半导体存储器器件是通过使用半导体(诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP))来实现的存储器器件。半导体存储器器件总体上分类为易失性半导体存储器器件和非易失性半导体存储器器件。
非易失性存储器器件是其中储存的数据即使在电力供给切断时也不会消失的存储器器件。非易失性存储器器件可以包含只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电力EPROM(EEPROM)、闪速存储器器件、相变随机存取存储器(RAM)(PRAM)、磁阻式RAM(MRAM)、以及铁电式RAM(FRAM)。闪速存储器器件可以大致分类为NOR型和NAND型。
发明内容
根据一些示例性实施例，提供了由非易失性存储器器件进行的方法。该方法包含发起对应于多个编程循环当中的第一编程循环的第一编程操作。该方法还包含在第一编程操作期间接收紧急读取的暂停命令。该方法还包含，基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻。此外，该方法包含，通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。
根据一些示例性实施例，提供了由非易失性存储器器件进行的方法。该方法包含通过将多个阶梯式增加的供给电压顺序地施加到对应于编程命令的所选择的字线来增加所选择的字线的电压电平。该方法还包含在增加期间接收紧急读取操作的暂停命令。该方法还包含响应于基于暂停命令的复原时刻来确定复原模式。另外，该方法包含根据所确定的复原模式进行复原；以及，响应于读取命令来进行紧急读取操作，其中复原模式是取消模式和循环模式两者之一，在取消模式中，与接收暂停命令同时进行复原，在循环模式中，在将所选择的字线的电压电平增加到目标电压之后进行复原。
根据一些示例性实施例，提供非易失性存储器器件，其包含执行存储在非瞬态计算机可读储存器中的计算机可读指令的至少一个处理器，处理器配置为，响应于编程命令将编程电压施加到所选择的字线，以增加所选择的字线的电压电平来进行编程操作，在编程操作期间，响应于接收紧急读取操作的暂停命令，根据复原模式将复原电压施加到所选择的字线，并且基于接收到的暂停命令确定复原模式，其中复原模式是取消模式和循环模式两者之一，在取消模式中，在完成对应于编程命令的第一编程循环之前施加复原电压，在循环模式中，在完成第一编程循环之后施加复原电压。
附图说明
根据下面结合附图的详细描述，将更清楚地理解一些示例性实施例，附图中：
图1是示出根据一些示例性实施例的非易失性存储器系统的框图；
图2是示出根据一些示例性实施例的非易失性存储器器件的框图；
图3是示出根据一些示例性实施例的确定复原模式并且进行复原操作的非易失性存储器器件的操作的流程图；
图4A是示出根据一些示例性实施例的在取消模式中进行复原操作的非易失性存储器器件的操作的流程图；
图4B是示出根据一些示例性实施例的在循环模式中进行复原操作的非易失性存储器器件的操作的流程图；
图5是示出根据一些示例性实施例的包含在存储器单元阵列中的单级存储器块的电路图；
图6是示出根据一些示例性实施例的包含在存储器单元阵列中的多级存储器块的电路图；
图7是图6的存储器块的立体图；
图8是示出根据一些示例性实施例的在非易失性存储器器件的一系列编程操作期间的所选择的字线的电压电平的曲线图；
图9是示出根据一些示例性实施例的在取消模式和循环模式中响应于复原操作的非易失性存储器器件的编程操作期间的所选择的字线的电压电平的曲线图；
图10是示出根据一些示例性实施例的复原模式管理器的框图；
图11A是示出根据一些示例性实施例的使用暂停命令计数器来确定复原模式的复原模式管理器的操作的流程图；
图11B是示出根据一些示例性实施例的在使用暂停命令计数器来确定复原模式的复原模式管理器的一系列操作期间的所选择的字线的电压电平的曲线图；
图12A是示出根据一些示例性实施例的使用供给电压确定器来确定复原模式的复原模式管理器的操作的流程图；
图12B是示出根据一些示例性实施例的在使用供给电压确定器来确定复原模式的复原模式管理器的操作期间的所选择的字线的电压电平的曲线图；
图13A是示出根据一些示例性实施例的使用字线电压电平确定器来确定复原模式的复原模式管理器的操作的流程图；
图13B是示出根据一些示例性实施例的在使用字线电压电平确定器来确定复原模式的复原模式管理器的操作期间的所选择的字线的电压电平的曲线图；
图14A是示出根据一些示例性实施例的使用暂停时间计数器来确定复原模式的复原模式管理器的操作的流程图；
图14B是示出根据一些示例性实施例的在使用暂停时间计数器来确定复原模式的复原模式管理器的操作期间的所选择的字线的电压电平的曲线图；
图15是示出根据一些示例性实施例的使用暂停命令计数器、供给电压确定器、字线电压电平确定器中的两个或更多个来确定复原模式的复原模式管理器的操作的流程图；以及
图16是根据一些示例性实施例的其中将非易失性存储器器件应用到固态驱动器(SSD)系统的示例的框图。
具体实施方式
图1是示出根据一些示例性实施例的非易失性存储器系统的框图。
参考图1，非易失性存储器系统1可以提供为在计算系统内，计算系统为诸如工作站、上网本(netbook)、个人数字助理(PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏设备、导航设备、黑匣子、数码相机、数字多媒体广播(DMB)播放器、数字录音机、数字图像记录器、数字图片播放器、数字录像机和数字视频播放器。
非易失性存储器系统1可以包含存储器控制器20和非易失性存储器器件10。在一些示例性实施例中，主机HOST、存储器控制器20和非易失性存储器器件10中的每一个可以提供为一个芯片、一个封装、一个模块等。替代地，存储器控制器20和非易失性存储器器件10可以安装在封装体中，诸如叠加封装体(PoP)、球栅阵列(BGA)、芯片级封装体(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装体(PDIP)、窝伏尔组件级(waffle pack)裸芯、晶片形式裸芯、板上芯片(COB)、陶瓷双列直插封装体(CERDIP)、塑料公制四方扁平封装体(MQFP)、薄型四方扁平封装体(TQFP)、小外型集成电路(SOIC)、收缩小外型封装体(SSOP)、薄小外型封装体(TSOP)、系统级封装体(SIP)、多芯片封装体(MCP)、晶片级制造封装体(WFP)和晶片级处理堆叠封装体(WSP)。
存储器控制器20可以响应于从主机HOST接收到的写入请求或读取请求来控制非易失性存储器器件10。例如，存储器控制器20可以响应于从主机HOST接收到的写入请求或读取请求，向非易失性存储器器件10发送写入命令CMD_w或读取命令CMD_r。另外，存储器控制器20可以发送暂停命令CMD_spd、恢复命令CMD_rsm、和/或地址ADDR。存储器控制器20向非易失性存储器器件10发送的地址ADDR可以是非易失性存储器器件10中的物理地址。存储器控制器20可以与非易失性存储器器件10交换数据DATA。此外，存储器控制器20可以从非易失性存储器器件10接收就绪/繁忙信号RnB。
非易失性存储器器件10可以响应于从存储器控制器20接收到的信号进行操作，诸如写入操作、读取操作和擦除操作。在一些示例性实施例中，非易失性存储器器件10可以向存储器控制器20发送就绪/繁忙信号RnB。就绪/繁忙信号RnB可以是指示非易失性存储器器件10是否在操作的信号。例如，当非易失性存储器器件10进行编程操作时，就绪/繁忙信号RnB可以处于繁忙状态(例如，逻辑低)。当非易失性存储器器件10不进行诸如写入操作、读取操作和擦除操作的操作时，就绪/繁忙信号RnB可以处于就绪状态(例如，逻辑高)。
存储器控制器20可以响应于就绪/繁忙信号RnB和从主机HOST接收到的写入请求或读取请求，向非易失性存储器器件10发送暂停命令CMD_spd。
存储器控制器20可以从主机HOST接收具有高优先级的读取请求。在本说明书中，具有高优先级的读取请求可以称为紧急读取请求。存储器控制器20可以响应于接收到的紧急读取请求向非易失性存储器器件10发送暂停命令CMD_spd。换句话说，当就绪/繁忙信号RnB处于繁忙状态时，存储器控制器20可以响应于接收到的具有高优先级的读取请求，向非易失性存储器器件10发送暂停命令CMD_spd。非易失性存储器器件10可以响应于暂停命令CMD_spd，对将被编程的所选择的字线进行复原操作。
在复原操作完成之后，非易失性存储器器件10可以响应于紧急读取请求来进行读取操作。非易失性存储器器件10可以响应于紧急读取请求，在完成读取操作之后输出处于就绪状态的就绪/繁忙信号RnB，并且存储器控制器20可以通过向非易失性存储器器件10相应地输出恢复命令CMD_rsm以恢复编程操作。
非易失性存储器器件10可以包含存储器单元阵列110、控制逻辑装置120和复原模式管理器130。存储器单元阵列110可以包含多个存储器单元。例如，多个存储器单元可以是闪速存储器单元。下文，将针对其中多个存储器单元是NAND闪速存储器单元的情况来描述一些示例性实施例。然而，一些示例性实施例不限于此。在一些示例性实施例中，多个存储器单元可以是电阻式存储器单元，诸如电阻式只读存储器(RAM)(RRAM)、相变RAM(PRAM)和磁阻式RAM(MRAM)。
根据一些示例性实施例，本文所描述的由控制逻辑装置120和复原模式管理器130中的任意的或全部进行的操作可以由执行包含对应于操作的指令的程序代码的至少一个处理器进行。指令可以存储在存储器中。在本公开中使用的术语“处理器”可以指例如具有电路的硬件实现的数据处理装置，该电路物理上构成为执行期望的操作，包含例如由包含在程序中的代码和/或指令所表示的操作。在至少一些示例性实施例中，上述硬件实现的数据处理装置可以包含但不限于微处理器、中央处理单元(CPU)、处理器核、多核处理器、多处理器、应用专用集成电路(ASIC)、以及现场可编程门阵列(FPGA)。
存储器单元阵列110可以是三维(3D)存储器阵列。3D存储器阵列可以在存储器单元阵列的至少一个物理级上单片地形成，存储器单元阵列包含在硅基板上的有源区域，以及与硅基板上或硅基板内的存储器单元的操作相关的电路。术语“单片”可以意味着构成存储器单元阵列的每级的层直接地堆叠在存储器单元阵列的每个较低的级的层之上。3D存储器阵列可以包含在垂直方向上布置的单元串，使得至少一个存储器单元放置在另一个存储器单元上。至少一个存储器单元可以包含电荷捕获层。然而，一些示例性实施例不限于此。在一些示例性实施例中，存储器单元阵列110可以是二维(2D)存储器单元阵列。
在一些示例性实施例中，包含在存储器单元阵列110中的每个存储器单元可以是存储两位或更多位数据的多级单元(MLC)。例如，存储器单元可以是储存2位数据的MLC。作为另一个示例，存储器单元可以是储存3位数据的三级单元(TLC)。然而，一些示例性实施例不限于此。在一些示例性实施例中，包含在存储器单元阵列110中的一些存储器单元可以是储存1位数据的单级单元(SLC)，并且一些其它存储器单元可以是MLC。
控制逻辑装置120可以基于从存储器控制器20接收到的数据DATA、地址ADDR、以及命令CMD_w、CMD_r、CMD_spd和CMD_rsm来总体上控制非易失性存储器器件10中的各种操作。例如，控制逻辑装置120可以输出各种控制信号，以向存储器单元阵列110写入数据DATA，或者从存储器单元阵列110读取数据DATA。此外，控制逻辑装置120可以输出控制信号，以在所选择的字线上进行复原。
复原模式管理器130可以基于暂停命令CMD_spd来确定复原模式。取决于复原时刻，复原模式可以包含取消模式和循环模式，在取消模式中，在接收暂停命令CMD_spd之后立刻地或同时地进行复原，在循环模式中，在已经进行包含在编程操作中的编程循环之后进行复原。在一些示例性实施例中，取决于暂停命令CMD_spd的接收时刻，复原模式管理器130可以不同地确定复原模式。在一些示例性实施例中，取决于接收到的暂停命令CMD_spd的数量，复原模式管理器130可以不同地确定复原模式。因为取消模式同时地进行复原，取消模式可以具有对紧急读取请求同时响应的优点，但是可能具有编程操作上的延迟的缺点。另一方面，由于循环模式首先完成编程操作，然后响应紧急读取请求，编程操作可以不被延迟，但是可能存在响应于紧急读取请求的延迟的缺点。根据一些示例性实施例，复原模式管理器130可以基于暂停命令CMD_spd将复原模式确定为两个不同的模式中的一个，从而缓解或防止其中编程请求被延迟的写入匮乏(write starvation)，并且进行高效的紧急读取操作。
在本说明书中，解释了在编程操作期间接收到紧急读取请求的情况，但是应当理解，即使当在擦除操作期间接收到紧急读取请求时，也可以应用类比。
图2是示出根据一些示例性实施例的非易失性存储器器件10的框图。以上参考图1已经给出的重复的描述将被省略。
参考图2，非易失性存储器器件10可以包含存储器单元阵列110、控制逻辑装置120、复原模式管理器130、电压发生器140、行解码器150和输入/输出(I/O)电路160。根据一些示例性实施例，本文所描述的由电压发生器140、行解码器150和I/O电路160中的任意或全部进行的操作可以由执行包含对应于操作的指令的程序代码的至少一个处理器进行。指令可以存储在存储器中。
基于从存储器控制器(图1中的20)接收到的各种命令CMD_w、CMD_r、CMD_spd和CMD_rsm、以及地址ADDR，控制逻辑装置120可以输出各种控制信号，以向存储器单元阵列110写入数据DATA或者从存储器单元阵列110读取数据DATA。此外，当非易失性存储器器件10接收暂停命令CMD_spd时，复原模式管理器130可以相应地确定复原模式RM并且向控制逻辑装置120输出所确定的复原模式RM。复原模式RM可以包含取消模式CM和循环模式LM，在取消模式CM中，在接收暂停命令CMD_spd之后立刻地或同时地进行复原，在循环模式LM中，在已经进行对应于编程循环的编程操作之后进行复原。基于RM，控制逻辑装置120可以向存储器单元阵列110输出用于进行复原操作的各种控制信号。以下参考图9来描述取消模式CM和循环模式LM。
基于电压控制信号CTRL_vol，电压发生器140可以产生各种类型的电压，以在存储器单元阵列110中进行读取、写入以及擦除操作。电压发生器140可以产生字线电压VWL(例如，编程电压或写入电压)、读取电压、通过电压(或未选择的字线电压)、验证电压、复原电压等。
行解码器150可以响应于行地址X-ADDR选择一些字线WL。行解码器150可以向字线WL传输字线电压VWL。在编程操作中，行解码器150可以将编程电压和验证电压施加到所选择的字线，并且将编程抑制电压施加到未选择的字线。在读取操作中，行解码器150可以将读取电压施加到所选择的字线，并且将读取抑制电压施加到未选择的字线。在复原操作中，行解码器150可以将复原电压施加到所选择的字线。此外，行解码器150可以响应于行地址X-ADDR，选择一些串选择线或一些接地选择线。
I/O电路160可以从外部(例如，存储器控制器20)接收数据DATA，并且在存储器单元阵列110中存储输入数据DATA。此外，I/O电路160可以从存储器单元阵列110读取数据DATA，并且向外部输出读取的数据DATA。I/O电路160可以包含对应于位线BL的页缓冲器(未示出)。页缓冲器可以经由位线BL连接到存储器单元阵列110，并且可以响应于从控制逻辑装置120接收到的列地址Y-ADDR而选择位线BL中的一些。在编程操作中，页缓冲器可以作为写入驱动器来操作，并且可以将数据DATA编程为储存在存储器单元阵列110中。
图3是示出根据一些示例性实施例的非易失性存储器器件10的操作的流程图。
参考图2和图3，非易失性存储器器件10可以进行对应于多个编程循环中的第一编程循环的编程操作(S110)。在第一编程循环期间，非易失性存储器器件10可以从存储器控制器20接收用于紧急读取的暂停命令CMD_spd(S120)。非易失性存储器件10可以基于暂停命令CMD_spd来确定复原模式RM(S130)。当所确定的复原模式RM是取消模式CM(在S140处的是)时，非易失性存储器件10可以在取消模式CM中进行复原操作(S150)。否则，当所确定的复原模式RM不是取消模式CM(在S140处的否)时，非易失性存储器件10可以在循环模式LM中进行复原操作(S160)。虽然图3示出了用于确定复原模式RM是否是CM的一些示例性实施例，但是一些示例性实施例可以包含确定复原模式RM是否是LM。
图4A是示出根据一些示例性实施例的非易失性存储器器件10的操作的流程图。详细地，图4A是示出根据图3中的操作S150在取消模式CM中进行复原的非易失性存储器器件10的操作的流程图。
参考图2和图4A，非易失性存储器器件10可以将复原模式RM确定为CM，并且相应地通过将复原电压施加到所选择的字线WL来立刻地或同时地进行复原操作(S151)。换句话说，非易失性存储器器件10可以响应于在CM中接收到暂停命令CMD_spd，立刻地或同时地进行复原操作。在完成复原操作之后，非易失性存储器器件10可以响应于读取命令CMD_r，进行紧急读取操作(S152)。虽然未示出，但是在一些示例性实施例中，在完成复原操作之后，非易失性存储器器件10可以输出就绪信号作为就绪/繁忙信号RnB，并且存储器控制器(图1中的20)可以相应地输出读取命令CMD_r。
在完成紧急读取操作之后，非易失性存储器器件10可以接收恢复命令CMD_rsm(S153)。虽然未示出，但是在一些示例性实施例中，在完成紧急读取操作之后，非易失性存储器器件10可以输出就绪信号作为就绪/繁忙信号RnB，并且存储器控制器(图1中的20)可以相应地输出恢复命令CMD_rsm。非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行对应于第一编程循环的编程操作(S154)。
图4B是示出根据一些示例性实施例的非易失性存储器器件10的操作的流程图。详细地，图4B是示出根据图3中的操作S160在循环模式LM中进行复原的非易失性存储器器件10的操作的流程图。
参考图2和图4B，非易失性存储器器件10可以将复原模式RM确定为循环模式LM，并且相应地进行对应于第一编程循环的编程操作(S161)。换句话说，不管在LM中是否接收暂停命令CMD_spd，非易失性存储器器件10可以继续进行对应于第一编程循环的编程操作。在一些示例性实施例中，对应于第一编程循环的编程操作可以包含验证操作。在完成对应于第一编程循环的编程操作之后，非易失性存储器器件10可以通过将复原电压施加到所选择的字线来进行复原操作(S162)。
在完成复原操作之后，非易失性存储器器件10可以响应于读取命令CMD_r来进行紧急读取操作(S163)。虽然未示出，但是在一些示例性实施例中，在完成复原操作之后，非易失性存储器器件10可以输出就绪信号作为就绪/繁忙信号RnB，并且存储器控制器(图1中的20)可以相应地输出读取命令CMD_r。在完成紧急读取操作之后，非易失性存储器器件10可以接收恢复命令CMD_rsm(S164)。虽然未示出，但是在一些示例性实施例中，在完成紧急读取操作之后，非易失性存储器器件10可以输出就绪信号作为就绪/繁忙信号RnB，并且存储器控制器(图1中的20)可以相应地输出恢复命令CMD_rsm。由于已经完成第一编程循环的编程操作，非易失性存储器器件10可以响应于恢复命令CMD_rsm而进行对应于第二编程循环的编程操作，第二编程循环是第一编程循环的下一个循环(S165)。
图5是示出根据一些示例性实施例的包含在存储器单元阵列中的单级存储器块BLKa的电路图。
参考图5，存储器单元阵列(例如，图2中的110)可以是水平NAND闪速存储器的存储器单元阵列，并且可以包含多个存储器块BLKa。每个存储器块BLKa可以包含m(m是2或者更大的整数)个单元串STR，其中将多个存储器单元MC在从位线BL0到位线BLm-1的方向上串联连接。每个存储器块BLKa还可以包含接地选择线GSL、公共源极线CSL、串选择晶体管SST和接地选择晶体管GST。作为示例，图5示出了其中每个单元串STR包含八个存储器单元MC的情况。
具有如图5中所示的结构的NAND闪速存储器器件可以逐块地擦除，并且以分别地对应于字线WL0到WL7的页为单位进行编程。图5示出了其中在一个块中提供用于n个字线(WL1到WLn)的n(n是整数)个页的示例。此外，图1和图2中的非易失性存储器器件10还可以包含以与上述存储器单元阵列110的相同结构进行相同操作的多个存储器单元阵列。
图6是示出根据一些示例性实施例的包含在存储器单元阵列中的多级存储器块BLK0的电路图。
参考图6，存储器单元阵列(例如，图2中的110)可以是垂直NAND闪速存储器的存储器单元阵列，并且包含多个存储器块BLK0。每个存储器块BLK0可以包含多个NAND串NS11到NS33、多个字线WL1到WL8、多个位线BL1到BL3、多个接地选择线GSL1到GSL3、多个串选择线SSL1到SSL3和公共源极线CSL。根据一些示例性实施例，NAND串、字线、位线、接地选择线和串选择线的数量可以各不相同地改变。
NAND串NS11、NS21和NS31可以布置在第一位线BL1与公共源极线CSL之间。NAND串NS12、NS22和NS32可以布置在第二位线BL2与公共源极线CSL之间。NAND串NS13、NS23和NS33可以布置在第三位线BL3与公共源极线CSL之间。NAND串的每一个(例如，NS11)可以包含串选择晶体管SST、第一到第八存储器单元MC1到MC8、以及接地选择晶体管GST，它们串联连接。
共同连接到一个位线的串可以形成一列。例如，共同连接到第一位线BL1的串NS11、NS21和NS31可以对应于第一列，共同连接到第二位线BL2的串NS12、NS22和NS32可以对应于第二列，并且共同连接到第三位线BL3的串N13、N23和N33可以对应于第三列。
连接到一个串选择线的串可以形成行。例如，连接到第一串选择线SSL1的串NS11、NS12和NS13可以对应于第一行，连接到第二串选择线SSL2的串NS21、NS22和NS3可以对应于第二行，并且连接到第三串选择线SSL3的串N31、N32和NS33可以对应于第三行。
串选择晶体管SST可以连接到对应的串选择线SSL1到SSL3。第一到第八存储器单元MC1到MC8中的每一个可以连接到对应的字线WL1到WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1到GSL3。串选择晶体管SST可以连接到对应的位线BL1到BL3，并且接地选择晶体管GST可以连接到公共源极线CSL。
相同级上的字线(例如，WL1)可以共同地彼此连接，而串选择线SSL1到SSL3可以彼此间隔开，并且接地选择线GSL1到GSL3可以与彼此间隔开。例如，当连接到第一字线WL1并且属于串N11、N12和N13的存储器单元被编程时，可以选择第一字线WL1和第一串选择线SSL1。接地选择线GSL1到GSL3可以共同地彼此连接。
图7是图6的存储器块BLK0的立体图。
参考图7，包含在存储器单元阵列(例如，图2中的110)中的每个存储器块BLK0可以在关于基板SUB的垂直方向上形成。在图7中，存储器块BLK0示出为包含两个选择线GSL和SSL、八个字线WL1到WL8以及三个位线BL1到BL3，但是其数量实际上可以比这些数量更多或更少。
基板SUB可以是第一导电型(例如，p型)，并且可以提供在其中在第一方向(例如，Y方向)上延伸并且是第二导电型(例如，n型)的公共源极线CSL。在第一方向上延伸的多个绝缘层IL可以顺序地提供在基板SUB的在第三方向(例如，Z方向)上两个相邻的公共源极线CSL之间的区域上，并且多个绝缘层IL可以在第三方向上彼此分开一定距离。例如，多个绝缘层IL可以包含诸如硅氧化物的绝缘材料。
可以形成多个柱P，其在基板SUB的两个相邻公共源极线CSL之间的区域上在第一方向上顺序地布置，并且在第三方向上穿透多个绝缘层IL。例如，多个柱P可以穿透多个绝缘层IL，并且接触基板SUB。详细地，每个柱P的表面层S可以包含第一类型的硅材料，并且可以起到沟道区域的作用。每个柱P的内层I可以包含诸如硅氧化物或气隙的绝缘材料。
可以在两个相邻公共源极线CSL之间的区域中沿着绝缘层IL、柱P、基板SUB的暴露的表面提供电荷储存层CS。电荷储存层CS可以包含栅极绝缘层(或者“隧穿绝缘层”)、电荷捕获层和阻挡绝缘层。例如，电荷储存层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，包含选择线GSL和SSL以及字线WL1到WL8的栅电极GE可以提供在两个相邻公共源极线CSL之间的区域中、在电荷储存层CS的暴露的表面上。
漏极或漏极接触体DR可以分别提供在多个柱P上。例如，漏极DR可以包含掺杂有第二导电型的杂质的硅材料。在第二方向(例如，X方向)上延伸并且在第一方向上彼此分开一定距离的位线BL1到BL3可以提供在漏极DR上。
图8是示出根据一些示例性实施例的在非易失性存储器器件10的一系列编程操作期间的所选择的字线的电压电平的曲线图。在图8中所示的曲线图中，x轴可以表示时间，并且y轴可以表示电压电平。为了描述的方便，假设非易失性存储器器件(图1中的10)在页的基础上进行编程操作。然而，一些示例性实施例不限于此，并且非易失性存储器器件(图1中的10)的编程方法可以各不相同地改变和应用。
参考图2和图8，非易失性存储器器件10可以基于增量步进脉冲编程(ISPP)方法来进行编程操作。换句话说，非易失性存储器器件10可以通过多个编程循环Program Loop 1到Program Loop n(n是1或者更大的整数)来进行编程操作。对应于多个编程循环ProgramLoop 1到Program Loop n的编程操作中的每一个可以配置为包含编程电压施加操作和验证操作，编程电压施加操作中施加编程电压Vpgm_1到Vpgm_n(n是1或者更大的整数)，验证操作中验证验证电压Vvfy。随着编程循环的数量增加，所施加的编程电压Vpgm可以以编程电压增量△Vpgm增加。在验证操作中已经被编程通过的存储器单元可以在下一个编程循环中被编程抑制。
图9是示出根据一些示例性实施例的在取消模式和循环模式中响应于复原操作的非易失性存储器器件10的编程操作期间的所选择的字线的电压电平的曲线图。详细地，图9是图8中的部分(a)中的第一编程循环Program Loop 1的放大图。在图9中所示的曲线图中，x轴可以表示时间，并且y轴可以表示电压电平。
参考图1和图9，在非易失性存储器器件10中要被编程的所选择的字线的电压电平可以逐渐增加，直到电压电平达到第一编程电压Vpgm1。非易失性存储器器件10可以在第一时刻ta接收暂停命令CMD_spd。在CM中，非易失性存储器器件10可以通过在接收到暂停命令CMD_spd的第一时刻ta将复原电压施加到所选择的字线，来立刻地或同时地进行复原操作。相应地，在第一时刻ta，所选择的字线的电压电平可以跌落到复原电压。在已经进行紧急读取操作之后，非易失性存储器器件10可以响应于第一恢复命令CMD_rsm1，进行已经被暂停的第一编程循环Program Loop 1。
在LM中，尽管接收到暂停命令CMD_spd，非易失性存储器器件10可以进行对应于第一编程循环Program Loop 1的编程操作。虽然未示出，但是在一些示例性实施例中，非易失性存储器器件10可以同时地进行包含在第一编程循环Program Loop 1中的验证操作。在完成第一编程循环Program Loop 1的第二时刻tb，非易失性存储器器件10可以通过将复原电压施加到所选择的字线来进行复原操作。相应地，在第二时刻tb，所选择的字线的电压电平可以跌落到复原电压。在已经进行紧急读取操作之后，非易失性存储器器件10可以响应于第二恢复命令CMD_rsm2来进行第二编程循环Program Loop 2，第二编程循环Program Loop2是第一编程循环Program Loop1后面的序列。
在CM中，由于在接收到暂停命令CMD_spd的第一时刻ta立刻地或同时地进行复原，所以编程操作可能被延迟，并且对应于第一编程循环Program Loop 1的编程操作可以在部分(a)之后完成，但是立刻地或同时地回应紧急读取请求。在LM中，由于首先完成编程操作并然后回应对应于暂停命令CMD_spd的紧急读取请求，编程操作可以不被延迟，但是可能存在对应于紧急读取请求的延迟。根据一些示例性实施例，通过基于暂停命令CMD_spd不同地确定复原模式RM，可以缓解或防止其中编程请求被延迟的写入匮乏(write starvation)，并且可以进行高效的紧急读取操作。
图10是示出根据一些示例性实施例的复原模式管理器130的框图。以上参考图1已经给出的重复的描述将被省略。
参考图10，复原模式管理器130可以包含暂停命令计数器131、供给电压确定器132、字线电压电平确定器133和暂停时间计数器134。如以上参照图1所述，复原模式管理器130可以基于从存储器控制器(图1中的20)接收到的暂停命令CMD_spd而确定复原模式RM，并且向控制逻辑装置(图1中的120)输出所确定的复原模式RM。根据一些示例性实施例，本文所描述的由暂停命令计数器131、供给电压确定器132、字线电压电平确定器133和暂停时间计数器134中的任意或全部进行的操作可以由执行包含对应于操作的指令的程序代码的至少一个处理器进行。指令可以储存在存储器中。
暂停命令计数器131可以计数从存储器控制器(图1中的20)接收到的暂停命令CMD_spd，并且通过将作为其结果产生的暂停命令计数与参考计数比较而确定复原模式RM。在一些示例性实施例中，可以确定参考计数。在一些示例性实施例中，当暂停命令计数小于参考计数时，暂停命令计数器131可以将复原模式RM确定为取消模式CM，并且当暂停命令计数等于或大于参考计数时，暂停命令计数器可以将复原模式RM确定为循环模式LM。在一些示例性实施例中，暂停命令计数器131可以包含用于暂停命令计数的至少一个计数器或触发器(flip-flop)。以下将参考图11A和图11B对此描述。
通过接收一经从控制逻辑装置(图1中的120)接收到暂停命令CMD_spd而供给到所选择的字线的供给电压的供给电压电平的信息，并且通过将接收到的供给电压电平与参考电压比较，供给电压确定器132可以确定复原模式RM。在编程操作中，非易失性存储器器件(图1中的10)可以将具有阶梯式升高的电压电平的供给电压施加到所选择的字线，以增加所选择的字线的电压电平。在一些示例性实施例中，可以确定参考电压。在一些示例性实施例中，当供给电压电平低于参考电压电平时，供给电压确定器132可以将复原模式RM确定为取消模式CM，并且当供给电压电平等于或高于参考电压电平时，供给电压确定器132可以将复原模式RM确定为循环模式LM。以下将参考图12A和图12B对此描述。
在一些示例性实施例中，非易失性存储器器件(图1中的10)可以通过多个操作来将不同的供给电压施加到所选择的字线。在一些示例性实施例中，控制逻辑装置(图1中的120)可以根据供给电压电平来产生阶梯信息，并且供给电压确定器132可以基于从控制逻辑装置(图1中的120)接收到的阶梯信息来确定复原模式RM。
在从存储器单元阵列(图1中的110)接收到暂停命令CMD_spd的瞬间，字线电压电平确定器133可以接收关于所选择的字线的电压电平的信息，并且通过将接收到的所选择的字线电压电平与参考电压比较来确定复原模式RM。在一些示例性实施例中，可以确定参考电压。在一些示例性实施例中，当所选择的字线电压电平低于参考电压电平时，字线电压电平确定器133可以将复原模式RM确定为取消模式CM，并且当所选择的字线电压电平等于或高于参考电压电平时，字线电压电平确定器133可以将复原模式RM确定为循环模式LM。以下将参考图13A和图13B对此描述。
暂停时间计数器134可以计数从非易失性存储器器件(图1中的10)开始为编程操作增加所选择的字线的电压电平的瞬间到接收到暂停命令CMD_spd的瞬间的时间，并且可以通过将暂停时间计数与参考时间比较来确定复原模式RM。在一些示例性实施例中，可以确定参考时间。在一些示例性实施例中，当暂停时间比参考时间短时，暂停时间计数器134可以将复原模式RM确定为取消模式CM，并且当暂停时间等于或长于参考时间时，暂停命令计数器可以将复原模式RM确定为循环模式LM。以下将参考图14A和图14B对此描述。
在图10中，复原模式管理器130可以包含暂停命令计数器131、供给电压确定器132、字线电压电平确定器133和暂停时间计数器134，但是一些示例性实施例不限于此。复原模式管理器130可以包含暂停命令计数器131、供给电压确定器132、字线电压电平确定器133和暂停时间计数器134中的至少一个，并且可以通过使用其中包含的部件来确定复原模式RM。
图11A是示出根据一些示例性实施例的复原模式管理器130的操作的流程图。详细地，图11A示出了其中复原模式管理器130通过使用暂停命令计数器131来确定复原模式RM的一些示例性实施例。
参考图2和图11A，复原模式管理器130可以从存储器控制器(图1中的20)接收用于紧急读取的暂停命令CMD_spd(S211)。通过在多个编程循环Program Loop 1到ProgramLoop n当中的第一编程循环Program Loop 1期间计数接收到的暂停命令CMD_spd，复原模式管理器130可以产生暂停命令计数Nspd(S212)。复原模式管理器130可以将暂停命令计数Nspd与参考计数Nth比较(S213)。当暂停命令计数Nspd小于参考计数Nth时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM(S214)。否则，当暂停命令计数Nspd不小于参考计数Nth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S215)。
图11B是示出根据一些示例性实施例的在复原模式管理器130的一系列操作期间的所选择的字线的电压电平的曲线图。详细地，图11B示出了其中复原模式管理器130通过使用暂停命令计数器131来确定复原模式RM的一些示例性实施例。此外，图11B示出了其中参考计数Nth为“4”的示例。
参考图2、图11A和图11B，在非易失性存储器器件10进行第一编程循环ProgramLoop 1的同时，复原模式管理器130可以在第一时刻t1接收第一暂停命令CMD_spd1，并且相应地将暂停命令计数Nspd计数为“1。”由于暂停命令计数Nspd或“1”小于参考计数Nth或“4”，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平降低到复原电压Vrcv，立刻地或同时地进行复原操作。虽然未示出，但是在已经完成复原操作之后，非易失性存储器器件10可以在第一时刻t1与第二时刻t2之间进行紧急读取操作。在完成紧急读取操作之后，在第二时刻t2，非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行第一编程循环Program Loop 1。
在第三时刻t3，复原模式管理器130可以接收第二暂停命令CMD_spd2，并且相应地将暂停命令计数Npsd计数为“2”。由于暂停命令计数Nspd或“2”小于参考计数Nth或“4”，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平降低到复原电压Vrcv，立刻地或同时地进行复原操作。虽然未示出，但是在已经完成复原操作之后，非易失性存储器器件10可以在第三时刻t3与第四时刻t4之间进行紧急读取操作。在完成紧急读取操作之后，在第四时刻t4，非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行第一编程循环Program Loop 1。
在第五时刻t5，复原模式管理器130可以接收第三暂停命令CMD_spd3，并且相应地将暂停命令计数Npsd计数为“3”。由于暂停命令计数Nspd或“3”小于参考计数Nth或“4”，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平降低到复原电压Vrcv，立刻地或同时地进行复原操作。虽然未示出，但是在已经完成复原操作之后，非易失性存储器器件10可以在第五时刻t5与第六时刻t6之间进行紧急读取操作。在完成紧急读取操作之后，在第六时刻t6处，非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行第一编程循环Program Loop 1。
在第七时刻t7处，复原模式管理器130可以接收第四暂停命令CMD_spd4，并且相应地将暂停命令计数Npsd计数为“4”。由于暂停命令计数Nspd或“4”不小于参考计数Nth或“4”，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。响应于接收到的LM，控制逻辑装置120可以通过将所选择的字线的电压电平增加到第一编程电压Vpgm1来完成第一编程循环Program Loop 1，而不立刻地或同时地进行复原操作。在完成第一编程循环Program Loop 1的第八时刻t8，非易失性存储器器件10可以进行复原操作。虽然未示出，但是在已经完成复原操作之后，非易失性存储器器件10可以在第八时刻t8与第九时刻t9之间进行紧急读取操作。在完成紧急读取操作之后，在第九时刻t9，非易失性存储器器件10可以响应于恢复命令CMD_rsm，进行第二编程循环Program Loop 2，第二编程循环Program Loop 2是第一编程循环Program Loop 1后面的序列。
图12A是示出根据一些示例性实施例的复原模式管理器130的操作的流程图。详细地，图12A示出了其中复原模式管理器130通过使用供给电压确定器132来确定复原模式RM的一些示例性实施例。
参考图2和12A，复原模式管理器130可以从存储器控制器(图1中的20)接收紧急读取的暂停命令CMD_spd(S221)。一旦从控制逻辑装置120接收到暂停命令CMD_spd，复原模式管理器130就可以接收供给电压信息(S222)。复原模式管理器130可以将供给电压Vspl与参考电压Vth比较(S223)。当供给电压Vspl低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM(S224)。否则，当供给电压Vspl不低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S225)。
如以上参考图10所述，在一些示例性实施例中，复原模式管理器130可以根据基于来自控制逻辑装置120的供给电压电平的阶梯信息来确定复原模式RM。在一些示例性实施例中，当阶梯信息在参考阶梯之前时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM，并且当阶梯信息不在参考阶梯之前时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。
图12B是示出根据一些示例性实施例的在复原模式管理器130的操作期间的所选择的字线的电压电平的曲线图。详细地，图12B示出了其中复原模式管理器130通过使用供给电压确定器132来确定复原模式RM的一些示例性实施例。
参考图2、图12A和图12B，为将所选择的字线的电压电平增加到第一编程电压Vpgm1，非易失性存储器器件10可以在第一阶梯Step1施加第一供给电压Vspl1，在第二阶梯Step2施加第二供给电压Vspl2，在第三阶梯Step3施加第三供给电压Vspl3，在第四阶梯Step4施加第一编程电压Vpgm1。在图12B的一些示例性实施例中，参考电压Vth的电压电平可以高于第二供给电压Vspl2，并且可以低于第三供给电压Vspl3。
在示例(a)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第一时刻t1接收第一暂停命令CMD_spd1。此外，复原模式管理器130可以在第一时刻t1从控制逻辑装置120接收关于第二供给电压Vspl2的信息。由于第二供给电压Vspl2低于参考电压Vth，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平(绘示为“Sel WL电压电平”)降低到复原电压Vrcv而立刻地或同时地进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行第一编程循环Program Loop 1。
在示例(b)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第二时刻t2接收第二暂停命令CMD_spd2。此外，复原模式管理器130可以在第二时刻t2从控制逻辑装置120接收关于第三供给电压Vspl3的信息。由于第三供给电压Vspl3不低于参考电压Vth，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。响应于接收到的LM，控制逻辑装置120可以通过将所选择的字线的电压电平增加到第一编程电压Vpgm1来完成第一编程循环Program Loop 1，而不立刻地或同时地进行复原操作。在完成第一编程循环Program Loop 1的第三时刻t3，非易失性存储器器件10可以进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm，进行第二编程循环Program Loop 2，第二编程循环ProgramLoop 2是第一编程循环Program Loop 1后面的序列。
复原模式管理器130可以通过使用参考阶梯来确定复原模式RM。在其中参考阶梯是第三阶梯Step3的一些示例性实施例中，在第一时刻t1，复原模式管理器130可以从控制逻辑装置120接收关于第二阶梯Step2的信息，第二阶梯Step2是对应于供给电压电平的阶梯。由于第二阶梯Step2在第三阶梯Step3或参考阶梯之前，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。另一方面，在第二时刻t2处，复原模式管理器130可以接收关于第三阶梯Step3的信息，第三阶梯Step3是对应于供给电压电平的阶梯。由于第三阶梯Step3不在参考阶梯或第三阶梯Step3之前，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。
图13A是示出根据一些示例性实施例的复原模式管理器130的操作的流程图。详细地，图13A示出了其中复原模式管理器130通过使用字线电压电平确定器133来确定复原模式RM的一些示例性实施例。
参考图2和图13A，复原模式管理器130可以从存储器控制器(图1中的20)接收紧急读取的暂停命令CMD_spd(S231)。一旦从控制逻辑装置120或存储器单元阵列110接收到暂停命令CMD_spd，复原模式管理器130可以接收关于所选择的字线的电压电平Vswl的信息(S232)。复原模式管理器130可以将所选择的字线的电压电平Vswl与参考电压Vth比较(S233)。当所选择的字线的电压电平Vswl低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM(S234)。否则，当所选择的字线的电压电平Vswl不低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S235)。
图13B是示出根据一些示例性实施例的在复原模式管理器130的操作期间的所选择的字线的电压电平的曲线图。详细地，图13B示出了其中复原模式管理器130通过使用字线电压电平确定器133来确定复原模式RM的一些示例性实施例。
参考图2、图13A和图13B，在示例(a)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第一时刻t1接收第一暂停命令CMD_spd1。由于在第一时刻t1所选择的字线的第一电压电平Vswl1低于参考电压Vth，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平降低到复原电压Vrcv而立刻地或同时地进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm，再次进行第一编程循环Program Loop 1。
在示例(b)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第二时刻t2接收第二暂停命令CMD_spd2。由于在第二时刻t2所选择的字线的第二电压电平Vswl2不低于参考电压Vth，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。响应于接收到的LM，控制逻辑装置120可以通过将所选择的字线的电压电平增加到第一编程电压Vpgm1来完成第一编程循环ProgramLoop 1，而不立刻地或同时地进行复原操作。在完成第一编程循环Program Loop 1的第三时刻t3，非易失性存储器器件10可以进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm而进行第二编程循环Program Loop 2，第二编程循环Program Loop 2是第一编程循环Program Loop 1后面的序列。
图14A是示出根据一些示例性实施例的复原模式管理器130的操作的流程图。详细地，图14A示出了其中复原模式管理器130通过使用暂停时间计数器134来确定复原模式RM的一些示例性实施例。
参考图2和图14A，复原模式管理器130可以响应于第一编程循环Program Loop 1而在所选择的字线的电压电平开始增加的时刻开始计数暂停时间Tspd(S241)。复原模式管理器130可以从存储器控制器(图1中的20)接收紧急读取的暂停命令CMD_spd，并且计算从所选择的字线的电压电平增加的时刻到接收到暂停命令CMD_spd的时刻的暂停时间(S242)。复原模式管理器130可以将暂停时间Tspd与参考时间Tth比较(S243)。当暂停时间Tspd比参考时间Tth短时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM(S244)。当暂停时间Tspd不短于参考时间Tth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S245)。
图14B是示出根据一些示例性实施例的在复原模式管理器130的一系列操作期间的所选择的字线的电压电平的曲线图。详细地，图14B示出了其中复原模式管理器130通过使用暂停时间计数器134来确定复原模式RM的一些示例性实施例。此外，图14B示出了其中参考时间Tth为“04”的一些示例性实施例。
参考图2、14A和14B，复原模式管理器130可以从所选择的字线的电压电平开始增加的时刻开始计数暂停时间Tspd。在示例(a)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第一时刻t1接收第一暂停命令CMD_spd1。在第一时刻t1，复原模式管理器130可以将暂停时间Tspd产生为“03”，并且由于所产生的暂停时间Tspd小于参考时间Tth或“04”，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM。响应于接收到的CM，控制逻辑装置120可以通过将所选择的字线的电压电平降低到复原电压Vrcv而立刻地或同时地进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm而再次进行第一编程循环Program Loop 1。
在示例(b)中，在非易失性存储器器件10进行第一编程循环Program Loop 1的同时，复原模式管理器130可以在第二时刻t2接收第二暂停命令CMD_spd2。在第二时刻t2，复原模式管理器130可以将暂停时间Tspd产生为“06”，并且由于所产生的暂停时间Tspd不小于参考时间Tth或“04”，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM。响应于接收到的LM，控制逻辑装置120可以通过将所选择的字线的电压电平增加到第一编程电压Vpgm1来完成第一编程循环Program Loop1，而不立刻地或同时地进行复原操作。在完成第一编程循环Program Loop 1的第三时刻t3，非易失性存储器器件10可以进行复原操作。虽然未示出，但是在完成复原操作之后，非易失性存储器器件10可以进行紧急读取操作。此外，在完成紧急读取操作之后，非易失性存储器器件10可以响应于恢复命令CMD_rsm而进行第二编程循环Program Loop 2，第二编程循环Program Loop 2是第一编程循环Program Loop 1后面的序列。
图15是示出根据一些示例性实施例的复原模式管理器130的操作的流程图。
参考图2、图10、图15，复原模式管理器130可以通过使用暂停命令计数器131、供给电压确定器132和字线电压电平确定器133中的两个或更多个的条件来确定复原模式RM。
复原模式管理器130可以从存储器控制器(图1中的20)接收紧急读取的暂停命令CMD_spd(S251)。通过在多个编程循环Program Loop 1到Program Loop n当中的第一编程循环Program Loop 1期间计数接收到的暂停命令CMD_spd，复原模式管理器130可以产生暂停命令计数Nspd(S252)。复原模式管理器130可以将暂停命令计数Nspd与参考计数Nth比较(S253)。当暂停命令计数Nspd不小于参考计数Nth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S256)。否则，当暂停命令计数Nspd小于参考计数Nth时，复原模式管理器130可以将从控制逻辑装置120接收到的供给电压Vspl与参考电压电压Vth比较(S254)。当供给电压Vspl低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出取消模式CM作为复原模式RM(S255)。当供给电压Vspl不低于参考电压Vth时，复原模式管理器130可以向控制逻辑装置120输出循环模式LM作为复原模式RM(S256)。
图15示出了其中复原模式管理器130通过使用暂停命令计数器131和供给电压确定器132来确定复原模式RM的一些示例性实施例，但是一些示例性实施例不限于此。应当理解，在一些示例性实施例中，通过使用两个或更多个不同的条件来确定复原模式RM。
图16是根据一些示例性实施例的其中将非易失性存储器器件应用到固态驱动器(SSD)系统1000的示例的框图。
参考图16，SSD系统1000可以包含主机HOST1100和SSD1200。SSD1200可以经由信号连接器与主机HOST交换信号SGL，并且经由电力连接器接收电力PWR。SSD1200可以包含SSD控制器1210、辅助电力供给1220、闪速存储器器件1230、1240和1250。SSD1200可以在对应的通信通道Ch1到Chn之上与闪速存储器器件1230、1240和1250通信。在这种情况下，SSD 1200可以通过使用图1到图15中所示的一些示例性实施例来实现。
详细地，图2中的非易失性存储器器件10可以应用于闪速存储器器件1230、1240和1250中的至少一个。相应地，当在编程操作期间接收到紧急读取的暂停命令CMD_spd时，闪速存储器器件1230、1240和1250中的至少一个可以基于暂停命令CMD_spd确定复原模式RM，并且取决于所确定的RM在不同时刻进行复原操作。从而，可以缓解或防止其中编程请求被延迟的写入匮乏(write starvation)，并且可以进行高效的紧急读取操作。
根据一些示例性实施例的非易失性存储器器件不仅可以应用于SSD1200，还可以应用于存储卡系统、计算系统、通用闪速储存器(UFS)等。此外，根据一些示例性实施例的非易失性存储器器件的操作方法可以应用于包含非易失性存储器的各种电子系统。
虽然已经特别地示出和描述了一些示例性实施例，但是一名本领域的普通技术人员应当理解，可以在其中进行形式和细节上的各种改变，而不脱离由所附权利要求限定的一些示例性实施例的精神和范围。

Claims (20)

1.一种由非易失性存储器器件进行的方法，所述方法包括：
发起对应于多个编程循环当中的第一编程循环的第一编程操作；
在所述第一编程操作期间接收紧急读取操作的暂停命令；
基于暂停时间计数与暂停命令数量中的至少一者以及所述暂停命令，从第一时刻和第二时刻之中确定复原时刻，所述第一时刻为与接收所述暂停命令同时，所述第二时刻在完成所述第一编程操作之后，所述暂停时间计数是第一时间与第二时间之间的时间量，所选择的字线的电压在所述第一时间开始增加，在所述第二时间接收到所述暂停命令，并且所述暂停命令数量是进行所述第一编程操作时接收到的暂停命令的数量；以及
通过将复原电压施加到所选择的字线，在所述复原时刻发起复原。
2.如权利要求1所述的方法，还包括：
在完成所述复原之后进行所述紧急读取操作；
接收进行编程操作的恢复命令；以及
响应于接收到所述恢复命令，发起编程操作。
3.如权利要求2所述的方法，其中发起所述编程操作包含，当所述复原时刻是所述第一时刻时，再次发起所述第一编程操作。
4.如权利要求2所述的方法，其中发起所述编程操作包含，当所述复原时刻是所述第二时刻时，发起对应于所述多个编程循环当中的第二编程循环的第二编程操作，所述第二编程循环对应于所述第一编程循环后面的下一个循环。
5.如权利要求1所述的方法，其中所述第一编程操作包含，将多个阶梯式增加的供给电压顺序地施加到所述所选择的字线，所述多个阶梯式增加的供给电压包含参考供给电压；并且
确定所述复原时刻基于以下确定所述复原时刻：
所述暂停时间计数与所述暂停命令数量中的至少一者，以及
是否在施加所述参考供给电压之前接收到所述暂停命令的确定。
6.如权利要求1所述的方法，其中所述第一编程操作包含增加所述所选择的字线的电压。
7.如权利要求6所述的方法，其中确定所述复原时刻基于以下确定所述复原时刻：
所述暂停时间计数与所述暂停命令数量中的至少一者；以及
当在接收到所述暂停命令时，所选择的字线的电压是否小于参考电压的确定。
8.如权利要求6所述的方法，还包括，通过确定所述第一时刻与所述第二时刻之间的时间量，确定暂停时间计数。
9.如权利要求8所述的方法，其中
确定所述复原时刻基于所述暂停时间计数而确定所述复原时刻通过是以下进行的，
响应于所述暂停时间计数小于参考时间，将所述复原时刻确定为所述第一时刻；以及
响应于所述暂停时间计数等于或大于所述参考时间，将所述复原时刻确定为所述第二时刻。
10.如权利要求1所述的方法，还包括，计数所述暂停命令数量。
11.如权利要求10所述的方法，其中确定所述复原时刻包含，响应于所述暂停命令数量等于或大于参考计数，将所述复原时刻确定为所述第二时刻。
12.如权利要求11所述的方法，其中所述第一编程操作包含顺序地施加包含参考供给电压的多个阶梯式增加的供给电压；并且
确定所述复原时刻还包含：
响应于所述暂停命令数量小于所述参考计数并且在施加所述参考供给电压之前接收到所述暂停命令，将所述复原时刻确定为所述第一时刻，以及
响应于所述暂停命令数量小于所述参考计数并且在施加所述参考供给电压之后接收到所述暂停命令，将所述复原时刻确定为所述第二时刻。
13.如权利要求1所述的方法，还包括在完成所述复原之后，输出就绪信号。
14.一种由非易失性存储器器件进行的方法，所述方法包括：
通过将多个阶梯式增加的供给电压顺序地施加到对应于编程命令的所选择的字线来增加所述所选择的字线的电压电平；
在增加所述所选择的字线的电压电平期间接收紧急读取操作的暂停命令；
基于暂停时间计数与暂停命令数量中的至少一者以及所述暂停命令，确定复原模式，所述暂停时间计数是第一时间与第二时间之间的时间量，所选择的字线的电压电平在所述第一时间开始增加，在所述第二时间接收到所述暂停命令，并且所述暂停命令数量是增加所述所选择的字线的电压电平时接收到的暂停命令的数量；
根据所述复原模式来进行复原；以及
响应于读取命令进行所述紧急读取操作，
其中所述复原模式是取消模式或循环模式，在所述取消模式中，在接收所述暂停命令同时进行所述复原，在所述循环模式中，在将所述所选择的字线的电压电平增加到目标电压之后进行所述复原。
15.如权利要求14所述的方法，其中确定所述复原模式是基于以下来确定所述复原模式的：
所述暂停命令以及暂停时间计数与暂停命令数量中的所述至少一者，以及
是否在施加所述多个阶梯式增加的供给电压中包括的参考供给电压之前接收到所述暂停命令的确定。
16.如权利要求14所述的方法，还包括：
计数所述暂停命令数量，
其中确定所述复原模式还包含，
响应于以下将所述复原模式确定为所述循环模式，
所述暂停命令数量等于或大于参考计数，或者
所述暂停命令数量小于所述参考计数并且在施加所述多个阶梯式增加的供给电压中包括的参考供给电压之后接收到所述暂停命令，以及
响应于所述暂停命令数量小于所述参考计数并且在施加所述参考供给电压之前接收到所述暂停命令，将所述复原模式确定为所述取消模式。
17.一种非易失性存储器器件，包括：
至少一个处理器，所述至少一个处理器配置为执行非瞬态计算机可读储存器中的计算机可读指令，从而：
响应于编程命令，将编程电压施加到所选择的字线，以增加所述所选择的字线的电压电平来进行编程操作，
在所述编程操作期间，响应于接收紧急读取操作的暂停命令，根据复原模式将复原电压施加到所述所选择的字线，并且
基于暂停时间计数与暂停命令数量中的至少一者以及所述暂停命令，确定复原模式，所述暂停时间计数是第一时间与第二时间之间的时间量，所选择的字线的电压电平在所述第一时间开始增加，在所述第二时间接收到所述暂停命令，并且所述暂停命令数量是进行所述编程操作时接收到的暂停命令的数量，
其中所述复原模式是取消模式或循环模式，在所述取消模式中，在完成对应于所述编程命令的第一编程循环之前施加所述复原电压，在所述循环模式中，在完成所述第一编程循环之后施加所述复原电压。
18.如权利要求17所述的非易失性存储器器件，其中所述至少一个处理器配置为，基于所述暂停命令和所述暂停命令数量来确定所述复原模式。
19.如权利要求17所述的非易失性存储器器件，其中所述至少一个处理器还配置为：
将多个增加的编程电压顺序地施加到所述所选择的字线；以及
基于以下确定所述复原模式，
暂停时间计数与暂停命令数量中的所述至少一者，和是否在将多个阶梯式增加的供给电压中包括的参考供给电压施加到所述所选择的字线之前接收到所述暂停命令的确定。
20.如权利要求17所述的非易失性存储器器件，其中所述至少一个处理器还配置为：
确定所述暂停命令数量；
将多个增加的编程电压顺序地施加到所述所选择的字线；
响应于以下将所述复原模式确定为所述循环模式，
所述暂停命令数量等于或大于参考计数，或者
所述暂停命令数量小于所述参考计数并且在将多个阶梯式增加的供给电压中包括的参考供给电压施加到所述所选择的字线之后接收到所述暂停命令；以及
响应于所述暂停命令数量小于所述参考计数并且在施加所述参考供给电压之前接收到所述暂停命令，将所述复原模式确定为所述取消模式。
CN201810325034.6A 2017-08-17 2018-04-12 非易失性存储器器件及操作其的方法 Active CN109410999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170104140A KR102631353B1 (ko) 2017-08-17 2017-08-17 비휘발성 메모리 장치 및 이의 동작 방법
KR10-2017-0104140 2017-08-17

Publications (2)

Publication Number Publication Date
CN109410999A CN109410999A (zh) 2019-03-01
CN109410999B true CN109410999B (zh) 2023-12-01

Family

ID=65360698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810325034.6A Active CN109410999B (zh) 2017-08-17 2018-04-12 非易失性存储器器件及操作其的方法

Country Status (3)

Country Link
US (1) US10692578B2 (zh)
KR (1) KR102631353B1 (zh)
CN (1) CN109410999B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057311A (ko) 2018-11-16 2020-05-26 삼성전자주식회사 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
KR20200098336A (ko) 2019-02-12 2020-08-20 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
US11087847B2 (en) * 2019-02-27 2021-08-10 Intel Corporation Program suspend-resume techniques in non-volatile storage
US11200952B2 (en) * 2019-07-22 2021-12-14 Samsung Electronics Co., Ltd. Non-volatile memory device
JP7282665B2 (ja) 2019-12-19 2023-05-29 キオクシア株式会社 半導体記憶装置
KR20210112190A (ko) 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210155055A (ko) 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038789A (zh) * 2006-03-16 2007-09-19 三星电子株式会社 非易失性相变存储设备和相关的编程－挂起－读取操作
CN101171641A (zh) * 2005-04-01 2008-04-30 桑迪士克股份有限公司 在非易失性存储器的高速缓存操作中使用数据锁存器
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存
CN102598141A (zh) * 2009-06-10 2012-07-18 美光科技公司 用于减少存储器阵列中的读取等待时间的存储器操作暂停

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930925B2 (en) 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8488381B2 (en) 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
US9021158B2 (en) * 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
JP5378326B2 (ja) * 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
JP2014186787A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
KR102083506B1 (ko) 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102226367B1 (ko) * 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102187637B1 (ko) 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
KR102272238B1 (ko) * 2014-09-02 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9933950B2 (en) * 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
CN106067321B (zh) 2015-04-21 2020-09-15 爱思开海力士有限公司 适于存储器编程暂停-恢复的控制器
KR102187592B1 (ko) * 2015-11-20 2020-12-07 현대자동차주식회사 파킹 케이블 장력 조절 장치
KR102648180B1 (ko) * 2016-07-19 2024-03-18 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
JP6783682B2 (ja) * 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171641A (zh) * 2005-04-01 2008-04-30 桑迪士克股份有限公司 在非易失性存储器的高速缓存操作中使用数据锁存器
CN101038789A (zh) * 2006-03-16 2007-09-19 三星电子株式会社 非易失性相变存储设备和相关的编程－挂起－读取操作
CN102598141A (zh) * 2009-06-10 2012-07-18 美光科技公司 用于减少存储器阵列中的读取等待时间的存储器操作暂停
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存

Also Published As

Publication number Publication date
KR102631353B1 (ko) 2024-01-31
CN109410999A (zh) 2019-03-01
US20190057742A1 (en) 2019-02-21
US10692578B2 (en) 2020-06-23
KR20190019364A (ko) 2019-02-27

Similar Documents

Publication Publication Date Title
CN109410999B (zh) 非易失性存储器器件及操作其的方法
US9959933B2 (en) Non-volatile memory devices and methods of operating the same
US10090045B2 (en) Programming method of non volatile memory device according to program speed of memory cells
US9601208B2 (en) Nonvolatile memory device and driving method thereof
KR102226367B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US10297299B2 (en) Semiconductor device and operating method thereof
US11257554B2 (en) Semiconductor memory device and method with selection transistor programming and verification mechanism
KR102248835B1 (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US10636492B2 (en) Memory device having plurality of memory cell strings, plurality of source select transistors and plurality of drain select transistors and method of operating a memory device having improved threshold voltage distributions of select transistors
US20150117133A1 (en) Semiconductor memory device capable of preventing degradation of memory cells and method for erasing the same
US10770148B2 (en) Nonvolatile memory device and operating method of the same
US20190267107A1 (en) Nonvolatile memory device and method of operating the same
US10803958B2 (en) Non-volatile memory device and a method of operating the same
US11626172B2 (en) Semiconductor memory device and programming method thereof using a channel boosting
CN114724606A (zh) 半导体存储器设备和操作该半导体存储器设备的方法
KR20120100004A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant