CN109937449A - 存储器管理 - Google Patents

存储器管理 Download PDF

Info

Publication number
CN109937449A
CN109937449A CN201780068351.8A CN201780068351A CN109937449A CN 109937449 A CN109937449 A CN 109937449A CN 201780068351 A CN201780068351 A CN 201780068351A CN 109937449 A CN109937449 A CN 109937449A
Authority
CN
China
Prior art keywords
administrative unit
memory array
data
memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780068351.8A
Other languages
English (en)
Inventor
马可·达拉波拉
埃马努埃莱·孔法洛涅里
保罗·阿马托
达尼埃莱·巴卢智
达尼洛·卡拉乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109937449A publication Critical patent/CN109937449A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明包含关于混合式存储器管理的设备及方法。实例设备可包含：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。

Description

存储器管理
技术领域
本发明大体上涉及存储器装置，且更具体来说，涉及用于存储器管理的设备及方法。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在不被供电时保持所存储的数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)，及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)等。
存储器也用作范围广泛的电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器、电影播放器，及其它电子装置。存储器单元可被布置成多个阵列，其中所述阵列用于存储器装置中。
附图说明
图1是根据本发明的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。
图2是根据本发明的若干实施例的控制器的框图。
图3是绘示根据本发明的若干实施例的对存储器装置执行的若干操作的功能图。
图4A及4B绘示根据本发明的若干实施例的第一经管理单元及第二经管理单元。
图5A及5B绘示根据本发明的若干实施例的若干经管理单元。
具体实施方式
本发明包含关于混合式存储器管理的设备及方法。实例设备可包含：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。
在若干实施例中，可对包含第一存储器阵列及若干第二存储器阵列的存储器装置执行写入操作。所述存储器装置可为混合式存储器装置，其中所述第一存储器阵列可为存储类存储器，且所述若干第二存储器阵列可为不同类型的存储器，例如NAND快闪存储器。所述写入操作可包含将数据写入到所述第一存储器阵列及/或所述若干第二存储器阵列。可响应于存储在所述第一存储器阵列中的数据的量低于阈值量而将所述数据写入到所述第一存储器阵列。
在若干实施例中，可基于指示将开始写入操作的位置的写入光标而写入对第一存储器阵列执行的写入操作。所述写入光标的位置可基于所述写入阵列中的若干经管理单元的状态，其中每一经管理单元可具有有效、无效、自由或不使用的状态。在每一写入操作之后，所述写入光标的位置可被更新且被放置在具有自由状态的下一经管理单元处。例如，所述经管理单元可基于其物理位置依顺序次序被分配地址，且所述经管理单元基于其地址依顺序次序被循环访问，以确定所述经管理单元的状态且将所述写入光标放置在经更新位置处。
在若干实施例中，读取操作可包含针对第一存储器阵列中的数据确定经管理单元样式干扰电平及原始位错误率(RBER)。当所述经管理单元样式干扰电平高于阈值或所述原始位错误率(RBER)高于阈值时，可执行移动操作以将所述数据移动到所述第一存储器阵列中的新位置。当所述RBER高于阈值时，可将所述数据移动到新位置，这是因为当从所述数据的原始位置读取所述数据时，错误校正(ECC)操作可能不能够校正错误。当所述经管理单元样式干扰电平高于阈值时，可将所述数据移动到新位置，这是因为当从相邻的经管理单元已被编程至少特定次数的位置读取数据时，可能更有可能发生错误。
在本发明的以下具体实施方式中，参考附图，所述附图形成本发明的部分，且在所述附图中通过绘示而展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，在不脱离本发明的范围的情况下，可利用其它实施例且可做出工艺、电气及/或结构改变。
如本文中所使用，例如“X”、“Y”、“N”、“M”等的指定符，尤其是关于附图中的元件符号，指示了可包含如此指定的若干特定特征。还应理解，本文中所使用的术语仅是为了描述特定实施例的目的，且不希望为限制性的。如本文中所使用，单数形式“一”、“一个”及“所述”可包含单数及复数参照物两者，除非上下文另有清楚规定。另外，“若干”、“至少一个”及“一或多个”(例如若干存储器阵列)可以是指一或多个存储器阵列，而“多个”希望是指多于一个此类事物。此外，贯穿本申请案所使用的词语“可”及“可能”是以准许意义(即，具有可能性、能够)而非以强制意义(即，必须)而使用。术语“包含”及其变体意指“包含但不限于”。适合于背景内容时，术语“耦合”意指直接或间接的物理连接或能够存取命令及/或数据及命令及/或数据的移动(传输)。适合于背景内容时，术语“数据”及“数据值”在本文中可互换地使用，且可具有相同意义。
本文中的图遵循编号惯例，其中第一数字对应于图号，且其余数字识别图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，108可指代图1中的元件“08”，且类似元件可在图2中指代为208。应了解，可添加、交换及/或消除本文中在各种实施例中所展示的元件，以便提供本发明的若干额外实施例。另外，图中所提供的元件的比例及/或相对尺度希望绘示本发明的某些实施例，而不应被视为限制性的。
图1是根据本发明的若干实施例的呈包含存储器装置106的计算系统100的形式的设备的框图。如本文中所使用，“设备”可以是指但不限于各种结构或结构组合中的任一者，例如电路或电路系统、裸片或若干裸片、模块或若干模块、装置或若干装置，或系统或若干系统。在若干实施例中，计算系统100可包含若干存储器装置。在图1中所绘示的实施例中，存储器装置106可包含第一存储器类型(例如第一存储器阵列110)及第二存储器类型(例如若干第二存储器阵列112-1、…、112-N)。存储器装置106可为混合式存储器装置，其中存储器装置106包含第一存储器阵列110，其相比于若干第二存储器阵列112-1、…、112-N为不同类型的存储器。第一存储器阵列110可为存储类存储器(SCM)，其可为非易失性存储器，其充当用于存储器装置106的主存储器，这是因为其相比于若干第二存储器阵列112-1、…、112-N具有较快的存取时间。第一存储器阵列110可为相变存储器(PCM)、自旋扭矩转移(SST)存储器、铁电(FRAM)及/或电阻性(RRAM)，以及其它类型的非易失性存储器。若干第二存储器阵列112-1、…、112-N可充当用于存储器装置106的数据存储区(例如存储存储器)，且可为NAND快闪存储器，以及其它类型的存储器。例如，若干第二存储器阵列112-1、…、112-N可为RAM、ROM、DRAM、SDRAM、PCRAM、RRAM，及快闪存储器等。
如图1中所绘示，主机102可经由接口104而耦合到存储器装置106。主机104及存储器装置106可在接口104上通信(例如发送命令及/或数据)。主机102可为膝上型计算机、个人计算机、数码相机、数字记录及回放装置、移动电话、PDA、记忆卡读取器、接口集线器，以及其它主机系统，且可包含存储器存取装置，例如处理器。所属领域的一般技术人员将了解，“处理器”可指代一或多个处理器，例如并行处理系统、若干协处理器等。
存储器装置106包含用以与主机102以及第一存储器阵列110及若干第二存储器阵列112-1、…、112-N通信的控制器108。控制器108可发送命令以对第一存储器阵列110及若干第二存储器阵列112-1、…、112-N执行操作。控制器108可与第一存储器阵列110及若干第二存储器阵列112-1、…、112-N通信以读取、写入、移动及/或擦除数据，以及其它操作。控制器108可控制存储器装置106上的若干数据流。例如，控制器108可控制将数据写入到第一存储器阵列110，将数据写入到若干第二存储器阵列112-1、…、112-N，从第一存储器阵列110读取数据，从若干第二存储器阵列112-1、…、112-N读取数据，将数据从第一存储器阵列110移动到若干第二存储器阵列112-1、…、112-N，及将数据从若干第二存储器阵列112-1、…、112-N移动到第一存储器阵列110。
主机102包含用以与存储器装置106通信的主机控制器。所述主机控制器可经由接口104将命令发送到存储器装置106。所述主机控制器可与存储器装置106及/或存储器装置106上的控制器108通信以读取、写入及擦除数据，以及其它操作。
存储器装置106上的控制器108及/或主机102上的主机控制器可包含控制电路系统(例如硬件、固件及/或软件)。在一或多个实施例中，存储器装置106上的控制器108及/或主机102上的主机控制器可包含控制电路系统，其可为耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。此外，存储器装置106及主机102可包含易失性及/或非易失性存储器的缓冲器以及若干寄存器。
图2是根据本发明的若干实施例的控制器208的框图。控制器208可与主机(例如图1中的主机102)及/或存储器阵列(例如图1中的第一存储器阵列110及/若干第二存储器阵列112-1、…、112-N)通信，以向及/或从所述主机或存储器阵列读取、写入、移动及/或擦除数据。控制器208包含前端管理器220、数据及媒体管理器230，及后端管理器240。
前端管理器220可从主机接收命令且解释所述命令。前端管理器220可执行与所述命令相关联的数据的逻辑地址的转换。
数据及媒体管理器230可进一步处理从主机接收的命令。数据及媒体管理器230可包含数据管理器调度器232、媒体转换层(MTL)服务234及媒体转换层(MTL)管理器236。数据管理器调度器232可确定将何时执行从主机接收的命令的每一者。MTL服务234可包含若干组应用程序编程接口(API)指令以向MTL管理器236提供功能性。MTL服务234可包含API指令以执行逻辑地址到物理地址转换，从存储器阵列读取数据，及/或将数据写入到存储器阵列，以及其它服务。
MTL管理器236可包含表格管理器238-1、读取管理器238-2、负载管理器238-3、写入管理器238-4、清空管理器238-5及清除管理器238-6以对存储器阵列执行操作。
表格管理器238-1可针对存储在存储器阵列中的数据提供逻辑地址到物理地址映射。由表格管理器238-1管理的信息可存储在存储器阵列中。表格管理器238-1可产生及存储存储在存储器阵列中的逻辑到物理表格以定位数据。所述逻辑到物理表格可将位包含于所述逻辑地址到物理地址映射中，所述位指示所述数据是否存储在第一类型的存储器中及/或第二类型的存储器阵列中。表格管理器238-1还可产生及存储逻辑到物理指针以在存储器阵列中定位数据。
读取管理器238-2可通过在存储器阵列中定位数据且致使将与读取命令相关联的数据传送到主机而执行读取命令。读取管理器238-2还可确定从第二类型的存储器阵列读取的数据是否应保持在适当位置中及/或移动到存储器装置中的第一类型的存储器阵列。如果读取管理器238-2确定数据应从第一类型的存储器阵列移动到第二类型的存储器阵列，那么读取管理器238-2通知负载管理器238-3执行此操作。
负载管理器238-4可执行将数据从第二类型的存储器阵列(例如NAND)移动到第一类型的存储器阵列(例如SCM)。负载管理器238-4可将数据移动到第一类型的存储器阵列且使第二类型的存储器阵列中的所述数据的原始版本失效。
写入管理器238-4可通过将与写入命令相关联的数据路由到第一类型的存储器阵列及/或第二类型的存储器阵列而执行写入命令。写入管理器238-4可基于若干准则确定是否将数据写入到第一类型的存储器阵列、第二类型的存储器阵列或两者。所述若干准则可包含正被写入的数据的大小、存储器阵列中的可用空间的量，及/或数据正被写入到存储器阵列的频率，以及其它准则。
清空管理器238-5可执行将数据从第一类型的存储器阵列(例如SCM)移动到第二类型的存储器阵列(例如NAND)。清空管理器238-5可基于若干准则移动数据。所述准则可为例如第一类型的存储器阵列已达到容量阈值。清空管理器238-5可将数据移动到第二类型的存储器阵列且使第一类型的存储器阵列中的所述数据的原始版本失效。
清除管理器238-6可执行将数据从第一类型的存储器阵列(例如SCM)中的第一位置移动到第一类型的存储器阵列中的第二位置。清除管理器238-6可移动数据作为耗损均衡操作，使得第一类型的存储器阵列中的特定物理位置相比于其它物理位置不会被更频繁地写入。清除管理器238-6可执行将经管理单元的每一位写入到具有无效状态的每一经管理单元上的特定逻辑状态。在若干实施例中，清除管理器238-6可包含将经管理单元的每一位编程到相比于另一逻辑状态使用较多功率及/或具有较高延迟的逻辑状态，使得当正执行前台操作(例如写入操作)时，前台操作不必将存储器单元编程到相比于另一逻辑状态使用较多功率及/或具有较高延迟的逻辑状态。
图3是绘示根据本发明的若干实施例的对存储器装置执行的若干操作350的功能图。写入操作352可在存储器装置上执行，且可包含将数据写入到存储器装置上的第一存储器阵列及/或若干第二存储器阵列。写入操作352可包含基于第一存储器阵列上的可用自由空间的量而将数据写入到第一存储器阵列。如果在第一存储器阵列上存在足够可用的自由空间，那么写入操作将数据写入到第一存储器阵列及若干第二存储器阵列。如果在第一存储器阵列上不存在足够可用的自由空间，那么写入操作352仅将数据写入到若干第二存储器阵列。
在若干实施例中，写入操作352可包含基于写入光标的位置而写入数据。写入光标可指示写入操作将在何处开始。写入光标可在每一写入操作之后更新到定位有下一自由的经管理单元的存储器阵列中的新位置。写入操作352可为前台操作，其中在从主机接收到请求后就执行前台操作。写入操作352可为后台操作，其由例如图2中的负载管理器238-3及/或清空管理器238-5的数据管理器启动。
清除操作356可在存储器装置上执行，且可包含将经管理单元的每一位写入到特定逻辑状态。清除操作356可在具有无效状态的每一经管理单元上执行。清除操作356可为后台操作，其中在不执行例如前台操作的其它操作时执行后台操作。例如，在正执行后台操作的特定区域(例如块、分区、存储器装置等)处不执行例如前台操作的其它操作时，可在存储器装置的特定区域上执行后台操作。可在除正执行前台操作的同时执行后台操作的特定区域之外的区域(例如另一块、另一分区及/或另一装置)处执行另一操作，例如前台操作。前台操作可具有高于后台操作的优先权，使得当主机请求存储器装置执行操作时，后台问题不会降低存储器装置的性能或延迟。在若干实施例中，清除操作356可包含将经管理单元的每一位编程到相比于另一逻辑状态使用较多功率及/或具有较高延迟的逻辑状态。由于清除操作356可为后台操作，故从主机方面来看，将存储器单元编程到相比于另一逻辑状态使用较多功率及/或具有较高延迟的逻辑状态不会影响存储器装置的性能。在清除操作356之后，已被清除的经管理单元的状态可为自由的。可接着通过仅编程如下所述的存储器单元而编程经清除的经管理单元：所述存储器单元需要从所述存储器单元在清除操作356期间被编程到的特定逻辑状态改变。例如，如果清除操作356将经管理单元的每一位编程到逻辑状态0，那么写入操作仅需要编程期望处于逻辑状态1的存储器单元。如果清除操作356将经管理单元的每一位编程到逻辑状态1，那么写入操作仅需要编程期望处于逻辑状态0的存储器单元。
读取操作354可在存储器装置上执行，且可包含针对数据确定经管理单元样式干扰电平及/或原始位错误率(RBER)。读取操作354还可包含基于存储器阵列的类型及所述存储器阵列中的存储器单元的类型(例如经编程以包含例如2个、3个或4个位的存储器单元)来设定读取信号阈值。经管理单元样式干扰电平可与经管理单元已由正被编程的相邻的经管理单元干扰多少次相关联。一旦经管理单元样式干扰电平已达到阈值，就可执行移动操作358以将数据移动到存储器阵列中的新位置。还可在针对存储器单元的RBER高于阈值(例如存在比可由错误校正(ECC)操作校正的错误更多的错误)时执行移动操作358。读取操作354可包含：当RBER及经管理单元样式干扰电平低于其相应阈值时，将数据从存储器装置输出到主机。还可实施移动操作358以在写入操作已经在相邻的经管理单元上执行至少阈值次数时将数据移动到新位置。移动操作358可为后台操作，其中在正执行后台操作的特定区域上不执行例如前台操作的其它操作时执行后台操作。
图4A及4B绘示根据本发明的若干实施例的第一经管理单元及第二经管理单元。图4A绘示第一经管理单元460(例如大的经管理单元)，其包含主机数据462、元数据464及错误校正(ECC)数据466。第一经管理单元460包含主机数据462，其与从主机接收的数据具有逻辑相关。图4B绘示第二经管理单元461(例如小的经管理单元)，其包含MTL元数据462、元数据464及错误校正(ECC)数据466。MTL元数据462可包含针对存储在存储器装置中的数据(例如主机数据462)的逻辑到物理表格。
经管理单元是存储在呈阵列的一群存储器单元中的特定量的数据，所述阵列在操作期间一起被管理。经管理单元的大小可基于存储在经管理单元中的数据的类型及/或对经管理单元执行的操作的类型而变化。例如，第一经管理单元460(例如大的经管理单元)可包含4KB的数据且可存储来自主机的数据，而第二经管理单元461(例如小的经管理单元)可包含64B的数据且可存储与第一经管理单元中的数据相关联的逻辑到物理表格。每一经管理单元可具有与其相关联的状态。例如，每一经管理单元可具有有效、无效、自由或不使用的状态。有效的经管理单元包含最近版本数据。无效的经管理单元包含并非所述数据的最近版本的数据。“不使用”的经管理单元出于特定原因而不用以存储数据，所述特定原因是例如所述经管理单元不再能够可靠地存储数据。自由的经管理单元包含处于复位状态且准备被编程(例如写入到)的存储器单元。例如，复位状态可为其中经管理单元的所有存储器单元被编程到特定逻辑状态(例如逻辑状态0或逻辑状态1)。
图5A及5B绘示根据本发明的若干实施例的若干经管理单元。在图5A及5B中，存储器阵列包含经管理单元570、…、570-7，例如与例如图4A及4B相关联地所描述的经管理单元。在图5A中，经管理单元570-0及570-1具有有效状态，且写入光标(由粗体轮廓线指示)位于经管理单元570-2处，这是因为经管理单元570-2是第一可用自由的经管理单元。可通过在经管理单元570-2处开始将数据写入到存储器阵列而执行写入操作，这是由于写入光标位于经管理单元570-2处。写入操作可将数据写入到经管理单元570-2及570-3。例如，所述操作可连续地将数据写入到是可用自由的经管理单元的经管理单元。图5B绘示在完成上文与图5A相关联地所描述的写入操作之后在经管理单元570-6处的写入光标的经更新位置。当将写入光标放置在经管理单元570-6的经更新位置处时，经管理单元570-4被跳过，这是因为其具有有效状态，且经管理单元570-5被跳过，这是因为其具有不使用状态。因此，写入光标的经更新位置在经管理单元570-6处，这是因为经管理单元570-6是在经管理单元570-3之后的下一可用的经管理单元，经管理单元570-3是最后写入操作结束之处。
尽管本文中已绘示及描述了特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明希望涵盖本发明的各种实施例的调适或变化。应理解，已以说明性方式而非限制性方式做出了上述描述。所属领域的技术人员在检视上述描述后就将明白未在本文中具体地描述的上述实施例的组合及其它实施例。本发明的各种实施例的范围包含使用上述结构及方法的其它应用。因此，应参考随附权利要求书连同涵括此类权利要求书的等效物的全部范围确定本发明的各种实施例的范围。
在前述具体实施方式中，出于使本发明条理化的目的，将各种特征共同分组在单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比在每一权利要求中明确叙述的特征更多的特征的意图。实际上，如所附权利要求书所反映，发明主题可在于少于单个所揭示实施例的所有特征。因此，所附权利要求书据此并入具体实施方式中，其中每一权利要求单独作为独立实施例。

Claims (20)

1.一种设备，其包括：
第一存储器阵列；
若干第二存储器阵列；及
控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：
执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及
在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。
2.根据权利要求1所述的设备，其中所述写入操作的执行也将所述数据写入到所述若干第二阵列。
3.根据权利要求1所述的设备，其中所述写入操作是由所述设备在接收到请求后就完成的前台操作。
4.根据权利要求1所述的设备，其中所述第一存储器阵列包含按顺序被分配地址的若干经管理单元，且其中基于所述经分配地址及所述写入光标的所述位置而按顺序将数据写入到所述若干经管理单元。
5.根据权利要求1到4中任一权利要求所述的设备，其中所述控制器经配置以执行另一写入操作，且其中所述另一写入操作的执行在由所述写入光标指示的所述经更新位置处开始将数据写入到所述第一存储器阵列。
6.根据权利要求1到4中任一权利要求所述的设备，其中通过跳过经指示为有效、无效或不使用的若干经管理单元以在所述第一存储器阵列中找到下一自由的经管理单元而将所述写入光标放置在所述经更新位置处。
7.根据权利要求1到4中任一权利要求所述的设备，其中所述写入操作的执行包含继续在若干自由的经管理单元中按顺序将所述数据写入到所述第一存储器阵列，直到所述写入操作基于所述若干自由的经管理单元的地址是完全的为止。
8.一种设备，其包括：
第一存储器阵列；
若干第二存储器阵列；及
控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，且经配置以：
通过将在所述第一存储器阵列中处于无效状态的若干经管理单元从无效状态调整到自由状态而对所述若干经管理单元执行清除操作。
9.根据权利要求8所述的设备，其中所述若干经管理单元经编程到特定逻辑状态以将所述若干经管理单元置于所述自由状态。
10.根据权利要求8到9中任一权利要求所述的设备，其中所述清除操作是在所述设备不对其中正执行所述清除操作的特定区域执行前台操作时由所述设备执行的后台操作。
11.一种设备，其包括：
第一存储器阵列；
若干第二存储器阵列；及
控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，且经配置以：
基于读取的经管理单元样式来设定若干读取信号；
使用所述若干读取信号对所述第一存储器阵列中的经管理单元处的数据执行读取操作，以针对所述数据确定经管理单元样式干扰电平及/或原始位错误率RBER；
响应于所述RBER低于第一阈值及/或所述经管理单元样式干扰电平低于第二阈值，将所述数据输出到主机；及
响应于所述RBER高于所述第一阈值及/或所述经管理单元样式干扰电平高于所述第二阈值，对所述数据执行移动操作。
12.根据权利要求11所述的设备，其中所述经管理单元样式干扰电平是基于相邻的经管理单元已被编程的次数。
13.根据权利要求11所述的设备，其中所述移动操作通过将所述数据写入到在所述第一存储器阵列中自由的新的经管理单元来重新定位所述数据。
14.根据权利要求11到13中任一权利要求所述的设备，其中所述控制器经配置以响应于所述RBER高于所述第一阈值及/或所述经管理单元样式干扰电平高于所述第二阈值，而指示所述经管理单元是无效的。
15.一种用于管理存储器的方法，其包括：
在第一存储器阵列中由写入光标指示的位置处开始执行写入操作，其中所述写入光标在处于自由状态的经管理单元处；及
在完成所述写入操作后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处。
16.根据权利要求15所述的方法，其中将所述写入光标放置在所述经更新位置处包含在所述第一存储器阵列中定位下一自由的经管理单元。
17.根据权利要求15所述的方法，其中将所述写入光标放置在所述经更新位置处包含跳过处于有效、无效或不使用状态的若干经管理单元。
18.根据权利要求15到17中任一权利要求所述的方法，其中所述方法包含通过将在所述第一存储器阵列中处于无效状态的若干经管理单元置于自由状态而对所述若干经管理单元执行清除操作。
19.一种用于管理存储器的方法，其包括：
针对第一存储器阵列中的经管理单元处的数据确定经管理单元样式干扰电平及/或原始位错误率RBER；及
响应于所述RBER低于第一阈值及/或所述经管理单元样式干扰电平低于第二阈值，将所述数据输出到主机。
20.根据权利要求19所述的方法，其中所述方法进一步包含响应于所述RBER高于所述第一阈值及/或所述经管理单元样式干扰电平高于所述第二阈值，对所述数据执行移动操作。
CN201780068351.8A 2016-11-08 2017-08-28 存储器管理 Pending CN109937449A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/345,862 US10261876B2 (en) 2016-11-08 2016-11-08 Memory management
US15/345,862 2016-11-08
PCT/US2017/048800 WO2018089083A1 (en) 2016-11-08 2017-08-28 Memory management

Publications (1)

Publication Number Publication Date
CN109937449A true CN109937449A (zh) 2019-06-25

Family

ID=62065661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068351.8A Pending CN109937449A (zh) 2016-11-08 2017-08-28 存储器管理

Country Status (6)

Country Link
US (3) US10261876B2 (zh)
EP (1) EP3520106B1 (zh)
KR (1) KR102240261B1 (zh)
CN (1) CN109937449A (zh)
TW (1) TWI644209B (zh)
WO (1) WO2018089083A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258507A (zh) * 2020-02-11 2020-06-09 上海威固信息技术股份有限公司 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261876B2 (en) 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
US10916324B2 (en) * 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
US11169747B2 (en) 2018-10-30 2021-11-09 Micron Technology, Inc. Relocating data to low latency memory
US10942662B2 (en) * 2018-11-30 2021-03-09 International Business Machines Corporation Relocating and/or re-programming blocks of storage space based on calibration frequency and resource utilization
US11106521B2 (en) * 2019-08-19 2021-08-31 Micron Technology, Inc. Fatal error logging in a memory device
US11626182B2 (en) 2021-08-04 2023-04-11 Micron Technology, Inc. Selective power-on scrub of memory units

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675499A2 (en) * 1994-03-30 1995-10-04 International Business Machines Corporation Memory structure with multiple integrated memory array portions
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
CN102272855A (zh) * 2008-12-30 2011-12-07 韩商英得联股份有限公司 存储器控制器及存储器管理方法
CN102292711A (zh) * 2009-01-21 2011-12-21 美光科技公司 固态存储器格式化
CN102362263A (zh) * 2009-03-20 2012-02-22 韩商英得联股份有限公司 Ssd控制器与ssd控制器的操作方法
CN102598141A (zh) * 2009-06-10 2012-07-18 美光科技公司 用于减少存储器阵列中的读取等待时间的存储器操作暂停
CN103518193A (zh) * 2011-04-08 2014-01-15 美光科技公司 数据去重复
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block
US20150331793A1 (en) * 2014-03-26 2015-11-19 Hitachi, Ltd. Storage system
US20160224247A1 (en) * 2015-02-02 2016-08-04 Yeong-Jae WOO Memory system, including memory device capable of overwrite operation, and method of operating the memory system

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170066B1 (en) * 1995-09-29 2001-01-02 Intel Corporation Power-off recovery management for sector based flash media managers
JPH1069420A (ja) * 1996-08-29 1998-03-10 Sony Corp 情報記録装置、情報記録再生装置、情報記録方法および情報再生方法
US6411546B1 (en) * 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
DE59804216D1 (de) * 1998-06-24 2002-06-27 Infineon Technologies Ag Elektronische prüfungsspeichereinrichtung
US6363008B1 (en) * 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
JP4058322B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ メモリカード
DE60316171T2 (de) * 2002-10-28 2008-05-29 SanDisk Corp., Milpitas Automatischer abnutzungsausgleich in einem nicht-flüchtigen speichersystem
US7139866B2 (en) 2002-12-30 2006-11-21 Micron Technology, Inc. CAM with automatic writing to the next free address
US20050055495A1 (en) 2003-09-05 2005-03-10 Nokia Corporation Memory wear leveling
WO2005066793A2 (en) * 2003-12-30 2005-07-21 Sandisk Corporation Non-volatile memory and method with non-sequential update block management
KR100504401B1 (ko) * 2005-02-01 2005-07-28 주식회사 하이스마텍 비휘발성 메모리의 제어 방법 및 시스템
KR100684887B1 (ko) * 2005-02-04 2007-02-20 삼성전자주식회사 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지방법
US7877539B2 (en) * 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories
US7523381B2 (en) 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
JP2009519555A (ja) * 2005-12-13 2009-05-14 サンディスク コーポレイション 論理アドレス形ファイル記憶
US20080140918A1 (en) 2006-12-11 2008-06-12 Pantas Sutardja Hybrid non-volatile solid state memory system
US8209461B2 (en) 2006-12-26 2012-06-26 Sandisk Technologies Inc. Configuration of host LBA interface with flash memory
US20090013148A1 (en) * 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
US8850102B2 (en) 2007-08-23 2014-09-30 Nokia Corporation Flash memory with small data programming capability
JP2009252255A (ja) 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
US20090259819A1 (en) 2008-04-09 2009-10-15 Skymedi Corporation Method of wear leveling for non-volatile memory
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
US20100169708A1 (en) 2008-12-29 2010-07-01 John Rudelic Method and apparatus to profile ram memory objects for displacment with nonvolatile memory
US8443263B2 (en) 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US20110167197A1 (en) 2010-01-05 2011-07-07 Mark Leinwander Nonvolatile Storage with Disparate Memory Types
WO2011099963A1 (en) * 2010-02-10 2011-08-18 Hewlett-Packard Development Company, L.P. Identifying a location containing invalid data in a storage media
KR101719395B1 (ko) 2010-07-13 2017-03-23 샌디스크 테크놀로지스 엘엘씨 백-엔드 메모리 시스템 인터페이스를 동적으로 최적화하는 방법
US8949506B2 (en) 2010-07-30 2015-02-03 Apple Inc. Initiating wear leveling for a non-volatile memory
US8356153B2 (en) 2010-11-19 2013-01-15 International Business Machines Corporation Adaptive wear leveling via monitoring the properties of memory reference stream
US8626989B2 (en) 2011-02-02 2014-01-07 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
TWI587136B (zh) 2011-05-06 2017-06-11 創惟科技股份有限公司 快閃記憶體系統及其快閃記憶體無效資料頁資訊之管理方法與回收方法
WO2013048470A1 (en) 2011-09-30 2013-04-04 Intel Corporation Statistical wear leveling for non-volatile system memory
KR20130040486A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 저장 장치 및 그것을 이용하는 사용자 장치
DE112011106032B4 (de) 2011-12-22 2022-06-15 Intel Corporation Energieeinsparung durch Speicherkanal-Abschaltung
US20130219105A1 (en) 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for caching for non-volatile memory device
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
US9021275B1 (en) 2012-03-30 2015-04-28 Emc Corporation Method and apparatus to exercise and manage a related set of power managed storage devices
US9645177B2 (en) 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US9645917B2 (en) * 2012-05-22 2017-05-09 Netapp, Inc. Specializing I/O access patterns for flash storage
US20140129758A1 (en) 2012-11-06 2014-05-08 Spansion Llc Wear leveling in flash memory devices with trim commands
US9081666B2 (en) 2013-02-15 2015-07-14 Seagate Technology Llc Non-volatile memory channel control using a general purpose programmable processor in combination with a low level programmable sequencer
US9164832B2 (en) 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9570175B2 (en) * 2013-08-05 2017-02-14 Jonker Llc Incrementally programmable non-volatile memory
TW201510724A (zh) 2013-09-11 2015-03-16 Skymedi Corp 非揮發性儲存裝置及其資料寫入方法
US9361182B2 (en) * 2014-05-20 2016-06-07 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
US9239757B2 (en) 2014-05-30 2016-01-19 Sandisk Technologies Inc. Method and apparatus for relocating data in non-volatile memory
US9627072B2 (en) * 2014-11-25 2017-04-18 Macronix International Co., Ltd. Variant operation sequences for multibit memory
WO2016088234A1 (ja) * 2014-12-04 2016-06-09 株式会社 東芝 異なる特性の不揮発性半導体メモリの寿命を長くするストレージ装置
US9842059B2 (en) * 2016-04-14 2017-12-12 Western Digital Technologies, Inc. Wear leveling in storage devices
US10261876B2 (en) * 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
US10430085B2 (en) * 2016-11-08 2019-10-01 Micron Technology, Inc. Memory operations on data

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675499A2 (en) * 1994-03-30 1995-10-04 International Business Machines Corporation Memory structure with multiple integrated memory array portions
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
CN102272855A (zh) * 2008-12-30 2011-12-07 韩商英得联股份有限公司 存储器控制器及存储器管理方法
CN102292711A (zh) * 2009-01-21 2011-12-21 美光科技公司 固态存储器格式化
CN102362263A (zh) * 2009-03-20 2012-02-22 韩商英得联股份有限公司 Ssd控制器与ssd控制器的操作方法
CN102598141A (zh) * 2009-06-10 2012-07-18 美光科技公司 用于减少存储器阵列中的读取等待时间的存储器操作暂停
CN103518193A (zh) * 2011-04-08 2014-01-15 美光科技公司 数据去重复
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block
US20150331793A1 (en) * 2014-03-26 2015-11-19 Hitachi, Ltd. Storage system
US20160224247A1 (en) * 2015-02-02 2016-08-04 Yeong-Jae WOO Memory system, including memory device capable of overwrite operation, and method of operating the memory system
CN105843553A (zh) * 2015-02-02 2016-08-10 三星电子株式会社 包括能够进行重写操作的存储装置的存储系统的操作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KAMBIZ KAVIANI: "A Tri-Modal 20-Gbps/Link Differential/DDR3/GDDR5 Memory Interface", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS 》 *
余辉龙等: "NAND型闪存大容量图像存储器无效块管理", 《微电子学与计算机》 *
徐允文等: "基于微程序技术的存储控制器的研究和设计", 《半导体技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111258507A (zh) * 2020-02-11 2020-06-09 上海威固信息技术股份有限公司 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Also Published As

Publication number Publication date
EP3520106B1 (en) 2021-10-13
US20190108108A1 (en) 2019-04-11
EP3520106A1 (en) 2019-08-07
TW201818251A (zh) 2018-05-16
US20180129575A1 (en) 2018-05-10
KR20190058714A (ko) 2019-05-29
KR102240261B1 (ko) 2021-04-15
US10956290B2 (en) 2021-03-23
TWI644209B (zh) 2018-12-11
US10261876B2 (en) 2019-04-16
US20210208988A1 (en) 2021-07-08
US11550678B2 (en) 2023-01-10
EP3520106A4 (en) 2019-10-09
WO2018089083A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
CN109937449A (zh) 存储器管理
US10459634B2 (en) Methods, systems, and computer readable media for aggregating completion entries in a nonvolatile storage device
CN103765392B (zh) 存储器装置的损耗均衡
CN109923530A (zh) 混合式存储器中的数据重新定位
US11537324B2 (en) Memory systems and methods that allocate memory banks using striping size and stream identification information contained within directive commands
CN110114758A (zh) 存储器的针对性清除
US11237756B2 (en) System and method of writing to nonvolatile memory using write buffers
US20120151125A1 (en) Data processing method for nonvolatile memory system
US10346052B2 (en) Memory system with priority processing and operating method thereof
US11354057B2 (en) Storage devices, data storage systems and methods of operating storage devices
CN109923514A (zh) 对数据的存储器操作
WO2017074581A1 (en) Non-volatile memory system with multi-write direction memory units
CN117043753A (zh) Zns设备中的不同写入优先级
US20100030947A1 (en) High-speed solid state storage system
US9740602B2 (en) Memory orprating method and memory device using the same
US20080109588A1 (en) Memory Card and Method of Driving the Same
US10656846B2 (en) Operating method of memory system
CN111949197B (zh) 一种3d tlc闪存存储器及其数据写入方法和装置
CN111324287A (zh) 一种存储器
CN109542336A (zh) 存储设备及其操作方法
JP7167291B2 (ja) メモリシステムおよび制御方法
TW201101307A (en) A storage device and data processing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190625