CN111258507A - 一种提高3d ct tlc nand闪存存储设备可靠性的方法 - Google Patents

一种提高3d ct tlc nand闪存存储设备可靠性的方法 Download PDF

Info

Publication number
CN111258507A
CN111258507A CN202010086332.1A CN202010086332A CN111258507A CN 111258507 A CN111258507 A CN 111258507A CN 202010086332 A CN202010086332 A CN 202010086332A CN 111258507 A CN111258507 A CN 111258507A
Authority
CN
China
Prior art keywords
flash memory
page
block
nand flash
ppn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010086332.1A
Other languages
English (en)
Inventor
吴佳
李礼
陈佳
苗诗君
余云
杨冀
叶韬
刘碧贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai V&g Information Technology Co ltd
Original Assignee
Shanghai V&g Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai V&g Information Technology Co ltd filed Critical Shanghai V&g Information Technology Co ltd
Priority to CN202010086332.1A priority Critical patent/CN111258507A/zh
Publication of CN111258507A publication Critical patent/CN111258507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种提高3D CT TLC NAND闪存存储设备可靠性的方法,是基于3D CT TLC NAND闪存存储结构的字线寿命在空间上分布的层间集中特性以及各闪存页寿命间显著的差异提出的。当闪存块中出现失效页时，区别于传统坏块管理算法将整块置坏的管理方法，本发明仅将闪存块中该失效页所在层内的闪存页标记为坏页，块中其他层的闪存页仍可继续使用，提高了存储设备存储空间的利用率及存储设备的寿命。与传统坏块管理算法相比，本发明可以有效地避免存储空间利用率低的情况，并能够显著提高3D CT TLC NAND闪存存储设备的寿命。

Description

一种提高3D CT TLC NAND闪存存储设备可靠性的方法
技术领域
本发明属于计算机存储领域，更具体地，涉及一种提高3D CT TLC NAND闪存存储设备可靠性的方法。
背景技术
NAND闪存因其相比于传统机械硬盘更优秀的性能，以及相比于DRAM更持久的存储能力和更高的存储密度，正在逐渐成为各大系统的主流存储介质。为满足市场上日益增长的存储容量需求，NAND闪存厂商按照摩尔定律的规律不断缩小半导体的特征尺寸，从而提升NAND闪存的单位密度，降低其单位价格。然而，由于技术上的复杂度，当半导体的特征尺寸缩小到一定程度(例如，30nm以下) 时，继续缩小特征尺寸存在技术难度，并且会产生高昂的费用。为突破平面NAND 闪存密度缩减的瓶颈，3D NAND闪存应运而生，它通过将NAND闪存单元在垂直方向上进行堆叠，在不需要缩小半导体特征尺寸的前提下，极大地增加了存储密度。同时，为追求有更强的可扩展性以及存储单元间更小的耦合效应，电荷陷阱 (CT，Charge Trap)成为3D NAND闪存的主流介质。随着新兴3D TLC NAND闪存技术的发展，TLC(Triple-Level Cell)也将占据主要的市场份额。
NAND闪存虽相比易失性存储介质(如：DRAM)具有更持久保存数据的能力，但其使用寿命仍是有限的。对于无法继续工作的不可靠闪存块，坏块管理算法需要将其标记为坏块，从而避免对其继续使用而造成数据的丢失，以提高存储设备的可靠性。传统坏块管理算法对于出现失效页的闪存块整块置坏，并将该闪存块中有效数据页移至其它空闲块中，导致较低的存储空间利用率并产生有较多的数据迁移开销。鉴于3D CT TLC NAND闪存存储结构的字线寿命在空间上分布具有层间集中特性且其各闪存页寿命差异较大，为解决上述问题，通过细粒度的坏块管理算法来提高存储空间利用率及存储设备寿命具有很重大的意义。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种提高3D CT TLC NAND闪存存储设备可靠性的方法。当闪存块中出现失效页时，区别于传统坏块管理算法将整块置坏的管理方法，本发明仅将闪存块中该失效页所在层内的闪存页标记为坏页，块中其他层的闪存页仍可继续使用，提高了存储设备存储空间的利用率及存储设备的寿命。采用的具体技术方案如下：
一种提高3D CT TLC NAND闪存存储设备可靠性的方法，其特征在于,仅将失效闪存页所在层中其他闪存页置为失效状态并仅对其中的有效数据页进行迁移，包括以下步骤：
(1)接收读请求，在读取过程中，首先获取目标页LPN，然后在映射表中查找LPN对应的PPN并读取该PPN中的数据；
(2)采用ECC对读取的数据进行纠错，获取RBER并与ECC阈值比较；
(3)若RBER大于等于ECC阈值则转至步骤(4)，若RBER小于ECC阈值则转至步骤(6)；
(4)将对应PPN所在层中所有有效数据转移至空闲页中，并修改映射表中对应位置的PPN；
(5)在块状态表中将PPN所在层状态标记为失效；
(6)本次读操作完成。
进一步，在步骤(5)中所述的块状态表存储闪存块各层的状态，仅标记坏层。
其中，使用步骤(5)中所述的块状态表存储闪存块各层的状态(仅标记坏层)。相比于存储芯片的存储空间大小，块状态表所需标记空间占比极小，开销可忽略不计。例如，对于东芝所生产的BiCS2 TLC，其存储空间为2.48Tb(310GB)，各芯片有4个包，每个包有2个晶粒，每个晶粒有2个面板，每个面板包含1972 个闪存块，而每个闪存块中有48层结构，则其块状态表仅需189312(＝4×2×2 ×1972×48×1bit/8)字节，仅占BiCS2 TLC存储空间的0.00006％。
总体而言，通过本发明提供的技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明能够有效提高3D CT TLC NAND闪存存储设备的可靠性：由于采用了步骤(5)，区别于传统坏块管理算法将整块置坏的管理方法，本发明考虑到 3D CT TLC NAND闪存结构的字线寿命在空间上分布具有层间集中特性且其各闪存页寿命差异较大，仅将闪存块中该失效页所在层内的闪存页标记为坏页，块中其他层闪存页仍可继续使用，有效延长了存储设备的使用寿命，提高了3D CT TLC NAND闪存存储设备的可靠性。
(2)本发明能够有效提高3D CT TLC NAND闪存存储设备存储空间的利用率。传统坏块管理算法一旦出现失效页即将其所在的闪存块整个置坏，由于3D CT TLC NAND闪存结构的各闪存页寿命差异较大，置坏时该块中仍存有许多可用页，传统坏块管理算法会导致存储空间利用率低下的情况。本发明则利用3D CT TLC NAND闪存结构的字线寿命在空间上分布的层间集中特性，在步骤(5)中仅将闪存块中该失效页所在层内的闪存页标记为坏页，块中其他闪存页仍可继续使用，有效提高了存储设备存储空间的利用率，使其能在生命周期内读写更多数据。
(3)本发明能够节省数据迁移开销。传统坏块管理算法一旦出现失效页即将其所在的闪存块整个置坏，置坏前则需将该块中有效数据页迁移至空闲闪存页中，这会产生很大的数据迁移开销。本发明在步骤(5)中仅将闪存块中该失效页所在层内的闪存页标记为坏页，相比于块中有效数据页数量，单层内有效数据页数量大大减少，由其产生的数据迁移开销也大大降低。
附图说明
图1为本发明一种提高3D CT TLC NAND闪存存储设备可靠性的方法的流程图；
图2为传统坏块管理算法的示意图；
图3为本发明一种提高3D CT TLC NAND闪存存储设备可靠性的方法的示意图。
其中，图2与图3可以清楚地显示出本发明与传统坏块管理算法的对比效果。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的整体思路在于当闪存块中出现失效页时，仅将闪存块中该失效页所在层内的闪存页标记为坏页，块中其他闪存页仍可继续使用，提高了存储设备存储空间的利用率及存储设备的寿命。具体包括以下步骤：
(1)接收读请求，在读取过程中，首先获取目标页LPN，然后在映射表中查找LPN对应的PPN并读取该PPN中的数据；
(2)采用ECC对读取的数据进行纠错，获取RBER并与ECC阈值比较；
(3)若RBER大于等于ECC阈值则转至步骤(4)，若RBER小于ECC阈值则转至步骤(6)；
(4)将对应PPN所在层中所有有效数据转移至空闲页中，并修改映射表中对应位置的PPN；
(5)在块状态表中将PPN所在层状态标记为失效；
(6)本次读操作完成。
其中，使用步骤(5)中所述的块状态表存储闪存块各层的状态(仅标记坏层)。相比于存储芯片的存储空间大小，块状态表所需标记空间占比极小，开销可忽略不计。例如，对于东芝所生产的BiCS2 TLC，其存储空间为2.48Tb
(310GB)，各芯片有4个包，每个包有2个晶粒，每个晶粒有2个面板，每个面板包含1972个闪存块，而每个闪存块中有48层结构，则其块状态表仅需189312(＝4 ×2×2×1972×48×1bit/8)字节，仅占BiCS2 TLC存储空间的0.00006％。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种提高3D CT TLC NAND闪存存储设备可靠性的方法，其特征在于,仅将失效闪存页所在层中其他闪存页置为失效状态并仅对其中的有效数据页进行迁移，包括以下步骤：
(1)接收读请求，在读取过程中，首先获取目标页LPN，然后在映射表中查找LPN对应的PPN并读取该PPN中的数据；
(2)采用ECC对读取的数据进行纠错，获取RBER并与ECC阈值比较；
(3)若RBER大于等于ECC阈值则转至步骤(4)，若RBER小于ECC阈值则转至步骤(6)；
(4)将对应PPN所在层中所有有效数据转移至空闲页中，并修改映射表中对应位置的PPN；
(5)在块状态表中将PPN所在层状态标记为失效；
(6)本次读操作完成。
2.根据权利要求1所述的一种提高3D CT TLC NAND闪存存储设备可靠性的方法，其特征在于：在步骤(5)中所述的块状态表存储闪存块各层的状态，仅标记坏层。
CN202010086332.1A 2020-02-11 2020-02-11 一种提高3d ct tlc nand闪存存储设备可靠性的方法 Pending CN111258507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010086332.1A CN111258507A (zh) 2020-02-11 2020-02-11 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010086332.1A CN111258507A (zh) 2020-02-11 2020-02-11 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Publications (1)

Publication Number Publication Date
CN111258507A true CN111258507A (zh) 2020-06-09

Family

ID=70951252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086332.1A Pending CN111258507A (zh) 2020-02-11 2020-02-11 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Country Status (1)

Country Link
CN (1) CN111258507A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152495B2 (en) * 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
CN106681664A (zh) * 2016-12-29 2017-05-17 忆正科技（武汉）有限公司 一种用于提高固态硬盘使用寿命的管理策略
CN108108272A (zh) * 2013-06-03 2018-06-01 桑迪士克科技有限责任公司 三维存储器的适应性操作
CN109521969A (zh) * 2018-11-20 2019-03-26 郑州云海信息技术有限公司 一种固态硬盘数据回收方法、装置和计算机可读存储介质
CN109937449A (zh) * 2016-11-08 2019-06-25 美光科技公司 存储器管理

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108108272A (zh) * 2013-06-03 2018-06-01 桑迪士克科技有限责任公司 三维存储器的适应性操作
US9152495B2 (en) * 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
CN109937449A (zh) * 2016-11-08 2019-06-25 美光科技公司 存储器管理
CN106681664A (zh) * 2016-12-29 2017-05-17 忆正科技（武汉）有限公司 一种用于提高固态硬盘使用寿命的管理策略
CN109521969A (zh) * 2018-11-20 2019-03-26 郑州云海信息技术有限公司 一种固态硬盘数据回收方法、装置和计算机可读存储介质

Similar Documents

Publication Publication Date Title
US9940261B2 (en) Zoning of logical to physical data address translation tables with parallelized log list replay
TWI457937B (zh) 固態磁碟驅動和管理記憶體裝置之方法
JP6518191B2 (ja) アドレス断片化に対するメモリ・セグメントのリマッピング
TWI484334B (zh) 非揮發記憶體的區域式管理方法
KR20150120919A (ko) 저전력 저지연 고용량 스토리지 클래스 메모리용 장치 및 방법
CN102356382A (zh) Dram缓冲器管理装置和方法
CN110347613B (zh) 多租户固态盘中实现raid的方法、控制器及多租户固态盘
CN107145407B (zh) 一种对数据进行本地备份的方法
CN102945207A (zh) 一种块级数据的缓存管理方法及系统
CN102214143A (zh) 一种多层单元闪存的管理方法、装置及存储设备
WO2021139166A1 (zh) 基于三维闪存存储结构的错误页识别方法
US11449386B2 (en) Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
CN103198020B (zh) 一种提高闪存使用寿命的方法
CN109582224A (zh) 一种基于自恢复效应的NAND Flash存储可靠性优化方法
CN103544124B (zh) Nand Flash存储器的访问方法
CN102301428A (zh) 存储器装置、存储器管理装置及存储器管理方法
WO2023045483A1 (zh) 一种存储设备、数据存储方法及存储系统
CN102520885B (zh) 一种混合硬盘的数据管理系统
WO2023065654A1 (zh) 一种数据写入方法以及相关设备
CN109828722B (zh) 异构分布式键值存储系统Raft组数据自适应分布方法
CN109739777B (zh) 本地与分布式协同设计的可靠闪存存储方法及系统
CN108563586B (zh) 一种分离固态盘中垃圾回收数据与用户数据的方法
CN106371950B (zh) 一种实现raid级别转换的方法及装置
Chen et al. PATCH: Process-variation-resilient space allocation for open-channel SSD with 3D flash
CN111258507A (zh) 一种提高3d ct tlc nand闪存存储设备可靠性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200609

RJ01 Rejection of invention patent application after publication