CN102356382A - Dram缓冲器管理装置和方法 - Google Patents

Dram缓冲器管理装置和方法 Download PDF

Info

Publication number
CN102356382A
CN102356382A CN2009801581979A CN200980158197A CN102356382A CN 102356382 A CN102356382 A CN 102356382A CN 2009801581979 A CN2009801581979 A CN 2009801581979A CN 200980158197 A CN200980158197 A CN 200980158197A CN 102356382 A CN102356382 A CN 102356382A
Authority
CN
China
Prior art keywords
data
ecc
dram
page
impact damper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801581979A
Other languages
English (en)
Inventor
郑贤权
金英官
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indilinx Co Ltd
Original Assignee
Indilinx Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indilinx Co Ltd filed Critical Indilinx Co Ltd
Publication of CN102356382A publication Critical patent/CN102356382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

提出了一种Dram缓冲器管理装置和方法。提出的Dram缓冲器管理装置和方法，生成Dram缓冲器中记录的数据的纠错码ECC(Error Correction Code)，将所述数据及所述ECC记录在所述Dram缓冲器中。

Description

Dram缓冲器管理装置和方法
技术领域
本发明提出了一种Dram缓冲器管理装置和方法，更详细讲，提出了一种无需添加额外的装置就可以向Dram缓冲器应用纠错码ECC(ErrorCorrection Code)的Dram缓冲器管理装置和方法。
技术背景
存储数据的存储装置有磁盘(magnetic disk)，半导体存储器等。因为存储装置根据种类各自具有不同的物理特性，所以需要与物理特性相对应的管理方法。
现有存储装置中，磁盘被广泛地使用，磁盘的特征为平均每千字节(kilobyte)需要数毫秒(millisecond)的读写时间。此外，磁盘的特征为，根据数据被存储的物理性位置光标到达的时间的不同，因此读写的时间也不同。
最近，比起磁盘，读写时间短，电力消耗低，体积小的非易失性(non-volatile)存储器在加速地替代磁盘。这是因为非易失性存储器实现了大容量化而产生的效果。
非易失性存储器是可用电力进行读取(read)、写入(write)及擦除(erase)并在没有电源的状态下也可维持被存储的数据的一种半导体存储器装置。对非易失性存储器装置存储数据的过程，除了被叫作写入以外还被叫作编程(programming)。
具代表性的非易失性存储器可为闪存(Flash memory)，闪存比现有的硬盘驱动器HDD(Hard Disk Drive)体积小、电力消耗低，具有可提高读取速度的优点。最近，用于利用大容量闪存来替代HDD的固态硬盘SSD(SolidState Disk)也已被提议出来。
闪存的种类中，具代表性的为NAND方式的闪存和NOR方式的内存等。NAND方式和NOR方式可根据信元(cell)阵列(array)的结构和操作方式被区分。
闪存通过多数的存储器信元的排列来实现，一个存储器信元可存储一个以上的数据比特。一个存储器信元包括控制栅(control gate)和浮栅(floatinggate)，控制栅和浮栅的之间被插入绝缘体(insulator)，并在控制栅和基片(substrate)之间也被插入绝缘体。
此类非易失性存储器通过一定的控制器实现管理，此外，根据此类控制器的性能，可决定非易失性存储器的整体性能。
因此，有必要对可有效地管理和控制存储器的存储器控制器来进行研究。
发明内容
技术课题
本发明意在提供一种无需添加额外的装置就可以向Dram缓冲器(Buffer)应用纠错码ECC(Error Correction Code)的Dram缓冲器管理装置和方法。
技术方案
根据本发明的一个实施例的Dram缓冲器管理装置，包括：ECC生成单元，其生成要在Dram缓冲器中记录的数据的纠错码ECC；和记录单元，其将所述数据和所述ECC记录在所述Dram缓冲器中。
此外，根据本发明的一个实施例的Dram缓冲器管理方法，包括以下步骤：生成要在Dram缓冲器中记录的数据的纠错码ECC；和将所述数据和所述ECC记录在所述Dram缓冲器中。
技术效果
本发明通过生成要记录在Dram缓冲器中的数据的纠错码ECC并将所述数据和所述纠错码一起存储在Dram缓冲器中的Dram缓冲器管理装置和方法，无需添加额外的装置，就可以向Dram缓冲器(Buffer)应用纠错码ECC。
附图说明
图1是示出根据本发明的一个实施例的Dram缓冲器管理装置的结构的示图；和
图2是示出根据本发明的一个实施例的Dram缓冲器管理方法的流程图。
具体实施方式
下面，将参照附图，对本发明的一个实施例进行详细说明。但是，本发明并不受该实施例的限制或限定。各个附图中展示出的相同的参考数字表示相同的结构。
一般情况下，对非易失性存储器的编程(programming)，可以页(page)为单位执行，擦除(erase)可以块(block)为单位执行。在这种情况下，块可包括多个页面。
此外，管理非易失性存储器的存储器控制器，可向外部主机(host)或处理器(processor)提供逻辑地址(logical address)，并对非易失性存储器提供物理地址(physical address)。
在这种情况下，存储器控制器可利用物理地址来管理非易失性存储器，并将物理地址转换为逻辑地址。
在此，执行物理地址和逻辑地址的转换的层也被称为FTL(FlashTranslation Layer)。
最近，由于企业(Enterprise)服务器市场中不断增长的带宽需求与电力消费的问题，使用固态硬盘SSD(Solid State Disk)而不是HDD作为数据存储装置的方案正在积极实施。
早期的SSD控制器，使用内部存储器作为数据缓冲器，但是最近的SSD控制器由于高速化需求，使用Dram作为数据缓冲器的情况越来越多。
大部分的企业服务器，会因数据的稳定性而使用应用了高价的纠错码ECC(Error Correction Code)的Dram模块作为系统总线的主存储器。
因此，在服务器中在要使用的SSD中将Dram用作缓冲器用途的话，为了数据的稳定性，有必要使用应用了ECC功能的Dram模块。
这时，ECC Dram模块额外具备在SODIMM内额外存储ECC的ECC专用Dram芯片的情况居多。
不过，SSD具有以下特征，即实际上要使用到的缓冲器的大小相对来说不大，而且在费用方面也很难适应一个以上的Dram芯片。
此外，在额外的ECC专用Dram芯片导致的电力消耗方面，也难以在一个SSD磁盘内使用额外的Dram芯片。
在这方面，跟据本发明的一个实施例的Dram缓冲器管理装置，在在SSD等中将Dram用作数据缓冲器或缓存用途的情况下，对要记录在Dram缓冲器中的数据生成ECC，并将所述数据与所述ECC一起记录到Dram缓冲器中，由此无需使用额外的装置，就可以对Dram数据应用ECC方案。
因此，以下将参照图1对根据本发明的实施例的Dram管理装置进行详细说明。
图1是示出根据本发明的一个实施例的Dram缓冲器管理装置的结构的示图。
参照图1，Dram缓冲器管理装置110和Dram缓冲器120如图所示。
根据本发明的一个实施例的Dram缓冲器管理装置110，包括ECC生成单元111和记录单元112。
ECC生成单元111，生成要记录入Dram缓冲器120中的数据的ECC。
记录单元112，将所述数据和所述ECC记录在所述Dram缓冲器120中。
此时，记录单元112将所述数据和所述ECC记录到Dram缓冲器120中时，会出现所述数据的大小及所述ECC的大小的和超过要记录所述数据及所述ECC的Dram缓冲器120上的第一页的大小的情况。
于此，根据本发明的一个实施例的Dram缓冲器管理装置110，可进一步包括表存储单元(未示出)，其存储有将构成所述Dram缓冲器120的至少一个页(page)中相互连续的页映射(mapping)到相互不同的条(bank)中的地址映射表(address mapping table)。
在这一点上，跟据本发明的一个实施例，记录单元112，当所述数据的大小及所述ECC的大小的和超出要记录所述数据及所述ECC的第一页的大小时，参照所述地址映射表，将与所述第一页连续的下一页即第二页生开(raw open)，并将所述数据及所述ECC中超过第一页的大小的数据记录在第二页中。
由此，根据本发明的一个实施例的Dram缓冲器管理装置110，可以避免由于将所述ECC和所述数据一起发送至Dram缓冲器120而可能造成的发送带宽损失。
此外，根据本发名的一个实施例，Dram缓冲器管理装置110可进一步包括读取单元113、判断单元114、纠错单元115。
读取单元113，从Dram缓冲器120中读取出所述数据和所述ECC。
判断单元114，基于读取出的ECC，判断读取出的数据的错误发生与否。
例如，判断单元114，可基于ECC生成单元111为生成所述ECC所使用的算法，来生成读取出的所述数据的ECC。
然后，判断单元114，可比较所述读取出的ECC与所述读取出的数据的相关ECC，来判断所述读取出的数据的错误发生与否。
纠错单元115，当读取出的数据发生错误时，纠正所述错误。
在下面，将对根据本发明的Dram缓冲器管理装置110举例进行详细说明。
关于此，将使用把根据本发明的实施例的Dram缓冲器管理装置110应用到SSD中的例子。
根据本发明的实施例的Dram缓冲器管理单元110，可以上包含在SSD控制器中的装置。
一般来说，SSD控制器与Dram缓冲器120，可使用突发操作(BurstOperation)来进行数据的收发。
即，SSD控制器可以以突发单位向Dram缓冲器120发送数据。
与此相关，假设SSD控制器以N突发单位向Dram缓冲器120发送数据。
首先，将对SSD控制器向Dram缓冲器120中记录数据的情况下的根据本发明的一个实施例的Dram缓冲器管理装置110的操作进行观察。
生成单元111，可以实时生成要向Dram缓冲器120发送的N突发的数据的ECC。
然后，记录单元112，继N突发的数据之后将所述ECC发送至Dram缓冲器120，并将所述N突发的数据及上述ECC记录在Dram缓冲器120中。
即，当所述ECC是M突发的数据时，记录单元112，使所述N突发的数据及所述ECC被在同一突发操作中记录到Dram缓冲器120中，由此可将N突发的数据发送结构变更为N+M突发的数据发送结构。
结果，根据本发明的一个实施例的Dram缓冲器管理装置110，可将从Dram缓冲器管理装置110中向Dram缓冲器120发送的数据的基本突发单位增加相当于所述ECC的大小，以一次的突发存取将所述数据和所述ECC存储到一个Dram芯片中。
在这个时候，Dram缓冲器管理装置110，向所述数据中添加所述ECC发送至Dram缓冲器120，由此可能会出现一个突发发送使用Dram缓冲器120上的一个以上的页的情况。
换句话说，可能会发生所述数据的大小和所述ECC的大小的和超过要记录所述数据和所述ECC的第一页的大小的情况。
与此相关，根据本发明的一个实施例的Dram缓冲器管理装置110，可进一步包括表存储单元(未示出)，其存储有将构成所述Dram缓冲器120的至少一个页中相互连续的页映射到相互不同的条(bank)中的地址映射表。
此时，记录单元112，在所述数据的大小和所述ECC的大小的和超过所述第一页的大小时，参照所述地址映射表，将与所述第一页连续的、与所述第一页和其他条映射的第二页生开(raw open)之后，将所述数据及所述ECC中超过第一页的大小的数据记录在所述第二页中，由此，在Dram缓冲器110中，可以向Dram缓冲器发送突发而不会发生突发断开。
结果，根据本发明的一个实施例的Dram缓冲器管理装置110，可使用所述地址映射表进行条交错(Bank Interleaving)，由此，可以防止Dram缓冲器管理单元110与Dram缓冲器120之间的发送带宽损耗。
接下来，将对当SSD控制器按前述的方法将记录的数据从Dram缓冲器120中读取出时，根据本发明的一个实施例的Dram缓冲器管理装置110的操作进行说明。
读取单元113，可从Dram缓冲器120中以N+M突发读取出所述数据和所述ECC。
判断单元114，实时检查所述读取出的ECC，并基于所述读取出的ECC，判断读取出的所述数据是否发生错误以及错误比特的位置等。
纠错单元115，可在读取出的数据发生错误时，从判断单元114接受错误比特的位置信息或错误内容信息等，来纠正所述错误。
根据本发明的一个实施例，Dram缓冲器管理装置110可进一步包括命令控制单元(未示出)，其对从多个母带(master)发送出的数据请求命令将所述请求命令的顺序重新排列来使条可以交错。
所述命令控制单元，使当前命令与下一命令之间可进行条交错，在当前命令的数据发送过程中可以提前知道对下一命令的生开，所以最终可以提高Dram缓冲器120的整体发送带宽。
图2是示出根据本发明的一个实施例的Dram缓冲器管理方法的流程图。
在步骤S210中，生成要在Dram缓冲器中记录的数据的纠错码ECC。
在步骤S220中，将所述数据和所述ECC记录在所述Dram缓冲器中。
此时，根据本发明的一个实施例的Dram缓冲器管理方法，当从所述Dram缓冲器中读取出了所述数据时，在步骤S220之后可进一步包括从所述Dram缓冲器中读取出所述数据和所述ECC的步骤。
然后，根据本发明的一个实施例的Dram缓冲器管理方法，可进一步包括基于读取出的ECC判断读取出的数据的错误发生与否的步骤。
然后，根据本发明的一个实施例的Dram缓冲器管理方法，可进一步包括当读取出的数据发生错误时纠正所述错误的步骤。
此外，根据本发明的一个实施例，在步骤S220中可包括以下步骤，即判断所述数据的大小及所述ECC的大小的和是否超出要记录所述数据及所述ECC的第一页的大小的步骤。
然后，在步骤S220中可包括以下步骤，当所述数据的大小及所述ECC的大小的和超出所述第一页的大小时，参照地址映射表将与所述第一页连续的下一页即第二页生开(raw open)，并将所述数据及所述ECC中超出第一页的大小的数据记录在第二页中的步骤。
在这种情况下，所述地址映射表，是将构成所述Dram缓冲器的至少一个页中相互连续的页映射到相互不同的条中的表。
上面参照图2对根据本发明的一个实施例的Dram缓冲器管理方法进行了说明。在这里，根据本发明的一个实施例的Dram缓冲器管理方法与参照图1说明的Dram缓冲器管理装置的构成相对应，因此在这里省略其详细说明。
根据本发明的示例性实施例的Dram缓冲器管理方法，可被记录到包含由计算机执行各种操作的程序指令的计算机可读媒体中。该媒体还可包括，独立的或结合的程序指令、数据文件、数据结构、表等。媒体和程序指令可专门为本发明的目的设计和创建，或为计算机软件技术人员熟知而应用。计算机可读媒体的例子包括：磁媒体(magnetic media)，如硬盘、软盘和磁带；光学媒体(optical media)，如CD ROM、DVD；磁光媒体(magneto-opticalmedia)，如光盘(floptical disk)；和专门配置为存储和执行程序指令的硬件设备，如只读存储器(ROM)、随机存取存储器(RAM)等。程序指令的例子，既包括机器代码，如由编译器产生的，也包括含有可由计算机使用解释程序执行的更高级代码的文件。所述硬件设备可配置为作为一个以上软件模块运行，以执行上面所述的本发明的示例性实施例的操作，反之亦然。
如上所示，本发明虽然已参照有限的实施例和附图进行了说明，但是本发明并不局限于所述实施例，在本发明所属领域中具备通常知识的人均可以从此记载中进行各种修改和变形。
因此，本发明的范围不受说明的实施例的局限或定义，而是由后附的权利要求范围以及权利要求范围等同内容定义。

Claims (9)

1.一种Dram缓冲器管理装置，包括：
ECC生成单元，其生成要在Dram缓冲器中记录的数据的纠错码ECC；和
记录单元，其将所述数据和所述ECC记录在所述Dram缓冲器中。
2.如权利要求1所述的Dram缓冲器管理装置，其进一步包括：
读取单元，其从所述Dram缓冲器中读取出所述数据和所述ECC；
判断单元，其基于读取出的ECC，判断读取出的数据的错误发生与否；
纠错单元，当读取出的数据发生错误时，其纠正所述错误。
3.如权利要求1所述的Dram缓冲器管理装置，其进一步包括：
表存储单元，其存储有将构成所述Dram缓冲器的至少一个页中相互连续的页映射到相互不同的条中的地址映射表。
4.如权利要求3所述的Dram缓冲器管理装置，其中，所述记录单元，当所述数据的大小及所述ECC的大小的和超出要记录所述数据及所述ECC的第一页的大小时，参照所述地址映射表将与所述第一页连续的下一页即第二页生开(raw open)，并将所述数据及所述ECC中超过第一页的大小的数据记录在第二页中。
5.如权利要求1所述的Dram缓冲器管理装置，其中，所述ECC生成单元，当向所述Dram缓冲器以突发(burst)单位发送数据时，对每一个突发单位实时生成ECC，所述记录单元，对每一个突发单位继所述数据之后将所述ECC发送至所述Dram缓冲器。
6.一种Dram缓冲器管理方法，包括以下步骤：
生成要在Dram缓冲器中记录的数据的纠错码ECC；和
将所述数据和所述ECC记录在所述Dram缓冲器中。
7.如权利要求6所述的Dram缓冲器管理方法，其进一步包括：
从所述Dram缓冲器中读取出所述数据和所述ECC；
基于读取出的ECC，判断读取出的数据的错误发生与否；
当读取出的数据发生错误时，纠正所述错误。
8.如权利要求6所述的Dram缓冲器管理方法，其中，所述记录步骤包括以下步骤：
判断所述数据的大小及所述ECC的大小的和是否超出要记录所述数据及所述ECC的第一页的大小；
当所述数据的大小及所述ECC的大小的和超出所述第一页的大小时，参照地址映射表将与所述第一页连续的下一页即第二页生开(raw open)，并将所述数据及所述ECC中超出第一页的大小的数据记录在第二页中，
其中，所述地址映射表是将构成所述Dram缓冲器的至少一个页中相互连续的页映射到相互不同的条中的表。
9.一种存储用于执行权利要求6至8中任何一项所述方法的程序的计算机可读记录介质。
CN2009801581979A 2009-03-19 2009-12-29 Dram缓冲器管理装置和方法 Pending CN102356382A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2009-0023620 2009-03-19
KR1020090023620A KR101014040B1 (ko) 2009-03-19 2009-03-19 디램 버퍼 관리 장치 및 방법
PCT/KR2009/007882 WO2010107176A2 (ko) 2009-03-19 2009-12-29 디램 버퍼 관리 장치 및 방법

Publications (1)

Publication Number Publication Date
CN102356382A true CN102356382A (zh) 2012-02-15

Family

ID=42740081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801581979A Pending CN102356382A (zh) 2009-03-19 2009-12-29 Dram缓冲器管理装置和方法

Country Status (6)

Country Link
US (1) US20120005559A1 (zh)
EP (1) EP2410428A4 (zh)
JP (1) JP2012521033A (zh)
KR (1) KR101014040B1 (zh)
CN (1) CN102356382A (zh)
WO (1) WO2010107176A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726126B2 (en) * 2010-03-23 2014-05-13 Apple Inc. Non-regular parity distribution detection via metadata tag
US8892981B2 (en) 2010-09-30 2014-11-18 Apple Inc. Data recovery using outer codewords stored in volatile memory
KR102002925B1 (ko) 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9450614B2 (en) 2013-09-13 2016-09-20 Rambus Inc. Memory module with integrated error correction
US9436546B2 (en) 2014-04-22 2016-09-06 Freescale Semiconductor, Inc. Apparatus for error detection in memory devices
US10002044B2 (en) 2014-08-19 2018-06-19 Samsung Electronics Co., Ltd. Memory devices and modules
US10002043B2 (en) 2014-08-19 2018-06-19 Samsung Electronics Co., Ltd. Memory devices and modules
US9916091B2 (en) 2015-07-13 2018-03-13 Samsung Electronics Co., Ltd. Memory system architecture
US9891986B2 (en) 2016-01-26 2018-02-13 Nxp Usa, Inc. System and method for performing bus transactions
US12118241B2 (en) 2017-10-27 2024-10-15 SK Hynix Inc. Memory controller, memory system, and operating method thereof
KR20200104601A (ko) 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102456173B1 (ko) 2017-10-27 2022-10-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102660417B1 (ko) 2019-07-24 2024-04-24 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102456176B1 (ko) 2020-05-21 2022-10-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
US11755476B2 (en) 2020-04-13 2023-09-12 SK Hynix Inc. Memory controller, storage device including the memory controller, and method of operating the memory controller and the storage device
KR102406449B1 (ko) 2020-06-25 2022-06-08 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR102495910B1 (ko) 2020-04-13 2023-02-06 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR102435253B1 (ko) 2020-06-30 2022-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6216247B1 (en) * 1998-05-29 2001-04-10 Intel Corporation 32-bit mode for a 64-bit ECC capable memory subsystem
CN1690983A (zh) * 2004-04-30 2005-11-02 联发科技股份有限公司 可循序写入数据至闪存中的系统及其方法
US7117421B1 (en) * 2002-05-31 2006-10-03 Nvidia Corporation Transparent error correction code memory system and method
CN101075211A (zh) * 2007-06-08 2007-11-21 马彩艳 基于sector访问的flash存储器的存储管理

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233616A (en) * 1990-10-01 1993-08-03 Digital Equipment Corporation Write-back cache with ECC protection
JP3004861U (ja) * 1993-06-04 1994-11-29 ディジタル イクイプメント コーポレイション 密接に結合された二重のコントローラモジュールを用いた欠陥許容式の記憶装置用制御システム
JPH09179819A (ja) * 1995-10-26 1997-07-11 Hitachi Ltd 同期データ転送システム
US6167551A (en) * 1998-07-29 2000-12-26 Neomagic Corp. DVD controller with embedded DRAM for ECC-block buffering
JP2001051896A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
US6741253B2 (en) * 2001-10-09 2004-05-25 Micron Technology, Inc. Embedded memory system and method including data error correction
JP4745169B2 (ja) * 2005-09-16 2011-08-10 株式会社東芝 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6216247B1 (en) * 1998-05-29 2001-04-10 Intel Corporation 32-bit mode for a 64-bit ECC capable memory subsystem
US7117421B1 (en) * 2002-05-31 2006-10-03 Nvidia Corporation Transparent error correction code memory system and method
CN1690983A (zh) * 2004-04-30 2005-11-02 联发科技股份有限公司 可循序写入数据至闪存中的系统及其方法
CN101075211A (zh) * 2007-06-08 2007-11-21 马彩艳 基于sector访问的flash存储器的存储管理

Also Published As

Publication number Publication date
WO2010107176A3 (ko) 2010-11-11
KR20100104903A (ko) 2010-09-29
EP2410428A2 (en) 2012-01-25
EP2410428A4 (en) 2013-04-03
WO2010107176A2 (ko) 2010-09-23
KR101014040B1 (ko) 2011-02-14
JP2012521033A (ja) 2012-09-10
US20120005559A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102356382A (zh) Dram缓冲器管理装置和方法
CN103502958B (zh) 逻辑地址转译
US8738987B2 (en) Memory controller and memory management method
US9123443B2 (en) Memory device, memory management device, and memory management method
JP5021220B2 (ja) 不揮発性メモリ装置及びそのマルチページコピーバック方法
JP5089385B2 (ja) フラッシュファイル・システム内での仮想アドレスから物理アドレスへの変換
US8316175B2 (en) High throughput flash memory system
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
CN102317924A (zh) 固态硬盘系统中缓冲器高缓的编程方法和装置
US8074128B2 (en) Block management and replacement method, flash memory storage system and controller using the same
CN102981969A (zh) 重复数据删除的方法及其固态硬盘
US20220155999A1 (en) Storage System and Dual-Write Programming Method with Reverse Order for Secondary Block
CN102362263A (zh) Ssd控制器与ssd控制器的操作方法
CN104035886A (zh) 磁盘重映射方法、装置及电子设备
US11847337B2 (en) Data parking for ZNS devices
US20210173737A1 (en) Error-Correction-Detection Coding for Hybrid Memory Module
CN109726140A (zh) 非易失性存储器件及其操作方法以及存储设备
JP2014534539A (ja) 妥当性マスクを記憶する装置および方法ならびに操作装置
KR20100095938A (ko) 플래시 메모리장치
US11816349B2 (en) Reduce command latency using block pre-erase
US12019903B2 (en) Data storage device with flow tracking ability
US12062394B2 (en) Performing data integrity checks to identify defective wordlines
US12045509B2 (en) Data storage device with weak bits handling
WO2024036505A1 (en) Atomicity assurance in write through mode
KR20100106109A (ko) 플래시 메모리장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120215