KR20140080660A - 반도체 메모리 장치 및 시스템의 동작 방법 - Google Patents

반도체 메모리 장치 및 시스템의 동작 방법 Download PDF

Info

Publication number
KR20140080660A
KR20140080660A KR1020120145332A KR20120145332A KR20140080660A KR 20140080660 A KR20140080660 A KR 20140080660A KR 1020120145332 A KR1020120145332 A KR 1020120145332A KR 20120145332 A KR20120145332 A KR 20120145332A KR 20140080660 A KR20140080660 A KR 20140080660A
Authority
KR
South Korea
Prior art keywords
memory
block
block copy
copy operation
copying
Prior art date
Application number
KR1020120145332A
Other languages
English (en)
Inventor
이명숙
곽정순
김의진
엄기표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120145332A priority Critical patent/KR20140080660A/ko
Priority to US13/968,116 priority patent/US20140173231A1/en
Publication of KR20140080660A publication Critical patent/KR20140080660A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 블록을 제어하는 반도체 메모리 장치에 관한 것으로, 데이터를 저장하기 위한 다수의 메모리 블록, 및 상기 다수의 메모리 블록 중 제1 메모리 블록을 제2 메모리 블록으로 복사하는 동작과, 상기 복사하는 동작을 일시 정지하는 동작, 및 상기 복사하는 동작을 재개하는 동작으로 상기 다수의 메모리 블록을 제어하기 위한 메모리 컨트롤러를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 시스템의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND SYSTEM OPERATING METHOD}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 메모리 블록을 제어하는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 장치(volatile memory device)와 PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치(nonvolatile memory device)로 구분된다. 휘발성 메모리 장치와 비휘발성 메모리 장치를 구분하는 가장 큰 특징은 일정 시간 이후 메모리 셀에 저장된 데이터의 보존 여부이다.
데이터의 보존 여부는 메모리 셀 구조에 의하여 결정된다고 볼 수 있다. 즉, 휘발성 메모리 장치와 비휘발성 메모리 장치는 서로 다른 메모리 셀 구조를 가지고 있으며, 이 메모리 셀 구조상 휘발성 메모리 장치는 저장된 데이터가 일정 시간 이후 사라지고, 비휘발성 메모리 장치는 저장된 데이터가 일정 시간 이후에도 사라지지 않는다. 이에 따라, 휘발성 메모리 장치의 경우 데이터를 보존하기 위하여 리플레쉬 동작이 필수적으로 이루어져야만 하지만, 비휘발성 메모리 장치의 경우 이러한 리플레쉬 동작이 필수적이지만은 않다. 리플레쉬 동작이 필요하지 않다는 특징은 요즈음 저전력화 및 고집적화의 변화 추세에 적합하기 때문에 휴대용 장치의 저장 매체로 비휘발성 메모리 장치가 널리 사용되고 있다.
한편, 비휘발성 메모리 장치 중 플래시 메모리 장치는 프로그래밍 동작(programming operation)과 소거 동작(erasing operation)을 통해 메모리 셀에 데이터를 저장한다. 여기서, 프로그램밍 동작은 메모리 셀을 구성하는 트랜지스터의 플로팅 게이트(floating gate)에 전자를 축적하기 위한 동작을 의미하며, 소거 동작은 트랜지스터의 플로팅 게이트에 축적된 전자를 기판으로 방출하기 위한 동작을 의미한다. 플래시 메모리 장치는 이러한 동작을 통해 메모리 셀에 '1' 또는 '0' 의 데이터를 저장하고, 리드 동작시 플로팅 게이트에 축적된 전자의 양을 감지하여 그 결과에 따라 메모리 셀에 저장된 데이터가 '1' 데이터 인지 '0' 데이터 인지를 판단한다. 참고로, 플래시 메모리 장치는 위와 같은 데이터를 저장하기 위하여 내부적으로 메모리 칩을 구비하고 있으며, 메모리 칩은 다수의 메모리 블록으로 구성될 수 있다.
다른 한편, 플래시 메모리 장치를 비롯한 반도체 메모리 장치는 사용자의 요구를 충족시키기 위하여 여러 가지 다양한 방향으로 발전하고 있지만, 공정 기술과 같은 물리적인 부분에 대한 기술은 점점 한계에 다다르고 있다. 따라서, 요즈음에는 반도체 메모리 장치가 보다 효율적으로 동작할 수 있도록 이를 제어하기 위한 기술들이 연구되고 있다.
불량이 발생한 메모리 블록에 대한 블록 복사 동작 구간 내에서 다른 동작을 수행할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 데이터를 저장하기 위한 다수의 메모리 블록; 및 상기 다수의 메모리 블록 중 제1 메모리 블록을 제2 메모리 블록으로 복사하는 동작과, 상기 복사하는 동작을 일시 정지하는 동작, 및 상기 복사하는 동작을 재개하는 동작으로 상기 다수의 메모리 블록을 제어하기 위한 메모리 컨트롤러를 구비할 수 있다.
바람직하게, 상기 제1 메모리 블록은 상기 다수의 메모리 블록 중 교체 대상 메모리 블록을 포함하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 시스템의 동작 방법은, 블록 복사 동작을 요청받아 상기 블록 복사 동작을 수행하는 단계; 상기 블록 복사 동작 구간 내에서 상기 블록 복사 동작 이외의 다른 동작을 요청하는 단계; 상기 블록 복사 동작을 일시 정지하는 단계; 및 상기 블록 복사 동작을 재개하는 단계를 포함할 수 있다.
바람직하게, 상기 블록 복사 동작에 연관되는 메모리 블록에 대한 정보를 예정된 데이터 베이스에 저장하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 다수의 메모리 블록 중 불량이 발생한 메모리 블록에 대한 블록 복사 동작 구간 내에서 리드 및 라이트 동작을 비롯한 다른 동작을 수행하는 것이 가능함으로써, 리드 및 라이트 동작을 비롯한 다른 동작에 대한 레이턴시 시간을 줄여주는 것이 가능하다.
회로 동작에 대한 레이턴시 시간을 줄여줌으로써 회로의 전반적인 동작 속도를 높여줄 수 있는 효과를 얻을 수 있다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 및 도 3 은 도 1 의 반도체 메모리 장치의 개략적인 회로 동작을 설명하기 위한 도면이다.
도 4 는 도 1 의 반도체 메모리 장치와 호스트의 블록 복사 동작에 대한 동작 상태를 설명하기 위한 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 호스트 인터페이스(110)와, 버퍼(120)와, 메인 컨트롤러(130)와, 메모리 컨트롤러(140), 및 다수의 메모리 칩(150)을 구비한다.
호스트 인터페이스(110)는 호스트 컨트롤러인 예컨대, 중앙 처리 장치(CPU)와 반도체 메모리 장치 사이의 신호들을 송수신하기 위한 구성으로, 호스트 컨트롤러와 반도체 메모리 장치 사이에서 전달되는 커맨드, 어드레스, 데이터 등의 신호들을 송수신하기 위한 회로들이 구성된다. 버퍼(120)는 호스트 인터페이스(110)를 통해 입/출력되는 신호들을 버퍼링한다. 그리고, 메인 컨트롤러(130)는 호스트 인터페이스(110)와 버퍼(120) 사이, 버퍼(120)와 메모리 컨트롤러(140) 사이에서 전달되는 신호들을 제어하고, 또한 호스트 인터페이스(110)를 통해 입력되는 커맨드에 응답하여 메모리 컨트롤러(140)를 제어한다. 이어서, 메모리 컨트롤러(140)는 다수의 메모리 칩(150)의 리드 및 라이트 동작을 비롯한 기타 다른 동작 등을 제어하고, 다수의 메모리 칩(150)은 메모리 컨트롤러(140)의 제어에 따라 리드 및 라이트 동작을 비롯한 기타 다른 동작 등을 수행한다. 여기서, 메모리 칩(150) 각각은 위에서 설명하였듯이 다수의 메모리 블록으로 구성될 수 있으며, 메모리 블록 각각은 리드 및 라이트 동작의 동작 단위가 되는 페이지를 다수 개 구비하는 구성될 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 다수의 메모리 블록 중 불량이 발생한 불량 메모리 블록을 정상적인 메모리 블록으로 교체하는 블록 복사 동작을 수행하는 것이 가능하며, 특히 블록 복사 동작 구간 내에서 리드 및 라이트 동작을 비롯한 다른 동작 등을 수행하는 것이 가능하다. 여기서, 블록 복사 동작은 불량 메모리 블록을 정상적인 메모리 블록으로 교체하는 것에 한정하는 것이 아니며, 어떤 메모리 블록의 데이터를 다른 메모리 블록으로 복사하는 것을 모든 포함한다. 예컨대, 웨어 레벨링(wear leveling), 머지(merg), 가비지 컬렉션(garbage collection) 및 각종 불량 발생 대상에 대한 블록 교체 동작을 모두 포함한다.
한편, 메모리 블록이 다수의 페이지로 구성되는 경우 본 발명의 실시예에 따른 반도체 메모리 장치는 이 페이지 단위로 블록 복사 동작을 수행하는 것이 가능하다.
도 2 및 도 3 은 반도체 메모리 장치의 개략적인 회로 동작을 설명하기 위한 도면이다. 설명의 편의를 위하여 다수의 메모리 칩(150) 중 4 개의 메모리 칩인 제1 내지 제4 메모리 칩의 회로 동작을 일례로 하며, 그 중 제1 메모리 칩에 블록 복사 동작이 요청된 경우를 일례로 한다.
도 2 를 참조하면, 제1 내지 제4 메모리 칩 중 제1 메모리 칩은 블록 복사 동작이 요청되어 블록 복사 동작(①)을 수행한다. 이때 블록 복사와 다른 동작인 머지 동작 및 라이트 동작이 요청되면, 제1 메모리 칩은 머지 동작 및 라이트 동작을 수행한 이후 나머지 블록 복사 동작(②)을 수행한다. 다시 말하면, 제1 메모리 칩은 블록 복사 동작 중 머지 동작 및 라이트 동작을 우선적으로 처리한 이후 나머지 블록 복사 동작을 수행한다. 이는 본 발명의 실시예에 따른 반도체 메모리 장치가 블록 복사 동작 구간 내에서 리드 및 라이트 동작을 비롯한 다른 동작 등을 수행할 수 있다는 것을 의미한다.
한편, 메모리 컨트롤러(140)가 다수의 메모리 칩(150)을 도 2 와 같이 제어하기 위해서는 아래와 같은 동작을 수행해야한다.
우선, 메모리 컨트롤러(140)는 다수의 메모리 칩(150) 중 해당 메모리 칩이 블록 복사 동작을 수행하도록 제어해야 하며, 이때 만약 해당 메모리 칩에 리드 및 라이트 동작을 비롯한 다른 동작 등을 수행해야 하는 경우 블록 복사 동작을 일시 정지하는 동작을 수행하도록 제어해야 한다. 그리고 마지막으로, 해당 메모리 칩이 리드 및 라이트 동작을 비롯한 다른 동작을 마친 이후, 메모리 컨트롤러(140)는 위에서 일시 정지한 블록 복사 동작을 재개하는 동작을 수행하도록 제어해야 한다. 즉, 메모리 컨트롤러(140)는 다수의 메모리 칩(150) 중 해당 메모리 칩에 대하여 블록 복사 동작, 일시 정지 동작, 및 재개 동작을 제어한다.
도 3 은 제1 메모리 칩의 해당 메모리 블록에서 블록 복사 동작을 수행하는 중 동일한 메모리 블록에 머지 동작 및 라이트 동작이 요청되는 경우이다. 이 경우 머지 동작에 의하여 블록 복사 중인 메모리 블록의 데이터가 충돌될 수 있기 때문에 도 2 와 같이 라이트 동작 이후 나머지 블록 복사 동작(②)을 수행하지 않아도 된다.
한편, 도 2 및 도 3 과 같이, 해당 메모리 블록이 블록 복사 동작, 일시 정지 동작, 및 재개 동작을 수행하기 위해서는 예컨대, 메모리 컨트롤러(140, 도 1 참조)가 메모리 블록의 정보를 저장하고 있어야 한다. 즉, 어떤 메모리 블록을 블록 복사하고, 블록 복사 중 일시 정지된 상태에서 해당 메모리 블록의 블록 복사를 다시 이어서 하기 위해서는 블록 복사 동작에 대응하는 메모리 블록의 정보와 일시 정지 동작에 대응하는 메모리 블록의 정보를 가지고 있어야한다. 다시 말하면, 본 발명의 실시예에 따른 반도체 메모리 장치는 이러한 메모리 블록 정보를 저장하기 위한 데이터 베이스가 구비되어야 하며, 이러한 데이터 베이스는 메모리 컨트롤러(140)에 구비될 수 있다. 참고로, 블록 복사 동작이 완료되는 경우 데이터 베이스는 다음 블록 복사 동작을 수행할 메모리 블록에 대한 정보를 해당 컨트롤러에 공급할 수 있다.
도 4 는 도 1 의 반도체 메모리 장치와 호스트의 블록 복사 동작에 대한 동작 상태를 설명하기 위한 도면이다.
도 4 에는 아이들(IDLE) 상태(S410)와, 스탠바이 상태(S420)와, 블록 복사 진행 상태(S430)와, 멈춤 상태(S440), 및 일시 정지 상태(S450)를 포함한다.
우선, 'S410' 는 블록 복사 요청이 없는 상태를 의미하고, 'S420' 는 블록 복사 요청에 의하여 블록 복사 동작을 수행할 해당 메모리 블록에 대한 정보를 예정된 데이터 베이스에 저장하는 상태를 의미한다. 'S430' 은 'S420' 에서의 요청된 블록 복사 요청에 따라 블록 복사 동작을 진행하는 상태를 의미하며, 'S430' 에서 블록 복사 동작이 완료된 경우 'S440' 에서 블록 복사 동작을 멈춘다. 'S440' 이후에는 다시 아이들(IDLE) 상태인 'S410' 상태로 돌아간다.
한편, 'S450' 에서는 블록 복사 동작을 일시 정지하는 상태를 의미하며, 'S420' 및 'S430' 상태에서 블록 복사 이외의 다른 작업 요청이 있는 경우 'S450' 상태가 된다. 이어서, 이후 이 다른 작업이 완료되는 경우 'S430' 에서 진행하던 블록 복사 동작을 재개한다. 이때 메모리 블록에 대한 정보가 저장된 데이터 베이스는 이전에 블록 복사 동작이 이루어진 메모리 블록에 대한 정보를 해당 컨트롤러에 공급한다.
참고로, 블록 복사 동작과 이외 다른 동작이 동일한 메모리 블록에서 수행되는 경우인 도 3 의 경우 'S430' 상태에서 블록 복사 동작이 완료되지 않더라도 'S440' 상태가 될 수 있다.
위에서 설명한 바와 같이, 반도체 메모리 장치는 블록 복사 동작 구간 내에서 다른 동작이 요청되는 경우 블록 복사 동작을 일시 정지하고 우선적으로 다른 동작을 수행한다. 그리고, 이 다른 동작을 완료한 이후 일시 정지하던 블록 복사 동작을 재개한다.
전술한 바와 같이 본 발명의 실시예에 따른 반도체 메모리 장치는 블록 복사 동작 구간 내에서 리드 및 라이트 동작을 비롯한 다른 동작을 수행하는 것이 가능하며, 이로 인하여 리드 및 라이트 동작을 비롯한 다른 동작에 대한 레이턴시 시간을 줄여주는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 호스트 인터페이스 120 : 버퍼
130 : 메인 컨트롤러 140 : 메모리 컨트롤러
150 : 다수의 메모리 칩

Claims (10)

  1. 데이터를 저장하기 위한 다수의 메모리 블록; 및
    상기 다수의 메모리 블록 중 제1 메모리 블록을 제2 메모리 블록으로 복사하는 동작과, 상기 복사하는 동작을 일시 정지하는 동작, 및 상기 복사하는 동작을 재개하는 동작으로 상기 다수의 메모리 블록을 제어하기 위한 메모리 컨트롤러
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제1 메모리 블록은 상기 다수의 메모리 블록 중 교체 대상 메모리 블록을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 재개하는 동작 이전에 상기 제1 및 제2 메모리 블록을 상기 복사하는 동작 이외의 다른 동작으로 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 다수의 메모리 블록 각각은 다수의 페이지로 구성되며,
    상기 복사하는 동작은 상기 다수의 페이지 각각을 동작 단위로 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 복사하는 동작에 대응하는 메모리 블록의 정보와 상기 일시 정지하는 동작에 대응하는 메모리 블록의 정보를 저장하기 위한 데이터 베이스를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 블록 복사 동작을 요청받아 상기 블록 복사 동작을 수행하는 단계;
    상기 블록 복사 동작 구간 내에서 상기 블록 복사 동작 이외의 다른 동작을 요청하는 단계;
    상기 블록 복사 동작을 일시 정지하는 단계; 및
    상기 블록 복사 동작을 재개하는 단계
    를 포함하는 반도체 메모리 시스템의 동작 방법.
  7. 제6항에 있어서,
    상기 블록 복사 동작에 연관되는 메모리 블록에 대한 정보를 예정된 데이터 베이스에 저장하는 단계를 더 포함하는 반도체 메모리 시스템의 동작 방법.
  8. 제7항에 있어서,
    상기 재개하는 단계 이전에 상기 예정된 데이터 베이스로부터 상기 일시 정지하는 단계에 연관되는 메모리 블록에 대한 정보를 공급받는 단계를 더 포함하는 반도체 메모리 시스템의 동작 방법.
  9. 제6항에 있어서,
    상기 블록 복사 동작을 재개하는 단계는 상기 이외의 다른 동작을 완료한 이후 수행하는 것을 특징으로 하는 반도체 메모리 시스템의 동작 방법.
  10. 제6항에 있어서,
    상기 블록 복사 동작을 수행하는 메모리 블록과 상기 이외의 다른 동작을 수행해야하는 메모리 블록이 서로 동일한 경우 상기 블록 복사 동작을 재개하는 단계를 생략하는 것을 특징으로 하는 반도체 메모리 시스템의 동작 방법.
KR1020120145332A 2012-12-13 2012-12-13 반도체 메모리 장치 및 시스템의 동작 방법 KR20140080660A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120145332A KR20140080660A (ko) 2012-12-13 2012-12-13 반도체 메모리 장치 및 시스템의 동작 방법
US13/968,116 US20140173231A1 (en) 2012-12-13 2013-08-15 Semiconductor memory device and system operating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120145332A KR20140080660A (ko) 2012-12-13 2012-12-13 반도체 메모리 장치 및 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20140080660A true KR20140080660A (ko) 2014-07-01

Family

ID=50932379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120145332A KR20140080660A (ko) 2012-12-13 2012-12-13 반도체 메모리 장치 및 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US20140173231A1 (ko)
KR (1) KR20140080660A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020385A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3714184B2 (ja) * 2001-03-29 2005-11-09 富士通株式会社 記憶装置のデータ領域間複写処理方法、及び記憶システム
US7484067B1 (en) * 2004-05-24 2009-01-27 Sun Microsystems, Inc. System and method for ensuring non-interfering garbage collection in a real time multi-threaded environment
US20060184718A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
KR100771519B1 (ko) * 2006-10-23 2007-10-30 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 머지방법
US8090899B1 (en) * 2009-03-04 2012-01-03 Western Digital Technologies, Inc. Solid state drive power safe wear-leveling
WO2010143209A1 (en) * 2009-06-10 2010-12-16 Francesco Falanga Suspension of memory operations for reduced read latency in memory arrays
US9753847B2 (en) * 2009-10-27 2017-09-05 Western Digital Technologies, Inc. Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
JP2011192239A (ja) * 2010-03-17 2011-09-29 Sony Corp 記憶装置および記憶システム
KR101774496B1 (ko) * 2010-12-08 2017-09-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법

Also Published As

Publication number Publication date
US20140173231A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
US20180081594A1 (en) Storage device and method of operating the same
US9568971B2 (en) Solid state drive with self-refresh power saving mode
JP4884382B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US8914594B2 (en) Systems and methods of loading data from a non-volatile memory to a volatile memory
US20190235610A1 (en) Memory system
US10180795B2 (en) Memory system utilizing a page buffer for prioritizing a subsequent read request over a pending write
US20100169687A1 (en) Data storage device and power-saving control method for data storage device
KR20120031970A (ko) 전력 소모를 제한하기 위해 비휘발성 메모리에서의 동작들을 동적으로 제어하는 방법들 및 시스템들
CN101458668A (zh) 缓存数据块的处理方法和硬盘
KR20150112074A (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
US8914592B2 (en) Data storage apparatus with nonvolatile memories and method for controlling nonvolatile memories
US20170109085A1 (en) Memory device that writes data into a block based on time passage since erasure of data from the block
US9508400B1 (en) Storage device and operating method thereof
EP3705979B1 (en) Ssd restart based on off-time tracker
US20160259589A1 (en) Memory system
US10146483B2 (en) Memory system
KR20160075070A (ko) 반도체 메모리 장치
KR20100102283A (ko) 플래시 메모리 장치 및 그 제어 방법
US20220300172A1 (en) Memory system, information processing system, and host device
JP6054203B2 (ja) 情報処理装置、デバイス制御方法及びプログラム
KR20140080660A (ko) 반도체 메모리 장치 및 시스템의 동작 방법
KR20190099879A (ko) 메모리 컨트롤러 및 그 동작 방법
US20160210072A1 (en) Controller and memory system
KR102516539B1 (ko) 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid