TW201104439A - Suspension of memory operations for reduced write latency in memory arrays - Google Patents

Suspension of memory operations for reduced write latency in memory arrays Download PDF

Info

Publication number
TW201104439A
TW201104439A TW099118447A TW99118447A TW201104439A TW 201104439 A TW201104439 A TW 201104439A TW 099118447 A TW099118447 A TW 099118447A TW 99118447 A TW99118447 A TW 99118447A TW 201104439 A TW201104439 A TW 201104439A
Authority
TW
Taiwan
Prior art keywords
memory
command
write
host
state
Prior art date
Application number
TW099118447A
Other languages
English (en)
Inventor
Francesco Falanga
Antonino Pollio
Antonio Mauro
Massimo Iaculo
Danilo Caraccio
Original Assignee
Numonyx Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numonyx Bv filed Critical Numonyx Bv
Publication of TW201104439A publication Critical patent/TW201104439A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20Suspension of programming or erasing cells in an array in order to read other cells in it

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

201104439 六、發明說明: 【先前技術】 對於外部快閃記憶體及嵌入式快閃記憶體,當前最普遍 - 时面為多媒體卡(MMC)及對應的嵌人式MMC(e_MMC)。 、 諸如通用快閃儲存(UF S)亦經開發以容許内部及外部快閃 °己L體八用|個匯流排。意欲此等標準亦調適於包含磁 性、光學及相變的其他類型記憶體。 為簡化一 MMC或e_MMC介面,一記憶體卡控制器調適 實體記憶體介面(諸如_NAND介面)以適於mmc匯流排介 面且亦貧理貫體a己憶體技術特定的任務。對於N記憶 體,此等任務可包含重組、壞區塊管理、錯誤校正及: 測、。損耗調平演算法、安全管理及至實體區塊重新映射之 邏輯。此減少系統剩餘部分之複雜度,但此等額外記憶體 控制器任務皆需要-些時間來執行,此可能使記憶體暫時 不可用。 歸因於-當前運行的資料管理常式(例如,諸如資料重 組或廢棄項目收集)可能發生記憶體卡控制器將耗費數百 毫秒以上時間來執行-主機命令之情形。在此期間,卡將 纟於—忙錄狀態中且何管理其他主機命令直至先前主機 彳令結束。因此對讀取命令之回應被延遲。此增加的延時 可能干擾主機的適當操作。 【實施方式】 關於本發明之標的在說明書之結論部分中經特別指出及 清楚主張。然而本發明關於操作之組織及方法兩者^本發 148439.doc 201104439 明之目的、特徵及優點一起可在與附圖一起閱讀時藉由來 考下列詳細描述而被最佳地理解。 9 > 應瞭解出於簡化及閣明圖解之目的, _ 式中所綠示的会且 件不必然是按比例繪示。例如,出於闡 、曰的某些組件 之尺寸可相對其他組件經擴大。進—步而言,在適當情π 已重複圖式之間的參考組件符號以闡釋對應或類似的植件。 為了使P°D及許多其他高需求策略及應用程式起作用, 記憶體必須提供足夠快的讀取操作且讀取操作必須在 入相同資料之後不久即可用。相應地, a r抱迷,主機可 不顧§己憶體控制狀態而存取—受箐理夕 。己隱體。例如,甚 一 f入操作在進射,則主機可暫停當前寫人操作,執行 一 6貝取#作且接著重新繼續被暫停的寫入。 此類暫停操作在(例如)主機將其自身勒體儲存於受管理 之圯憶體上且在運行時需要載入其 忙於儲存資料時可能有用。在一項記憶體控制器 牡項只例中,新命令序列文 許主機暫停及重新繼續一冗長寫 操作。 ^作以執行一快速讀取 一寫入暫停命令、後續接者一寫入重新繼續命令 :以取差條件下主機讀取存取相仍為幾毫秒。 機(例如)藉由短暫地;東結'寫入操作而實施依頁 :::(Μ Μ 一)策略。可以相同方式床結任何1 他几長記憶體管理操作。 八 = = 咖C(聯合電子仏程測捕 ^_電子產業聯盟聯合公佈)之背景内容中提出以 I48439.doc 201104439 下描述’以間化解釋’但相同概念可移用於 理協定及記憶體介面。 他记隐肢官 經嵌入或為一獨立可卸除式卡的一 nand快閃記情體可 管何系統的典型讀取速度要求。然而記憶體 ‘"次异法可引發較大延時。記憶體管理传由e MMC規範指派至記憶體卡控制II,因此主機未察覺是; 有任㈣定處理程序正被執行。相應地’為—貫地提供5 速記憶體錢,必須有某種方式來㈣記㈣管理任務。 當e-MMC係-受管理之财肋快閃記憶體卡時,内部 憶體 '控制器管理全部内部财卿己憶體管理操作之執 行。此等之重組及廢棄項目收集趨於難以預料且耗時。此 等演算法通常在—寫人/抹除命令㈣執行且其等持續時 間取決於NAND快閃記憶體區塊之佔用狀態且因此取決於 外部主機應用程式如何存取記憶體系統。對於其他類型的 貫體記憶體’存在可與一快速讀取循環介接的其他記憶體 管理操作。 a 任何管理演算法之執行皆可能以—難以預料之方式增加 -寫入命令的執行時間。因此一隨後的高優先權讀取操作 可能比規範所容許的延遲得更久。此可能突然中斷 (disrupt)主機(或其他事物)的操作。 在一快閃記憶體卡之背景内容中提呈當前描述,該快閃 記憶體卡透過一e_MMc介面耦接至一主機(諸如一電腦、 智慧型電話、媒體播放器或類似裝置)。然而,本發明並 非叉限於此°午夕類型的記憶體需要幕後(background)管 148439.doc 201104439 理任務。無減等任務與此等快閃記憶體所需要者類似或 不同’本發明皆容許縮短來自此等任務之延^本發明不 限於-特定記憶體硬體組態。記憶體可係在一相異卡上、 一相異晶片或可嵌入於草個盆仙杜 呆個其他裝置中。可假使記憶體被 封裝為一 S己t思體卡’則可由一 p辨本^ 由。己1 思體卡控制器執行記憶體 管理操作’㈣’在其他類型記憶體中負責記憶體管理的 控制器可具有不同名稱。相應地,將在一記憶體或受管理 之記憶體且-記憶體控制器耦接於記憶體與主機之間之背 景内容中描述本發明。 在-簡單實例之背景内容中可更易於理解本發明之實施 例。在此實例中’―主機系統已定址一寫入多個區塊命令 至-記憶體控制H。例示性受管理的記憶體具有被分群組 為區塊的記憶體單元之一陣列。記憶體控制器位於耦接的 受管理記憶體陣列上之一資料重組操作的中間或僅為記憶 體之一部分。在一習知的快閃記憶體卡中,記憶體卡控制 器將接收到一緩衝器中之資料且接著返回至重組操作。此 操作後續接著寫入新資料。除非此等操作結束,否則主機 將不再能夠發送資料或讀取任何資料。此外,除非重組處 理程序結束’否則剛剛經發送之資料將不可被用於讀取。 此處重組被用作為一實例。存在由記憶體控制器執行可致 使記憶體暫時不可用的幾個其他的處理程序。 此實例可在標準規格中所提供之e~MMC之習知的狀雜圖 之背景内容中更徹底地理解。此狀態圖已重製為圖1。已標 準圖中被移除與本文中所討論的操作不相關的某些細節。 148439.doc 201104439 如圖1中所繪示’記憶體控制器具有某些狀態,此等包 3 .待"P狀悲(Stby)1〇、_傳送狀態(_)12、一發送資 料狀態(data)14、—接收資料狀態(心)16、一程式化狀綠 (Prg)18及一切斷連接狀態(邮〇。其他狀態亦被定義但為 Μ匕圖未被緣示。對於快閃記憶體,寫人至記憶體單元以 用於非揮發性儲存被稱為程式化。對於其他類型記憶體, 程式化狀態可具有-不同名稱’諸如寫入或儲存。此處繪 示的特;t狀態直接自e.MMC標準採用且特定而言良好地調 適於NAND快閃έ己憶體n本發明可調適於其他類型 記憶體及其他類型之狀態機。 控制器基於接收或產生—命令(或者在__些情形中係基 於一「操作完成」|件)而從一個狀態轉變至另一狀能: 命令皆被數值定義為CMDxx,其txx為數字。各個命令呈 有數值定義m。然而,對於許多命令而言引數係二 充填引數(stuff argument),纟意謂著其並非用於傳達任何 資訊。 由主機使用選擇/取消選擇命令CMD 7控制在待命狀態 (stby)與傳运狀態(tran)之間的轉變。同樣地,由7控 制在程式化狀態(prg)與切斷連接狀態(dis)之間的轉變及自工 發送資料狀態(data)至待命狀態(stby)的轉變。命令之效果 取決於當命令被接收到時記憶體控制器的當前狀能。自切 3接狀態㈣至待命狀態(stby)之轉變發生於操作完成 在以上簡單實例中,主機已定址—寫人多個區塊命令至 148439.doc 201104439 3己憶體卡。此為CMD 25。如圖1中所繪示,可由傳送狀態 (tran)12中之主機控制器接收CMd 25。在此實例中,控制 器在傳送狀態(tran)中且在方塊22處接收寫入命令(CMD 25)之後,§己憶體控制狀態從傳送狀態(tran)移至接收資料 狀態(rev)以接收資料。在自主機接收所有資料以儲存 (「傳送結束」)之後或基於在方塊24處接收的一停止命令 (CMD 12) ’ s己憶體控制器狀態移動朝向程式化狀態(^经)。 根據標準規範,僅若先前寫入命令已完成(「操作完 成」方塊26),記憶體控制器才從程式化狀態(prg)返回至 傳送狀態(tran)。當主機忙錄時其無法發送任何其他命令 至記憶體控制器。若控制器正執行諸如一重組的一複雜操 作,控制器可保持「程式化狀態」長達幾毫秒。 按標準描述各種不同的讀取請求。此等在方塊28處繪示 為CMD 8、11、17、18、3〇、56⑴。此等命令僅基於當記 憶體控制器處於傳送狀態中時起作用。相應地,為迅速服 務於一讀取請求記憶體控制器必須從其當前狀態迅速移動 至傳送狀態。從待命狀態,此可用CMD 7輕易做到。從發 送資料狀態,一旦已符合當前請求,記憶體控制器隨即備 好發送更多資料。從切斷連接狀態,主機可等待直至在方 塊36處操作完成且接著發佈CMD 7至待命狀態,或可用 CMD 7命令記憶體控制器至程式化狀態。程式化狀態將以 方塊26處之一操作完成轉變返回至傳送狀態。為容許自接 收育料狀態或程式化狀態迅速服務於一讀取請求,可提供 -快速「脫離忙錄」方法。此類方法可提供主機洗結當前 148439.doc 201104439 重組、廢棄項目收集或在MMC上進程中的任何操作之手 段’使記憶體控制器空閒以執行一較高優先權的讀取操 作。凍結的操作可在稍後重新繼續。如上所提及,由一寫 入多個區塊命令(CMD 25)觸發記憶體管理操作。 簡而s之,一寫入暫停命令可用於暫停任何微小活動, 釋放DATG線(忙錄信號)且迅速使其可從裝置讀取。接著一 寫入重:繼續命令可將記憶體控制器移至一程式化狀態以 完成先前暫停的寫人操f可保存少量資料以容許重新繼 續微小活動《後完成寫人操作。在—寫人暫停之後,來 自主機側之已進人裝置的所有此等㈣區塊可經保存㈣ 於稍後重新繼f存在__些不同的方法來提供_「脫離忙 錄」或「暫停及重新繼續」方法。 在一項實例中,使用合—想4士 3Ι , s 獨特引數(例如OxFOFOFOFO(十六 進位數字))的標準停止命令(CMD 12)。總是發送含一充填 引數之h準彳τ止命令並命令—標準s避—伙綱囊⑽N。 藉由改變引數為一特定獨特引 久询将引數。可改變命令之操作及功 能。此新命令可視為-「寫入暫停」命令。 根據此實例,在接收穹入叙尸人 舄入暫停命令之後,控制器移至: 式化狀態(prg)18,並接著在 仕了此未完成所有步驟的情況. 儘可能快地進入「操作完成 成J 26。替代而言,所有控制 幕後寫入操作皆被暫停。;也丨。。 益可經組態以保持或保存: 後需要重新繼續並元成宫人p 取冩入杈作的所有資訊及資料。 在「操作完成」之後,記情 匕隐肢控制器返回進入傳送狀】 (tran)12中。從此狀態,主 ’ 櫸可發送一讀取命令28至受; 148439.doc 201104439 理之記憶體,且記憶體控制器將接著轉變至發送資料狀態 (data)14並伺服此命令。讀取操作發生於發送資料狀態 (data)14中。在讀取操作到達方塊3〇處「操作完成」之 後,接著記憶體控制器返回至傳送狀態(tran),記憶體控 制器可藉由轉變接收資料狀態(rev)16直至程式化狀態 (prg)18而重新繼續先前的寫入命令。 若未重新繼續先前寫入命令,在先前寫入命令令被發送 至主機的所有資料將丟失。除一重新繼續序列外的任何命 令序列可永久停止先前之寫入命令。為重新繼續寫入操作 並從傳送狀態(tran)轉變至程式化狀態(prg),可使用各種 不同方法。在一項實例中,可由主機發佈下列命令: -CMD 16(0x00000004) -CMD 56(0x00000000)
-寫入4位元組OxFOFOFOFO 在方塊32處,發送具有引數「〇χ〇〇〇〇〇〇〇4」的設定區塊 長度命令CMD 16。引數指示下個命令cmd 56之資料傳送 長度。後續接著方塊22處的一泛用寫入命令(CMD 56),泛 用寫入命令(CMD 56)將記憶體控制器帶至接收資料狀態 (rev)。弓丨數「0x00000000」係除指示資料傳送方向(在此 情形中朝向記憶體陣列)之第一位元(位元〇)之外的充填位 元。在接收到資料之後,「傳送結束」將使記憶體控制器 至私式化狀態(prg)以寫入貨料區塊。一旦記憶體控制哭已 進入程式化狀態(prg)狀態中,則記憶體控制器將完成先前 暫停的寫入操作。 148439.doc •10- 201104439 在另-實例中,可使用—新命令或可給定__現有命令使 記憶體控制器直接至「程式化」狀態中的_額外用途。如 方塊34處所繪示,_6、28、29、38將記憶體控制器從 傳送狀態(㈣直接帶至程式化狀態㈣)。此等命令可考 慮用於給定其等特定用途。無論如何,命令可用於使裝置 直接至程式化狀態(prg)以完成先前暫停的操作。在當前實 例中,使用CMD22e“MMC標準規範中,此命令目前 尚不具有-經指派使用。可使用任何其他保留的或未經使用 的命令以替代CMD 22,或適應在所要處理程序中的變化。 運用以上描述之寫入暫停或脫離忙錄之方法,在發佈一 暫停之後,若主機發送一讀取或重新繼續命令,則可重新 繼續維護操作。然而,若發佑 右發佈其他命令,則記憶體控制器 解除所有重新繼續資訊。此使被令斷的寫入命令未完 成二二風險在於,若—暫停操作在進程中且接 至涉及於暫停寫入中的位址,則掏取的資料可 在^ —苐二貫例中,可/由田 ^ . 命令可用於引起在寫:中止命令序列。-中止 所有正在I…寫入P令期間由e_MMC控制器啟始的 卩之錢'體維護操作突然巾斷。中斷使主機發 佈可迅速執彳ϋ優先權讀取命令。 新=於冑入中止命令’可丢棄記憶體中的所有資料重 ,禝ι刼作。若為如此 ’ 實體區塊將被視為I效。… ㈣’所涉及的 區塊將在寫…;二:應地’所涉及的記憶體之實體 别再-人被預抹除以用於新資料寫入 148439.doc 201104439 f作。為避免丟失在重新複製操作中涉及的所有資料,於 是可由主機重新發佈寫入中止命令所中斷的寫入命令。此 容許在高優先權讀取之後完成先前的寫入命令。 當-寫入操作在完成之前中止時,記憶體控制器可發佈 一錯誤信號以指示操作未成功完成。回應於此,於是主機 可重新發佈對應的寫入命令。如上述實例中,若由主機發 佈中止命令,則主機可經組態以自動重複上一個寫入請 求。在此類情形中’由於主機意識到寫入操作被停止因: 不需要來自記憶體控制器的錯誤信號發送。 作為一替代例,可由記憶體控制器回應於來自主機的一 高優先權讀取請求而發佈寫人中止命令。為復原所中止的 寫入操作’記憶體控制n可記住所t止的操作並在已_ 於讀取請求時自動重新繼續。或者,記憶體控制器可為中 止的操作簡單地發佈-錯誤信號。於是錯誤信號可引起主 機重新發佈上個寫入操作。 可以各種不同方式實施中止命令。在一項實例中正如 第一實例,可使用STOP命令(CMD u),該灯〇1>命令係經 由使用諸如「〇xFOFOFOFO」的一新引數格式而經修改。由 於STOP命令之引數全部由充填位元組成,因此其他引數 可用於增添額外功能至命令。 可在記憶體控制器中或主機十實施上述方法。若主機將 以及寫入暫仔操作或寫入中止操作,則記憶體控制器可指 示主機是否以及如何可支援此類命令。標準中, 各個MMC卡包含-EXT_CSD(延長的卡特定資料)暫存器。 148439.doc 12 201104439 此暫存器含有關於卡之能力及所選模式的資訊。資訊包含 開始位址、記憶體容量、分割區、啟動碼、啟用命令集、 時序及速度規範、抹除保護模式等。當卡被啟動時,由主 機讀取卡上暫存器。在一項實例中,延長CSD暫存器之屬 性區域内的一專屬欄位可經設定以向一主機平台傳達一寫 入暫停/重新繼續或一寫入中止命令或者兩者在裝置上皆 可用。例如,可使用延長CSD暫存器之片段區域以容許主 機選擇是否啟用此等命令。在一項實例中,如主機所設 定,片段區域中可存在一位元組。當主機設定該位元組 時,啟用在裝置上的中止及暫停/重新繼續功能性。 作為一實例,片段區域中的位元組可具有如表1中繪示 之一結構。 名稱 攔位 大小 (位元組) 單元 類型 EXT一 CSD 切片 寫入先佔用支援 WRITE_PRE—EMPTION—SUPPORT 1 R 503 寫入先佔用管理 WRITE一PRE_EMPTION_MGMT 1 R/W/E 161 表1 作為一實例 ’ WRITE_PRE_EMPTION_SUPPORT攔位可 具有如表2中繪示之一結構。
位元7 保留 位元6 保留 位元5 保留 位元4 保留 位元3 保留 位元2 保留 位元1 WRITE_PRE_EMPTION_ABORT_EN 位元0 WRITE_PRE_EMPTION_RESUME_EN 表2 148439.doc •13· 201104439 對於位元 l-WRITE—PRE_EMPTION_RESUME_EN,可使 用兩個不同值指示是否啟用寫入先佔用重新繼續命令。在 一項實例中此等值可被選為:
ObO-不支援寫入暫停/重新繼續命令;及 〇bl-支援寫入暫停重新繼續命令。 同樣地,對於位元 0-WRITE_PRE_EMPTION_ABORT_EN, 可使用兩個不同值指示是否啟用寫入先佔用中止命令。在 一項實例中此等值可為:
ObO-不支援寫入中止命令;及 〇bl-支援寫入中止命令。
作為一實例,以類似方式,一 WRITE_PRE_EMPTION_MGMT 欄位可具有如表3中所繪示之一結構。
位元7 保留 位元6 保留 位元5 保留 位元4 保留 位元3 保留 位元2 保留 位元1 保留 位元0 WRITE_PRE_EMPTION_ACT 表3 位元0-WRITE_PRE_EMPTION_ACT亦可具有兩個不同 值來指示是否支援寫入先佔用行為。此等值可為:
ObO-主機不啟動寫入中止命令;及 Obi -主機啟動寫入中止命令。 e-MMC標準之EXT CSD暫存器提供傳達能力至一主機的 一便捷方式,而上述表提供如何可進行的特定實例。然 148439.doc -14- 201104439 而’可使用其他暫存器及其他控制機制來執行相同的通信 功能。對於其他類型的記憶體裝置及記憶體協定,可使用 類似或不同的方式。替代而言,在不使用任何類型之組態 或特定資料或暫存器之情況下’主機及卡可接受任何類型 使用任何類型的特定命令。 圖2係繪示暫停及重新繼續操作如何可增添至一記憶體 系統之操作的一簡化狀態圖。圖2包含圖丨的傳送狀態丨2、 接收資料狀態16及程式化狀態18。為簡化圖,未繪示其他 狀態及其等之轉變。如同圖1中,在方塊22處,記憶體控 制器可在接收到命令後隨即從傳送狀態轉變至接收資料。 在方塊24處接收資料之後,記憶體控制器轉變至程式化狀 態以寫入資料至記憶體中。在方塊26處寫入操作完成後, 記憶體控制器隨即返回至傳送狀態。其他操作及命令亦如 圖1之背景内容中所描述進行操作。當記憶體控制器處於 程式化狀態中且必須快速服務於一讀取命令時,圖2在方 塊38處容許接收—暫停命令。此命令亦可用於中斷—接收 資料狀態16。暫停命令將記憶體控制器迅速傳送返回至其 可服務於讀取請求(未㈣)的傳送命令。從此狀態,可在 方塊40處接收-重新繼續命令’將記憶體控制器返回至程 式化狀態以完成被暫停的操#。圖3係諸如圖2者用於一暫 停/重新繼續方法的一轉變時序圖。在圖3中存在從左至右 的的一水平時間刻度。在刻度之左端 入多個區塊52。同時,正執行一廢棄項目收集或其他記恃 體维護任務⑷此料務典型執行於—Nand快閃體 148439.doc 15 201104439 卡中之程式化狀態1 8中。 在寫入期間之某日㈣,接收到-暫停命令%。此命令記 憶體控制器停止寫入操作以服務於一高優先權讀取命令。 在暫停命令之後接著脫離停止忙錄時間58。此為要求結束 寫入操作、保存狀態及任何所需之運算元以及轉變至發送 貧料狀態(data)14的時間。在此忙錄時間結束時,服務於 讀取命令60。在服務於高優先權讀取命令之後,發佈容許 記憶體控制器返回至寫入操作之一重新繼續命令62,該寫 入操作包含暫停之廢棄項目收集(未繪示)。 , :4繪示一替代例,其中一中止命令咐代—暫停命令 發佈。在圖4之實例中,者拉丄 田接收到一中止命令時,記憶體 ^益正寫入52且執行廢棄項目收集54。存在—對應忙錄 ^間66,並接著執行讀取⑽。在此情形中,由於忙錄時間 :::因此更迅速地服務於讀取。此係由於中止命令之後未 接者一重新繼續命合。 ,记’fe體控制器不需要記住關 ==操作的任何事項。寫入操作將在接收到另-寫入命 ^即再次從開始處重新開始。作為-替代例,可使用 -停止命令或達成一類似結果的任何其他命令。 暫停/重新繼續命令較少使系統突然中斷且較少需要來 自=機之關注。停止或中止命令容許更快地服務於讀取, =入操作期間所作的任何改變皆丢失且必須重新開 μ上迹方法可作各種其他變動且可基於記憶體之性 貝、記及主機系統之需求進行特定選擇。 亦可使用如圖5所缚示之一流程圖描述本發明。在圖5 148439.doc •16- 201104439 中,記憶體及其主機處於操作中且主機在方塊ui處判定 其需要發佈—高優先權讀取命令至記憶體。首先在方塊 。處主a機判疋纪憶體是否處於一讀取狀態中。若否,則 二 《進行在方塊115處主機發佈讀取請求且接著在 方,^17接收讀取資料。接著處理程序返回至開始。 讀取μ求為一低優先權讀取請求,則可沿循著相同處 釭序右。己體處於一寫入操作中且發佈一讀取請求, 則記憶體將完成寫人操作且接著服務於請求。在圖^之卜 MMC背景内容中,記憶體將在完成寫人操作後隨即轉變 至傳送狀態。記憶體接著將回應於讀取命令且轉變至發送 資料狀態(d帅x發送所請求的:㈣。不存在對任何操作 的突然中斷’然而對讀取請求之回應將被延遲。 在圖5中,若目前記憶體處於_寫入狀態中,則在方塊 119處主機可發佈__暫停命令。此將命令記憶體暫停寫入 知作使传其可回應於—讀取請求。暫停命令後續接著方塊 121的-讀取請求。在方塊123處,主機等待直至接收到所 請求之資料。在接收到所請求之資料之後,接著在方塊 127處主機發佈一重新繼續命令。此容許記憶體重新繼續 中斷的寫入操作。接著主機返回至開始。 圖6緣不一替代處理程序流程。如同圖$中,記憶體及其 主機處於操作中且在方塊131處主機判定其需要發佈一高 優先權讀取命令至記憶體。首先在方塊133處主機判定記 憶體是否處於一讀取狀態中。若否,則操作正常進行。方 塊135處主機發佈讀取請求且接著在方塊137處接收讀取資 148439.doc -17- 201104439 料。接著處理程序返回至開始。然而,與圖5對比,在圖6 中若°己憶體目前處於一寫入狀態中,則在方塊139處主 機發佈#止或中止命令。不存在對於中止命令的對應重 新繼續命令。中止命令將仍然命令記憶體釋放其本身以回 應於項取清求。在t止命令之後處理程序返回至方塊 135主機發佈一讀取請求。接著在方塊137處主機接收資 料且返回至開始。圖6之處理程序流程具有未繪示的某些 k用操作。主機可追蹤在停止命令之前發佈的最後的寫入 2令。在接收讀取資料之後接著主機可重新發佈該寫入命 令。此將引起記憶體返回至—寫人狀態且復原在停止寫入 處理程序時|失的任何資料。替代而言,主機可在發佈停 °p々以後等待來自記憶體的一錯誤信號。可追縱錯誤信 號至對應°P令且在已服務於讀取請求之後接著可由主機重 新發佈對應的命令。以此方法,當藉由一停止命令中斷一 寫入時記憶體以一錯誤回應。 作為對圖5及圖6兩者之流程圖的一 一替 略判定記憶體狀態的操作。典型而言,若當記憶體J: 待命狀態或傳送狀態中時發佈_暫停或停止命令,則命令 將不對記憶體操作㈣用。在某些情形巾,可導致一錯誤 七说但按來自#憶體其自身操作狀態的—指示主機可中 斷此。系統亦可經組態使得當記憶體處於發送資料狀態中 或-切斷連接I態中時將不服務於暫停或停止命令。此修 改簡化主機之操作但引人記憶體操作的某些不確定性。 圖7、..曰不以eMMC卡形式的—受管理之快閃記憶體223。 148439.doc • 18 - 201104439 此僅為可應用本發明之一記憶體產品的一項實例。然而, 亦適用於以上經特定描述的實施例。所繪示之組件可為單 個晶粒之部分或由幾個晶粒組成。組件可包含於單一封襞 内外设或可卸除式卡内或包含於幾個離散封裝内。記憒 體卡具有一非揮發性記憶體區段201 (例如一快閃記憶體), 但亦可使用包含揮發性記憶體的任何其他類型之記憶體。 記憶體可為各種不同大小、具有不同分割區方案之記憶體 的任何一者。在某些實例中,記憶體將具有多個區塊且各 個區塊將具有多個頁。然而’亦可使用其他組態。記憶體 透過一非揮發性記憶體介面203而被耦接至一記憶體卡控 制器或核心邏輯202。 典型而言,介面具有一控制匯流排及—資料匯流排,以 在控制器與記憶體單元之間提供一實體層通信。控制器亦 具有一 MMC介面204,卡223透過該MMC介面2〇4而搞接至 主機之記憶體控制器單元2〇5。外部MMC介面可具有—受 管理之NAND介面以在一基kMMC、eMM(:、则或且他 取肋之記憶體介面上通信。此介面具有用以傳達資料、 命令及時脈時序之-匯流排連接2〇6。然而,可替代地使 用經調適以使用-不同的外部協定來通信的—不同介面。 記憶體卡控制器2〇2將外部介面轉換成介接記憶體2〇1的 實體介面。控制器或外部MMC介面可包含一資料緩衝器 以儲存内部及外部匯流排上的暫時值及適應延時。控制器 執行包含以上所討論之各種不同功能,例如,資料處理: 記憶體維護、安全管理及錯誤偵測及校正。 [^ } 148439.doc -19- 201104439 圖8繪不可應用本發明的一例示性系統2ι卜在所繪示的 實例中’系統為-行動手持蜂巢式m而,經一些修 改,系統可表示範圍膚泛的不同裝置。可由可能包含或可 月b不包含一晶片組的一中央處理單元(cpu)2i3驅動系統。 CPU具有使用-作業系統執行程式的—應用程式區段川 及處置電話功能的一基頻區段217。應用程式區段215及基 頻區段217皆麵接至透過一匯流排肖系統記憶體通信的一 記憶體介面219。 在所繪示之實例中,系統記憶體具有:一揮發性區段 221,其可被貫施為用於高速存取的隨機存取記憶體 (RAM);及一非揮發性區段223,其可實施為用於必須在 一電力斷電時保存資料的快閃記憶體。典型而言,ram用 於為必須迅速存取之資料及指令的短期儲存,而快閃記憶 體則用於儲存作m㈣參數及應用程式。記憶體可 替代實施A完整地處於㈣中的單一記憶體且快閃記憶體 區段可與其他類型之非揮發性記憶體(諸如PCM(相變記憶 體)' MRM(磁阻性記憶體)或FRAM(鐵電隨機存取記憶體) 或此類型或任何其他記憶體類型的某個組合)一起實施。 在圖5及圖6之背景内容中的上述操作應用於非揮發性記憶 體。在一電力斷電事件中,儲存於揮發性記憶體中的所有 資料都將丟失。 CPU之基頻區段耦接至一使用者介面。在所繪示的實例 中,使用者介面具有一鍵台235及具有—擴音器及—麥克 風的一耳機227。可取決於特定應用使用各種其他介面, 148439.doc -20- 201104439 諸如觸控螢幕、藍芽裝置、加速計、近接感測器及其他 介面。基頻區段亦耦接至RF(射頻)電路229以容許系統使 用一射頻連接與外部裝置通信。射頻連接可為一蜂巢式電 "舌資料、無線電網路或所希望的任何其他介面。 CPU亦可耦接至各種周邊設備231之任何一者,諸如相 機、疋位系統、顯示器、印表機、藍芽裝置及支援系統 211之任何額外功能的其他周邊設備。圖g亦繪示可包含一 電力供應器(諸如調節各種組件之電力消耗的一電池)的一 電力f理系統23 3。此裝置可為受軟體驅動且受控於CPU 或為自發的或者為兩者之一組合。 在以上“述中,許多操作係在未指定何種硬體實體執行 刼作之情況下描述。此等操作中的多者可取決於特定記憶 體、及I、而由不同硬體單元或模組執行。如上所提及,對於 如當前組態的eMMC,主機控制讀取、寫入及邏輯位址, 而記憶體控制器將邏輯位址映射為實體位址,執行維護以 及錯誤偵測及校正。相應地’狀態圖指稱記憶體控制器之 實際狀態,但此狀態由來自主機之命令決定。 在其他系統中,記憶體更加自發,在此情形中,由主機 叙佈的上述卩令之某些將被發佈作為記憶體控制器之内部 处理耘序另方面,在其他系統(諸如系統記憶體)中, 主機控制記憶體使用的各項態樣。在此情形中,狀態圖更 正確而言指稱直接控制記憶體中主機之狀態。操作、命令 及回應之精破散佈可經調適以配合不同的產業標準及不同 記憶體使用。然而本發明不限於任何特定散佈。術語「電 148439.doc • 21 - 201104439 腦可讀媒體」指稱參與提供程式指令至一處理器、一 體控制器或其他合適裳置以用於執行的一合適媒體。此类; 媒體可採用任何形式,該等形式包含(但不限於)非揮發性 媒體及揮發性媒體。非揮發㈣體可包含⑼ 碟、固錢存及其他記憶體、娜(唯讀記憶體)等。揮發 1·生媒體可包合動態記憶體,諸如系統記憶體、⑽AM(動態 RAM)、SRAM(靜態RAM)及其他類型的揮發性健存。電腦 可讀媒體之普通形式包含(例如)磁媒體(例如軟磁碟、軟 碟、硬碟、磁帶及其他磁性媒體)、光學媒體(例如光碟唯 讀§己憶體(CD-ROM)及其他光學媒體)、實體媒體(穿孔 卡、紙帶、任何其他實體媒體)、記憶體晶片或E(例如 RAM、可程式化唯讀記憶體(pR〇M)、可抹除式可程式化 唯讀記憶體(EPR〇M)、快閃記憶體及其他記憶體晶片或 匣)及電腦可自其讀取的任何其他媒體。 在以下詳細描述中,陳述大量特定細“提供對於本發 明的-徹底瞭解。然而’熟習此技術者可瞭解可在益此等 特定細節的情況下實踐本發明。在其他實例中,未詳細描 述熟知的方法、程序、組件及電路以不致模糊本發明。 =細描述之某些部分係根據演算法及在—電腦記憶體令 之貧枓位%或二進位數位信號上之操作的符號代表而呈 現。此等演算法描述及代表可為熟習資料處理技術者使用 的技術以用於傳達其等工作之實f至其他熟習此技術者。 一演异法在此處(及通常)被考慮為係導致—所希望之处 果的動作或操作之一有條理的序列。此等包含物理量的實。 148439.doc •22- 201104439 體操縱。通常而言(但非必然),此等量表現為可被儲存、 傳送、組合、比較及以其他方式操縱的電信號或磁信號之 形式。已證明其有時方便,主要係由於普通使用指稱作為 、值、元素、符號、字元、㉟、數值或類似者的此等 ^虎。,然而應瞭解所有此等及類似術語將與適當的物理量 關聯且僅為應用於此等量之方便標籤。 除非另有特別說明,否則從下列討論中顯而易見應瞭解 始至終利用術語(諸如「處理」、「運算」、「計算」、「決 2或類似者)所進行的特定討論指稱—電腦或電腦系統 、作及/或處理程序,或操縱及/或變換所呈現之 實體(諸如將計算系統之暫存器及/或記憶體内之電子:: =算Γ之記憶體、暫存器或其他此類資訊儲存、傳 翰或顯不裝置中的類也 的颁似壬現為物理量的其他資料)0 =明之實施例可包含用於執行本文中之操作的設備。 一扠備可經特別建構以用於 選擇性起作用或由儲存W 或者其可包括 新组離的j 子於U中的—程式選擇性啟動或重 新組恕的一般用途的計笪 «上置°此類程式可儲存於一儲存 i 堵如(但不限於)任何類型之磁碟,其等包含軟 碟、光碟、光碟唯讀記愫 、 ^ " (CD-R〇M)、磁光碟、唯讀記 恃俨fFT^niu、㊉ 〜體(RAM)、電可程式化唯讀記 fEEPROlU^ , 。式且可程式化唯讀記憶體 (EEPROM)、磁卡或光學4 / 卞或者適合用於儲存電子指令且 了耦接至一糸統匯流排以 媒體, ;计舁装置的任何其他類型之 } 148439.doc -23· 201104439 本文中呈現的處理栽皮_ 裝置或其他設備有闕二顯示並非固來與任何特定計算 中敎示程式之二L 用途的系統可與根據本文 -設備以執行所希=者:證明其便於建構更特定的 望的結構將自以下描述::現對:^ 關於任何特定裎々〜& &外’本發明之實施例未 言可❹實ri進行描述。應瞭解各種程式設計語 mm文中描料本發明之教示。此外,應瞭解 本文中描述的操作、能力及特 體電路)及軟體之任何組合實施。體(離散電路或積 術語「輕接」及「連接」之使用可與其等之衍生詞一起 使用。應瞭解此等術語並非意欲作為彼此的同義語。相 /在特定貝鈀例中’ Γ連接」可用於指示兩個或多個元 彼此直接實體接觸或電接觸。「輕接」可用於指示兩個 j多個元件直接或間接(用其等之間的其他介入元件)彼此 貫體接觸或電接觸,及/或彼此協作或相互作用(例如在— 情形中為一影響關係)的兩個或多個元件。以上已描述本 發明之特定實施例,然而,本發明不限於此類實施例之細 節’而僅由以下申請專利範圍及其等之合理等效物。 【圖式簡單說明】 圖1繪示適合用於繪示一實施例之態樣的一 e_MMC快閃 記憶體卡控制器的一狀態圖之一部分; 圖2繪示根據一實施例用於一記憶體控制器的一狀態圖 之一部分; 圖3係根據一實施例暫停及重新繼續一寫入操作的—時 148439.doc • 24· 201104439 序圖; 圖4係根據一實施例中止一寫入操作的一時序圖; 圖5係根據一實施例暫停及重新繼續一寫入操作的—节 程圖; 圖6係根據一實施例中止一寫入操作的一流程圖; 圖7係具有一主機介面之一受管理之記憶體的—方塊 圖,該受管理之記憶體可實施其他圖式中描述的處理程序 及設備;及 圖8係一行動裝置的一方塊圖,該行動裝置可實施其他 圖式之背景内容中描述的處理程序及設備。 【主要元件符號說明】 201 非揮發性記憶體 202 核心邏輯 203 非揮發性記憶體介面 204 主機介面 205 主機 211 系統 213 中央處理單元 215 應用程式區段 219 基頻 221 揮發性記憶體 223 非揮發性記憶體 225 鍵台 227 耳機 148439.doc 201104439 231 周邊設備 233 電力管理 239 RF電路 148439.doc -26-

Claims (1)

  1. 201104439 七、申請專利範圍: 1. 一種方法,其包括: 寫入一第一資料集至一記憶體中; 中斷(Π9)—第二記憶體寫入操作;及 在中辦s亥第二記憶體寫入操作之後自該記憶體讀 1)該第一資料集。 2. 如請求項1之方法,其進一步包括在讀取該第一資料f 之後重新繼續(127)該第二記憶體寫入操作。 ^ 3. 如請求項1之方法,其進一步包括回應於該第二記格 寫入操作之中斷而發佈一錯誤信號。 %楚 4. 如請求項1之方法,其進-步包括接收-命令以η 該錯誤信號而重複該被中斷的第二記憶體寫入應衣 5. 如請求項1之方法,其中寫入包括發佈一寫:。 中中斷包括發佈一中斷命令,且其 Ρ令’另 取命令。 兵%取包括發佈1 6·如上4請求項之任何—者或多者的方法, 發佈(139)—停止 命令。 再中中斷包括 7.如請求項1、9 ^ _ 2、3、4或5之方法,其 (Η9)暫停命令。 r斷包括發佈 8’如π求項!之方法,其中中斷包括接收 一寫入狀能(1 8、絲辦s 斷命令及從 狀心(18)轉變至一發送狀態(12)。 攸 9.如請求項1、9 2 ' 3、4、5或8之方法,| 寫入命令句括味 一 r °茨苐二記憶體 括诸如重組或廢棄項目收隼的— 操作。 〃的—έ己憶體維護 148439.doc 201104439 10. 如請求項卜2、3、4、5或 百次 之方法,其中讀取包括扭似 一頁賁料至一佑百兩七 匕括如供 、而求的記憶體主機(2〇5) 〇 11. 如請求項!、2、3、4、5 . 戍8之方法,其中該記情 NAND快閃記憶體(2〇1)。 ^體係一 12. —種設備,其包括: 一電子資料記憶體(201); 。己憶體控制器(202) ’其耦接至該記憶體;及 一主機介面(204) ’其耦接至該記憶體控制器及— (205); 一主機 其中該記憶體控制器寫入一第一資料集 卞i邊s己憶體 中,並在該記憶體上執行—第二記憶體寫入操作,,“ 憶體控制器透過該主機介面自該主機接收—己 < 1¾體讀取 命令’接著該記憶體控制器中斷該第二記情髀 %瑕冩入操作 以服務於該讀取命令。 148439.doc
TW099118447A 2009-06-10 2010-06-07 Suspension of memory operations for reduced write latency in memory arrays TW201104439A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000253 WO2010143209A1 (en) 2009-06-10 2009-06-10 Suspension of memory operations for reduced read latency in memory arrays

Publications (1)

Publication Number Publication Date
TW201104439A true TW201104439A (en) 2011-02-01

Family

ID=41258287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099118447A TW201104439A (en) 2009-06-10 2010-06-07 Suspension of memory operations for reduced write latency in memory arrays

Country Status (7)

Country Link
US (1) US20120179860A1 (zh)
JP (1) JP2012529692A (zh)
KR (1) KR20140059102A (zh)
CN (1) CN102598141A (zh)
DE (1) DE112009004900T5 (zh)
TW (1) TW201104439A (zh)
WO (1) WO2010143209A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464581B (zh) * 2011-02-21 2014-12-11 Etron Technology Inc 非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法
TWI620095B (zh) * 2014-04-08 2018-04-01 美光科技公司 用以確保存取保護計畫之裝置及有形機器可讀媒體
TWI756261B (zh) * 2017-02-14 2022-03-01 南韓商愛思開海力士有限公司 儲存裝置及半導體記憶體裝置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9021146B2 (en) 2011-08-30 2015-04-28 Apple Inc. High priority command queue for peripheral component
WO2013048523A1 (en) * 2011-10-01 2013-04-04 Intel Corporation Fast platform hibernation and resumption for computing systems
US20130179614A1 (en) * 2012-01-10 2013-07-11 Diarmuid P. Ross Command Abort to Reduce Latency in Flash Memory Access
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
KR20140035771A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법
US9754648B2 (en) * 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9417820B2 (en) * 2012-12-06 2016-08-16 Kabushiki Kaisha Toshiba Low-overhead storage of a hibernation file in a hybrid disk drive
KR20140080660A (ko) * 2012-12-13 2014-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 시스템의 동작 방법
JP6088837B2 (ja) 2013-02-12 2017-03-01 株式会社東芝 ストレージ制御装置、ストレージ制御方法、ストレージシステムおよびプログラム
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10108372B2 (en) 2014-01-27 2018-10-23 Micron Technology, Inc. Methods and apparatuses for executing a plurality of queued tasks in a memory
US9454310B2 (en) 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9812200B2 (en) * 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
US9423961B2 (en) * 2014-09-08 2016-08-23 Apple Inc. Method to enhance programming performance in multilevel NVM devices
KR20160049200A (ko) * 2014-10-27 2016-05-09 삼성전자주식회사 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
KR102356071B1 (ko) 2015-05-06 2022-01-27 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
CN107615249B (zh) * 2015-05-14 2020-11-27 爱德斯托科技有限公司 存储器装置和控制存储器装置的方法
CN111857814A (zh) * 2015-05-18 2020-10-30 北京忆芯科技有限公司 执行微指令的存储控制器
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10042587B1 (en) 2016-03-15 2018-08-07 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
US9823854B2 (en) * 2016-03-18 2017-11-21 Qualcomm Incorporated Priority-based access of compressed memory lines in memory in a processor-based system
US10289596B2 (en) * 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
US10474389B2 (en) 2016-07-05 2019-11-12 Hewlett Packard Enterprise Development Lp Write tracking for memories
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US10261876B2 (en) * 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
KR102639697B1 (ko) * 2017-01-09 2024-02-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
CN110431526B (zh) * 2017-03-21 2023-09-29 美光科技公司 用于自动化动态字线开始电压的设备与方法
JP2019029045A (ja) * 2017-07-26 2019-02-21 東芝メモリ株式会社 半導体記憶装置
KR102631353B1 (ko) * 2017-08-17 2024-01-31 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102447465B1 (ko) 2017-09-08 2022-09-27 삼성전자주식회사 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치
JP2019053795A (ja) 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム
JP2019057342A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
KR102430983B1 (ko) * 2017-09-22 2022-08-09 삼성전자주식회사 스토리지 장치 및 그 동작 방법
US20190243720A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
US10929056B2 (en) 2018-12-28 2021-02-23 Micron Technology, Inc. Interruption of program operations at a memory sub-system
US11004534B2 (en) * 2019-08-06 2021-05-11 Micron Technology, Inc. Preemptive read refresh in memories with time-varying error rates
US11237731B2 (en) * 2019-10-24 2022-02-01 Micron Technology, Inc. Quality of service for memory devices using suspend and resume of program and erase operations
US11086804B2 (en) 2019-12-09 2021-08-10 Western Digital Technologies, Inc. Storage system and method for reducing read-retry duration
US11137936B2 (en) 2020-01-21 2021-10-05 Google Llc Data processing on memory controller
US11366760B2 (en) 2020-03-12 2022-06-21 Micron Technology, Inc. Memory access collision management on a shared wordline
US11456039B2 (en) * 2020-11-24 2022-09-27 Micron Technology, Inc. Resumption of program or erase operations in memory
US20240053894A1 (en) * 2022-08-09 2024-02-15 Micron Technology, Inc. Suspending operations of a memory system
US20240126477A1 (en) * 2022-10-18 2024-04-18 Micron Technology, Inc. Read data alignment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
GB2317721B (en) * 1996-09-30 2001-09-12 Nokia Mobile Phones Ltd Memory device
JP2002358492A (ja) * 2001-05-31 2002-12-13 Dainippon Printing Co Ltd Icカード及びその擬似並列処理プログラム
US7136973B2 (en) * 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7984084B2 (en) * 2005-08-03 2011-07-19 SanDisk Technologies, Inc. Non-volatile memory with scheduled reclaim operations
KR20070089460A (ko) * 2006-02-28 2007-08-31 삼성전자주식회사 우선 순위에 따른 비휘발성 메모리의 연산 처리 장치 및방법
US7562180B2 (en) * 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
JP2008117505A (ja) * 2006-11-03 2008-05-22 Spansion Llc 半導体装置およびその制御方法
KR100843136B1 (ko) * 2006-11-14 2008-07-02 삼성전자주식회사 비휘발성 메모리에서 연산 처리를 제어하는 장치 및 그방법
US8504784B2 (en) * 2007-06-27 2013-08-06 Sandisk Technologies Inc. Scheduling methods of phased garbage collection and housekeeping operations in a flash memory system
US8122180B2 (en) * 2008-02-13 2012-02-21 Sandisk Technologies Inc. Methods and systems for reconfiguring data memory of embedded controller managed flash memory devices
US8850103B2 (en) * 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US8429374B2 (en) * 2010-01-28 2013-04-23 Sony Corporation System and method for read-while-write with NAND memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464581B (zh) * 2011-02-21 2014-12-11 Etron Technology Inc 非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法
TWI620095B (zh) * 2014-04-08 2018-04-01 美光科技公司 用以確保存取保護計畫之裝置及有形機器可讀媒體
US11030122B2 (en) 2014-04-08 2021-06-08 Micron Technology, Inc. Apparatuses and methods for securing an access protection scheme
US11809335B2 (en) 2014-04-08 2023-11-07 Lodestar Licensing Group, Llc Apparatuses and methods for securing an access protection scheme
TWI756261B (zh) * 2017-02-14 2022-03-01 南韓商愛思開海力士有限公司 儲存裝置及半導體記憶體裝置

Also Published As

Publication number Publication date
KR20140059102A (ko) 2014-05-15
JP2012529692A (ja) 2012-11-22
CN102598141A (zh) 2012-07-18
WO2010143209A1 (en) 2010-12-16
US20120179860A1 (en) 2012-07-12
DE112009004900T5 (de) 2012-08-16

Similar Documents

Publication Publication Date Title
TW201104439A (en) Suspension of memory operations for reduced write latency in memory arrays
US11669277B2 (en) Latency-based scheduling of command processing in data storage devices
CN104520932B (zh) 闪存存储器控制器
US9418002B1 (en) Processing unit reclaiming requests in a solid state memory device
KR101692417B1 (ko) 다이렉트 액세스를 갖는 다중-레벨 메모리
CN110321066A (zh) 电子设备、计算机系统及它们的控制方法
US20130219111A1 (en) System and method for read-while-write with nand memory device
TW201229743A (en) Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
CN104205078B (zh) 具有降低的延迟的远程直接存储器访问
TW201227506A (en) Controller and method for performing background operations
JP2015536503A (ja) 可変レイテンシを有するメモリオペレーションのための装置及び方法
TW201131368A (en) Command queue for peripheral component
TW201011771A (en) Storage system and method for managing a plurality of storage devices
CN105339917A (zh) 访问存储器中数据的分离的存储器控制器
WO2010051705A1 (zh) 一种高速缓冲存储器掉电数据保存方法、设备和系统
US8769319B2 (en) Reducing power consumption in memory line architecture
JP2015533005A (ja) 可変レイテンシを有するメモリオペレーションのための装置及び方法
US8996788B2 (en) Configurable flash interface
US11561715B2 (en) Method and apparatus for presearching stored data
TWI727160B (zh) 具反及型緩衝器之反及型快閃記憶體儲存裝置
CN102646446A (zh) 硬件动态高速缓存电源管理
WO2010000101A1 (zh) 用于嵌入式系统扩展存储空间的装置和方法
JP2006178923A5 (zh)
CN111684431A (zh) 数据存储装置空闲时间处理
US20140223077A1 (en) Memory system