JP2017228172A - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP2017228172A JP2017228172A JP2016125025A JP2016125025A JP2017228172A JP 2017228172 A JP2017228172 A JP 2017228172A JP 2016125025 A JP2016125025 A JP 2016125025A JP 2016125025 A JP2016125025 A JP 2016125025A JP 2017228172 A JP2017228172 A JP 2017228172A
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- read
- generation unit
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 112
- 230000015654 memory Effects 0.000 claims description 147
- 239000000872 buffer Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 description 193
- 230000008569 process Effects 0.000 description 186
- 238000012545 processing Methods 0.000 description 122
- 238000012544 monitoring process Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 14
- 230000000717 retained effect Effects 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
図1は、第1実施例におけるシステム構成を示す図である。本実施例で開示されるシステムは、情報処理装置10とストレージ20を含む。情報処理装置10としてはサーバ等のホスト装置の他、Personal Computer(PC)等の端末装置も適用可能である。ストレージ20としてはSolid State Drive(SSD)やHDDが適用可能である。情報処理装置10は、データ処理を実行するデータ処理部11と、データ処理部11でのデータ処理に使用されるデータ又はデータ処理部11にて処理がなされたデータを保持するデータ保持部12を含む。ストレージ20は、データを格納するデータ格納部22と、データ格納部22へのデータ格納処理やデータ格納部22からのデータ読出しの処理を制御する制御部21とを含む。
第1実施例においては、データ通常読出しコマンド用の第1コマンドキュー212と、データ先読みコマンド用の第2コマンドキュー215が並列に設けられることにより、データ先読みコマンドよりもデータ通常読出しコマンドが優先的に実行される。第2実施例においては、データ通常読出しコマンドとデータ先読みコマンドは、共通のコマンドキューに保持される。但し、データ先読みコマンドをコマンドキューに保持させるタイミングが制御されることにより、データ先読みコマンドよりもデータ通常読出しコマンドが優先的に実行される。尚、第1実施例において説明された図1(システム構成図)、図2(システムのハードウェア構成図)、図4(情報処理装置10の機能ブロック図)、図5(データ通常読出しコマンドのデータ構成図)、図8及び図11(情報処理装置10のCPU100によって実行される処理のフローチャート)は、第2実施例にも適用され得る。
第3実施例では、データ先読みコマンドによってフラッシュメモリ250から読み出されたデータが、その後実際に演算処理部102による演算に使用されたか否かが監視される。そして、データ先読みコマンドにより読み出されたデータ(以下、「先読みデータ」と呼ぶ)であって、実際には演算に使用されなかったデータについては、データ先読みコマンドの発行はその後行われない。これにより、不要なデータ先読みコマンドの発行が抑制される。尚、第1実施例において説明された図1(システム構成図)、図2(システムのハードウェア構成図)、図5(データ通常読出しコマンドのデータ構成図)、図6(保持データテーブル132の内容例)、図7(ストレージ20の機能ブロック図)、図8及び図11(情報処理装置10のCPU100によって実行される処理のフローチャート)、図9及び図10(メモリコントローラ200によって実行される処理のフローチャート)が、第3実施例にも適用され得る。また、第2実施例において説明された、図12(ストレージ20の機能ブロック図)、図13及び図15(データ先読みコマンド生成部260の機能ブロック図)、図14及び図16(データ先読みコマンド生成部260によって実行される処理のフローチャート)が、第3実施例にも適用され得る。
(付記1)
第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1コマンド生成部によって生成された前記第1読出しコマンドを保持する第1コマンドバッファと、
前記第2コマンド生成部によって生成された前記第2読出しコマンドを保持する第2コマンドバッファと、
前記第1コマンドバッファ及び前記第2コマンドバッファに保持される前記第1読出しコマンド及び前記第2読出しコマンドを実行するコマンド実行部と、
を有し、
前記コマンド実行部は、前記第1コマンドバッファが空の状態であることを条件として、前記第2コマンドバッファに格納されている前記第2読出しコマンドを実行する
ことを特徴とする情報処理システム。
(付記2)
前記情報処理システムは、情報処理装置と、前記情報処理装置に接続されたストレージとを有し、
前記情報処理装置は、第1メモリを有し、
前記ストレージは、第2メモリを有し、
前記第1読出しコマンド及び前記第2読出しコマンドが実行されることにより、前記第2メモリの前記第1アドレス領域及び前記第2アドレス領域にそれぞれ格納されている前記第1データ及び前記第2データが読み出され、読み出された前記第1データ及び前記第2データは、前記第1メモリに保持されることを特徴とする付記1に記載の情報処理システム。
(付記3)
前記第1コマンド生成部は、前記情報処理装置に設けられ、
前記第2コマンド生成部は、前記ストレージに設けられ、
前記第1コマンド生成部は、前記第2アドレス領域を示す情報を前記第2コマンド生成部へ送信することを特徴とする付記2に記載の情報処理システム。
(付記4)
前記情報処理装置は、情報処理に使用される前記第1データが格納される前記第1メモリの前記第1アドレス領域を指定する前記第1読出しコマンドを生成し、
前記情報処理装置は、前記第1アドレスに基づき、前記第2データが前記情報処理に使用されることを予測し、
前記情報処理装置は、前記予測に基づき、前記第2アドレス領域を特定し、
前記第2コマンド生成部は、特定された前記第2アドレス領域を読出し対象とする前記第2読出しコマンドを生成する
ことを特徴とする付記1乃至3何れか一に記載の情報処理システム。
(付記5)
前記第1コマンドバッファは、第1First In First Out(FIFO)バッファであり、
前記第2コマンドバッファは、第2FIFOバッファである
ことを特徴とする付記1乃至4何れか一に記載の情報処理システム。
(付記6)
前記第1メモリは揮発性メモリであり、
前記第2メモリは不揮発性メモリである
ことを特徴とする付記1乃至5何れか一に記載の情報処理システム。
(付記7)
第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1コマンド生成部及び前記第2コマンド生成部によってそれぞれ生成された前記第1読出しコマンド及び前記第2読出しコマンドを保持する第1コマンドバッファと、
前記第1コマンドバッファに保持される前記第1読出しコマンド及び前記第2読出しコマンドを実行するコマンド実行部と、
を有し、
前記第2コマンド生成部は、前記第1コマンドバッファのコマンド保持状況に基づいて、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させるタイミングを制御することを特徴とする情報処理システム。
(付記8)
前記第2コマンド生成部は、前記第1コマンドバッファに保持されるコマンドの数が所定値以下である場合に、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させることを特徴とする付記7に記載の情報処理システム。
(付記9)
前記第1コマンド生成部によって生成された前記第1読出しコマンドは、前記第1コマンドバッファ及び前記第2コマンド生成部へ送信され、
前記第2コマンド生成部は、前記第1読出しコマンドを保持する第2コマンドバッファを有し、
前記第2コマンド生成部は、前記第2コマンドバッファに前記第1コマンド保持されるコマンドの数が所定値以上である場合に、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させることを特徴とする付記7又は8に記載の情報処理システム。
(付記10)
前記第2コマンド生成部は、生成された前記第2読出しコマンドを保持する第2コマンドバッファを有し、
前記第2コマンド生成部は、前記第2コマンドバッファに保持される前記第2読出しコマンドの数が所定値以上である場合に、前記第2読出しコマンドを前記第1コマンドバッファに保持させることを特徴とする付記7又は8に記載の情報処理システム。
(付記11)
前記情報処理システムは、情報処理装置と、前記情報処理装置に接続されたストレージとを有し、
前記情報処理装置は、第1メモリを有し、
前記ストレージは、第2メモリを有し、
前記第1読出しコマンド及び前記第2読出しコマンドが実行されることにより、前記第2メモリの前記第1アドレス領域及び前記第2アドレス領域にそれぞれ格納されている前記第1データ及び前記第2データが読み出され、読み出された前記第1データ及び前記第2データは、前記第1メモリに保持されることを特徴とする付記7乃至10何れか一に記載の情報処理システム。
(付記12)
前記第1コマンド生成部は、前記情報処理装置に設けられ、
前記第2コマンド生成部は、前記ストレージに設けられ、
前記第1コマンド生成部は、前記第2アドレス領域を示す情報を前記第2コマンド生成部へ送信することを特徴とする付記11に記載の情報処理システム。
(付記13)
前記情報処理装置は、情報処理に使用される前記第1データが格納される前記第2メモリの前記第1アドレス領域を指定する前記第1読出しコマンドを生成し、
前記情報処理装置は、前記第1アドレスに基づき、前記第2データが前記情報処理に使用されることを予測し、
前記情報処理装置は、前記予測に基づき、前記第2アドレス領域を特定し、
前記第2コマンド生成部は、特定された前記第2アドレス領域を読出し対象とする前記第2読出しコマンドを生成する
ことを特徴とする付記7乃至12何れか一に記載の情報処理システム。
(付記14)
前記第1コマンドバッファは、第1FIFOバッファであり、
前記第2コマンドバッファは、第2FIFOバッファである
ことを特徴とする付記7乃至13何れか一に記載の情報処理システム。
(付記15)
前記第1メモリは揮発性メモリであり、
前記第2メモリは不揮発性メモリである
ことを特徴とする付記7乃至14何れか一に記載の情報処理システム。
(付記16)
第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1読出しコマンド及び前記第2読出しコマンドに基づき、前記第1アドレス及び前記第2アドレス領域からそれぞれ第1データ及び第2データを読み出すコマンド実行部と、
読み出された前記第1データ及び前記第2データを保持する第1メモリと、を有し、
第2コマンド生成部は、前記第2データが前記第1メモリに保持された後の一定期間内に、前記第2アドレス領域を指定する他のコマンド生成要求がなされなかった場合は、前記一定期間が経過した後に、前記第1アドレス領域を指定する他のコマンド生成要求がなされた場合に、前記第2アドレス領域を指定する第3読出しコマンドを生成しない
ことを特徴とする情報処理システム。
(付記17)
前記情報処理システムは、情報処理装置と、前記情報処理装置に接続されたストレージとを有し、
前記情報処理装置は、前記第1メモリを有し、
前記ストレージは、第2メモリを有する
ことを特徴とする付記16に記載の情報処理システム。
(付記18)
前記第1コマンド生成部は、前記情報処理装置に設けられ、
前記第2コマンド生成部は、前記ストレージに設けられ、
前記第1コマンド生成部は、前記第2アドレス領域を示す情報を前記第2コマンド生成部へ送信することを特徴とする付記17に記載の情報処理システム。
(付記19)
前記情報処理装置は、情報処理に使用される前記第1データが格納される前記第1メモリの前記第1アドレス領域を指定する前記第1読出しコマンドを生成し、
前記情報処理装置は、前記第1アドレスに基づき、前記第2データが前記情報処理に使用されることを予測し、
前記情報処理装置は、前記予測に基づき、前記第2アドレス領域を特定し、
前記第2コマンド生成部は、特定された前記第2アドレス領域を読出し対象とする前記第2読出しコマンドを生成する
ことを特徴とする付記16乃至18何れか一に記載の情報処理システム。
(付記20)
第1コマンド生成部は、前記第2データが前記第1メモリに保持された後の一定期間内に、前記第2アドレス領域を指定する第2読出しコマンド生成要求がなされなかった場合は、前記一定期間が経過した後に、前記第1アドレス領域を指定する他のコマンド生成要求がなされた場合に、前記第2アドレス領域を示す情報を前記第2コマンド生成部へ送信しないこと特徴とする付記16乃至19何れか一に記載の情報処理システム。
11 データ処理部
12 データ保持部
20 ストレージ
21 制御部
22 データ格納部
100 CPU
150 ROM
160 DRAM
170 通信デバイス
180 インターフェースカード
190 バス
200 メモリコントローラ
250A、250B、250C フラッシュメモリ
280 インターフェースカード
101 アプリケーション層
102 演算処理部
103 ファイルシステム
104 コマンド生成要求部
105 OS
110 デバイスドライバ
111 コマンド生成要求受信部
112 コマンド生成部
113 データ先読み情報生成部
114 コマンド送信部
115 DRAM制御部
121 記録部
122 監視部
123 タイマ
124 判定部
125 フラグリセット部
131 アドレス変換テーブル
132 保持データデーブル
141 先読みリストテーブル
202 コマンド受信部
204 チャネル選択部
210A、210B、210C キュー選択部
212A、212B、212C 第1コマンドキュー
215A、215B、215C 第2コマンドキュー
218A、218B、218C コマンドキュー
220A、220B、220C コマンド選択部
230A、230B、230C コマンド実行部
240 データ送信部
260 データ先読みコマンド生成部
261、261A、261B、261C FIFOバッファ
262 判定部
263 生成部
264A、264B、264C 発行部
Claims (10)
- 第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1コマンド生成部によって生成された前記第1読出しコマンドを保持する第1コマンドバッファと、
前記第2コマンド生成部によって生成された前記第2読出しコマンドを保持する第2コマンドバッファと、
前記第1コマンドバッファ及び前記第2コマンドバッファに保持される前記第1読出しコマンド及び前記第2読出しコマンドを実行するコマンド実行部と、
を有し、
前記コマンド実行部は、前記第1コマンドバッファが空の状態であることを条件として、前記第2コマンドバッファに格納されている前記第2読出しコマンドを実行する
ことを特徴とする情報処理システム。 - 前記情報処理システムは、情報処理装置と、前記情報処理装置に接続されたストレージとを有し、
前記情報処理装置は、第1メモリを有し、
前記ストレージは、第2メモリを有し、
前記第1読出しコマンド及び前記第2読出しコマンドが実行されることにより、前記第2メモリの前記第1アドレス領域及び前記第2アドレス領域にそれぞれ格納されている前記第1データ及び前記第2データが読み出され、読み出された前記第1データ及び前記第2データは、前記第1メモリに保持されることを特徴とする請求項1に記載の情報処理システム。 - 前記第1コマンド生成部は、前記情報処理装置に設けられ、
前記第2コマンド生成部は、前記ストレージに設けられ、
前記第1コマンド生成部は、前記第2アドレス領域を示す情報を前記第2コマンド生成部へ送信することを特徴とする請求項2に記載の情報処理システム。 - 前記情報処理装置は、情報処理に使用される前記第1データが格納される前記第1メモリの前記第1アドレス領域を指定する前記第1読出しコマンドを生成し、
前記情報処理装置は、前記第1アドレスに基づき、前記第2データが前記情報処理に使用されることを予測し、
前記情報処理装置は、前記予測に基づき、前記第2アドレス領域を特定し、
前記第2コマンド生成部は、特定された前記第2アドレス領域を読出し対象とする前記第2読出しコマンドを生成する
ことを特徴とする請求項1乃至3何れか一項に記載の情報処理システム。 - 第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1コマンド生成部及び前記第2コマンド生成部によってそれぞれ生成された前記第1読出しコマンド及び前記第2読出しコマンドを保持する第1コマンドバッファと、
前記第1コマンドバッファに保持される前記第1読出しコマンド及び前記第2読出しコマンドを実行するコマンド実行部と、
を有し、
前記第2コマンド生成部は、前記第1コマンドバッファのコマンド保持状況に基づいて、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させるタイミングを制御することを特徴とする情報処理システム。 - 前記第2コマンド生成部は、前記第1コマンドバッファに保持されるコマンドの数が所定値以下である場合に、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させることを特徴とする請求項5に記載の情報処理システム。
- 前記第1コマンド生成部によって生成された前記第1読出しコマンドは、前記第1コマンドバッファ及び前記第2コマンド生成部へ送信され、
前記第2コマンド生成部は、前記第1読出しコマンドを保持する第2コマンドバッファを有し、
前記第2コマンド生成部は、前記第2コマンドバッファに前記第1コマンド保持されるコマンドの数が所定値以上である場合に、前記第2コマンド生成部にて生成される前記第2読出しコマンドを、前記第1コマンドバッファに保持させることを特徴とする請求項5又は6に記載の情報処理システム。 - 前記第2コマンド生成部は、生成された前記第2読出しコマンドを保持する第2コマンドバッファを有し、
前記第2コマンド生成部は、前記第2コマンドバッファに保持される前記第2読出しコマンドの数が所定値以上である場合に、前記第2読出しコマンドを前記第1コマンドバッファに保持させることを特徴とする請求項7に記載の情報処理システム。 - 第1アドレス領域に格納された第1データを指定するコマンド生成要求に基づき、前記第1データを読出し対象とする第1読出しコマンドを生成する第1コマンド生成部と、
前記コマンド生成要求に基づき、前記第1アドレス領域とは異なる第2アドレス領域に格納された第2データを読出し対象とする第2読出しコマンドを生成する第2コマンド生成部と、
前記第1読出しコマンド及び前記第2読出しコマンドに基づき、前記第1アドレス及び前記第2アドレス領域からそれぞれ第1データ及び第2データを読み出すコマンド実行部と、
読み出された前記第1データ及び前記第2データを保持する第1メモリと、を有し、
第2コマンド生成部は、前記第2データが前記第1メモリに保持された後の一定期間内に、前記第2アドレス領域を指定する他のコマンド生成要求がなされなかった場合は、前記一定期間が経過した後に、前記第1アドレス領域を指定する他のコマンド生成要求がなされた場合に、前記第2アドレス領域を指定する第3読出しコマンドを生成しない
ことを特徴とする情報処理システム。 - 前記情報処理システムは、情報処理装置と、前記情報処理装置に接続されたストレージとを有し、
前記情報処理装置は、前記第1メモリを有し、
前記ストレージは、第2メモリを有する
ことを特徴とする請求項9に記載の情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125025A JP2017228172A (ja) | 2016-06-23 | 2016-06-23 | 情報処理システム |
US15/609,064 US11029878B2 (en) | 2016-06-23 | 2017-05-31 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125025A JP2017228172A (ja) | 2016-06-23 | 2016-06-23 | 情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017228172A true JP2017228172A (ja) | 2017-12-28 |
Family
ID=60677558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016125025A Pending JP2017228172A (ja) | 2016-06-23 | 2016-06-23 | 情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11029878B2 (ja) |
JP (1) | JP2017228172A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123041A (ja) * | 2019-01-29 | 2020-08-13 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP2022517718A (ja) * | 2019-01-17 | 2022-03-10 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 読取要求及び読取完了通知のキューイング及びバッチ処理によるi/oあたりのcpuオーバーヘッドの低減 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641047A (en) * | 1987-02-13 | 1989-01-05 | Internatl Business Mach Corp <Ibm> | Data processing system |
JPH1078912A (ja) * | 1996-09-02 | 1998-03-24 | Matsushita Electric Ind Co Ltd | データ入出力処理装置 |
JP2001014111A (ja) * | 1999-06-29 | 2001-01-19 | Hitachi Ltd | 回転形記憶装置の制御方法 |
JP2004318940A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 記憶装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5966728A (en) * | 1992-01-02 | 1999-10-12 | International Business Machines Corp. | Computer system and method for snooping date writes to cacheable memory locations in an expansion memory device |
JP3175675B2 (ja) * | 1997-12-04 | 2001-06-11 | 日本電気株式会社 | プリフェッチ制御装置 |
US6484239B1 (en) * | 1997-12-29 | 2002-11-19 | Intel Corporation | Prefetch queue |
JP2001012589A (ja) | 1999-06-29 | 2001-01-16 | Jatco Transtechnology Ltd | 自動変速機の油圧制御装置 |
JP3873589B2 (ja) | 2000-07-12 | 2007-01-24 | 株式会社日立製作所 | プロセッサシステム |
US6832280B2 (en) * | 2001-08-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Data processing system having an adaptive priority controller |
JP2004164144A (ja) | 2002-11-12 | 2004-06-10 | Hitachi Ltd | ディスク装置 |
JP4151977B2 (ja) | 2005-03-16 | 2008-09-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 先読み装置、先読み方法、および先読みプログラム |
US7437520B2 (en) * | 2005-07-11 | 2008-10-14 | International Business Machines Corporation | Adaptive snoop-and-forward mechanisms for multiprocessor systems |
US8370456B2 (en) * | 2006-09-22 | 2013-02-05 | Microsoft Corporation | Intelligent pre-fetching using compound operations |
US8489851B2 (en) * | 2008-12-11 | 2013-07-16 | Nvidia Corporation | Processing of read requests in a memory controller using pre-fetch mechanism |
JP5036078B2 (ja) | 2010-04-12 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
JP2012064158A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
JP5259755B2 (ja) * | 2011-02-25 | 2013-08-07 | 株式会社東芝 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
US9569361B2 (en) * | 2014-01-10 | 2017-02-14 | Samsung Electronics Co., Ltd. | Pre-fetch chaining |
US9418013B2 (en) * | 2014-06-30 | 2016-08-16 | Intel Corporation | Selective prefetching for a sectored cache |
KR20160104387A (ko) * | 2015-02-26 | 2016-09-05 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US9858189B2 (en) * | 2015-06-24 | 2018-01-02 | International Business Machines Corporation | Hybrid tracking of transaction read and write sets |
US10152419B2 (en) * | 2015-11-10 | 2018-12-11 | International Business Machines Corporation | Deferred response to a prefetch request |
-
2016
- 2016-06-23 JP JP2016125025A patent/JP2017228172A/ja active Pending
-
2017
- 2017-05-31 US US15/609,064 patent/US11029878B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641047A (en) * | 1987-02-13 | 1989-01-05 | Internatl Business Mach Corp <Ibm> | Data processing system |
JPH1078912A (ja) * | 1996-09-02 | 1998-03-24 | Matsushita Electric Ind Co Ltd | データ入出力処理装置 |
JP2001014111A (ja) * | 1999-06-29 | 2001-01-19 | Hitachi Ltd | 回転形記憶装置の制御方法 |
JP2004318940A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 記憶装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022517718A (ja) * | 2019-01-17 | 2022-03-10 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 読取要求及び読取完了通知のキューイング及びバッチ処理によるi/oあたりのcpuオーバーヘッドの低減 |
JP7437400B2 (ja) | 2019-01-17 | 2024-02-22 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 読取要求及び読取完了通知のキューイング及びバッチ処理によるi/oあたりのcpuオーバーヘッドの低減 |
JP2020123041A (ja) * | 2019-01-29 | 2020-08-13 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP7159069B2 (ja) | 2019-01-29 | 2022-10-24 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US11029878B2 (en) | 2021-06-08 |
US20170371586A1 (en) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10782910B2 (en) | Methods for internal data movements of a flash memory device and apparatuses using the same | |
US8775739B2 (en) | Memory system including first and second caches and controlling readout of data therefrom | |
US10101946B2 (en) | Method of reading data from a memory device and information processing system controlling data reading | |
US8171239B2 (en) | Storage management method and system using the same | |
JP5192228B2 (ja) | フラッシュコントローラのキャッシュ構造 | |
KR102618699B1 (ko) | 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템 | |
JP5762930B2 (ja) | 情報処理装置および半導体記憶装置 | |
JP6517685B2 (ja) | メモリシステムおよび制御方法 | |
KR101078792B1 (ko) | 비휘발성 메모리의 읽기 지연을 감소시키는 방법 및 장치 | |
US20160232103A1 (en) | Block storage apertures to persistent memory | |
JP5492156B2 (ja) | 情報処理装置およびキャッシュ方法 | |
KR20170032502A (ko) | 스토리지 장치 및 그것의 인터럽트 발생 방법 | |
US11513723B2 (en) | Read handling in zoned namespace devices | |
US20200356491A1 (en) | Data storage device and method for loading logical-to-physical mapping table thereof | |
US10235284B2 (en) | Memory system | |
US8185687B2 (en) | Semiconductor storage device and method of controlling semiconductor storage device | |
JP2011070365A (ja) | メモリシステム | |
US12086462B2 (en) | Pre-suspend before program in a non-volatile memory (NVM) | |
JP2021149374A (ja) | データ処理装置 | |
US11029878B2 (en) | Information processing system | |
JP2013200692A (ja) | メモリシステム | |
WO2015170702A1 (ja) | ストレージ装置と情報処理システム及びストレージ制御方法とプログラム | |
JP6988445B2 (ja) | ストレージシステム、制御装置及び制御方法 | |
JP2016062406A (ja) | メモリシステム、メモリシステムの制御方法及びプログラム | |
KR100541642B1 (ko) | 플래시 메모리의 데이터 관리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210330 |