KR101056691B1 - 케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및케리어 부착 극박 동박을 이용한 프린트 배선기판 - Google Patents

케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및케리어 부착 극박 동박을 이용한 프린트 배선기판 Download PDF

Info

Publication number
KR101056691B1
KR101056691B1 KR1020030075727A KR20030075727A KR101056691B1 KR 101056691 B1 KR101056691 B1 KR 101056691B1 KR 1020030075727 A KR1020030075727 A KR 1020030075727A KR 20030075727 A KR20030075727 A KR 20030075727A KR 101056691 B1 KR101056691 B1 KR 101056691B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
ultra
carrier
thin
Prior art date
Application number
KR1020030075727A
Other languages
English (en)
Other versions
KR20040038761A (ko
Inventor
유지 스즈키
아키라 마츠다
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20040038761A publication Critical patent/KR20040038761A/ko
Application granted granted Critical
Publication of KR101056691B1 publication Critical patent/KR101056691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C25D1/22—Separating compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12472—Microscopic interfacial wave or roughness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y10T428/12847—Cr-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

고내열성 수지 기재를 사용하는 경우의 고온 하의 가공온도에서도 견딜 수 있는 박리층을 구비하여 케리어 박막과 극박(極薄) 동박이 용이하게 박리될 수 있으며, 박리층의 박리성을 저감시키기 않으며 균일한 도금을 시행함으로써 핀홀이 적은 케리어 부착 극박 동박과 그 제조법, 및 이러한 케리어 부착 극박 동박을 사용한 프린트 배선기판이 개시되어 있다.
본 발명은 케리어 박막, 박리층, 극박 동박으로 구성된 케리어 부착 극박 동박에 있어서, 박리층과 극박 동박 사이의 박리층 측 표면에 인을 함유하는 구리로 이루어진 스트라이크 도금층을 구비하고, 그 위에 필요에 따라 구리 극박층을 구비하고, 구리 또는 구리합금, 혹은 인을 함유하는 구리 또는 인을 함유하는 구리합금으로 이루어진 극박 동박을 배치하여 케리어 부착 극박 동박을 형성한다. 상기 케리어 박막과 극박 동박과의 사이의 박리층은 크롬, 크롬합금 또는/및 크롬을 함유하는 수화산화물층, 니켈, 철 또는 이들의 합금층 또는/및 이들의 수화산화물층인 것이 바람직하다.
동박, 케리어

Description

케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및 케리어 부착 극박 동박을 이용한 프린트 배선기판{Thin cooper foil adhered to carrier and method for manufacturing the same, and printed circuit board using the same}
도1은 케리어 부착 동박의 일 구조예를 나타낸 단면 설명도이며,
도2는 케리어 부착 동박의 다른 구조예를 나타낸 단면 설명도이며,
도3(a)는 도1에 나타낸 케리어 부착 동박을 이용한 프린트 배선기판의 구조를 나타낸 단면 설명도이며,
도3(b)는 도2에 나타낸 케리어 부착 동박을 이용한 프린트 배선기판의 구조를 나타낸 단면 설명도이며,
도4는 종래의 케리어 부착 동박의 일 실시형태를 나타낸 단면 설명도이다.
본 발명은 케리어 부착 극박 동박 및 케리어 부착 극박 동박의 제조방법에 관한 것으로서, 특히 고밀도 극미세 배선(정밀 패턴) 용도의 프린트 배선기판용으 로서 적합한 케리어 부착 극박 동박에 관한 것이다.
프린트 배선기판은 다음과 같은 방법으로 제조된다. 우선, 글라스ㆍ에폭시 수지나 글라스ㆍ폴리이미드 수지 등으로 이루어진 전기 절연성 기판의 표면에 표면회로 형성용의 얇은 동박을 배치하고, 가열ㆍ가압하여 동장 적층판을 제조한다.
이어서, 상기 동장 적층판에 스루 홀의 천설(穿設), 스루 홀의 도금을 순차적으로 행한 후, 해당 동장 적층판 표면의 동박에 에칭 처리를 행하여 소정의 선폭과 선간 피치를 갖는 배선 패턴을 형성하고 최후에 솔더 레지스트의 형성이나 기타 마무리 처리를 실시한다.
이러한 동장 적층판에 이용되는 동박은 기판에 열압착하는 측의 표면을 조화면(거친면)으로 구성하여, 이러한 조화면(거친면)으로 상기 기재에 대한 앵커 효과를 발휘함으로써 상기 기판과 동박의 접합 강도를 높여 프린트 배선기판으로서의 신뢰성을 확보하고 있다. 또한, 최근에는 동박의 조화면을 미리 에폭시 수지와 같은 접착용 수지로 피복하고, 상기 접착용 수지를 반경화 상태의 절연 수지층으로 한 수지 부착 동박을 표면 회로 형성용 동박으로서 이용하여 그 절연 수지층 측을 기재에 열압착하여 프린트 배선기판, 특히 빌드업 배선기판을 제조하는 경우도 있다. 빌드 업 배선기판이라는 것은 다층 배선판의 일종으로 절연기판 상에 한층씩 절연층, 도체 패턴 순으로 형성하여, 레이져법이나 포토법에 의하여 개구한 구멍(비아)에 도금을 실시하여 층간을 도통시키면서 배선층을 쌓아 올리는 배선판을 말한다.
이러한 배선기판은 각종 전자부품의 고밀도화에 대응하여, 개구(비아)의 미 세화가 가능해짐으로써 배선 패턴도 고밀도화가 가능해진다. 이에 미세한 선폭이나 선간 피치의 배선이 가능한 배선 패턴, 즉, 정밀 패턴의 프린트 배선기판에 대한 요구가 증대되어, 예를 들어, 반도체 팩키지에 사용되는 프린트 배선기판의 경우는 선폭이나 선간 피치가 각각 30㎛ 전후라는 고밀도 극미세 배선을 갖는 프린트 배선기판이 요구되고 있다.
이러한 미세 프린트 배선 형성용 동박으로서, 두꺼운 동박을 이용하게 되면 기판 표면에 다다를때까지의 에칭 시간이 길어지게 된다. 그 결과, 형성된 배선 패턴에서의 측벽의 수직성이 붕괴되고, 형성된 배선 패턴에서의 선폭이 좁은 경우에는 단선으로 이어지는 경우도 있다. 따라서, 정밀 패턴용도로 사용되는 동박으로서는 두께가 9㎛이하, 특히 최근에는 정보량의 증대에 따라 회로 수가 증가되기 때문에 5㎛이하의 동박이 사용되고 있다.
그러나, 얇은 동박(극박 동박)은 기계적으로 강도가 낮아 프린트 배선기판의 제조시에 주름이나 꺽이는 부분이 발생하기 쉬워 동박 절단을 일으키기는 경우도 있기 때문에 정밀 패턴 용도로 사용되는 극박 동박으로서는 케리어 동박의 일면에 박리층을 통해 극박 동박층을 직접 접착시킨 케리어 부착 극박 동박이 사용되고 있다.
케리어 부착 극박 동박은, 도4에 나타낸 바와 같이, 케리어로서의 박판(이하, 케리어 박막이라고 한다.)1의 일면에 박리층2와 전기 동도금층3이 순차적으로 형성된 것으로서, 상기 전기 동도금층3의 최외층 표면이 조화면(거친면)으로 구성되어 있다. 그리고, 상기 조화면을 글라스ㆍ에폭시 기재에 중합시킨 후 전체를 열압착하고, 이어서 케리어 박막1을 박리층2에 의해 박리, 제거하여 전기 동도금층3의 박리층2와의 접합측을 노출시켜, 전기 동도금층3에 소정의 배선 패턴을 형성하는 형태로 사용된다.
케리어 박막1은 상기 얇은 전기 동도금층3을 기재와 접합할 때까지, 전기 동도금층3을 백업하는 보강재(케리어)로서 기능한다. 또한, 박리층2는 상기 전기 동도금층3과 해당 케리어 박막1을 분리할 때의 박리를 용이하게 하기 위한 층으로서, 상기 케리어 박막1을 박리제거할 때에 케리어 박막1과 일체로 제거되기 때문에 상기 케리어 박막1을 깨끗하고 용이하게 분리하는 것이 가능하게 되어 있다. 한편, 글라스ㆍ에폭시 기재와 붙어 있는 전기 동도금층3은 스루 홀의 천설 및 스루 홀 도금이 순차적으로 진행되고, 이어, 동장 적층판의 표면에 있는 동박에 에칭 처리를 행하여 소정의 선폭과 소정의 선간 피치를 구비한 배선 패턴을 형성하고, 마지막으로 솔더 레지스트의 형성이나 기타 마무리 처리가 이루어진다.
이와 같이, 케리어 부착 동박은 전기 도금층3의 두께를, 예를 들면 9㎛이하로 매우 얇게 구성하는 것이 가능하여, 정밀한 패턴을 형성하는 것이 가능하며, 또한 취급성이 우수하다는 이유로 특히 빌드-업 배선판을 제조하는데 사용된다.
케리어 부착 동박으로서, 케리어 박막에 크로메트 박리층을 설치하고, 이 박리층 위에 알카리성 피로린산구리 욕조에서 동층을 형성하고, 그 위에 다시 구리층을 형성한 합성박이 제안되고 있다 (특공소61-34385호 공보참조). 이러한 합성박을 예를 들어 FR-4 그레이드와 같은 내열성 글라스ㆍ에폭시 수지 적층판에 적용한 경우, 열압착 온도가 170℃ 전후이기 때문에 동박과 케리어 박막을 분리하는 것은 가 능하나 박리 강도가 케리어 동박의 표면 조도(거칠기)에 의존하여 박리 강도에 안정성이 없다. 또한, 고내열성 수지, 특히, 폴리이미드 수지를 기재로 하는 경우는 가공온도가 캐스팅법 또는 열압착법의 어느 경우에도 300℃ 이상의 고온이 되기 때문에 온도에 의한 구리의 확산이 심하여, 케리어 동박의 표면 조도(거칠기)는 박리 강도에 영향을 주고, 케리어 박막과 극박 동박과의 박리 강도의 안정성은 없어지고, 박리 강도의 편차가 커지게 된다. 또한, 극박 동박을 박리층 위에 균일하게 도금하는 것이 어렵기때문에 극박 동박에 존재하는 핀홀의 수도 많아지는 문제가 있었다. (특공평08-18401호 공보의 비교예 5~6참조)
본 발명은 고내열성 수지의 기재를 사용하는 경우와 같이 고온 하의 가공온도에서도 견딜 수 있는 박리층을 구비하고, 케리어 박막과 극박 동박이 케리어 박막의 조도(거칠기)의 영향을 최소화함으로써 용이하게 안정된 박리 강도에서 박리가 일어날 수 있게 하고, 케리어 박막에 동박을 균일하게 도금을 시행하여 10㎛이하의 극박 동박에 있어서도 핀홀이 적은 케리어 부착 극박 동박을 제공함과 동시에, 그 제조방법 및 이러한 케리어 부착 극박 동박을 사용한 프린트 배선기판을 제공하는 것을 목적으로 한다.
본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 스트라이크 도금층이 구비되며, 상기 극박 동박 및 상기 스트라이크 도금층이 인(P)을 포함하는 구리층 또는 인을 포함하는 구리 합금층인 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인(P)을 함유하는 구리층 또는 인을 함유하는 구리 합금층으로 이루어지는 스트라이크 도금층이 구비되며, 이 스트라이크 도금층 위에 구리 도금 극박층이 설치되고, 이 극박층 위에 구리 또는 구리 합금으로 이루어지는 상기 극박 동박이 배치되는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인(P)을 함유하는 구리층 또는 인을 함유하는 구리 합금층으로 이루어지는 스트라이크 도금층이 구비되며, 이 스트라이크 도금층 위에 구리 도금 극박층이 설치되고, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금으로 이루어지는 상기 극박 동박이 배치되는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인(P)을 함유하는 구리층 또는 인을 함유하는 구리 합금층으로 이루어지는 스트라이크 도금층이 구비되며, 이 스트라이크 도금층 위에 인(P)을 함유하는 구리층 또는 인을 함유하는 구리 합금층으로 구성되는 극박층이 배치되며, 이 극박층위에 구리 또는 구리 합금으로 이루어진 상기 극박 동박이 설치된 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 스트라이크 도금층이 설치되고, 이 스트라이크 도금층 위에 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층으로 이루어진 극박층이 설치되며, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리합금으로 구성된 상기 극박 동박이 설치되어 있는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 극박 동박 측의 케리어 박막 표면의 표면 조도(거칠기) Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 배치된 박리층 위에 배치되는 극박 동박의 케리어 박막측의 표면 조도(거칠기) Rz가 0.1㎛~5㎛이며, 상기 극박 동박의 케리어 박막측 표면 요철(凹凸)의 철(凸)부에서 극박 동박측으로 극박 동박의 표면 조도 Rz에 0.1~0.2㎛를 더한 위치에서, 적어도 박리층 표면의 90% 이상의 면적을 감싸도록 구성된 구리 또는 구리합금층이 형성되어 있으며, 300℃ 이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박에 있어서, 극박 동박측의 케리어 박막 표면 조도 Rz가 0.1~5㎛이며, 해당 케리어 박막 표면에 설치된 박리층의 위에 설치된 극박 동박의 케리어 박막측의 표면 조도가 0.1~5㎛, 상기 극박 동박의 케리어 표면 요철의 철부에서 극박 동박측으로 극박 동박의 표면조도 Rz에 0.1~0.2㎛를 더한 위치에서 도전율이 90% 이상인 구리 또는 구리합금층이 형성되어 있으며, 300℃ 이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박의 제조방법에 있어서, 케리어 박막의 표면에 크롬, 니켈, 철, 또는 이들의 합금을 도금하여 박리층을 형성하고, 이 박리층 위에 인을 함유하는 구리, 또는 인을 함유하는 구리 합금 도금욕에서 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층을 스트라이크 도금으로 피복하고, 그 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금으로 이루어지는 극박 동박을 도금으로 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박의 제조방법에 있어서, 케리어 박막의 표면에 크롬, 니켈, 철 또는 이들의 합금을 도금하여 박리층을 형성하고, 이 박리층 위에 인을 함유하는 구리, 또는 인을 함유하는 구리 합금 도금욕에서 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층을 스트라이크 도금하며, 그 스트라이크 도금층 위에 구리 또는 구리 합금 도금에 의해 극박층을 형성하고, 이 극박층 위에 구리 또는 구리 합금 도금을 통해 극박 동박을 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박의 제조방법에 있어서, 케리어 박막의 표면에 크롬, 니켈, 철 또는 이들의 합금을 도금하여 박리층을 형성한 후, 이 박리층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금 도금욕에서 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층을 스트라이크 도금하고, 이 스트라이크 도금층 위에 구리 또는 구리 합금 도금에 의해 극박층을 제조하고, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리합금 도금에 의해 극박 동박을 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박의 제조방법에 있어서, 케리어 박막의 표면에 크롬, 니켈, 철 또는 이들의 합금을 도금하여 박리층을 형성하고, 이 박리층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금 도금욕에서 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층을 스트라이크 도금하고, 그 스트라이크 도금층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금으로 이루어지는 극박층을 제조하고, 이 극박층 위에 구리 또는 구리 합금 도금에 의해 극박 동박을 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 이루어지는 케리어 부착 극박 동박의 제조방법에 있어서, 케리어 박막의 표면에 크롬, 니켈, 철 또는 이들의 합금을 도금하여 박리층을 형성하고, 이 박리층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금 도금욕에서 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층을 스트라이크 도금하고, 이 스트라이크 도금층 위에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층 으로 이루어지는 극박층을 제조하고, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리 합금 도금에 의해 극박 동박을 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박의 제조방법에 있어서, 표면 조도 Rz가 0.1㎛~5㎛인 케리어 박막의 표면에 박리층을 형성하고, 이 박리층 위에 케리어 박막 측의 표면 조도 Rz가 0.1㎛~5㎛가 되도록 형성되고, 형성된 극박 동박의 케리어 박막 측의 표면 요철의 철부에서 극박 동박 측으로, 극박 동박의 표면 조도 Rz 에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90% 이상의 면적을 동박으로 피복하도록 pH3~pH13의 인을 함유/또는 함유하지 않는 구리, 또는 인을 함유/또는 함유하지 않는 구리 합금 도금욕에서 스트라이크 도금층을 제조하고, 이 스트라이크 도금층 위에 인을 함유/또는 함유하지 않는 구리층 또는 구리 합금층을 소정 두께의 극박 동박으로서 형성하는 것을 특징으로 한다.
또한, 본 발명의 케리어 부착 극박 동박의 제조방법은, 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박의 제조방법에 있어서, 표면 조도 Rz가 0.1㎛~5㎛인 케리어 박막의 표면에 박리층을 형성하고, 이 박리층 위에 케리어 박막 측의 표면 조도 Rz가 0.1㎛~5㎛가 되도록 형성되고, 형성된 극박 동박의 케리어 박막 측의 표면 요철의 철부에서 극박 동박 측으로, 극박 동박의 표면 조도 Rz 에 0.1㎛~0.2㎛를 더한 위치에서의 도전율이 90%이상인 구리층이 형성되도록, pH3~pH13의 인을 함유/또는 함유하지 않는 구리, 또는 인을 함유/또는 함유하지 않는 구리 합금 도금욕에서 스트라이크 도금층을 제조하고, 이 스트라이크 도금층 위에 인을 함유/또는 함유하지 않는 구리층 또는 구리 합금층을 소정 두께의 극박 동박으로서 형성하는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 케리어 부착 극박 동박을 이용하여 고밀도 극미세 배선을 구성한 것을 특징으로 하는 프린트 배선기판이 제공된다.
본 발명에 사용되고 있는 케리어 박막은, 알루미늄 박(薄), 알루미늄 합금 박(薄), 스테인레스 박(薄), 철합금 박, 티탄합금 박, 동박, 동합금 박 등이 사용 가능하나, 비용 면에서 보면 전해 동박, 전해 동합금 박, 압연 동박 또는 압연 동합금 박 등이 바람직하며, 또한, 그 두께는 7㎛~200㎛의 두께의 박을 사용하는 것이 바람직하다. 케리어 박막으로서 얇은 동박을 사용하면 기계적 강도가 떨어져 프린트 배선기판의 제조시에 주름이나 꺽어짐 현상이 발생하기 쉬워 동박 절단을 일으킬 위험성이 있기 때문에 7㎛ 이하의 것은 케리어 박막으로서의 역할을 수행하기 어렵다. 또한, 케리어 박막의 두께가 200㎛ 이상이 되면 제품에 대한 단위 코일 당 중량이 증가하여 생산성에 커다란 영향을 줌과 동시에 설비상에도 보다 큰 장력이 요구되어 설비가 거대해져 바람직하지 않다.
상기 케리어 박막 상에 설치되는 박리층은 크롬 금속, 크롬 합금 및 크롬 금속층 위에 크롬 수화산화물, 크롬 수화산화물층, 니켈, 철, 또는 이들의 합금층 또는/및 이들의 수화물층으로 구성되는 것이 바람직하다. 크롬 합금으로서는 니켈-크롬, 코발트-크롬, 크롬-텅스텐, 크롬-구리, 크롬-철 등을 예로 들 수 있다.
삼원계 합금으로서는 니켈-코발트-크롬, 니켈-철-크롬, 니켈-크롬-몰리브덴, 니켈-크롬-텅스텐, 니켈-크롬-구리, 니켈-크롬-인, 코발트-철-크롬, 코발트-크롬-인 등이 열거될 수 있다. 이러한 박리층을 형성하는 금속 및 이들의 수화산화물은 전기 처리에 의해 형성되는 것이 바람직하다. 또한, 보다 고온에서의 가열 프레스 후의 박리성의 안정화를 도모하기 위해서는, 박리층의 하부에 니켈, 철 또는 이들의 합금층을 이용하면 좋다.
극박 동박을 케리어 박막으로부터 박리할 때의 박리 강도는 박리층을 형성하는 금속의 부착량에 의해 영향을 받는다. 즉, 도금 부착량이 많으면 박리층을 구성하는 금속(이하, 간략히 박리재 금속이라고 한다.)이 케리어 박막 표면을 완전히 덮은 상태가 되고, 박리 강도는 박리재 금속 표면과 그 후에 부착되는 금속 박과의 결합을 잡아 떼는 힘이된다고 생각할 수 있다. 이에 반하여, 박리재 금속의 부착량이 적은 경우에는 케리어 박막 표면이 완전하게 박리재 금속으로 덮혀지지 않게 되며, 박리 강도는 약간 노출되어 있는 케리어 박막의 금속 및 박리재 금속과 그 위에 부착되는 금속과의 결합력을 잡아 떼는 힘이 된다고 생각할 수 있다. 따라서, 박리층을 형성하는 박리재 금속의 부착량에 의해 케리어의 박리 강도는 변화되나, 어느 정도 박리층을 두껍게 형성(부착)하면 그 이상은 변화되지 않게되며, 실험에 따르면, 박리층을 형성하는 금속의 부착량으로는, 0.01~100mg/dm2 이상으로 부착량을 늘려도 박막과의 박리 강도는 변화되지 않게 된다. 단, 박리층을 형성하는 금속인 크롬 금속은 환경상의 영향을 고려하면 4.5mg/dm2 이하가 바람직하다.
박리층은 금속(또는 합금)만으로 형성해도 상기와 같이 고온 박리는 유지될 수 있으나, 그 금속 표층에 수화산화물이 존재하면 박리성은 더욱 향상된다. 도금 용액의 담침 시간, 전류치, 도금액 차단, 수세(水洗) 상태, 도금 직후의 도금액의 pH등이 표층에 형성되는 수화산화물에 밀접하게 관계되며, 이러한 수화산화물층이 고온 박리성에 커다란 영향을 주는 것으로 생각된다. 단, 이 때에도 박리층을 형성하는 금속인 크롬 금속은 환경에 미치는 영향을 고려하여 4.5mg/dm2 이하로 하는 것이 바람직하다. 또한, 이를 초과하게되면 핀홀이 많아지게 되므로 바람직하지 않다. 박리층을 크롬의 수화산화물에 의하여 형성하는 경우는 환경에 미치는 영향을 고려하여 크롬 금속(그 합금도 포함)의 부착량은 0.015mg/dm2 이하로 하는 것이 바람직하다.
일반적으로, 박리층 위에서의 극박 동박의 도금은, 박리층의 박리성 때문에 균일한 도금을 수행하는 것이 매우 곤란하여, 극박 동박에 핀홀의 수가 많아지게 된다. 때문에, 본 발명에서는 박리층 위에 피로린산 스트라이크 구리 도금 또는 착이온을 형성하는 도금액에서 스트라이크 도금을 수행한다. 이처럼 박리층 위에 스트라이크 도금을 실시함으로써 박리층 위에 균일한 극박 동박의 도금이 가능해져, 10㎛ 이하의 극박 동박에 있어서도 핀홀의 수를 현저하게 감소시키는 것이 가능하다.
피로린산구리 스트라이크 도금 조성으로서는, 예를 들면,
Cu2P2O7·3H2O : 5~50g/L
K4P2O7 : 50~300g/L
pH : 8~10
가 양호한 도금 피막을 형성하는데 바람직하다.
착이온을 형성시키는 도금액으로서는 시안·설파민산구리 도금욕을 들 수 있다. 시안화구리 스트라이크 도금욕의 예로서는, 예를 들면,
CuCN : 10~50g/L
KCN : 20~60g/L
pH : 11~13
가 양호한 도금 피막을 형성하는데 바람직하다.
설파민산구리 스트라이크 도금욕으로서는, 예를 들면,
Cu(NH2SO3)·4H2O : 20~100g/L
NiCl26H2O : 10~60g/L
H3BO3 : 10~40g/L
pH : 3.5~4.5
가 양호한 도금 피막을 형성하는데 바람직하다.
또한, 케리어 박막의 표면 조도에 편차가 존재하는 경우에도, 스트라이크 도금을 시행함으로써 안정성 있는 박리강도를 얻을 수 있다. 또한, 박리층으로서의 크로메트 피막 생성은, 특히, 생성하는 피막이 얇기 때문에 케리어 박막 표면의 표 면 조도의 영향을 보다 받기 쉬워 박리강도의 편차의 원인이 되나, 박리층 위에 스트라이크 도금을 행함으로써 이러한 박리 강도의 편차를 억제하는 것이 가능해진다. 또한, 박리층 위의 스트라이크 도금을 대신하여, 펄스 도금으로도 동일한 효과를 얻을 수 있다. 이 스트라이크 도금은 박리층으로서 유기 피막을 채용하며, 이 유기 피막상의 도금에도 효과를 나타내며, 스트라이크 도금 상에 10㎛ 이하의 극박 동박을 형성시킬 때, 핀홀 수의 감소에 효과가 있다.
스트라이크 도금으로 부착시킨 구리층의 평균 도금 두께는 0.01㎛~0.5㎛가 바람직하고, 도금 조건은 욕(浴) 종류에 따라 여러 가지가 있으나, 전류밀도로서는 0.1A/dm2~10A/dm2, 도금시간은 0.1초~2분 정도가 바람직하다. 전류밀도가 0.1A/dm2 이하에서는 박리층 위에 도금을 균일하게 도포하는 것이 어려워지고, 10A/dm2이상이 되면 도금액의 금속 농도를 엷게한 스트라이크 도금에서는 도금산화가 발생하여 균일한 구리 도금층을 얻을 수 없어 바람직하지 않다. 또한, 도금 시간에 대해서는 0.1초 이하인 경우, 충분한 도금층을 형성하기는에는 너무 짧아 바람직하지 않다.
스트라이크 도금층의 형성 방법으로는, 우선 박리층 위에 피로린산구리 도금욕에서 박리층의 박리성을 저해하지 않도록 0.01㎛ 이상, 0.5㎛ 이상의 얇은 구리도금층을 형성한 후, 전류 효율이 좋은 황산구리도금욕 등의 도금욕에서 일정한 두께가 되도록 하는 것도 가능하다. 이러한 방법 중에서도, 용이하게 박리할 수 있으며 핀홀 수를 감소시킬 수 있는 케리어 부착 동박의 제조방법으로서는, 박리층 위에 피로린산구리 스트라이크 도금을 시행하여 균일한 얇은 구리 도금층을 시설한 후, 다시 피로린산구리 도금욕에서 상기 스트라이크 구리 도금층을 침투하지 않고 도금을 시행하여 안정성 있는 도금막을 형성한 후, 전류 효율이 좋은 황산구리 도금욕, 시안화구리 도금욕, ?불화구리 도금욕, 피로린산구리 도금욕 등을 사용하여 목표로 하는 도금 두께까지 도금하는 것이 품질이 양호하고, 효율적이다.
박리층 위에 구비되는 극박 동박의 도금욕에는 착이온을 형성하는 욕(浴)을 사용함으로써 핀홀 수를 감소시키는 효과을 얻을 수 있음이 일본 특허 공개 소61-34385호 공보에 기재되어 있다. 그러나, 착이온을 형성하는 도금액은 일반적으로 밀착성이 그다지 좋지 않기 때문에, 케리어 박막 표면의 박리층 표면 요철의 요(凹)부에서 Rz값 +0.2㎛ 이하의 위치에서 박리층 표면을 균일하게 피복할 수 없으나, 박리층 위에 스트라이크 도금을 시행함으로써 극박 동박이 표면조도 Rz에 0.1~0.2㎛를 더한 위치에서 박리층의 표면을 90% 이상 덮는 것이 가능하게 되어, 핀홀 수를 감소시키고, 박리성을 안정화시키는 것이 가능하다.
또한, 극박 동박의 표면에 위치되는 수지와의 밀착성을 얻기 위해서 극박 동박 표면에 조화(粗化)처리를 시행하여, 조화처리면의 표면 조도 Rz를 0.2~4.0㎛가 되도록하면 좋다. 즉, 조화처리는 조도를 0.2㎛ 이하에서는 수지와의 밀착성에 그다지 영향을 주지 않기 때문에 조화처리를 하는 의미가 없으며, 조도가 0.4㎛라면 충분한 밀착성을 얻을 수 있기 때문에 그 이상의 조화처리는 필요하지 않다고 생각된다. 또한, 표면조도 Rz는 JISB 0601-1994 "표면조도의 정의와 표시"의 5.1장 "십점 평균 조도의 정의"에 규정된 표면조도를 말한다.
다음에 본 발명을 도면과 관련지어 실시예에 따라 상세히 설명한다.
실시예1 (도1)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 1.5㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 전기 처리를 연속적으로 행하여, 금속 Cr 부착량 0.5g/dm2의 크롬 박리층2을 형성했다.
3. 박리층2 표면 및 그 근방에서의 인을 함유한 스트라이크 도금층의 형성: 이어서 상기 박리층2 위에,
Cu2P2O7·3H2O : 30g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 30초간 스트라이크 도금하여, 박리층 표면 및 그 근방에서 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성: 이어서, 인을 함유하는 스트라이크 도금층 2A의 위에
Cu2P2O7·3H2O : 85g/L
K4P2O7 : 350g/L
NH3OH (28%) : 5ml/L
pH : 8.5
의 용액 중에서 전류밀도: 4A/dm2의 조건에서 도금을 통한 극박 동(銅)층 2B를 형성하고, 상기 스트라이크 도금층2A의 막 두께를 가산한 총 도금 두께 tp1가 tp1=3㎛가 되도록 하여 극박 동박3을 구성했다.
또한, 공지의 방법에 따라, 극박 동박3의 표면에 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예2 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 0.2㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 전기 처리를 연속적으로 행하여, Cr 부착량 0.30g/dm2의 수화산화물 막으로 이루어지는 박리층2를 형성했다.
3. 박리층2 표면 및 그 근방에서의 인을 함유한 스트라이크 도금층의 형성: 이어서 상기 박리층2 위에,
Cu2P2O7·3H2O : 30g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 60초간 스트라이크 도금하여, 박리층2 표면 및 그 근방에서 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에 구리의 극박동층2C를
구리 농도 :50g/L
H2SO4 : 100g/L
전류밀도 : 15A/dm2 로 형성했다.
5. 극박 동박의 형성-2: 이어서
Cu2P2O7·3H2O : 85g/L
K4P2O7 : 350g/L
NH3OH (28%) : 5ml/L
pH : 8.5
의 용액 중에서 전류밀도: 4A/dm2의 조건에서 도금을 통한 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 극박동층2B, 2C의 막 두께를 가산한 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 공지의 방법에 따라, 극박 동박3의 표면에 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박 을 얻었다.
실시예3 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 35㎛, 광택면 조도 Rz = 0.8㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 전기 처리를 연속적으로 행하여, Cr 부착량 0.50g/dm2의 금속 크롬과 수화산화물 막으로 이루어지는 박리층2를 형성했다.
박리층2 표면 및 그 근방에서의 인을 함유한 층의 형성: 이어서 상기 박리층2 위에,
Cu2P2O7·3H2O : 16g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 60초간 스트라이크 도금하여, 박리층2 표면 및 그 근방에서 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에 구리의 극박동층2C를
Cu2P2O7·3H2O : 70g/L
K4P2O7 : 250g/L
NH3OH (28%) : 4ml/L
pH : 8.5
로 형성하였다.
5. 극박 동박의 형성-2: 이어서, 인을 함유하는 극박 동층2C의 위에
구리 농도 :55g/L
H2SO4 : 80g/L
의 용액 중에서 전류밀도: 15A/dm2 의 조건에서 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 극박동층2C, 2B의 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예4 (도2)
케리어 동박의 준비: 케리어 동박1로서, 두께 35㎛, 광택면 조도 Rz = 4.1㎛의 미처리 전해 동박을 준비했다. 박리층2 및 극박 동박3의 형성은 실시예3과 동일한 조건에서 실시하였다.
실시예5 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 1.1㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 Dip법으로 부착량 0.014g/dm2의 수화산화물 막으로 이루어지는 박리층2를 형성했다.
3. 박리층 표면 및 그 근방에서의 인을 함유한 층의 형성: 이어서 상기 박리층2 위에,
Cu2P2O7·3H2O : 20g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.2A/dm2의 조건에서, 60초간 스트라이크 도금하여, 박리층2 표면 및 그 근방에 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에
Cu2P2O7·3H2O : 100g/L
K4P2O7 : 280g/L
NH3OH (28%) : 5ml/L
pH : 8.5
로 극박 동층2C를 형성하였다.
5. 극박 동박의 형성-2: 이어서,
CuCN :70g/L
KCN :90g/L
의 용액 중에서 전류밀도: 5A/dm2 의 조건에서 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 상기 극박동층2C, 2B의 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예6 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 4㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 니켈-크롬합금의 전기 도금을 연속적으로 행하여, 부착량 0.50mg/dm2의 니켈-크롬합금 도금 박리층2를 형성했다.
3. 박리층2 표면 및 그 근방에서의 인을 함유한 층의 형성: 이어서 니켈-크롬합금 상기 박리층 위에,
Cu2P2O7·3H2O : 30g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 60초간 스트라이크 도금하여, 박리층2 표면 및 그 근방에 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에
Cu2P2O7·3H2O : 90g/L
K4P2O7 : 300g/L
pH : 8
의 용액 중에서 전류밀도:4A/dm2의 조건에서, 두께 1㎛의 인을 함유하는 구리의 극박동층2C를 전기 도금으로 형성했다.
5. 극박 동박의 형성-2: 이어서, 인을 함유하는 동층2C 위에
Cu 농도 :50g/L
H2SO4 : 100g/L
의 용액 중에서 전류밀도: 20A/dm2 의 조건에서 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 상기 극박 동층2C, 2B의 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 최종적으로 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예7 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 1.8㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 전기처리를 연속적으로 행하여, 크롬 부착량 1.50mg/dm2의 금속 크롬의 박리층2를 형성했다.
3. 박리층 표면 및 그 근방에서의 인을 함유한 층의 형성: 이어서 상기 박리층2 위에,
Cu2P2O7·3H2O : 30g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 2분간 스트라이크 도금하여, 박리층2 표면 및 그 근방에 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에
CuCN :55g/L
KCN :70g/L의 조건으로 극박 동층2C를 형성했다.
5. 극박 동박의 형성-2: 이어서, 극박 동층2C의 위에
Cu2P2O7·3H2O : 85g/L
K4P2O7 : 350g/L
NH3OH (28%) : 5ml/L
pH : 8.5
의 용액 중에서 전류밀도: 3A/dm2 의 조건에서 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 상기 극박동층2C, 2B의 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예8 (도2)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 3.5㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 철-크롬합금의 전기 도금을 연속적으로 행하여, 부착량 1.0mg/dm2의 철-크롬 도금 박리층2를 형성했다.
3. 박리층 표면 및 그 근방에서의 인을 함유한 층의 형성: 이어서 철-크롬 도금층2 위에,
Cu2P2O7·3H2O : 30g/L
K4P2O7 : 300g/L
pH : 8
의 용액중에서, 전류밀도: 1.5A/dm2의 조건에서, 1분간 스트라이크 도금하여, 박리층2 표면 및 그 근방에 인을 함유하는 층2A를 형성했다.
4. 극박 동박의 형성-1: 이어서, 인을 함유하는 스트라이크 도금층2A의 위에
Cu2P2O7·3H2O : 50g/L
K4P2O7 : 300g/L
pH : 8
의 용액 중에서 전류밀도:4A/dm2의 조건에서, 인을 함유하는 구리의 극박동층2C를 전기 도금으로 형성했다.
5. 극박 동박의 형성-2: 이어서, 인을 함유하는 동층2C 위에
Cu 농도 :50g/L
H2SO4 : 100g/L
의 용액 중에서 전류밀도: 15A/dm2 의 조건에서 극박 동(銅)층 2B를 도금형성하고, 스트라이크 도금층2A 및 상기 극박 동층2C, 2B의 총 도금 두께 tp2가 tp2=3㎛가 되도록 하여 극박 동박3을 형성했다.
또한, 최종적으로 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예9 (도1)
1. 케리어 동박의 준비: 케리어 동박1로서, 두께 31㎛, 광택면 조도 Rz = 1.0㎛의 미처리 전해 동박을 준비했다.
2. 박리층의 형성: 상기 케리어 동박1의 광택면에 전기 처리를 연속적으로 행하여, 금속 부착량 0.5g/dm2의 금속 크롬과 수화산화물 막으로 이루어진 박리층2을 형성했다.
3. 박리층 표면에 스트라이크 도금층의 형성:
시안화동 스트라이크 도금욕 조성
CuCN : 30g/L
KCN: : 40g/L
pH : 11.5
의 욕(浴)에서, 1.5분간 전류밀도: 4A/dm2로 도금을 행하여, 스트라이크 도금층2A를 형성하였다.
4. 극박 동박의 형성: 스트라이크 도금층 2A의 위에
CuCN : 70g/L
KCN: : 90g/L
의 용액 중에서 전류밀도: 5A/dm2의 조건에서 도금을 통한 극박 동(銅)층 2B를 형성하고, 상기 스트라이크 도금층2A와 상기 극박동층2B의 막 두께를 가산한 총 도금 두께 tp1가 tp1=3㎛가 되도록 하여 극박 동박3을 구성했다.
또한, 공지의 방법에 따라, 구리 입자를 부착시키는 조화처리를 시행했다. 방청처리 및 표면처리로서 조화처리를 실시한 극박 동박의 위에 공지의 방법에 의해 아연도금 및 크로메트 처리를 행하여 케리어 부착 극박동박을 얻었다.
실시예10 (도3(a))
실시예1에서 제작된 케리어 부착 극박 동박의 표면에 롤형 코팅기구를 이용하여 수지 니스(varnish)를 두께 6.0mg/dm2이 되도록 도포한 후, 160℃의 온도에서 5분간 열처리하여 B 스테이지의 절연 수지층4로 하고, 케리어 박막1을 박리하여 수지 부착 동박을 형성하고, 이 수지층 부착 동박을 사용하여, 프린트 배선기판을 제작하였다. 사용한 니스는 에비크론1211-75M (상품명, 대일본인키 화학(주)의 비스페놀A형 에폭시 수지 니스) 130중량부와, 디시안디아미드 2.1중량부와, 2-에틸-4-메틸이미다졸 0.1중량부와, 메틸세로솔브 20중량부를 혼합하여 조제하였다.
비교예1
실시예3의 상태에서 피로린산 스트라이크 도금을 시행하지 않고, 케리어 부 착 극박 동박을 제조하였다.
비교예2
케리어 박막을 표면 조도 Rz=4.1㎛의 것으로 바꿔 실시예3의 상태에서 피로린산 스트라이크 도금을 수행하지 않고 케리어 부착 극박 동박을 제조하였다.
상기 실시예에서 표시한 박막의 케리어 필(peel)및 핀홀의 평가용 샘플을 하기와 같이 작성하여 평가하였다.
(1) 케리어 필(peel) 측정용 편면(片面) 동장 적층판의 제작:
상기 케리어 박막 부착 극박 동박(실시예1~10, 비교예1,2)를 세로 250mm, 가로 250mm로 절단한 후, 극박 동박3 표면 (조화면(組化面))에 열압착 후에 두께가 1mm가 되는 유리섬유 강화 에폭시 프레프리그 시트 (FR-4)를 배치하고, 전체를 2매의 평활한 스테인레스 동판에 끼워, 170℃의 온도, 50kg/cm2의 압력으로 60분간 열압착하여, 케리어 박막 부착 FR-4 케리어 필(peel)용 편면(片面)동장 적층판을 제조하였다.
(2) 핀홀 측정용 편면(片面) 동장 적층판의 제작:
상기 FR-4용 케리어 필(peel)용 편면(片面) 동장 적층판과 동일한 공정으로, 핀홀 측정용 편면 동장 적층판을 제작하였다.
특성평가
(1) 케리어 필(peel)의 측정:
상기(1)의 방법에 따라 제작된 케리어 동박 부착 편면 동장 적층판으로부터 시료를 절단 채취하여, JISC6511에 규정된 방법에 준거하여, 도3(a), 도3(b)에 표시한 바와 같이 측정 시료 폭10mm로 수지층4로부터 케리어 동박을 잡아 떼어, 박리 강도를 3회에 걸쳐 측정하였다. 평가 결과를 표1에 나타낸다.
(2) 핀홀의 측정:
상기(2)의 방법으로 제작한 가로 250mm, 세로 250mm의 편면동장 적층판을 암실 내에서 수지기재 쪽에서 빛을 쏘여, 투과되는 빛을 통해 핀홀의 갯수를 측정하였다. 평가결과를 표1에 나타낸다.
(3) 극박 동박의 케리어 박막 측 표면의 요철의 철부(凸部)로부터 극박 동박 쪽으로 극박 동박의 표면 조도 Rz에 0.1~0.2㎛를 더한 위치에서 박리층 상의 구리 도금 면적비 측정방법:
실시예1~10 및 비교예 1, 2의 도금 조건에서 케리어 박막 표면에 구비된 박리층 위에, 도1 및 도2에서 도식한 바와 같이, 평균을 취한 경우에, 이 극박 동박의 케리어 박막 측 표면 요철의 철부로부터 극박 동박 측으로 극박 동박의 표면 조도 Rz에 0.1~0.2㎛를 더한 위치까지 구리를 도금하고, 그 표면에 투명 테이프를 붙여 구리 측을 투명 테이프에 점착시켜 떼어내어, 박리층 표면적과 떼어낸 구리층의 표면적을 측정하여, 그 비율을 계산하였다. 결과를 표1에 병기한다.
기타 확인 방법으로는 동박을 수지에 묻어, 극박 동박의 케리어 박막 표면 요철의 철부로부터 극박 동박측으로, 극박 동박의 표면 조도 Rz에 0.1~0.2㎛를 더한 위치까지 연마하여 측정하는 것도 가능하다. 또한, FIB (Focused ion beam) 등으로 수지를 묻었던 동박을 슬라이스하여 확인하는 것도 가능하다.
(4) 케리어 박막 표면의 박리층 표면에 형성되는 극박 동박 표면 요철의 철부로부터 극박 동박 표면의 조도 Rz값에 0.2㎛를 더한 위치까지의 구리층의 도전율의 측정방법:
실시예 및 비교예의 도금 조건으로 케리어 박막 표면에 구비된 박리층 위에서, 이 박리층 표면 요철의 요부로부터 Rz값+0.2㎛의 위치까지 구리를 도금하고, 그 표면에 투명 테이프를 붙이고 구리 측을 투명 테이프에 첨착시켜 떼어내 테이프에 붙은 구리층의 도전율을 측정했다. 그 결과를 표1에 병기한다.
확인하는 방법으로서는, 극박 동박의 케리어 박막측으로부터 케리어 박막 표면의 박리층 표면에 형성된 극박 동박 표면 요철의 철부(凸部)로부터 극박 동박 표면의 조도 Rz값에 0.1~0.2㎛ 까지를 연마 또는 화학적으로 용해하고, 연마 또는 용해 전후의 도전율의 측정을 통하여 그 차이로 도전율을 구하는 것도 가능하고, 이러한 방법은 수지 부착 동박의 경우는 효과적인 수단이 된다.
FR-4 케리어 필(KN/m) PI 케리어 필(KN/m) 핀홀
(개수)		 박리층 표면적에 대한 구리면적비(%) 도전율
(%)
실시예1 0.018
0.017
0.015		 0.038
0.031
0.025		 5 95 93
실시예2 0.016
0.017
0.014		 0.032
0.023
0.025		 1 98 98
실시예3 0.015
0.018
0.019		 0.030
0.022
0.027		 0 97 99
실시예4 0.021
0.019
0.023		 0.035
0.032
0.029		 2 93 97.5
실시예5 0.019
0.017
0.018		 0.022
0.025
0.029		 3 96 96.2
실시예6 0.015
0.016
0.017		 0.021
0.024
0.023		 4 92 98
실시예7 0.015
0.016
0.017		 0.029
0.039
0.031		 0 95 99
실시예8 0.025
0.024
0.028		 0.046
0.042
0.043		 1 93 98.3
실시예9 0.025
0.022
0.028		 0.032
0.042
0.027		 2 98 97.8
비교예1 0.037
0.025
0.019		 측정불가 22 75 82.1
비교예2 0.031
0.021
0.019		 0.087
0.035
0.072		 87 65 73.4
평가결과
(1)케리어 필:
FR-4 케리어 필의 경우는 열압착 온도가 170℃에서도, 비교예의 샘플의 케리어 필은 수치가 약간 큰데 반해, 실시예의 샘플은 안정되어 있고 케리어 필도 적다. 또한, 폴리이미드 케리어 필의 경우는 열압착 온도가 330℃의 고온이기 때문에 비교예1은 박리가 불가능하고, 비교예2는 박리는 되지만 0.05KN/m 이상으로 박리가 어려운데 반해, 실시예의 샘플은 전부 박리되는 결과를 나타냈으며, 실시예5의 샘플이 가장 낮은 수치를 나타냈다.
(2) 핀홀:
비교예1에서는 다수의 핀홀이 발견된 것에 비해, 실시예의 샘플은 이와 비교하여 숫자가 적은 것을 확인할 수 있었다. 또한 비교예2는 핀홀의 숫자가 가장 많았다. 상기 실시예에서는 케리어 박막으로서 전해 동박을 사용했으나, 케리어 박막으로서는 전해 동합금박, 압연동(합금)박, 알루미늄 박, 알루미늄 합금박, 스테인레스 동박, 티탄박, 티탄합금박을 사용해도 동일한 효과를 얻을 수 있다.
또한, 스트라이크 도금 후의 극박 동층의 성형방법으로서 황산동욕, 피로린산 동도금 욕을 사용하였으나, 설파민산 구리 도금욕, ?불화구리도금욕 등에서 도금을 수행해도 좋다.
(3) 면적비 측정:
극박 동박 표면 요철의 철부(凸部)로부터 케리어 박막 측의 극박 동박 표면 조도Rz값에 0.2㎛를 더한 위치에서의 구리층과 박리층의 면적비는 실시예에서는 90%이상이 구리층이며, 박리층의 요철에 동층이 함입되어 박리층과 동층이 밀착되어 박리층을 동층이 보호하여 박리층의 열화(劣化)를 방지하고, 박리층의 열화를 방지함으로써 박리 강도의 안정화가 가능해진다. 한편, 비교예에서는 면적비가 75% 이하로 낮다. 이는 비교예에서는 박리층의 요철에 동층이 함입되지 않고 박리층과 동층이 박리된 상태로 되어 있다는 것을 의미하며, 동층의 도금 시에 박리층이 도금욕에 의해 열화되어, 그 결과로서 박리 강도가 안정되지 않는 결과가 되었다고 추정된다.
(4) 도전율 측정
극박 동박 표면 요철의 철부(凸部)로부터 케리어 박막 측의 극박 동박표면 조도 Rz값+0.2㎛의 위치에서의 도전율은, 실시예에서는 모두 90%를 넘는 결과를 나타냈으나, 비교예의 동박은 90% 이하의 값은 나타내고 있다. 실시예에서는 도금이 어려운 박리층 표면 및 형상이 요철을 이루고 있음에도 불구하고 동층이 요철에 대해 고르게 밀착되어 있고, 또한 박리층을 파괴하지 않고 도금이 수행되었기 때문에 박리강도의 안정화가 달성될 수 있다고 생각된다. 한편, 비교예에서도 도금이 어려운 박리층 표면 및 형상이 요철을 이루고 있는데, 통상의 표면처리를 행하고 있기 때문에 동층이 요철에 대해 균일하게 밀착되지 않아, 박리층과 동층 표면의 공간율이 커지게 되는 것을 나타내고 있다. 동층의 도금 시에 박리층이 도금욕에 의하여 부분적으로 파괴되었기 때문에, 그 결과로서 박리 강도가 안정되지 못하는 결과가 되었다고 추정된다.
(5) 프린트 배선판의 정밀 패턴 대응:
실시예10에서 제작된 프린트 배선판에 선폭, 선간 피치가 각각 30㎛인 고밀도 극미세 배선을 시설한 바, 단선, 쇼트되는 곳이 없는 정밀 패턴 배선이 실현 가능했다.
또한, 상기 실시예에서 제작된 케리어 부착 극박 동박을 사용하여 폴리이미드 수지를 기재로 한 기판4에 열압착법으로 350℃의 고온에서 적층한 결과, 기판4에 부착한 극박 동박3을 박리층2와 결합하고 있는 케리어 동박1로부터 용이하게 박 리하는 것이 가능했고, 그 후 극박 동박3 표면에 스루 홀을 천설, 스로 홀 도금을 순차적으로 수행하여 극박 동박3에 에칭처리를 수행하여 소정의 선폭과 선간 피치를 갖는 배선 패턴을 형성하고, 최종적으로 솔더 레지스트의 형성, 기타 마무리 처리를 수행하여 프린트 배선기판을 완성한 바, 에칭 처리에 따른 단선 등은 전혀 없이 정밀한 피치로 제작하는 것이 가능했다.
본 발명에 따른 케리어 부착 극박 동박과 그 제조방법에서는, 박리층2에 있어서의 박리성을 저해하지 않고 박막의 제조가 가능하며, 고온 하에서 수지 기판4와 접합 가공한 것도 케리어 박막1 및 박리층2로부터 용이하게 박리하는 것이 가능하다. 또한, 박리층2 위의 도금은 그 박리성때문에 균일한 도금은 곤란하나 스트라이크 도금을 사용함으로써 균일한 구리 도금을 수행할 수 있으며, 핀홀이 적은 케리어 부착 극박 동박을 제조할 수 있다. 또한, 종래의 고온가공에서도 박리가 가능하도록 확산방지층을 삽입하여 사용자의 요구에 대응해왔으나, 확산방지층인 니켈, 니켈-크롬 등은 에칭성이 매우 나빠 사용자의 생산성을 현저하게 저하시키는 문제점이 있었으나, 본 발명품인 케리어 부착 극박 동박은 확산방지층을 형성하지 않고 박리 가능한 것이기 때문에 사용자의 요구를 만족하는 것이다.
이상, 본 발명은 종래 확산방지층을 부가하지 않으면 불가능했던 고온 하에서의 접착 가공에서도 박막을 용이하게 박리할 수 있으며, 핀홀의 숫자도 감소시키는 것이 가능한 케리어 부착 극박 동박과 그 제조방법이다. 이는 사용자의 요구를 만족시킬 수 있는 박막으로서, 제품 품질도 매우 안정화 시킴으로써 제조 비용의 저감에도 효과가 있다.

Claims (25)

  1. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 스트라이크 도금층이 구비되고, 상기 극박 동박 및 상기 스트라이크 도금층이 인을 함유하는 구리층 또는 인을 함유하는 구리 합금층이며,
    극박 동박 측의 케리어 박막 표면의 표면 조도 Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 설치된 박리층의 상층에 구비된 극박 동박의 케리어 박막 측의 표면 조도Rz가 0.1㎛~5㎛ 이며, 상기 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적을 덮는 구리 또는 구리합금층이 형성되어 있으며, 또한, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박 동박.
  2. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 스트라이크 도금층이 구비되며, 이러한 스트라이크 도금층 위에 구리 또는 구리합금으로 이루어진 상기 극박 동박이 설치되며,
    극박 동박 측의 케리어 박막 표면의 표면 조도 Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 설치된 박리층의 상층에 구비된 극박 동박의 케리어 박막 측의 표면 조도Rz가 0.1㎛~5㎛ 이며, 상기 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적을 덮는 구리 또는 구리합금층이 형성되어 있으며, 또한, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박 동박.
  3. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 스트라이크 도금층이 구비되며, 이러한 스트라이크 도금층 위에 구리 도금 극박층이 배치되고, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리합금으로 이루어진 상기 극박 동박이 설치되어 있으며,
    극박 동박 측의 케리어 박막 표면의 표면 조도 Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 설치된 박리층의 상층에 구비된 극박 동박의 케리어 박막 측의 표면 조도Rz가 0.1㎛~5㎛ 이며, 상기 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적을 덮는 구리 또는 구리합금층이 형성되어 있으며, 또한, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박 동박.
  4. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 스트라이크 도금층이 구비되며, 이러한 스트라이크 도금층 위에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 극박층이 배치되고, 이 극박층 위에 구리 또는 구리합금으로 구성된 상기 극박 동박이 배치되어 있으며,
    극박 동박 측의 케리어 박막 표면의 표면 조도 Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 설치된 박리층의 상층에 구비된 극박 동박의 케리어 박막 측의 표면 조도Rz가 0.1㎛~5㎛ 이며, 상기 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적을 덮는 구리 또는 구리합금층이 형성되어 있으며, 또한, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박동박.
  5. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박에 있어서, 상기 극박 동박과 상기 박리층 사이에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 스트라이크 도금층이 구비되며, 이러한 스트라이크 도금층 위에 인을 함유하는 구리층 또는 인을 함유하는 구리합금층으로 이루어진 극박층이 배치되고, 이 극박층 위에 인을 함유하는 구리 또는 인을 함유하는 구리합금으로 구성된 상기 극박 동박이 배치되어 있으며,
    극박 동박 측의 케리어 박막 표면의 표면 조도 Rz가 0.1㎛~5㎛이며, 상기 케리어 박막 표면에 설치된 박리층의 상층에 구비된 극박 동박의 케리어 박막 측의 표면 조도Rz가 0.1㎛~5㎛ 이며, 상기 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적을 덮는 구리 또는 구리합금층이 형성되어 있으며, 또한, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박동박.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 박리층이 크롬 금속 또는 크롬 합금인 것을 특징으로 하는 케리어 부착 극박 동박.
  12. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 박리층이 크롬 금속 또는 크롬 합금의 수화산화물인 것을 특징으로 하는 케리어 부착 극박 동박.
  13. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 박리층이 크롬 금속 또는 크롬 합금과, 크롬 금속 또는 크롬 합금의 수화산화물로서 형성된 것을 특징으로 하는 케리어 부착 극박 동박.
  14. 제 11항에 있어서, 상기 박리층의 크롬 금속 또는 크롬 합금의 부착 금속량이 4.5mg/dm2 이하인 것을 특징으로 하는 케리어 부착 극박 동박.
  15. 제 12항에 있어서, 상기 수화산화물로 이루어지는 상기 박리층 중의 크롬 금속 또는 크롬 합금의 부착 금속량이 0.015mg/dm2 이하인 것을 특징으로 하는 케리어 부착 극박 동박.
  16. 제1항 또는 5항에 있어서, 상기 박리층이 니켈, 철 또는 이들의 합금 또는/및 이들을 함유하는 수화산화물인 것을 특징으로 하는 케리어 부착 극박 동박.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 케리어 박막, 박리층, 극박 동박으로 구성되는 케리어 부착 극박 동박의 제조방법에 있어서, 표면 조도 Rz가 0.1㎛~5㎛인 케리어 박막 표면에 박리층을 형성하고, 이 박리층 위에 케리어 박막 측의 표면 조도 Rz가 0.1㎛~5㎛가 되도록 극박 동박을 형성하며, 형성된 극박 동박의 케리어 박막 측의 표면 요철의 철부(凸部)로부터 극박 동박 측으로, 극박 동박의 표면 조도 Rz에 0.1㎛~0.2㎛를 더한 위치에서 적어도 박리층 표면의 90%이상의 면적이 구리층으로 덮이도록 pH3~pH13의 인을 함유한/또는 함유하지 않은 구리, 또는 인을 함유한/또는 함유하지 않은 구리합금 도금욕에서 스트라이크 도금층을 제조하고, 이 스트라이크 도금층 위에 인을 함유한/또는 함유하지 않은 구리층 또는 구리합금층을 소정 두께의 극박 동박으로서 형성하며, 300℃이상의 열압착 처리 후의 박리 강도가 0.01KN/m~0.05KN/m인 것을 특징으로 하는 케리어 부착 극박 동박의 제조방법.
  23. 삭제
  24. 제 1항 내지 5항 중 어느 한 항에 기재된 케리어 부착 극박 동박을 이용하여 고밀도 극미세 배선을 구성한 것을 특징으로 하는 프린트 배선기판.
  25. 제22항에 기재된 케리어 부착 극박 동박의 제조방법에 의해 제조된 케리어 부착 극박 동박을 이용하여 고밀도 극미세 배선을 구성한 것을 특징으로 하는 프린트 배선기판.
KR1020030075727A 2002-10-31 2003-10-29 케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및케리어 부착 극박 동박을 이용한 프린트 배선기판 KR101056691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002317907 2002-10-31
JPJP-P-2002-00317907 2002-10-31

Publications (2)

Publication Number Publication Date
KR20040038761A KR20040038761A (ko) 2004-05-08
KR101056691B1 true KR101056691B1 (ko) 2011-08-12

Family

ID=32171244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075727A KR101056691B1 (ko) 2002-10-31 2003-10-29 케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및케리어 부착 극박 동박을 이용한 프린트 배선기판

Country Status (6)

Country Link
US (1) US6924043B2 (ko)
EP (1) EP1420621B1 (ko)
JP (1) JP2010100942A (ko)
KR (1) KR101056691B1 (ko)
CN (1) CN100551687C (ko)
TW (1) TW200420208A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054865A1 (ko) * 2021-09-30 2023-04-06 롯데에너지머티리얼즈 주식회사 미세 홀 가공이 용이한 캐리어박 부착 극박동박, 및 이를 포함하는 동박 적층판, 그의 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
US8263225B2 (en) * 2004-06-01 2012-09-11 Isola Usa Corp. Laminate composition for producing reduced curl flat thin core laminate
JP2006005149A (ja) * 2004-06-17 2006-01-05 Furukawa Circuit Foil Kk 抵抗層付き導電性基材及び抵抗層付き回路基板材料
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
EP1903840A4 (en) * 2005-07-15 2013-05-01 Panasonic Corp CONDUCTOR PLATE, WELDING MATERIAL, COPPER-COATED LAMINATE AND MANUFACTURING PROCESS FOR A PCB
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
KR20070038407A (ko) * 2005-10-05 2007-04-10 스미또모 가가꾸 가부시끼가이샤 유연성 배선용 기판 및 이의 제조 방법
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
JP4934409B2 (ja) * 2005-12-15 2012-05-16 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
CN1984526B (zh) * 2005-12-15 2011-01-12 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
KR100802600B1 (ko) * 2006-04-24 2008-02-15 (주)피앤티 동박을 갖는 기판 및 이의 제조 방법
US8674229B2 (en) * 2008-09-05 2014-03-18 Furukawa Electric Co., Ltd. Ultra-thin copper foil with carrier and copper-clad laminate board or printed circuit board substrate
JP5505828B2 (ja) * 2009-03-04 2014-05-28 福田金属箔粉工業株式会社 複合金属箔及びその製造方法
JP5406784B2 (ja) 2010-04-26 2014-02-05 日東電工株式会社 水分散型粘着剤組成物およびその製造方法
CN102452197B (zh) 2010-10-21 2014-08-20 财团法人工业技术研究院 附载箔铜箔及其制造方法
KR20120084441A (ko) * 2011-01-20 2012-07-30 이미연 알루미늄 재질의 캐리어층을 갖는 동박 적층판 제조용 동박 필름 및 이를 구비하는 동박 적층판
WO2012132573A1 (ja) * 2011-03-25 2012-10-04 Jx日鉱日石金属株式会社 複合銅箔及びその製造方法
US9585261B2 (en) 2011-03-30 2017-02-28 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
WO2012133638A1 (ja) * 2011-03-30 2012-10-04 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
JP5373995B2 (ja) 2011-08-31 2013-12-18 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
WO2013118416A1 (ja) * 2012-02-06 2013-08-15 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板及び銅張積層板
WO2013129508A1 (ja) 2012-03-01 2013-09-06 三井金属鉱業株式会社 キャリア箔付銅箔、キャリア箔付銅箔の製造方法及びそのキャリア箔付銅箔を用いて得られるレーザー孔明け加工用の銅張積層板
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP5228130B1 (ja) * 2012-08-08 2013-07-03 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
JP5393903B1 (ja) * 2012-12-28 2014-01-22 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、及び、それを用いたプリント配線板、プリント回路板及び銅張積層板
JP6514635B2 (ja) * 2013-03-04 2019-05-15 Ｊｘ金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
US9070586B1 (en) 2014-02-22 2015-06-30 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached
US10330701B2 (en) 2014-02-22 2019-06-25 International Business Machines Corporation Test probe head for full wafer testing
CN105101627B (zh) * 2014-05-09 2019-03-01 Jx日矿日石金属株式会社 附载体铜箔及其制造方法、印刷配线板及其制造方法、积层体、电子机器
JP6023367B1 (ja) * 2015-06-17 2016-11-09 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6236120B2 (ja) * 2015-06-24 2017-11-22 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6236119B2 (ja) * 2015-06-24 2017-11-22 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
KR102335444B1 (ko) * 2017-03-30 2021-12-03 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판
US11756845B2 (en) * 2018-02-20 2023-09-12 Mitsui Mining & Smelting Co., Ltd. Copper foil with glass carrier and production method therefor
EP3781398A2 (en) 2018-04-17 2021-02-24 3M Innovative Properties Company Conductive films
JP7456579B2 (ja) * 2019-05-09 2024-03-27 ナミックス株式会社 金属層を有する金属部材の製造方法
CN114178710A (zh) * 2020-08-24 2022-03-15 奥特斯(中国)有限公司 部件承载件及其制造方法
CN114554686A (zh) * 2020-11-19 2022-05-27 广州方邦电子股份有限公司 一种复合金属箔及线路板
CN113488660B (zh) * 2021-07-08 2023-04-18 江西鸿美新能源科技有限公司 一种负极集流体的制备方法及电池负极的制备方法
CN113386416B (zh) * 2021-07-08 2022-12-16 江西柔顺科技有限公司 一种导热双面覆铜板及其制备方法
CN113386417A (zh) * 2021-07-08 2021-09-14 江西柔顺科技有限公司 一种覆铜板及其制备方法
CN114657610A (zh) * 2022-03-28 2022-06-24 电子科技大学 一种可剥离超薄载体铜箔的制备方法
CN115058711B (zh) * 2022-06-17 2022-12-27 山东大学 一种易剥离的超薄载体铜箔的制备方法
CN116685051B (zh) * 2023-07-03 2024-02-06 广州方邦电子股份有限公司 金属箔、载体箔、覆金属层叠板、印刷线路板及电池
CN116939998B (zh) * 2023-09-07 2023-11-28 江苏普诺威电子股份有限公司 具有高剥离强度的线路基板及其制作方法、音圈马达

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
WO2002024444A1 (fr) * 2000-09-22 2002-03-28 Circuit Foil Japan Co., Ltd. Feuille de cuivre pour carte de connexions ultrafine haute densite

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921392B2 (ja) * 1976-09-21 1984-05-19 日本電解株式会社 プリント回路用銅箔の製造方法
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
US5262247A (en) 1989-05-17 1993-11-16 Fukuda Kinzoku Hakufun Kogyo Kabushiki Kaisha Thin copper foil for printed wiring board
JPH0818401B2 (ja) 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
US5066366A (en) * 1990-05-04 1991-11-19 Olin Corporation Method for making foil
US5403672A (en) 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
TW289900B (ko) * 1994-04-22 1996-11-01 Gould Electronics Inc
JP4329953B2 (ja) * 1999-05-19 2009-09-09 古河電気工業株式会社 高密度超微細配線板用銅箔
TW591991B (en) 2000-03-10 2004-06-11 Olin Corp Copper foil with low profile bond enhancement
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
US6660406B2 (en) * 2000-07-07 2003-12-09 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
WO2002024444A1 (fr) * 2000-09-22 2002-03-28 Circuit Foil Japan Co., Ltd. Feuille de cuivre pour carte de connexions ultrafine haute densite

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054865A1 (ko) * 2021-09-30 2023-04-06 롯데에너지머티리얼즈 주식회사 미세 홀 가공이 용이한 캐리어박 부착 극박동박, 및 이를 포함하는 동박 적층판, 그의 제조방법

Also Published As

Publication number Publication date
EP1420621B1 (en) 2014-08-13
KR20040038761A (ko) 2004-05-08
TWI338543B (ko) 2011-03-01
JP2010100942A (ja) 2010-05-06
CN100551687C (zh) 2009-10-21
TW200420208A (en) 2004-10-01
EP1420621A1 (en) 2004-05-19
CN1498749A (zh) 2004-05-26
US6924043B2 (en) 2005-08-02
US20040121178A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
KR101056691B1 (ko) 케리어 부착 극박(極薄) 동박(銅薄), 그 제조방법 및케리어 부착 극박 동박을 이용한 프린트 배선기판
KR100562956B1 (ko) 고밀도 초미세 배선판용 동박
KR101056692B1 (ko) 케리어 부착 극박 동박의 제조방법 및 이 제조방법으로제조된 케리어 부착 극박동박, 프린트 배선기판, 다층프린트 배선판 및 칩온필름용 배선판
KR101347140B1 (ko) 캐리어 부착 극박 동박 및 프린트 배선 기판
US7771841B2 (en) Ultrathin copper foil with carrier and printed circuit board using same
US8674229B2 (en) Ultra-thin copper foil with carrier and copper-clad laminate board or printed circuit board substrate
TWI638590B (zh) Carrier copper foil, laminated body, printed wiring board, and printed wiring board manufacturing method
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
CN104125711B (zh) 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
JP4129429B2 (ja) 複合フォイル及びその製造方法
KR101909352B1 (ko) 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
JP2012102407A (ja) キャリア付き極薄銅箔及びプリント配線板
JP2007314855A (ja) キャリア付き極薄銅箔、銅張積層板及びプリント配線基板
TWI402009B (zh) Surface treatment of copper foil and circuit substrate
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2017088971A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP4391449B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
JPH08181432A (ja) 印刷配線板用金属箔とその製造法並びにこの金属箔を用いた配線板の製造法
JP2017088970A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、プリント配線板の製造方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 8