KR101056305B1 - 구동 신호 출력 회로 및 멀티 칩 패키지 - Google Patents

구동 신호 출력 회로 및 멀티 칩 패키지 Download PDF

Info

Publication number
KR101056305B1
KR101056305B1 KR1020090062600A KR20090062600A KR101056305B1 KR 101056305 B1 KR101056305 B1 KR 101056305B1 KR 1020090062600 A KR1020090062600 A KR 1020090062600A KR 20090062600 A KR20090062600 A KR 20090062600A KR 101056305 B1 KR101056305 B1 KR 101056305B1
Authority
KR
South Korea
Prior art keywords
signal
input
logic
input signal
nand gate
Prior art date
Application number
KR1020090062600A
Other languages
English (en)
Other versions
KR20100007767A (ko
Inventor
사토시 요쿠
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20100007767A publication Critical patent/KR20100007767A/ko
Application granted granted Critical
Publication of KR101056305B1 publication Critical patent/KR101056305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00—Arrangements for controlling dynamo-electric motors of the kind having motors rotating step by step
    • H02P8/12—Control or stabilisation of current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Abstract

1개의 회로를 복수의 모드에서 사용한다. 신호 입력 단자(10, 12)로부터의 입력 신호가 논리 회로(22)에 입력되고, 그들 신호의 상태에 따른 제어 신호가 출력된다. 이 제어 신호는 출력 회로에 공급되고, 트랜지스터 Q1∼Q4가 제어되어, 그 상태에 따라서 구동 신호가 출력된다. 그리고, 논리 회로(22)는, 상기 논리 설정 단자(14)에 입력되는 설정 신호의 극성에 따라서, 논리가 절환되고, 입력 신호에 따른 제어 신호가 변경된다.
신호 입력 단자, 논리 회로, 논리 설정 단자, 인버터, NAND 게이트, 리드

Description

구동 신호 출력 회로 및 멀티 칩 패키지{DRIVING SIGNAL OUTPUT CIRCUIT AND MULTI CHIP PACKAGE}
본 발명은, 모터 등의 부하에의 구동 신호를 출력하는 구동 신호 출력 회로 및 이 회로를 포함하는 멀티 칩 패키지에 관한 것이다.
종래, 모터 등의 구동 회로에, H 브릿지 회로가 이용되고 있다. 이 H 브릿지는 전원 라인과 그라운드 라인 사이에, p형 트랜지스터와 n형 트랜지스터의 직렬 접속을 2개 배치하고, 그 직렬 접속의 중점간을 한 쌍의 출력으로 한다.
이 H 브릿지는, 한 쌍의 출력에 코일 등의 부하가 접속되고, 이 부하에의 전류의 방향을 트랜지스터의 온 오프 상태로 제어한다. 각 트랜지스터의 제어 신호에는 정현파도 이용되지만 단순한 H, L의 신호도 이용되고, 그 경우에는 부하에의 전류가 정방향, 역방향, 오프의 3개의 상태가 생성된다.
예를 들면, 스테핑 모터의 경우, 2개의 코일이 이용되고, 그 구동을 위해 2개의 H 브릿지가 이용된다. 그리고, 이 2개의 코일에 공급하는 전류의 상태에 따라서 라우터 위치가 결정된다. 이 때문에, 2개의 코일에 공급하는 전류의 상태를 특정한 순번으로 순차적으로 변경함으로써 라우터를 정역 중 어느 한 방향으로, 원 하는 양만큼 회전시키는 것이 가능하게 된다.
[특허 문헌 1] 일본 특허 공개 제2006-246642호 공보
여기서, H 브릿지를 구동하기 위한 신호는, 통상 외부로부터 공급된다. 따라서, 이 외부로부터 공급되는 신호에 기초하여, H 브릿지의 각 트랜지스터를 구동하기 위한 회로가 필요로 된다. 한편, 스테핑 모터 등의 부하의 구동은, 반드시 1개의 모드라고는 할 수 없다. 각종 모드의 부하에 대해, 각각 구동 신호 출력 회로를 준비하는 것은 효율적이지 않다.
본 발명은, 복수의 입력 신호가 입력되는 신호 입력 단자와, 이 신호 입력 단자로부터의 복수의 입력 신호가 입력되고, 그들 신호의 상태에 따른 복수의 제어 신호를 출력하는 논리 회로와, 이 복수의 제어 신호에 의해 각각 제어되는 복수의 트랜지스터를 포함하고, 복수의 트랜지스터의 상태에 따라서 구동 신호를 출력하는 출력 회로와, 설정 신호가 입력되는 논리 설정 단자를 갖고, 상기 논리 회로는, 상기 논리 설정 단자에 입력되는 설정 신호의 극성에 따라서, 논리가 절환되고, 상기 복수의 입력 신호에 따른 상기 복수의 제어 신호가 변경되는 것을 특징으로 한다.
또한, 상기 출력 회로는, 전원 라인과 그라운드 라인 사이에, p형 트랜지스터와 n형 트랜지스터의 직렬 접속을 2개 배치하고, 직렬 접속의 중점간을 한 쌍의 출력으로 하는 H 브릿지 회로인 것이 바람직하다.
또한, 본 발명에 따른 멀티 칩 패키지는, 상기 구동 신호 출력 회로를 포함하는 1개 드라이버 칩과, 상기 입력 신호를 형성하는 별도의 로직 칩을 1개의 기판 상에 형성하고, 로직 칩에서의 논리 설정 신호를 출력하는 패드와, 기판 상의 패드를 와이어 본딩에 의해 접속함과 함께, 이 패드와 드라이버 칩의 논리 설정 단자를 와이어 본딩에 의해 접속하고, 로직 칩으로부터의 논리 설정 신호에 의해, 드라이버 칩의 논리 회로의 논리를 절환하는 것을 특징으로 한다.
또한, 상기 구동 신호 출력 회로는, 기판 상에 배치된 드라이버 칩 내에 형성되고, 드라이버 칩에는 전원 패드와 그라운드 패드가 설치되고, 드라이버 칩의 논리 설정 단자를 전원용 패드에 접속되는 리드 또는 그라운드용 패드에 접속되는 리드 중 어느 하나와 접속함으로써, 논리 설정 신호를 H 레벨 또는 L 레벨 중 어느 하나로 설정할 수 있는 것이 바람직하다.
본 발명에 따르면, 논리 설정 단자의 설정에 의해, 논리 회로의 논리를 절환할 수 있다. 이 때문에, 1개의 회로를 복수의 모드에서 사용하는 것이 가능하게 된다.
이하, 본 발명의 실시 형태에 대해서, 도면에 기초하여 설명한다.
도 1은, 실시 형태에 따른 구동 신호 출력 회로의 구성을 도시하는 도면이다. 이 구동 신호 출력 회로는, 1개의 반도체 칩 내에 구성되고, 2개의 입력 신호 IN1, IN2가 입력 신호용의 패드(10, 12)로부터 각각 입력된다. 또한, 논리 설정 패드(14)도 설치되어 있고, 이 논리 설정 패드(14)에는 H 레벨 또는 L 레벨의 설정 신호 M이 입력된다.
이들 3개의 패드(10, 12, 14)로부터의 입력 신호 IN1, IN2, 설정 신호 M은, 각각 인버터(16, 18, 20)에 입력되어 반전 신호가 형성된다. 그리고, 신호 IN1, IN2, M과 그들 반전 신호로 이루어지는 6개의 신호가 논리 회로(22)에 입력된다. 논리 회로(22)는 9개의 NAND 게이트(24∼38)로 구성되어 있고, NAND 게이트(24)에는 M, IN1, 반전 IN2, NAND 게이트(26)에는 M, 반전 IN1, IN2, NAND 게이트(28)에는 M, IN1, IN2, NAND 게이트(30)에는 반전 M, IN1, 반전 IN2, NAND 게이트(32)에는 반전 M, IN1, IN2가 입력된다. 또한, NAND 게이트(34)에는 NAND 게이트(24)의 출력과 NAND 게이트(30)의 출력, NAND 게이트(36)에는 NAND 게이트(26)의 출력과 NAND 게이트(28)의 출력과 NAND 게이트(32)의 출력, NAND 게이트(38)에는 NAND 게이트(26)의 출력과 NAND 게이트(32)의 출력, NAND 게이트(40)에는 NAND 게이트(24)의 출력과 NAND 게이트(28)의 출력과 NAND 게이트(30)의 출력이 입력된다.
그리고, NAND 게이트(34, 38)의 출력이 인버터(42, 44)에서 반전되고, NAND 게이트(34, 40)의 출력이 그대로, 논리 회로(22)의 4개의 출력으로서 출력 회로인 H 브릿지 회로(46)에 입력된다.
H 브릿지 회로(46)는 전원과 그라운드 사이에 배치된 4개의 트랜지스터 Q1∼Q4로 이루어져 있다. p 채널 트랜지스터 Q1은 소스가 전원에 접속되고, 드레인이 n 채널 트랜지스터 Q2의 드레인에 접속되어 있다. n 채널 트랜지스터 Q2의 소스는 그라운드에 접속되어 있다. p 채널 트랜지스터 Q3은 소스가 전원에 접속되고, 드 레인이 n 채널 트랜지스터 Q4의 드레인에 접속되어 있다. n 채널 트랜지스터 Q4의 소스는 그라운드에 접속되어 있다. 트랜지스터 Q1, Q2의 접속점이 출력단 OUT1, 트랜지스터 Q3, Q4의 접속점이 출력단 OUT2에 접속되어 있다.
또한, 인버터(42)의 출력이 트랜지스터 Q1의 게이트, NAND 게이트(36)의 출력이 트랜지스터 Q2의 게이트, 인버터(44)의 출력이 트랜지스터 Q3의 게이트, NAND 게이트(40)의 출력이 트랜지스터 Q4의 게이트에 공급된다.
그리고, 출력단 OUT1, OUT2 사이에 부하가 접속된다. 상기 회로의 경우에는, 입력 신호 IN1, IN2의 상태에 기초하는 OUT1, OUT2의 상태는 도 2에 도시된 바와 같다. 도면에서, (a)는 논리 설정 신호 M이 H 레벨인 경우이며, (b)는 논리 설정 신호 M이 L 레벨인 경우를 나타내고 있다. 이와 같이 논리 설정 신호가 H 레벨인 (a) 경우에는, 부하의 양단에 공급하는 레벨이, OFF-OFF, L-H, H-L, L-L의 4종류로 되고, 이에 의해 부하에 대한 전류를 오프, 부하에 대한 전류를 정방향(또는 역방향), 역방향(정방향) 및 부하의 양단을 그라운드에 쇼트할 수 있다. 따라서, 스테핑 모터이면, 코일에 전류를 공급하지 않는 상태, 코일에 정방향 또는 역방향의 전류를 공급하는 상태, 코일의 양단을 그라운드에 접속하여 모터에 브레이크를 거는 상태의 4개의 상태를 실현할 수 있다.
논리 설정 신호 M이 L 레벨인 (b) 경우에는, 부하의 양단에 공급하는 레벨이, OFF-OFF, OFF-OFF, L-H, H-L의 4종류로 되고, 이에 의해 부하에 대한 전류를 오프, 부하에 대한 전류를 정방향(또는 역방향), 역방향(정방향)으로 된다. 따라서, 스테핑 모터이면, 코일에 전류를 공급하지 않는 상태, 코일에 정방향 또는 역 방향의 전류를 공급하는 상태 3개의 상태를 실현할 수 있다.
이와 같이, 이 논리 설정 신호 M에 의해, 입력 신호 IN1, IN2의 상태에 대한 출력단 OUT1, OUT2의 상태를 절환할 수 있다.
여기서, 스테핑 모터에서는, x축 코일과 y축 코일의 2개의 코일을 갖고 있기 때문에, 도 1과 마찬가지의 회로가 이미 1조 설치된다. 도 3에는, 이 경우의 진리값 표가 도시되어 있다. 도 3에서, 이미 1개의 코일에 대한 입력 신호가 IN3, IN4이며, 출력 신호가 OUT3, OUT4이다. 이와 같이, 입력 IN1, IN2에 대해서, H-L, H-L, H-L, L-L, L-H, L-H, L-H, L-L의 8상태로 하고, 이에 대한 입력 IN3, IN4는 L-H, L-L, H-L, H-L, H-L, L-L로 되어 있다. 즉, 2스텝 어긋나 있고, 8스텝이 360°로 대응하고 있기 때문에, 어긋남은 90°이다. 따라서, 출력 신호 OUT1, OUT2에 대해, 출력 신호 OUT3, OUT4도 90° 위상이 어긋난 것으로 되고, x축 코일과, y축 코일에 90° 위상이 어긋난 전류가 공급된다.
여기서, 도 4의 (a)에는 출력 신호 OUT1, OUT2가 H-L인 전류의 상태, (b)에는 출력 신호 OUT3, OUT4가 H-L인 전류의 상태가 도시되어 있다. 도 3의 8개의 상태가 라우터 위치 1∼8인 것으로 한 경우, 출력 신호 OUT1, OUT2에 의해 구동되는 코일 전류가 도 5에서의 상단의 I1, 출력 신호 OUT3, OUT4에 의해 구동되는 코일 전류가 도 5에서의 하단의 I2로 된다. 이와 같이, 전류 I1, I2가 서로 위상이 90° 어긋난 것으로 된다. 예를 들면, I1이 x축 코일, I2가 y축 코일로 하고, 출력 신호 OUT1, OUT2, OUT3, OUT4가 H-L, H-L이 -45°로 한 경우, 상태 1에서 라우터가 -45°, 상태 2에서 라우터가 0°, 이하 순차적으로 45° 앞선 상태로 된다. 따라 서, 도 3에 도시한 바와 같이 입력 신호를 순차적으로 변경함으로써 스테핑 모터를 1 스텝(45°) 씩 진행시킬 수 있다.
그리고, 도 3, 도 4에는 도시하지 않았지만, 입력 신호 IN1, IN2, IN3, IN4를 모두 H 레벨로 함으로써, 2개의 H 브릿지의 트랜지스터 Q2, Q4가 온으로 되어, 브레이크를 걸 수 있다.
도 6에는, 마이크로컴퓨터 등의 반도체 칩인 로직 칩(60)과, 본 구동 신호 출력 회로를 갖는 아날로그 회로의 반도체 칩인 드라이버 칩(62)을 1개의 기판 상에 배치한 구성예를 나타낸다. 카메라의 손떨림 보정용의 회로는, 이와 같은 드라이버 칩과, 로직 칩(마이크로컴퓨터)이 1 패키지에 수용된 멀티 칩 패키지로 하여 구성하는 것이 바람직하다. 또한, 도 6에서는 논리 설정 신호 M의 전달의 구성만을 도시하고 있다. 이와 같이, 로직 칩(60)의 논리 설정 신호 M을 출력하는 패드와 기판 상의 패드(50)를 와이어 본딩에 의해 접속하고, 이 패드(50)와 드라이버 칩(62)의 논리 설정 신호용의 패드(14)를 와이어 본딩에 의해 접속한다.
이 구성에 의해 로직 칩(60)으로부터의 논리 설정 신호 M에 의해, 본 구동 신호 출력 회로에서의 논리 회로(22)의 논리를 절환할 수 있다. 즉, 마이크로컴퓨터 등의 로직 칩으로부터의 신호에 의해, 드라이버 칩에서의 논리를 용이하게 절환할 수 있다.
또한, 도 7에는, 다른 구성이 도시되어 있다. 기판 상에는 드라이버 칩(62)이 설치되고, 드라이버 칩(62)의 전원 패드(52)와는 리드(54)와 접속되고, 그라운드 패드(56)는 리드(58)와 접속된다. 따라서, 논리 설정용의 패드(14)를 리드(54, 58) 중 어느 하나와 접속함으로써, 논리 설정 신호 M을 H 레벨, L 레벨 중 어느 하나로 설정할 수 있다. 특히, 논리 설정용의 패드(14)는 전원 패드(52)와 그라운드 패드(56) 사이에 배치되어 있고, 리드(54, 58)도, 전원 패드(52), 그라운드 패드(56)에 대응한 위치에 있다. 그리고, 이 논리 설정용 패드(14)는 리드(54, 58) 이외에 접속되는 일은 없다. 따라서, 논리 설정용 패드(14)를 리드(54, 58) 중 어느 것에 와이어 본딩에 의해 접속하여도, 그 와이어가 다른 와이어와 얽히는 일은 없다.
또한, 본 실시 형태에서는, 스테핑 모터를 이 출력 OUT1, OUT2 사이에 접속한다. 전술한 바와 같이, 스테핑 모터에서는 x축용 코일과, y축용 코일이 있고, H 브릿지가 2개 필요하지만, 보이스 코일 등이면, H 브릿지가 1개이어도 된다. 또한, 트랜지스터 Q1, Q3을 n형의 트랜지스터로 하는 것도 바람직하다. 이 경우, 도 1에서의 인버터(42, 44)는 불필요하게 되고, NAND 게이트(34, 38)의 출력을 차지 펌프 등으로 승압하여 트랜지스터 Q1, Q3의 게이트에 공급한다. 모두 n형의 트랜지스터를 이용함으로써, 전류 능력을 개선할 수 있다.
도 1은 구동 신호 출력 회로의 구성을 도시하는 도면.
도 2는 구동 신호 출력 회로의 진리값 표를 나타내는 도면.
도 3은 스테핑 모터 구동을 위한 진리값 표를 나타내는 도면.
도 4는 H 브릿지의 전류를 도시하는 도면.
도 5는 코일 전류를 도시하는 도면.
도 6은 로직 칩과 드라이버 칩의 접속을 도시하는 도면.
도 7은 논리 설정용 패드의 고정적 설정을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 12, 14, 50, 52, 56 : 패드
16, 18, 20, 42, 44 : 인버터
22 : 논리 회로
24, 26, 28, 34, 36, 38, 40 : NAND 게이트
46 : H 브릿지 회로
54, 58 : 리드
60 : 로직 칩
62 : 드라이버 칩

Claims (4)

  1. 제1 입력 신호 및 제2 입력 신호가 입력되는 신호 입력 단자와,
    상기 신호 입력 단자로부터의 제1 입력 신호 및 제2 입력 신호가 입력되고, 그들 신호의 상태에 따른 복수의 제어 신호를 출력하는 논리 회로와,
    상기 복수의 제어 신호에 의해 각각 제어되는 복수의 트랜지스터를 포함하고, 복수의 트랜지스터의 상태에 따라서 구동 신호를 출력하는 출력 회로와,
    설정 신호가 입력되는 논리 설정 단자
    를 갖고,
    상기 논리 회로는, 상기 논리 설정 단자에 입력되는 설정 신호의 극성에 따라서, 논리가 절환되고, 상기 제1 입력 신호 및 제2 입력 신호에 따른 상기 복수의 제어 신호가 변경되며,
    상기 논리 회로는, 제1 내지 제9 NAND 게이트를 포함하고,
    상기 제1 NAND 게이트에는 설정 신호, 제1 입력 신호, 및 반전 제2 입력 신호가 입력되며,
    상기 제2 NAND 게이트에는 설정 신호, 반전 제1 입력 신호, 및 제2 입력 신호가 입력되고,
    상기 제3 NAND 게이트에는 설정 신호, 제1 입력 신호, 및 제2 입력 신호가 입력되며,
    상기 제4 NAND 게이트에는 반전 설정 신호, 제1 입력 신호, 및 반전 제2 입력 신호가 입력되며,
    상기 제5 NAND 게이트에는 반전 설정 신호, 제1 입력 신호, 및 제2 입력 신호가 입력되고,
    상기 제1 및 제4 NAND 게이트의 출력은 상기 제6 및 제9 NAND 게이트에 입력되고,
    상기 제2 및 제5 NAND 게이트의 출력은 상기 제7 및 제8 NAND 게이트에 입력되고,
    상기 제3 NAND 게이트의 출력은 상기 제7 및 제9 NAND 게이트에 입력되는 것을 특징으로 하는 구동 신호 출력 회로.
  2. 제1항에 있어서,
    상기 출력 회로는, 전원 라인과 그라운드 라인 사이에, 2개의 트랜지스터의 직렬 접속을 2개 배치하고, 직렬 접속의 중점간을 한 쌍의 출력으로 하는 H 브릿지 회로인 것을 특징으로 하는 구동 신호 출력 회로.
  3. 제1항 또는 제2항의 구동 신호 출력 회로를 포함하는 1개의 드라이버 칩과, 상기 제1 입력 신호 및 상기 제2 입력 신호를 형성하는 별도의 로직 칩을 1개의 기판 상에 형성하고, 로직 칩에서의 논리 설정 신호를 출력하는 패드와, 기판 상의 패드를 와이어 본딩에 의해 접속함과 함께, 상기 패드와 드라이버 칩의 논리 설정 단자를 와이어 본딩에 의해 접속하고, 로직 칩으로부터의 논리 설정 신호에 의해, 드라이버 칩의 논리 회로의 논리를 절환하는 것을 특징으로 하는 멀티 칩 패키지.
  4. 제1항 또는 제2항에 있어서,
    상기 구동 신호 출력 회로는, 기판 상에 배치된 드라이버 칩 내에 형성되고, 드라이버 칩에는 전원 패드와 그라운드 패드가 설치되고, 드라이버 칩의 논리 설정 단자를 전원용 패드에 접속되는 리드 또는 그라운드용 패드에 접속되는 리드 중 어느 하나와 접속함으로써, 논리 설정 신호를 H 레벨 또는 L 레벨 중 어느 하나로 설정 가능한 것을 특징으로 하는 구동 신호 출력 회로.
KR1020090062600A 2008-07-10 2009-07-09 구동 신호 출력 회로 및 멀티 칩 패키지 KR101056305B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008180772A JP2010022137A (ja) 2008-07-10 2008-07-10 駆動信号出力回路およびマルチチップパッケージ
JPJP-P-2008-180772 2008-07-10

Publications (2)

Publication Number Publication Date
KR20100007767A KR20100007767A (ko) 2010-01-22
KR101056305B1 true KR101056305B1 (ko) 2011-08-11

Family

ID=41504606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062600A KR101056305B1 (ko) 2008-07-10 2009-07-09 구동 신호 출력 회로 및 멀티 칩 패키지

Country Status (4)

Country Link
US (1) US7928771B2 (ko)
JP (1) JP2010022137A (ko)
KR (1) KR101056305B1 (ko)
CN (1) CN101626218B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969695B1 (ko) 2008-03-31 2010-07-14 르네사스 일렉트로닉스 가부시키가이샤 동작모드를 스위칭할 수 있는 반도체장치
KR101096267B1 (ko) 2010-03-31 2011-12-22 주식회사 하이닉스반도체 출력인에이블신호 생성회로를 포함하는 멀티칩 패키지 및 멀티칩 패키지의 데이터출력 제어방법
JP5808780B2 (ja) * 2013-09-09 2015-11-10 リンナイ株式会社 ステッピングモータの回路システムの異常検知装置
US10268613B2 (en) * 2016-02-23 2019-04-23 Lockheed Martin Corporation Redundant control system devoid of programmable devices
TWI677181B (zh) * 2018-11-08 2019-11-11 財團法人工業技術研究院 多軸線圈共接式音圈馬達驅動裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331008B1 (ko) * 1997-04-28 2002-09-26 닛본 덴기 가부시끼가이샤 작은 시상수 재생 전류로를 갖는 스테핑 모터 구동 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170442A (ja) * 1988-12-22 1990-07-02 Mitsubishi Electric Corp 半導体集積回路装置
US5471122A (en) * 1993-09-14 1995-11-28 Allegro Microsystems, Inc. DC-motor bridge driver with end-of-braking detector
JP3853066B2 (ja) * 1998-04-10 2006-12-06 株式会社リコー 半導体記憶装置
US6943510B2 (en) * 2001-08-06 2005-09-13 Black & Decker Inc. Excitation circuit and control method for flux switching motor
JP3899071B2 (ja) * 2003-12-19 2007-03-28 松下電器産業株式会社 ステッピングモータ駆動装置、及びステッピングモータ駆動方法
JP2006246642A (ja) 2005-03-04 2006-09-14 Sanyo Electric Co Ltd モータ制御回路及びモータ制御方法
JP2007074794A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 過電流保護回路、負荷駆動装置、モータ駆動装置、電気機器、電源装置
JP4890138B2 (ja) * 2006-07-24 2012-03-07 ローム株式会社 モータの駆動回路および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331008B1 (ko) * 1997-04-28 2002-09-26 닛본 덴기 가부시끼가이샤 작은 시상수 재생 전류로를 갖는 스테핑 모터 구동 장치

Also Published As

Publication number Publication date
KR20100007767A (ko) 2010-01-22
US20100007381A1 (en) 2010-01-14
CN101626218A (zh) 2010-01-13
CN101626218B (zh) 2012-07-25
JP2010022137A (ja) 2010-01-28
US7928771B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
KR101056305B1 (ko) 구동 신호 출력 회로 및 멀티 칩 패키지
US5939930A (en) Interconnect structure for FPGA using a multiplexer
KR100358868B1 (ko) 출력 버퍼 제어 회로
JP4004460B2 (ja) 半導体装置
US8786322B2 (en) Gate driver circuit and operating method thereof
WO2013145792A1 (ja) 電力変換装置
KR0149220B1 (ko) 챠지 펌프 회로
JP5050628B2 (ja) 半導体装置
JP2007534244A (ja) 出力段システム
JP3590106B2 (ja) 半導体装置
US11387753B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit device, and motor-drive control system
US20070103458A1 (en) Driving ic and display device
KR101489748B1 (ko) 전력 변환기용 시스템 온 칩
JP4115973B2 (ja) 半導体装置および制御方法
KR20030040009A (ko) 반도체 회로 장치 및 반도체 장치
CN112104250B (zh) 半导体模块及半导体封装件
JP2017112294A (ja) 半導体装置及びモータドライバ
JP7081347B2 (ja) 半導体リレーモジュールおよび半導体リレー回路
JPH07263632A (ja) 半導体集積回路の駆動方法および半導体集積回路
JP2894277B2 (ja) バスドライバ
JPS6380622A (ja) 半導体集積回路装置
JP3089653B2 (ja) 半導体装置
JP2004287579A (ja) Ｌｖｄｓ回路
JPH01177219A (ja) マスタ・スライス型半導体集積回路装置
JP2002111476A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee