CN101626218B - 驱动信号输出电路以及多芯片封装 - Google Patents
驱动信号输出电路以及多芯片封装 Download PDFInfo
- Publication number
- CN101626218B CN101626218B CN2009101585420A CN200910158542A CN101626218B CN 101626218 B CN101626218 B CN 101626218B CN 2009101585420 A CN2009101585420 A CN 2009101585420A CN 200910158542 A CN200910158542 A CN 200910158542A CN 101626218 B CN101626218 B CN 101626218B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- signal
- logic
- driving
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/12—Control or stabilisation of current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
本发明提供一种驱动信号输出电路以及多芯片封装。在多种模式下使用一个电路。来自信号输入端子(10、12)的输入信号被输入到逻辑电路(22),输出与这些信号的状态相应的控制信号。该控制信号被提供给输出电路,控制晶体管(Q1~Q4),根据其状态输出驱动信号。并且,逻辑电路(22)根据输入到逻辑设定端子(14)的逻辑设定信号的极性来切换逻辑,变更与输入信号相应的控制信号。
Description
技术领域
本发明涉及一种向马达等负载输出驱动信号的驱动信号输出电路以及包括该电路的多芯片封装。
背景技术
以往,在马达等的驱动电路中使用H桥电路。该H桥在电源线与接地线之间配置两个由p型晶体管和n型晶体管构成的串联连接,将该串联连接的中点间设为一对输出。
在该H桥的一对输出上连接线圈等负载,利用晶体管的导通和截止状态来控制向该负载流动的电流的方向。在各晶体管的控制信号中也使用正弦波,但是也仅利用H、L信号,在这种情况下,生成向负载流动的电流为正方向、反方向、断开(OFF)三种状态。
例如,在步进马达的情况下,利用两个线圈,为了其驱动而利用两个H桥。并且,根据提供给该两个线圈的电流的状态来决定转子位置。因此,通过以特定的顺序依次变更提供给两个线圈的电流的状态,能够使转子以正反方向中的某一个方向仅转动期望的量。
专利文献1:日本特开2006-246642号公报
发明内容
发明要解决的问题
在此,通常,从外部提供用于驱动H桥的信号。因此,需要用于根据从外部提供的该信号来驱动H桥的各晶体管的电路。另一方面,步进马达等负载的驱动并不限于一个模式。对各种模式的负载分别准备驱动信号输出电路效率低下。
用于解决问题的方案
本发明的特征在于,具有:信号输入端子,其被输入多个输入信号;逻辑电路,其被输入来自该信号输入端子的多个输入信号,输出与这些信号的状态相应的多个控制信号;输出电路,其包括被该多个控制信号分别控制的多个晶体管,根据多个晶体管的状态来输出驱动信号;以及逻辑设定端子,其被输入逻辑设定信号,其中,上述逻辑电路根据输入到上述逻辑设定端子的逻辑设定信号的极性来切换逻辑,变更与上述多个输入信号相应的上述多个控制信号。
另外,优选上述输出电路是在电源线与接地线之间配置两个由p型晶体管和n型晶体管构成的串联连接、将串联连接的中点间设为一对输出的H桥电路。
另外,本发明所涉及的多芯片封装的特征在于,在一个基板上形成包含上述驱动信号输出电路的一个驱动芯片和形成上述输入信号的其它逻辑芯片,通过引线接合(wire bonding)来连接逻辑芯片中的输出逻辑设定信号的焊盘和基板上的焊盘,并且通过引线接合来连接该焊盘和驱动芯片的逻辑设定端子,根据来自逻辑芯片的逻辑设定信号来切换驱动芯片的逻辑电路的逻辑。
另外,优选上述驱动信号输出电路形成在配置在基板上的驱动芯片内,在驱动芯片上设置有电源焊盘和接地焊盘,通过将驱动芯片的逻辑设定端子与连接在电源用焊盘上的引线或者连接在接地用焊盘上的引线中的任一个连接,能够将逻辑设定信号设定为H电平或者L电平中的任一个。
发明的效果
根据本发明,根据逻辑设定端子的设定,能够切换逻辑电路的逻辑。因此,能够在多个模式下使用一个电路。
附图说明
图1是表示驱动信号输出电路的结构的图。
图2是表示驱动信号输出电路的真值表的图。
图3是表示用于驱动步进马达的真值表的图。
图4是表示H桥的电流的图。
图5是表示线圈电流的图。
图6是表示逻辑芯片和驱动芯片的连接的图。
图7是表示逻辑设定用焊盘的固定设定的图。
附图标记说明
10、12、14、50、52、56:焊盘;16、18、20、42、44:反相器;22:逻辑电路;24、26、28、34、36、38、40:与非门;46:H桥电路;54、58:引线;60:逻辑芯片;62:驱动芯片。
具体实施方式
下面,根据附图说明本发明的实施方式。
图1是表示实施方式所涉及的驱动信号输出电路的结构的图。该驱动信号输出电路构成在一个半导体芯片内,从输入信号用焊盘10、12分别输入两个输入信号IN1、IN2。另外,还设置有逻辑设定焊盘14,对该逻辑设定焊盘14输入H电平或者L电平的逻辑设定信号M。
来自这些三个焊盘10、12、14的输入信号IN1、IN2、逻辑设定信号M被分别输入到反相器16、18、20而形成反转信号。然后,由信号IN1、IN2、M和它们的反转信号构成的六个信号被输入到逻辑电路22。逻辑电路22由九个与非门24~40构成,对与非门24输入M、IN1、反转IN2,对与非门26输入M、反转IN1、IN2,对与非门28输入M、IN1、IN2,对与非门30输入反转M、IN1、反转IN2,对与非门32输入反转M、IN1、IN2。另外,对与非门34输入与非门24的输出和与非门30的输出,对与非门36输入与非门26的输出、与非门28的输出、与非门32的输出,对与非门38输入与非门26的输出和与非门32的输出,对与非门40输入与非门24的输出、与非门28的输出、与非门30的输出。
并且,作为逻辑电路22的四个输出,与非门34、38的输出在反相器42、44中被反转、与非门34、40的输出直接地输入到作为输出电路的H桥电路46。
H桥电路46由配置在电源与接地之间的四个晶体管Q1~Q4构成。p沟道晶体管Q1的源极连接在电源上,漏极连接在n沟道晶体管Q2的漏极上。n沟道晶体管Q2的源极接地连接。p沟道晶体管Q3的源极连接在电源上,漏极连接在n沟道晶体管Q4的漏极上。n沟道晶体管Q4的源极接地连接。晶体管Q1、Q2的连接点连接在输出端OUT1上,晶体管Q3、Q4的连接点连接在输出端OUT2上。
另外,反相器42的输出提供给晶体管Q1的栅极,与非门36的输出提供给晶体管Q2的栅极,反相器44的输出提供给晶体管Q3的栅极,与非门40的输出提供给晶体管Q4的栅极。
并且,在输出端OUT1、OUT2之间连接有负载。在上述电路的情况下,基于输入信号IN1、IN2的状态的OUT1、OUT2的状态如图2所示。在图中,(a)表示逻辑设定信号M为H电平的情况,(b)表示逻辑设定信号M为L电平的情况。这样,在逻辑设定信号为H电平的(a)的情况下,提供给负载两端的电平为OFF-OFF、L-H、H-L、L-L这四种,由此,能够使向负载流动的电流断开、向负载流动的电流为正方向(或者反方向)、反方向(正方向)、以及使负载的两端接地而短路。因而,如果是步进马达,则能够实现不对线圈提供电流的状态、对线圈提供正方向或者反方向的电流的状态、将线圈的两端接地连接来制动马达的状态这四种状态。
在逻辑设定信号M为L电平的(b)的情况下,提供给负载两端的电平成为OFF-OFF、OFF-OFF、L-H、H-L这四种,由此,使向负载流动的电流断开、向负载流动的电流为正方向(或者反方向)、反方向(正方向)。因而,如果是步进马达,则能够实现不对线圈提供电流的状态、对线圈提供正方向或者反方向的电流的状态这三种状态。
这样,根据该逻辑设定信号M,能够切换对于输入信号IN1、IN2的状态的输出端OUT1、OUT2的状态。
在此,在步进马达中具有x轴线圈和y轴线圈这两个线圈,因此另外设置一组与图1相同的电路。在图3中示出该情况下的真值表。在图3中,对于另外一个线圈的输入信号为IN3、IN4,输出信号为OUT3、OUT4。这样,设输入IN1、IN2为H-L、H-L、H-L、L-L、L-H、L-H、L-H、L-L这八种状态,与此相对的输入IN3、IN4为L-H、L-L、H-L、H-L、H-L、L-L、L-H、L-H。即,相差两步,八步与360°对应,因此相差90°。因而,输出信号OUT3、OUT4相对于输出信号OUT1、OUT2相位也相差90°,对x轴线圈和y轴线圈提供相位相差90°的电流。
在此,图4的(A)中示出输出信号OUT1、OUT2为H-L的电流的状态,(B)示出输出信号OUT3、OUT4为H-L的电流的状态。在设为图3的八个状态为转子位置1~8的情况下,由输出信号OUT1、OUT2来驱动的线圈电流成为图5中的上端的I1,由输出信号OUT3、OUT4来驱动的线圈电流成为图5中的下端的I2。这样,电流I1、I2成为相位相互相差90°的电流。例如,在设I1为x轴线圈、I2为y轴线圈、输出信号OUT1、OUT2、OUT3、OUT4为H-L、H-L为-45°的情况下,在状态1下转子为-45°,在状态2下转子成为0°,以下为依次前进45°的状态。因而,通过如图3所示那样依次变更输入信号,能够使步进马达每次前进一步(45°)。
并且,虽然没有在图3、4中示出,但是通过将输入信号IN1、IN2、IN3、IN4都设为H电平,使两个H桥的晶体管Q2、Q4导通,从而能够进行制动。
图6示出在一个基板上配置了微型计算机等作为半导体芯片的逻辑芯片60和具有本驱动信号输出电路的模拟电路的作为半导体芯片的驱动芯片62的结构例。照相机的手抖动校正用的电路优选将这种驱动芯片和逻辑芯片(微型计算机)收容到一个封装内的多芯片封装结构。此外,在图6中仅示出逻辑设定信号M的传输结构。这样,通过引线接合来连接逻辑芯片60的输出逻辑设定信号M的焊盘和基板上的焊盘50,通过引线接合来连接该焊盘50和驱动芯片62的逻辑设定信号用的焊盘14。
通过该结构,根据来自逻辑芯片60的逻辑设定信号M,能够切换本驱动信号输出电路中的逻辑电路22的逻辑。即,根据来自微型计算机等逻辑芯片的信号来容易地切换驱动芯片的逻辑。
另外,在图7中示出其它结构。在基板上设置驱动芯片62,驱动芯片62的电源焊盘52与引线54连接,接地焊盘56与引线58连接。因此,通过将逻辑设定用的焊盘14与引线54、58中的任一个连接,能够将逻辑设定信号M设定为H电平、L电平中的任一个。特别是,逻辑设定用的焊盘14被配置在电源焊盘52与接地焊盘56之间,引线54、58也位于与电源焊盘52、接地焊盘56对应的位置。并且,该逻辑设定用焊盘14不会与引线54、58以外连接。因而,即使通过引线接合将逻辑设定用焊盘14连接在引线54、58中的任一个上,其引线也不会与其它引线缠绕。
此外,在本实施方式中,将步进马达连接在其输出OUT1、OUT2之间。如上所述,步进马达具有x轴用线圈和y轴用线圈,需要两个H桥,但是如果是音圈则一个H桥即可。另外,晶体管Q1、Q3优选为n型晶体管。在这种情况下,不需要图1中的反相器42、44,利用电荷泵等对与非门34、38的输出进行升压并提供给晶体管Q1、Q3的栅极。通过都利用n型晶体管能够改善电流能力。
Claims (4)
1.一种驱动信号输出电路,其特征在于,具有:
信号输入端子,其被输入两个输入信号;
逻辑电路,其被输入来自该信号输入端子的两个输入信号,根据基于这两个输入信号的H电平、L电平的组合得到的四个状态,来输出多个控制信号;
输出电路,其包括被该多个控制信号分别控制的多个晶体管,根据多个晶体管的状态来输出驱动负载的驱动信号;以及
逻辑设定端子,其被输入取H电平和L电平中的任一个的一个逻辑设定信号,
其中,上述多个控制信号具有第一模式和第二模式,
在该第一模式下,上述多个控制信号控制上述输出电路的多个晶体管根据上述输入信号的四个状态,产生对应于所述驱动信号的以下四个状态:向上述负载供给正方向的电流的状态、向上述负载供给负方向的电流的状态、将上述负载的两端断开的状态、将上述负载的两端短路的状态,
在该第二模式下,上述多个控制信号控制上述输出电路的多个晶体管根据上述输入信号的四个状态,产生对应于所述驱动信号的以下三个状态:向上述负载供给正方向的电流的状态、向上述负载供给负方向的电流的状态、将上述负载的两端断开的状态,
上述逻辑电路根据输入到上述逻辑设定端子的上述逻辑设定信号的H电平或L电平来切换成产生上述第一模式的多个控制信号或者切换成产生上述第二模式的多个控制信号。
2.根据权利要求1所述的驱动信号输出电路,其特征在于,
上述输出电路是H桥电路,该H桥电路为在电源线与接地线之间配置两个由两个晶体管构成的串联连接并将串联连接的中点间设为一对输出的电路。
3.一种多芯片封装,其特征在于,
在一个基板上形成包括权利要求1或2所述的驱动信号输出电路的一个驱动芯片和形成上述输入信号的其它逻辑芯片,通过引线接合来连接逻辑芯片中的输出逻辑设定信号的焊盘和基板上的焊盘,并且通过引线接合来连接该焊盘和驱动芯片的逻辑设定端子,根据来自逻辑芯片的逻辑设定信号来切换驱动芯片的逻辑电路的逻辑。
4.根据权利要求3所述的多芯片封装,其特征在于,
上述驱动信号输出电路形成在配置在基板上的驱动芯片内,在驱动芯片上设置电源焊盘和接地焊盘,通过将驱动芯片的逻辑设定端子与连接在电源用焊盘上的引线或者连接在接地用焊盘上的引线中的任一个连接,能够将逻辑设定信号设定为H电平或者L电平中的任一个。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180772A JP2010022137A (ja) | 2008-07-10 | 2008-07-10 | 駆動信号出力回路およびマルチチップパッケージ |
JP2008-180772 | 2008-07-10 | ||
JP2008180772 | 2008-07-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101626218A CN101626218A (zh) | 2010-01-13 |
CN101626218B true CN101626218B (zh) | 2012-07-25 |
Family
ID=41504606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101585420A Expired - Fee Related CN101626218B (zh) | 2008-07-10 | 2009-07-10 | 驱动信号输出电路以及多芯片封装 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7928771B2 (zh) |
JP (1) | JP2010022137A (zh) |
KR (1) | KR101056305B1 (zh) |
CN (1) | CN101626218B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100969695B1 (ko) | 2008-03-31 | 2010-07-14 | 르네사스 일렉트로닉스 가부시키가이샤 | 동작모드를 스위칭할 수 있는 반도체장치 |
KR101096267B1 (ko) | 2010-03-31 | 2011-12-22 | 주식회사 하이닉스반도체 | 출력인에이블신호 생성회로를 포함하는 멀티칩 패키지 및 멀티칩 패키지의 데이터출력 제어방법 |
JP5808780B2 (ja) * | 2013-09-09 | 2015-11-10 | リンナイ株式会社 | ステッピングモータの回路システムの異常検知装置 |
US10268613B2 (en) * | 2016-02-23 | 2019-04-23 | Lockheed Martin Corporation | Redundant control system devoid of programmable devices |
TWI677181B (zh) | 2018-11-08 | 2019-11-11 | 財團法人工業技術研究院 | 多軸線圈共接式音圈馬達驅動裝置 |
KR102695851B1 (ko) * | 2023-12-22 | 2024-08-20 | 인터콘시스템스 주식회사 | Bldc 모터 제어장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471122A (en) * | 1993-09-14 | 1995-11-28 | Allegro Microsystems, Inc. | DC-motor bridge driver with end-of-braking detector |
CN1630182A (zh) * | 2003-12-19 | 2005-06-22 | 松下电器产业株式会社 | 步进马达驱动装置和方法 |
US6943510B2 (en) * | 2001-08-06 | 2005-09-13 | Black & Decker Inc. | Excitation circuit and control method for flux switching motor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170442A (ja) * | 1988-12-22 | 1990-07-02 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3365250B2 (ja) * | 1997-04-28 | 2003-01-08 | 関西日本電気株式会社 | ステッピングモータ駆動装置 |
JP3853066B2 (ja) * | 1998-04-10 | 2006-12-06 | 株式会社リコー | 半導体記憶装置 |
JP2006246642A (ja) | 2005-03-04 | 2006-09-14 | Sanyo Electric Co Ltd | モータ制御回路及びモータ制御方法 |
JP2007074794A (ja) * | 2005-09-06 | 2007-03-22 | Rohm Co Ltd | 過電流保護回路、負荷駆動装置、モータ駆動装置、電気機器、電源装置 |
JP4890138B2 (ja) * | 2006-07-24 | 2012-03-07 | ローム株式会社 | モータの駆動回路および電子機器 |
-
2008
- 2008-07-10 JP JP2008180772A patent/JP2010022137A/ja not_active Ceased
-
2009
- 2009-07-09 US US12/499,879 patent/US7928771B2/en active Active
- 2009-07-09 KR KR1020090062600A patent/KR101056305B1/ko not_active IP Right Cessation
- 2009-07-10 CN CN2009101585420A patent/CN101626218B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471122A (en) * | 1993-09-14 | 1995-11-28 | Allegro Microsystems, Inc. | DC-motor bridge driver with end-of-braking detector |
US6943510B2 (en) * | 2001-08-06 | 2005-09-13 | Black & Decker Inc. | Excitation circuit and control method for flux switching motor |
CN1630182A (zh) * | 2003-12-19 | 2005-06-22 | 松下电器产业株式会社 | 步进马达驱动装置和方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2006-246642A 2006.09.14 |
Also Published As
Publication number | Publication date |
---|---|
JP2010022137A (ja) | 2010-01-28 |
KR101056305B1 (ko) | 2011-08-11 |
US7928771B2 (en) | 2011-04-19 |
KR20100007767A (ko) | 2010-01-22 |
US20100007381A1 (en) | 2010-01-14 |
CN101626218A (zh) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101626218B (zh) | 驱动信号输出电路以及多芯片封装 | |
US9722598B2 (en) | Semiconductor device | |
JP2014090006A (ja) | パワーモジュール | |
JP2007074771A (ja) | 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法 | |
CN101976951A (zh) | 多相功率开关模式电压调节器 | |
WO2017086054A1 (ja) | システムインパッケージおよびモータ駆動回路装置 | |
CN103534930A (zh) | 控制单元 | |
US9318420B2 (en) | Chip stack packages, system in packages including the same, and methods of operating the same | |
US8023276B2 (en) | Circuit arrangement comprising having plurality of half bridges | |
US20210210417A1 (en) | Integrated circuit, and motor device including the same | |
CN106981479A (zh) | 功率模块、3相逆变器系统以及功率模块的检查方法 | |
WO2013145792A1 (ja) | 電力変換装置 | |
JP2010022137A5 (zh) | ||
CN115039234A (zh) | 半导体装置 | |
JP2019057985A (ja) | パワーモジュール | |
JP3590106B2 (ja) | 半導体装置 | |
JP5050628B2 (ja) | 半導体装置 | |
KR100484708B1 (ko) | 반도체 회로 장치 및 반도체 장치 | |
JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
JP2013106384A (ja) | 電力変換装置及びその電流調整方法 | |
CN112104250B (zh) | 半导体模块及半导体封装件 | |
KR101489748B1 (ko) | 전력 변환기용 시스템 온 칩 | |
CN111769723A (zh) | 具有附加发射极/源极路径的并联功率模块 | |
JP2004039896A (ja) | 半導体装置 | |
CN101316086B (zh) | 风扇系统及马达的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20210710 |
|
CF01 | Termination of patent right due to non-payment of annual fee |