KR101042785B1 - 플렉시블 프린트 배선판의 제조방법 - Google Patents

플렉시블 프린트 배선판의 제조방법 Download PDF

Info

Publication number
KR101042785B1
KR101042785B1 KR1020070026797A KR20070026797A KR101042785B1 KR 101042785 B1 KR101042785 B1 KR 101042785B1 KR 1020070026797 A KR1020070026797 A KR 1020070026797A KR 20070026797 A KR20070026797 A KR 20070026797A KR 101042785 B1 KR101042785 B1 KR 101042785B1
Authority
KR
South Korea
Prior art keywords
etching
conductor layer
wiring board
printed wiring
flexible printed
Prior art date
Application number
KR1020070026797A
Other languages
English (en)
Other versions
KR20070098530A (ko
Inventor
나츠키 후쿠다
코이치 하토리
Original Assignee
신닛테츠가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛테츠가가쿠 가부시키가이샤 filed Critical 신닛테츠가가쿠 가부시키가이샤
Publication of KR20070098530A publication Critical patent/KR20070098530A/ko
Application granted granted Critical
Publication of KR101042785B1 publication Critical patent/KR101042785B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

미세한 회로를 형성할 수 있는 플렉시블 프린트 배선판의 제조방법을 제공한다. 금속장적층체(Metal-Clad Laminate)의 도체층을 에칭액에 의해 에칭하여 회로형성하는 플렉시블 프린트 배선판의 제조방법에 있어서, 도체층의 회로형성이 사이드에칭에 의한 언더컷량(S)과, 프린트 기판에 수직인 방향의 에칭깊이(D)와의 비(D/S)인 부식계수(Ef)의 1분간당의 변화량이 2.0 이상이 되는 조건으로 행해지는 것을 특징으로 한다.
플렉시블 프린트 배선판, 언더컷, 금속장적층체, 에칭액, 부식계수

Description

플렉시블 프린트 배선판의 제조방법{METHOD OF MANUFACTURING FLEXIBLE PRINTED WIRING BOARD}
도 1은, 에칭공정을 모식적으로 나타내는 단면도이다.
도 2는, 에칭공정의 시간경과에 따른 단면의 변화를 모식적으로 나타내는 단면도이다.
도 3은, 부식계수의 변화량을 설명하기 위한 도면이다.
도 4는, 표면처리층을 가지는 경우의 에칭공정을 모식적으로 나타내는 단면도이다.
도 5는 부식계수를 산출하기 위한 모식도이다.
<부호의 설명>
1: 절연수지층
2: 도체층
3: 에칭레지스트층
4: 개구부
D: 도체층의 두께
S: 언더컷의 폭
본 발명은, 전자기기에 사용되는 플렉시블 프린트 배선판의 제조방법에 관한 것으로서, 상세하게는 미세회로의 배선패턴을 정밀하게 형성할 수 있는 플렉시블 프린트 배선판의 제조방법에 관한 것이다.
현재, 전자기기가 소형화, 다기능화, 고밀도화 등으로 한층 발달함에 따라, 그것에 탑재되는 프린트 배선판에 있어서 회로의 미세화가 강하게 요구되고 있다.
이러한 미세회로를 에칭에 의해 형성할 경우, 프린트 배선판의 표면에 대하여 수직방향(두께방향)만큼 에칭이 진행하는 것이 이상적이다. 그러나, 실제로는, 에칭이 수직방향으로 깊게 진행함에 따라, 프린트 배선판의 표면에 평행한 방향으로도 에칭이 진행한다. 이것을 언더컷라고 부르는데, 언더컷의 공정을 평가함에 있어, 언더컷의 폭(S)과 수직방향의 에칭깊이(D)의 비(D/S)로 표시되는 부식계수(Ef)가 이용되고 있다.
종래, 부식계수를 이용한 평가방법은, 에칭에 의해 형성하는 회로의 가공성을 평가하기 위한 하나의 지표로 되어 있으며, 부식계수를 높임(언더컷량을 작게 억제함)으로써, 회로폭을 좁게 할 수 있다고 하는 보고가 이루어지고 있다. 예를 들면 일본국 특허공개공보 평9-195096호(특허문헌 1)에서는, 버프(buff) 연마를 실시한 전해 동박의 조면측(粗面側)에 미세한 입자형상의 구리 전착물을 균일하게 밀도 높게 형성한 동박에 의한 프린트 배선판이 개시되어 있다. 그러나, 이 프린트 배선판은 고작 50㎛ 피치 정도의 회로폭밖에 형성할 수 없었다. 또한, 일본국 특허공개공보 2002-105699호(특허문헌 2), 일본국 특허공개공보 2005-15861호(특허문헌 3)에서는, 동박 표면을 평활화시키는 것이 개시되고, 나아가 일본국 특허공개공보 평9-272994호(특허문헌 4)에서는, 카본량을 특정량 이하로 한 전해 동박이 개시되어 있지만, 이들의 기재 예는, 최근의 40㎛ 피치 이하의 미세회로화 니즈(needs)에 충분히 대응할 수 있는 것은 아니었다. 한편, 사용하는 에칭액에 대한 보고가 있다. 예를 들면 일본국 특허공개공보 2004-256901호 공보(특허문헌 5)에서는, 사이드에칭을 억제하는 에칭액이 개시되어 있다. 그러나, 이 에칭액은 종래의 프린트 배선판의 미세회로형성에 적용할 수 있는 것이 아니었다.
특허문헌 1: 일본국 특허공개공보 평9-195096호
특허문헌 2: 일본국 특허공개공보 2002-105699호
특허문헌 3: 일본국 특허공개공보 2005-15861호
특허문헌 4: 일본국 특허공개공보 평9-272994호
특허문헌 5: 일본국 특허공개공보 2004-256901호
본 발명은, 상기 종래기술의 과제를 해결하기 위하여 이루어진 것으로서, 미세한 회로를 형성할 수 있는 플렉시블 프린트 배선판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 종래 회로가공성의 평가로서 채용되어 온 부식계수의 지표로는 근래의 미세회로화 니즈에 대응할 수 없게 된 것에 착안하여, 회로가공성의 새로운 평가방법을 발견하였다. 또한, 본 발명자들은 발견한 지견을 토대로 본 발명을 완성하였다.
즉, 본 발명은, 절연수지층 및 도체층이 적층하는 금속장적층체(Metal-Clad Laminate)의 도체층을 에칭액에 의해 에칭하여 회로형성하는 플렉시블 프린트 배선판의 제조방법에 있어서, 도체층이, 이차이온질량분석(SIMS)으로 성분측정한 경우, 구리 피크강도 50.0에 대하여 탄소 피크강도가 4.0 이하이며, 결정입자지름의 평균값이 2.0~5.0㎛의 동박인 금속장적층체를 준비하는 제1의 공정과, 에칭액에 의해 도체층을 에칭하여 회로형성하는 제2의 공정을 구비하며 또한, 제2의 공정은 사이드에칭에 의한 언더컷량(S)과, 프린트 기판에 수직인 방향의 에칭깊이(D)와의 비(D/S)인 부식계수(Ef)의 1분간당의 변화량이 2.0 이상이 되는 조건으로 이루어지는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법이다.
여기서, 제2의 공정은 부식계수(Ef)의 1분간당의 변화량이 2.0~4.0이 되는 조건에서 이루어지는 것이 바람직하다. 또한, 제1의 공정과 제2의 공정 사이에, 도체층을 화학연마하여 도체층의 두께 10~90%를 제거해서 박육화(薄肉化)하는 공정을 구비해도 된다. 또한, 에칭액에 의해 도체층을 에칭하여 회로형성하는 제2의 공정에 있어서, 도체층이 절연수지층과 접하는 면에 표면처리층을 함유하는 경우는, 도체층을 에칭하는 공정(a) 외에, 상기 표면 처리층을 에칭제거하는 공정(b)을 구비하는 것이 좋다. 제2의 공정 또는 공정(a)에 있어서의 에칭액은 염화제2철을 15~20wt%, 염화제2구리를 5~15wt% 및 염산을 0.1~0.9wt%의 농도로 함유하는 수용액인 것이 바람직하다. 또한, 화학연마는 과산화수소를 0.5~10중량% 및 황산을 0.5~15%중량의 농도로 함유하는 화학연마액으로 이루어지는 것이 바람직하다. 또한, 표면 처리층을 제거하는 공정(b)에 있어서의 에칭액은 과산화수소를 0.5~10중량% 및 황산을 0.5~15%중량의 농도로 함유하는 수용액인 것이 바람직하다.
본 발명의 플렉시블 프린트 배선판의 제조방법은, 회로폭이 15~40㎛ 피치 플렉시블 프린트 배선판의 회로형성에 유리하게 적용된다.
이하, 본 발명을 그 바람직한 실시형태에 의거하여 상세하게 설명한다.
본 발명은, 금속장적층체의 도체층을 에칭액에 의해 에칭해서 회로형성하여 플렉시블 프린트 배선판을 제조하는 방법에 관한 것이다. 에칭에는, 크게 나누어 화학적으로 대상 금속을 용해하는 화학적 에칭과 대상 금속을 양극으로 하여 전기화학적으로 금속을 용해하는 전해부식법의 두가지 방법이 있는데, 본 발명에 따른 플렉시블 프린트 배선판의 회로형성은 전자의 화학적 에칭에 의해 행해진다.
화학적 에칭에 의해 회로형성하기 위해서는, 통상 미리 금속장적층체의 도체층에 원하는 회로패턴으로 된 에칭레지스트를 형성하여 에칭한다. 예를 들면 서브트랙티브(subtractive)법에 의해 플렉시블 프린트 배선판의 제조를 행하는 경우를 예로 들어 설명하면, 회로패턴의 형성은 다음의 공정으로 행할 수 있다.
1) 금속장적층체의 도체층 상에, 회로부만이 마스킹되어 비회로부의 도체층이 노출하도록 원하는 회로패턴을 가지는 레지스트층을 형성한다.
2) 노출되어 있는 도체층을 화학적 에칭처리에 의해 제거한다.
3) 마지막으로 레지스트층을 제거한다.
본 발명에서는, 이 에칭을 특정한 지표에 의해 평가하고 제어한다. 즉, 사이드에칭에 의한 언더컷량(S)과 프린트 배선판에 수직인 방향의 에칭깊이(D)와의 비(D/S)인 부식계수(Ef)의 단위 시간당의 변화량을 지표로 한다. 그리고, 본 발명에서는, 부식계수(Ef)의 1분간당의 변화량(ΔEf)이 2.0 이상, 바람직하게는 2.0~4.0이 되도록 제어한다. 부식계수(Ef)는 비 D/S이기 때문에, D/S로 표시하는 경우가 있다.
부식계수(Ef) 및 부식계수의 1분간당의 변화량(ΔEf)에 대하여 도면을 참조하면서 상세하게 설명한다. 한편, 이하의 설명 및 도면 중, 동일 또는 상당하는 요소에는 동일한 부호를 붙이고, 중복하는 설명은 생략한다.
우선, 부식계수에 대하여 도 1을 이용하여 설명한다. 도 1은 에칭공정을 모식적으로 나타내는 단면도이다. 도 1(a)에 나타내는 바와 같이, 금속장적층체는 절연수지층(1)과 도체층(2)이 적층되어 형성되어 있다. 이것에 회로가공하여 플렉시블 프린트 배선판으로 하려면, 도체층(2) 상에 에칭레지스트층(3)을 형성한다. 에칭레지스트층(3)은 광 마스크를 통하여 빛이 조사됨에 따라 소정 패턴으로 경화된다. 경화되지 않는 부분을 제거하여 개구부(4)를 형성하고, 비회로부의 도체층을 노출시킨다. 다음으로, 이 적층체를 에칭처리한다. 에칭처리에서는, 레지스트로 보호되지 않는 개구부(4)의 도체층이 에칭된다. 도 1(b)에 나타내는 바와 같이, 에칭은 도체층의 최하부에 도달한 상태에서 종료하는데, 그때, 깊이방향뿐만 아니라 면방향으로의 에칭도 일어난다. 깊이방향으로의 에칭길이(D)(mm)와 언더컷의 폭(S)(mm)의 비, 즉 D/S는 그 값이 클수록 회로폭이 일정한 회로가 얻어지기 때문에 바람직하다. 한편, 도체층의 최하부에 있어서의 면방향에 있어서의 에칭폭(L)(mm)은 개구부(4)의 폭과 거의 동등한 것이 바람직하다. 또한, 회로의 미세화는 도체층의 최상부에 있어서의 면방향에 있어서의 에칭폭(K)(mm)을 작게 하는 것이 좋다.
이어서, 부식계수의 1분간당의 변화량(ΔEf)의 산출방법에 대하여 도 2를 이용하여 설명한다. 도 2는 에칭처리 공정에 있어서의 시간경과 변화에 따른 단면도를 모식적으로 나타내는 것이다. 도 2A는 에칭개시시점 A를, 도 2B는 종료시점 B를, 도 2C는 종료시점보다 에칭을 더 진행시킨 시점 C에 있어서의 단면을 나타낸다. 또한, 다른 관점에서, 시점 C는 도체층(2)의 두께가 D'가 된 경우의 가상의 종료시점 C'와 같다고 정의한다. 이때, D/S2=D'/S3이다. 에칭개시시점 A에서 종료시점 B까지 요구된 시간을 T1(분), 에칭개시시점 A에서 시점 C까지 요구된 시간을 T2(분)으로 한다. 여기서, T2는 임의라도 되지만, T2와 T1의 차는 1분 이내로 하고, 바람직하게는 T1<T2<2.0T1, 보다 바람직하게는 T1<T2≤1.5T1이 되는 조건인 것이 좋다. 이와 같은 조건으로 후술하는 부식계수의 1분간당의 변화량을 산출하는 것이 바람직하다. 또한, 시점 B에 있어서의 언더컷의 폭 S1(mm) 및 시점 C에 있어서의 언더컷의 폭 S2(mm)은 각각 S1=(K1-L1)/2, S2=(K2-L2)/2로 표시된다. 한편, 도체층의 두께(D)(mm)로 하면, 각각의 부식계수(Ef)는 D/S1 및 D/S2이다. 따라서, 1분간당에 있어서의 부식계수의 변화량(ΔEf)은 하기 식(1)에 의해 산출할 수 있다.
ΔEf=(D/S2-D/S1)/(T2-T1) (1)
또, 시점 C에 있어서는 시점 B에 비하면 (Ef)는 커지지만, 한편, 도체층의 최상부에 있어서의 면방향으로의 에칭폭(K)도 커진다(K1<K2). 또한, K가 커질수록 도체층의 상부가 가늘어지는 상태, 이른바 '도체부의 테이퍼(taper)' 상태가 되어 바람직하지 않다. 특히, 미세한 회로형성에 있어서는, K1을 원하는 회로폭에 포함시켜 제어하는 것이 중요해지기 때문에, 가령, K1에 제어하는 회로가공에서는, 도체층의 두께의 최대값은 D가 바람직하다.
도 2C'에 있어서, 상기 식(1) 및 D/S2=D'/S3의 관계식으로부터,
ΔEf=(D'/S3-D/S1)/(T2-T1) (2)
가 되기 때문에, 상기 식(1)에서 산출한 ΔEf값을 상기 식(2)에 대입하여 D'를 산출한다. 이와 같이 하여 산출한 D'와 동등한 도체층(2)을 가지는 금속장적층체를 준비하고, 실제로 에칭한 경우의 종료시점을 모식적으로 나타내는 단면도를 도 3에 나타낸다. 여기서, 본 발명의 지표를 이용하여 제어된 도체층(2)의 바람직한 단면도의 태양을 나타내는 상태를 도 3X에 나타내고, 본 발명의 지표로 Δ(D/S)<2.0이 되는 도체층의 단면도의 태양을 나타내는 상태를 도 3Y에 나타낸다. 도 3X에 있어서의 부식계수(D'/S3)와, 도 3Y에 있어서의 부식계수(D/S4)와의 관계는 (D'/S3)>(D/S4)가 되지만, K4>K3이 되어, 도체층의 상부가 가늘어지는 상태가 되어 바람직하지 않다. 도 2B에 있어서, 두께 D가 작고, 본 발명의 지표에서 ΔEf<2.0이 되는 도체층에서는, 부식계수가 거의 D/S1과 동등한 상태가 존재할 수 있는 것이라도, 두께가 충분히 두꺼운 상태, 예를 들어 두께 D'가 되면, (D'/S3)>(D'/S4)>(D/S1)이라는 관계가 성립하고, 도체층의 최상부에 있어서의 면방향으로의 에칭폭(K4)은 K4>K3이 되기 때문에, 본 발명의 지표를 만족하지 않는 도체층에서는 원하는 회로폭으로 제어하는 것이 더욱 곤란하게 된다.
이와 같이, 본 발명에 의한 지표(ΔEf)는, 시간 의존성의 영향을 고려한 것이므로, 도체층의 두께가 5㎛ 이상인 경우에 효과적이다. 또한, 일반적으로, 에칭액에 의해 에칭되는 도체층의 두께가 작아질수록, 에칭에 의한 언더컷량을 작게 억제하는 것이 가능하게 되는 것은 공지된 것이므로, 도체층의 두께가 5㎛ 미만인 경우에 있어서도, 본 발명의 제조방법에 의하면, 더욱더 회로의 미세화가 가능하게 된다. 바람직한 도체층의 두께의 범위는 5~15㎛가 좋고, 보다 바람직하게는 5~12㎛가 좋고, 더 바람직하게는 5~10㎛가 좋다.
또한, 도체층의 두께와 에칭액에 의해 회로형성되는 회로폭에는 상관성이 있기 때문에, 플렉시블 프린트 배선판의 회로폭이 40㎛ 피치 이하일 경우는, 도체층의 두께의 범위는 5~15㎛가 바람직하고, 당해 회로폭이 30㎛ 피치 이하일 경우는, 도체층의 두께의 범위는 5~12㎛가 바람직하고, 당해 회로폭이 20㎛ 피치 이하일 경우는, 도체층의 두께의 범위는 5~10㎛가 바람직하다.
금속장적층체의 도체층의 두께가 15㎛를 초과할 경우는, 절연수지층과 접하지 않는 도체면을 화학연마액으로 연마함으로써, 도체층의 일부를 제거하여 도체층의 두께를 얇게 해서 원하는 두께로 할 수도 있다. 이 경우, 연마 전의 도체층의 두께는 5~35㎛의 범위 내, 바람직하게는 9~25㎛의 범위 내, 더 바람직하게는 12~18㎛의 범위 내이다. 도체층의 두께가 35㎛보다 커지면, 화학연마에 의한 박육화에 시간이 걸린다. 또한, 화학연마액으로서는, 과산화수소를 0.5~10중량% 및 황산을 0.5~15중량%의 농도로 함유하는 화학연마액이 바람직하다. 도체층의 제거는, 도체층의 두께의 10~90%, 바람직하게는 20~75%, 더 바람직하게는 40~70%를 제거하는 것이 좋다. 이와 같이 하여, 도체층의 두께를 상기 범위로 할 수 있다. 화학연마 후에 있어서의 화학연마면의 도체층의 표면조도(粗度)(Rz)는 십점평균조도 1.5㎛ 이하로 하는 것이 좋다. 도체층의 표면조도가 1.5㎛보다도 커지면, 미세한 회로형성이 곤란해진다. 이 박육화를 한 후, 제2의 공정으로 진입하는 것이 좋다.
본 발명의 제조방법은 회로폭이 15~40㎛ 피치의 플렉시블 프린트 배선판의 회로형성에 적용되는 것이 바람직하다. 바람직하게는 20~40㎛ 피치, 더 바람직하게는 25~40㎛ 피치의 회로형성에 적용되는 것이 좋다. 또한, 플렉시블 프린트 배선판의 회로폭이 40㎛ 피치 이하일 경우는 회로의 직선성이 특히 요구된다. 회로의 직선성은 회로의 상변(上邊) 폭의 흐트러짐을 절대편차의 평균값에 의해 구할 수 있다. 예를 들면 회로의 상변 폭을 30㎛ 피치마다 10점 측정한 점의 흐트러짐을, 절대편차의 평균값으로 표시한 경우, 0.3 이하인 것이 좋다. 회로의 직선성이 나쁘면(이 경우, 0.3을 초과한다), 마이그레이션 등의 현상이 일어나기 쉽다.
본 발명의 제조방법에 있어서, 상기 지표를 만족하는 수단으로서는, 금속장적층체를 선택하는 것 또는 에칭액을 선택하거나, 에칭조건을 제어하는 것 등이 있다. 유리하게는 금속장적층체를 선택하는 것 및 에칭액을 선택하는 것이다.
이를 위하여 금속장적층체로서 도체층이 이차이온질량분석(SIMS)으로 성분측정한 경우 구리 피크강도 50.0에 대하여 탄소 피크강도가 4.0 이하이며, 결정입자지름의 평균값이 2.0~5.0㎛인 동박으로서, 상기 동박을 도체층으로 하는 금속장적층체를 선택한다. 또한, 에칭액으로서, 염화제2철을 15~20wt%, 염화제2구리를 5~15wt% 및 염산을 0.1~0.9wt%의 농도로 함유하는 수용액을 선택하는 것이 바람직하다. 그리고, 이 금속장적층체와 에칭액을 선택하고, 이 에칭액에 의해 이 금속장적층체의 도체층을 에칭하여 회로형성하는 것이 바람직하다. 한편, 본 발명에 있어서 정의하는 동박의 평균결정입경은 동박 표면에 물리연마를 실시한 후, 나아가 산성의 부식액을 사용하여 에칭하고, 이것을 초심도형상 측정현미경에 의해 2,000배의 배율로 관찰하고, 절단법에 의한 ASTM입도측정(ASTM E112)에 준거하여 측정되는 값을 말한다. 또한, 이차이온질량분석(SIMS)에 의한 성분측정은 후기하는 조건에 따른다.
상기 금속장적층체를 준비하는 공정을 제1의 공정, 에칭액을 준비하여 에칭하는 공정을 제2의 공정이라고 한다. 제1의 공정을 거친 후에, 제2의 공정으로 이동하는데, 이 공정간에 에칭레지스트를 형성하는 공정 등의 하나 이상의 다른 공정이 존재할 수 있다. 또한, 필요에 따라 제1의 공정 또는 제2의 공정의 전후에도 하나 이상의 다른 공정이 존재할 수 있다.
제1의 공정에서 준비하는 금속장적층체는 그 도체층이 구리 피크강도 50.0에 대하여 탄소 피크강도가 4.0 이하이고, 결정입자지름의 평균값이 2.0~5.0㎛의 동박인 도체층을 가지는 금속장적층체이다. 본 발명에 따른 금속장적층체라면, 상기 지표를 만족하는 것이 용이해져, 미세회로를 형성하는 것이 용이하게 된다. 동박의 에칭특성을 제어하는 수단으로서, 동박이 함유하는 탄소성분과 결정입경의 두개의 인자를 제어하는 것을 들 수 있다. 동박의 결정입경이 2.0㎛ 미만일 경우 탄소성분의 영향에 비해 동박의 결정입경의 영향이 커진다. 한편, 결정입경이 2.0㎛를 초과할 경우 탄소성분의 영향을 받기 쉬워져, 탄소 피크강도가 4.0 이하, 바람직하게는 2.0 이하, 보다 바람직하게는 0.1~1.0이 되는 동박이 좋다. 결정입경이 5.0㎛를 초과할 경우는 형성한 회로의 직선성이 나빠지기 때문에 내(耐)마이그레이션성이 저하한다. 또한, 이러한 동박은 전해 동박, 압연동박의 제한은 받지 않지만, 결정입경을 제어하기 쉬운 전해 동박이 바람직하다. 또한, 동박의 결정입경이 원하는 입경으로 되기에는 불충분할 경우는, 필요한 열처리를 부가할 수 있다. 또, 이러한 동박은 시판품에서 선택하는 것이 가능하며, 예를 들면 니혼덴카이가부시키가이샤제 HL동박이나 후루가와서킷호일가부시키가이샤 WS박을 들 수 있다.
제2의 공정에서 준비하는 에칭액은 염화제2철을 15~20wt%, 염화제2구리를 5~15wt% 및 염산을 0.1~0.9wt%의 농도로 함유하는 수용액인 것이 좋다. 이 에칭액은 액 수명이 길어 품질도 안정되고, 에칭액의 제어도 용이하며, 에칭 후의 물세척도 간편하게 할 수 있다. 염화제2철은 동박을 두께방향(수직방향)으로 에칭하기 위하여 효과적인 성분이며, 15~20wt%의 범위의 농도가 되는 것이 좋다. 염화제2철이 15wt% 미만이면, 수직방향에 있어서의 충분한 에칭속도를 얻을 수 없다. 염화제2철이 20wt%를 초과하면, 플렉시블 프린트 배선판의 가로방향으로의 사이드에칭의 제어가 곤란하게 된다. 또한, 염화제2구리는 플렉시블 프린트 배선판의 가로방향으로의 에칭제어에 효과적인 성분이며, 5~15wt%의 범위의 농도가 되는 것이 좋다. 염화제2구리가 5wt% 미만이면, 프린트 배선판의 가로방향으로의 에칭제어가 곤란하게 된다. 염화제2구리가 15wt%를 초과하면, 플렉시블 프린트 배선판의 수직방향으로의 에칭속도가 저하한다. 또한, 염산은 0.1~0.9wt%의 범위의 농도가 되는 것이 좋다.
제2의 공정에서 에칭하여 회로형성할 때에는, 항상 신선한 에칭액의 공급에 의해 회로형성을 행하는 것이 좋고, 이에 따라 상기 지표(부식계수의 1분간당의 변화량 2.0 이상)를 유지할 수 있다. 에칭액의 공급방법은 특별히 한정되지 않지만, 예를 들면 샤워 등에 의해 연속적으로 흘려보내는 방식을 들 수 있다.
본 발명에서 사용되는 금속장적층체의 도체층(상기 동박)에 있어서는, 회로 상단의 표면조도(Rz)가 1.5㎛인 것이 바람직하다. 회로 상단의 표면조도(Rz)가 낮을수록 회로의 미세화와 직선성이 양호해진다.
제2의 공정에서는 에칭액에 의해 비회로부의 도체층을 에칭하여 회로형성하지만, 도체층이 절연수지층과 접하는 면에 표면처리층을 함유하는 경우에는, 에칭을 도중에 정지하고, 비회로부의 절연수지층에 남는 표면처리층을 제거하는 공정을 구비하여도 좋다. 이 경우, 표면처리층까지의 도체층을 에칭하는 공정을 공정(a)라고 하며, 표면처리층을 에칭 제거하는 공정을 공정(b)라고 한다. 이 표면처리층을 제거하는 공정(b)에서 얻어지는 에칭액으로서는 상기 화학연마액을 사용할 수 있다. 예를 들면 과산화수소를 0.5~10중량% 및 황산을 0.5~15%중량의 농도로 함유하는 화학연마액이 바람직하다.
도면을 참조하면서 설명을 덧붙인다. 도 4는 도체층(2)이 절연수지층(1)과 접하는 면에 표면처리층(5)을 함유할 경우의 에칭처리공정의 단면도를 모식적으로 나타내는 것이다. 도 4A'는 에칭개시시점 A'에서의 단면을, 도 4B'는 에칭정지시점B'에서의 단면을, 도 4Z는 종료시점 Z에서의 단면을 나타내는 것으로 한다. 에칭은 도체층의 최하부에 도달한 상태(K5=L5)에서 종료하는 것이 바람직하지만, 표면처리층(5)의 존재에 의해, 깊이방향으로의 에칭이 진행되지 않아, 비회로부의 절연수지층에 표면처리층(5)이 남는 경우가 있다. 이와 같은 경우는, 도 4B'와 같은 태양으로 에칭을 정지하고, 표면처리층(5)을 제거하는 공정을 더하여, 도 4Z와 같은 태양으로 하는 것이 바람직하다.
금속장적층체는 폴리이미드수지층을 절연층으로 하고 동박을 도체층으로 하는 동장적층체인 것이 바람직하며, 이 도체층은 폴리이미드수지층의 편면 혹은 양면에 형성되어도 된다.
절연층이 폴리이미드수지층일 경우, 폴리이미드수지로서는, 폴리이미드, 폴리아미드이미드, 폴리벤즈이미다졸, 폴리이미드에스테르, 폴리에테르이미드, 폴리실록산이미드 등의 구조 중에 이미드기를 가지는 폴리머로 이루어지는 내열성수지가 있다.
폴리이미드수지는 공지의 디아민과 산무수물을 용매의 존재 하에서 반응하여 제조할 수 있다. 사용되는 디아민으로서는, 예를 들면 4,4'-디아미노디페닐에테르, 2'-메톡시-4,4'-디아미노벤즈아닐리드, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판, 2,2'-디메틸-4,4'-디아미노비페닐, 3,3'-디히드록시-4,4'-디아미노비페닐, 4,4'-디아미노벤즈아닐리드 등을 들 수 있다. 또한, 산무수물로서는, 예를 들면 무수피로멜리트산, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-디페닐술폰테트라카르복실산 이무수물, 4,4'-옥시디프탈산 무수물을 들 수 있다. 디아민, 산무수물은 각각 그 1종만을 사용하여도 좋고, 2종 이상을 병용하여 사용할 수도 있다.
또한, 이러한 반응들은 유기용매 중에서 행하게 하는 것이 바람직하며, 이와 같은 유기용매로서는 특별히 한정되지 않지만, 구체적으로는, 디메틸술폭시드, N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-메틸-2-피롤리돈, 헥사메틸포스포름아미드, 페놀, 크레졸, γ-부티로락톤 등을 들 수 있으며, 이들은 단독으로 또는 혼합하여 사용할 수 있다. 또한, 이러한 유기용제의 사용량으로서는 특별히 제한되는 것은 아니지만, 중합반응에 의해 얻어지는 폴리아믹산 용액의 농도가 중량부에 있어서 5~30중량% 정도가 되는 사용량으로 조정하여 사용하는 것이 바람직하다.
또한, 이러한 용매를 사용한 반응에 있어서, 사용하는 디아미노화합물과 산이무수물과의 배합비율은 전체 디아미노화합물에 대하여 산이무수물의 몰비가 0.95에서 1.05의 비율로 사용하는 것이 바람직하다.
디아미노화합물과 산이무수물과의 반응은, 0℃에서 60℃의 범위의 온도조건으로 1~24시간 반응시키는 것이 바람직하다. 이러한 온도조건이 상기 하한 미만에서는, 반응속도가 늦어져서 분자량의 증가가 진행되지 않는 경향이 있고, 한편, 상기 상한을 초과하면 이미드화가 진행하여 반응용액이 겔화하기 쉬워지는 경향이 있다. 이러한 온도조건으로 반응시킴으로써, 효율적으로 폴리아믹산의 수지용액을 얻을 수 있다.
동장적층체를 제조하는 방법은 특별히 한정되지 않지만, 예를 들면 폴리아믹산의 수지용액을 동박 상에 도포한 후에 열처리(건조, 경화)를 실시하여 동박 상에 폴리이미드수지층을 형성시키는 방법이 있다. 폴리아믹산의 수지용액을 동박 상에 도포하는 방법으로서는 특별히 제한되지 않으며, 콤마, 다이, 나이프, 립 등의 코터로 도포하는 것이 가능하다.
또한, 열처리(건조, 경화)의 방법도 특별히 제한되지 않으며, 예를 들면 80~400℃의 온도조건으로 1~60분간 가열하는 열처리가 바람직하게 채용된다. 이러한 열처리를 행함으로써 폴리아믹산의 탈수폐환이 진행하기 때문에, 동박 상에 폴리이미드수지층을 형성시킬 수 있다.
폴리이미드수지층은 단층만으로 형성되는 것이어도 좋고, 복수층으로 형성되는 것이어도 좋다. 폴리이미드수지층을 복수층으로 할 경우, 다른 구성 성분으로 이루어지는 폴리이미드수지층의 위에 다른 폴리이미드수지를 순차 도포하여 형성할 수 있다. 폴리이미드수지층이 3층 이상으로 이루어지는 경우, 동일한 구성의 폴리이미드수지를 2회 이상 사용해도 된다.
동장적층체는 동박층을 양면에 가지는 양면 동장적층체로 할 수 있다. 양면 동장적층체는, 예를 들면 2세트의 동장적층판을 준비하고, 수지측을 마주하게 하여, 열프레스에 의해 압착하는 방법에 의해 제조할 수 있다. 이 경우, 그 사이에 폴리이미드필름을 끼워 가열압착하는 방법이 바람직하다.
경우에 따라서는, 폴리이미드수지층의 표면에 금속박을 더 붙이지만, 그 방법은 특별히 제한되지 않으며, 적절히 공지의 방법을 채용할 수 있다. 이러한 금속박을 붙이는 방법으로서는, 통상의 하이드로프레스, 진공타입의 하이드로프레스, 오토클레이브가압식 진공프레스, 연속식 열 라미네이터 등을 들 수 있다. 이러한 도체층을 붙이는 방법 중에서도, 충분한 프레스압력이 얻어지고, 잔존 휘발분의 제거도 용이하게 이루어지고, 나아가 도체의 산화를 방지할 수 있다는 관점에서 진공하이드로프레스, 연속식 열 라미네이터를 이용하는 것이 바람직하다. 또한, 이와 같이 하여 도체층을 붙일 때에는, 200~400℃ 정도로 가열하면서 금속박을 프레스하는 것이 바람직하다. 또한, 프레스압력에 대해서는 사용하는 프레스기기의 종류에 따라 다르지만, 통상 100~150kgf/㎠ 정도가 적당하다.
이하, 본 발명을 실시예에 의해 더 자세히 설명하는데, 본 발명은 이것에 한정되는 것은 아니다. 한편, 이하의 실시예에 있어서 특별히 구애되지 않는 한, 각종 평가는 하기에 의한 것이다.
<이차이온질량분석(SIMS)에 의한 탄소성분의 측정>
각 실시예 및 비교예에서 얻어진 동장적층체를, CAMECA사제의 IMS-4F에 의해 동박의 도공면측에 일차이온으로서 Cs+를 14.5KeV, 50nA의 강도로 100㎛2의 영역에 조사하고, 그곳으로부터 방출되는 구리와 탄소의 이차이온(음이온)을 60㎛ø의 측정범위 내에 대해서 각 1초씩 강도를 계측하였다.
<동박의 결정입경의 측정>
각 실시예 및 비교예에서 얻어진 동장적층체를, 이들의 동박 표면에 물리연마를 실시한 후, 나아가 산성의 부식액을 사용하여 에칭하고, 이것을 (주)키엔스사제의 초심도형상 측정현미경 VK8500에 의해 2000배의 배율로 관찰하고, 절단법에 의한 ASTM입도측정(ASTM E112)에 준거한 방법을 이용하여, 평균의 결정입경을 구하였다.
<동박의 표면조도의 측정>
초심도형상 측정현미경(KEYENCE제, VK-8500)을 이용하여 2000배로 동박면의 길이방향으로 140㎛ 측정하였다.
<부식계수의 측정>
샘플을 냉간 매립수지(embedding resin)에 감합하고, 냉간 매립수지를 완전히 경화시킨 후, 샘플을 회로의 가로방향으로의 단면을 형성할 수 있도록 하여, 단면피스를 제작하였다. 이 단면의 600배의 광학 현미경 사진을 촬영하고, 그 사진에서 부식계수를 산출하였다. 즉, 도 5는 에칭된 샘플의 도체층의 단면을 나타내는 도면인데, 도체층의 배선 패턴의 상부를 W1, 하부의 W2, 도체층의 높이를 H로 하여, 부식계수(Ef)를 하기 식(2)으로 구하였다.
Ef= D/S= 2H/(W2-W1) (2)
합성예 1
반응용기에 N,N-디메틸아세트아미드를 넣는다. 이 반응용기에 4,4'-디아미노-2'-메톡시벤즈아닐리드(MABA)를 용기 중에서 교반하면서 용해시켰다. 다음으로, 무수피로멜리트산(PMDA) 및 4,4'-디아미노디페닐에테르(DAPE)를 첨가하였다. 모노머의 투입 총량이 15wt%이며, 각 디아미노의 몰 비율은 MABA:DAPE, 60:40이 되도록 투입하였다. 그 후, 3시간 교반을 계속하여 중합반응을 행하고, 점조(粘稠)한 폴리이미드전구체 수지액(a)을 얻었다.
합성예 2
반응용기에 N,N-디메틸아세트아미드를 넣는다. 이 반응용기에 2,2'-비스[4-(4-아미노페녹시)페닐]프로판(BAPP) 및 1,4-비스(4-아미노페녹시)벤젠(TPE-Q)을 용기 중에서 교반하면서 용해시켰다. 다음으로, BPDA 및 PMDA를 첨가하였다. 모노머의 투입 총량이 15wt%이고, 각 디아미노의 몰 비율은 BAPP:TPE-Q, 80:20이 되도록 투입하였다. 그 후, 3시간 교반을 계속하여 중합반응을 행하여, 점조한 폴리이미드전구체 수지액(b)을 얻었다.
적층체의 회로형성을 위한 에칭액으로서, 하기를 준비하였다.
에칭액 A: 염화제2철 20wt%, 염화제2구리 0wt%, 염산 0.5wt%의 수용액
에칭액 B: 염화제2철 20wt%, 염화제2구리 10wt%, 염산 0.5wt%의 수용액
에칭액 C: 염화제2철 0wt%, 염화제2구리 20wt%, 염산 0.5wt%의 수용액
적층체의 도체층의 화학연마에 사용한 화학연마액은, 하기의 것을 준비하였다.
화학연마액: 과산화수소/황산계 화학연마액(황산 농도 20g/L, 과산화수소 농도 80g/L)
실시예 1
동박(1)(전해 동박, 두께 12㎛)을 준비하였다. 이 동박 상에 합성예 1에서 조정한 폴리이미드전구체 수지용액(b)을 경화 후의 두께가 약 2㎛가 되도록 균일하게 도포한 후, 130℃에서 가열건조하여 용매를 제거하였다. 다음으로, 그 위에 적층하도록 합성예 2에서 조정한 폴리이미드전구체 수지액(a)을 경화 후의 두께가 약 20㎛가 되도록 균일하게 도포하고, 135℃에서 가열건조하여 용매를 제거하였다. 또한, 폴리이미드전구체층 상에 조금 전의 폴리이미드전구체 수지액(b)을 경화 후의 두께가 약 3㎛가 되도록 균일하게 도포하고, 130℃에서 가열건조하여 용매를 제거하였다.
이 적층체를 그 후 130℃에서 380℃까지 10분에 걸쳐 단계적으로 승온된 열처리공정을 경유시켜 폴리이미드수지층 두께 25㎛의 동장적층체(a)를 얻었다. 이때, 최고가열온도 380℃에 있어서, 6분간의 가열을 행하였다. 한편, 이 열처리 후의 동장적층체(a)의 동박은 SIMS에 의한 측정에 의해, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 0.29였다. 또한, 열처리 후의 동박의 평균결정입경은 4.0㎛였다. 이 동장적층체(a)에 있어서, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.3㎛였다. 이 동장적층체(a)의 도체층 상에 드라이필름 레지스트를 라미네이트한 후, 포토마스크를 통하여 자외선 노광하고, 현상하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트 패턴을 형성하였다.
다음으로, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 3.3이며, 회로의 직선성은 0.27이었다.
실시예 2
동박(1) 대신에 동박(2)(전해 동박, 두께 12㎛)을 사용한 것 외에는 실시예 1과 동일하게 하여 동장적층체(b)를 얻었다. 한편, 열처리 후의 동장적층체(b)의 동박은, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 0.58이고, 평균결정입경은 3.0㎛였다. 또한, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.3㎛였다. 이 동장적층체(b)를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트 패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출된 부식계수의 1분간당의 변화량은 2.6이며, 회로의 직선성은 0.25였다.
실시예 3
동박(1)(전해 동박, 두께 12㎛)을 준비하였다. 실시예 1과 동일하게 하여 동장적층체(a)를 얻었다. 이 동장적층체(a)의 동박층을 화학연마액으로 화학연마하여 동박층의 두께가 8.0㎛가 되도록 해서 동장적층체(a')를 얻었다. 이와 같이 하여 얻어진 동장적층체(a')의 화학연마면측의 표면조도(Rz)는 1.3㎛였다. 이 동장적층체(a')를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트 패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 40초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 20초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 3.3이며, 회로의 직선성은 0.27이었다.
실시예 4
동박(2)(전해 동박, 두께 12㎛)을 준비하였다. 실시예 1과 마찬가지로 하여 동장적층체(b)를 얻었다. 이 동장적층체(b)의 동박층을 화학연마액으로 화학연마하여 동박층의 두께가 8.0㎛가 되도록 해서 동장적층체(b')를 얻었다. 이와 같이 하여 얻어진 동장적층체(a')의 화학연마면측의 표면조도(Rz)는 1.3㎛였다. 이 동장적층체(a')를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 40초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동 조건으로 에칭을 20초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 2.6이며, 회로의 직선성은 0.25였다.
실시예 5
동박(1)(전해 동박, 두께 12㎛)을 준비하였다. 실시예 1과 동일하게 하여 동장적층체(a)를 얻었다. 이 동장적층체(a)를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 물세척한 후, 그 에칭면을 계속해서 화학연마액에 의한 에칭처리를 10초간 더 행하였다. 회로의 직선성은 0.27이었다.
실시예 6
동박(1)(전해 동박, 두께 12㎛)을 준비하였다. 실시예 3과 동일하게 하여 동장적층체(a')를 얻었다. 이 동장적층체(a')를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 물세척한 후, 그 에칭면을 계속해서 화학연마액에 의한 에칭처리를 10초간 더 행하였다. 회로의 직선성은 0.27이었다.
비교예 1
동박(1) 대신에 동박(3)(전해 동박, 두께 12㎛)을 사용한 것 외에는 실시예 1과 동일하게 하여 동장적층체를 얻었다. 한편, 열처리 후의 동장적층체의 동박은, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 8.3이고, 평균결정입경은 1.3㎛였다. 또한, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.8㎛였다. 이 동장적층체를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 1.5이며, 회로의 직선성은 0.20이었다.
비교예 2
동박(1) 대신에 동박(4)(전해 동박, 두께 12㎛)을 사용한 것 외에는 실시예 1과 동일하게 하여 동장적층체를 얻었다. 한편, 열처리 후의 동장적층체의 동박은, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 4.3이며, 평균결정입경은 3.0㎛였다. 또한, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.0㎛였다. 이 동장적층체를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 1.8이며, 회로의 직선성은 0.30이었다.
비교예 3
동박(1) 대신에 동박(5)(압연동박, 두께 12㎛)을 사용한 것 외에는 실시예 1과 동일하게 하여 동장적층체를 얻었다. 한편, 열처리 후의 동장적층체의 동박은, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 0.13이고, 평균결정입경은 7.7㎛였다. 또한, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.2㎛였다. 이 동장적층체를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 0.6이며, 회로의 직선성은 0.61이었다.
비교예 4
동박(1) 대신에 동박(6)(압연동박, 두께 12㎛)을 사용한 것 외에는 실시예 1과 동일하게 하여 동장적층체를 얻었다. 한편, 열처리 후의 동장적층체의 동박은, 구리의 피크강도 50.0에 대하여 탄소의 피크강도는 0.25이고, 평균결정입경은 12.0㎛였다. 또한, 폴리이미드수지층과 접하지 않은 동박의 표면조도(Rz)는 1.4㎛였다. 이 동장적층체를 실시예 1과 동일하게 하여 50㎛ 피치{배선폭/배선간격(L/S)=20/30}의 레지스트패턴을 형성한 후, 액온 40℃의 에칭액 B를 사용하여 60초간 에칭을 행하고, 이때의 단면피스의 부식계수를 측정한 후, 나아가 동일 조건으로 에칭을 30초간 추가한 후의 단면피스의 부식계수를 측정하였다. 측정값에서 산출한 부식계수의 1분간당의 변화량은 -0.8이며, 회로의 직선성은 0.45였다.
비교예 5
에칭액 B 대신에 에칭액 A를 사용한 것 외에는 실시예 1과 동일하게 하여 실시예 1에서 얻은 동장적층체를 에칭 A에 의해 회로가공을 행하였지만, 가로방향으로의 에칭속도가 빨라 회로형성이 곤란하였다.
비교예 6
에칭액 B 대신에 에칭액 C를 사용한 것 외에는 실시예 1과 동일하게 하여 실시예 1에서 얻은 동장적층체를 에칭 C에 의해 회로가공을 행하였지만, 수직방향으로의 충분한 에칭속도가 얻어지지 않고, 회로의 직선성은 0.41이었다.
이상의 결과를 정리하여 표 1에 나타낸다. 한편, 표 1의 판정은, 동박 두께 12㎛에 있어서의 회로가공성(회로폭이 30㎛ 피치)을 판단기준으로 하였다.
Figure 112007021869692-pat00001
본 발명에 의하면, 미세회로폭의 배선 패턴을 형성하기에 우수함과 동시에, 내마이그레이션성에 대해서도 양호한 플렉시블 프린트 배선판의 제조방법을 제공할 수 있다.

Claims (9)

  1. 절연수지층 및 도체층이 적층하는 금속장적층체의 도체층을 에칭액에 의해 에칭하여 회로형성하는 플렉시블 프린트 배선판의 제조방법에 있어서, 도체층이 이차이온질량분석(SIMS)으로 성분측정했을 경우, 동(銅) 피크강도 50.0에 대하여 탄소 피크강도가 0.1~4.0이며, 결정입자경의 평균값이 2.0~5.0㎛의 동박인 금속장적층체를 준비하는 제1의 공정과, 에칭액에 의해 도체층을 에칭하여 회로형성하는 제2의 공정을 구비하며, 또한 제2의 공정은 사이드에칭에 의한 언더컷트량(S)과, 프린트기판에 수직인 방향의 에칭깊이(D)와의 비(D/S)인 부식계수(Ef)의 1분간당의 변화량이 2.0~4.0이 되는 조건으로 이루어지는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1의 공정과 제2의 공정 사이에, 도체층을 화학연마하여 도체층의 두께 10~90%를 제거해서 박육화(薄肉化)하는 공정을 포함한 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  4. 제1항에 있어서, 상기 제2의 공정에 있어서의 에칭액은, 염화제2철을 15~20wt%, 염화제2구리를 5~15wt% 및 염산을 0.1~0.9wt%의 농도로 함유하는 수용액인 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  5. 제3항에 있어서, 상기 화학연마는 과산화수소를 0.5~10중량% 및 황산을 0.5~15%중량의 농도로 함유하는 화학연마액으로 이루어지는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  6. 제1항에 있어서, 상기 절연수지층과 접하는 도체층 표면에 표면처리층을 가지는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  7. 제6항에 있어서, 에칭액에 의해 도체층을 에칭하여 회로형성하는 제2의 공정이, 도체층 두께의 대부분을 에칭하는 공정(a)과, 표면처리층을 가지는 도체층의 표면처리층을 에칭제거하는 공정(b)을 포함하는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  8. 제7항에 있어서, 공정(a)에 있어서의 에칭액은, 염화제2철을 15~20wt%, 염화제2구리를 5~15wt% 및 염산을 0.1~0.9wt%의 농도로 함유하는 수용액이며, 공정(b)에 있어서의 에칭액은, 과산화수소를 0.5~10중량% 및 황산을 0.5~15%중량의 농도로 함유하는 수용액인 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
  9. 제1항 및 제3항 내지 제8항 중 어느 한 항에 있어서, 회로폭이 15~40㎛ 피치의 플렉시블 프린트 배선판의 회로형성에 적용되는 것을 특징으로 하는 플렉시블 프린트 배선판의 제조방법.
KR1020070026797A 2006-03-30 2007-03-19 플렉시블 프린트 배선판의 제조방법 KR101042785B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006093946 2006-03-30
JPJP-P-2006-00093946 2006-03-30
JPJP-P-2007-00032254 2007-02-13
JP2007032254A JP4912909B2 (ja) 2006-03-30 2007-02-13 フレキシブルプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20070098530A KR20070098530A (ko) 2007-10-05
KR101042785B1 true KR101042785B1 (ko) 2011-06-20

Family

ID=38765142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026797A KR101042785B1 (ko) 2006-03-30 2007-03-19 플렉시블 프린트 배선판의 제조방법

Country Status (2)

Country Link
JP (1) JP4912909B2 (ko)
KR (1) KR101042785B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5474316B2 (ja) * 2008-05-30 2014-04-16 三井金属鉱業株式会社 銅張積層板、その銅張積層板製造に用いる表面処理銅箔及びその銅張積層板を用いて得られるプリント配線板
CN102301838B (zh) * 2009-01-29 2015-12-09 吉坤日矿日石金属株式会社 电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法
JP5532706B2 (ja) * 2009-07-02 2014-06-25 住友金属鉱山株式会社 フレキシブル性銅張積層板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09195096A (ja) * 1996-01-16 1997-07-29 Mitsui Mining & Smelting Co Ltd プリント配線板用電解銅箔及びその製造方法
JPH09272994A (ja) * 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2002105699A (ja) 2000-10-02 2002-04-10 Nikko Materials Co Ltd 銅張り積層板用電解銅箔及びその製造方法
JP2005015861A (ja) 2003-06-26 2005-01-20 Nikko Materials Co Ltd 銅箔及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107476A (ja) * 1989-09-22 1991-05-07 Mitsubishi Electric Corp 銅合金のエッチング方法
JPH04181794A (ja) * 1990-11-16 1992-06-29 Fujitsu Ltd 回路基板の製造方法
JP4471441B2 (ja) * 2000-03-24 2010-06-02 義和 小林 塩化第二銅エッチング液組成物
JP3898077B2 (ja) * 2001-11-13 2007-03-28 株式会社フジクラ フレキシブルプリント配線板の製造方法
JP2004263300A (ja) * 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JPWO2005086551A1 (ja) * 2004-03-03 2007-08-09 イビデン株式会社 エッチング液、エッチング方法およびプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09195096A (ja) * 1996-01-16 1997-07-29 Mitsui Mining & Smelting Co Ltd プリント配線板用電解銅箔及びその製造方法
JPH09272994A (ja) * 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2002105699A (ja) 2000-10-02 2002-04-10 Nikko Materials Co Ltd 銅張り積層板用電解銅箔及びその製造方法
JP2005015861A (ja) 2003-06-26 2005-01-20 Nikko Materials Co Ltd 銅箔及びその製造方法

Also Published As

Publication number Publication date
JP4912909B2 (ja) 2012-04-11
KR20070098530A (ko) 2007-10-05
JP2007294873A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100898920B1 (ko) 적층체 및 그의 제조 방법
KR101561731B1 (ko) 표면 처리 동박, 그 제조 방법 및 동장 적층 기판
EP2457725B1 (en) Resin composite electrolytic copper foil, copper-clad laminate, and printed wiring board
TWI553054B (zh) Resin composition for printed circuit boards
KR102050646B1 (ko) 캐리어 부착 동박
KR101001429B1 (ko) 수지 부착 금속박, 그를 이용한 프린트 배선판 및 그의 제조 방법
KR102051787B1 (ko) 캐리어 부착 동박
WO2017170521A1 (ja) 樹脂組成物及び多層基板
JP2022095792A (ja) 銅張積層基板およびこれを含む印刷回路基板
KR20100092937A (ko) 프린트 배선판의 제조 방법
KR20070078086A (ko) 수지 복합 동박, 인쇄 배선 기판 및 그 제조 방법
JP2004025835A (ja) 樹脂付き金属箔、金属張積層板、これを用いたプリント配線板およびその製造方法
KR20130076747A (ko) 연성금속박적층체 및 이의 제조방법
JP5870148B2 (ja) キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP2014107295A (ja) 多層プリント配線板用の接着フィルム
KR101042785B1 (ko) 플렉시블 프린트 배선판의 제조방법
JP2007288152A (ja) 積層板
JP2014024970A (ja) 樹脂組成物、プリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
CN1374189A (zh) 聚酯胶片的制造方法
JP2018058362A (ja) 低い寸法変化率を有する軟性銅箔積層フィルムおよびその製造方法
JP2008135759A (ja) ポリイミドベンゾオキサゾールフィルムを絶縁層として用いたプリント配線基板用ベース基板、多層プリント配線板
KR102605943B1 (ko) 폴리이미드 수지 전구체, 폴리이미드 수지, 금속장 적층판, 적층체 및 플렉시블 프린트 배선판
JP4721657B2 (ja) ポリイミドベンゾオキサゾールフィルム
JP2011213794A (ja) 樹脂組成物、bステージフィルム、積層フィルム、プリプレグ、多層プリント配線板、及び多層プリント配線板の製造方法
TWI614108B (zh) 製造厚的聚醯亞胺撓性金屬披覆積層板的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee