KR101020731B1 - 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조 - Google Patents

구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조 Download PDF

Info

Publication number
KR101020731B1
KR101020731B1 KR1020080069602A KR20080069602A KR101020731B1 KR 101020731 B1 KR101020731 B1 KR 101020731B1 KR 1020080069602 A KR1020080069602 A KR 1020080069602A KR 20080069602 A KR20080069602 A KR 20080069602A KR 101020731 B1 KR101020731 B1 KR 101020731B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
anisotropic conductive
base film
chip
Prior art date
Application number
KR1020080069602A
Other languages
English (en)
Other versions
KR20090094732A (ko
Inventor
치아-후에이 우
Original Assignee
하이맥스 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이맥스 테크놀로지스 리미티드 filed Critical 하이맥스 테크놀로지스 리미티드
Publication of KR20090094732A publication Critical patent/KR20090094732A/ko
Application granted granted Critical
Publication of KR101020731B1 publication Critical patent/KR101020731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Abstract

칩 온 필름(chip on film, COF) 구조는 연성 회로 기판 및 칩을 포함한다. 상기 연성 회로 기판은 연성 베이스 필름 및 도전층을 포함한다. 상기 연성 베이스 필름은 폴리이미드(polyimide) 층 및 이방성 도전층을 가진다. 상기 도전층은 상기 연성 베이스 필름 상에 배치된다. 상기 도전층과 상기 이방성 도전층은 상기 폴리이미드 층에 의해 격리된다. 상기 칩은 상호 접속부들에 의해 상기 도전층에 장착된다.

Description

구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조{Built-in method of thermal dissipation layer for driver IC substrate and structure thereof}
[관련 출원에 대한 참조]
본 출원은 2008년 3월 3일에 출원된 미국 임시 출원 번호 제61/033,021호에 대한 우선권의 이익을 주장한다.
[발명의 분야]
본 발명은 칩 온 필름(chip on film, COF)에 관한 것으로, 보다 상세하게는, 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조에 관한 것이다.
최근 몇 년 동안, 액정 디스플레이(liquid crystal display, LCD) 스크린들은 이동 전화들, PDA(personal digital assistants)들 및 노트북들과 같은 모든 종류의 전자 장치에 널리 사용되어 왔다. 디스플레이 스크린들의 사이즈가 커져감에 따라, 가볍고 얇은 액정 디스플레이 장치들이 CRT(cathode ray tube)들과 같은 종래의 디스플레이 장치들을 대신하고 있으며, 그 결과 디스플레이 영역에서 더욱더 중요한 역할을 한다.
액정 디스플레이의 사이즈가 커져감에 따라, 구동 집적 회로에 대한 채널들 의 개수와 동작 주파수는 실질적으로 증가된다. 그러나, 구동 집적 회로에 대한 채널들의 개수와 동작 주파수의 증가로, 구동 집적 회로의 심한 과열로 인하여 장치의 성능과 수명이 감소될 수 있다. 그러므로, 열 방출을 개선하고 액정 디스플레이 장치들의 집적 회로의 과열을 줄일 수 있는 방법들 및 장치들을 제공할 필요가 있다.
따라서, 본 발명의 해결하고자 하는 과제들 중 하나는 상술한 문제점들을 해결하기 위하여 열 방출을 개선할 수 있는 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조를 제공하는데 있다.
또한, 본 발명의 예시적인 실시예에 따르면, 칩 온 필름 구조가 개시된다. 상기 칩 온 필름 구조는 연성 회로 기판 및 칩을 포함한다. 상기 연성 회로 기판은 연성 베이스 필름 및 도전층을 가진다. 상기 연성 베이스 필름은 폴리이미드 층 및 이방성 도전층을 가진다. 상기 도전층은 상기 연성 베이스 필름 상에 위치한다. 상기 도전층과 상기 이방성 도전층은 상기 폴리이미드 층에 의해 격리된다. 상기 칩은 상호 접속부들에 의해 상기 도전층에 장착된다.
본 발명의 예시적인 실시예에 따르면, 구동 집적 회로 기판용 열 방출 층의 내장 방법이 개시된다. 상기 방법은: 연성 베이스 필름과 도전층을 가지는 연성 회로 기판을 제공하는 단계, 및 상호 접속부들에 의해 상기 도전층에 칩을 장착하는 단계를 포함하고, 상기 연성 베이스 필름은 폴리이미드 층과 이방성 도전층을 포함하고, 상기 도전층과 상기 이방성 도전층은 상기 폴리이미드 층에 의해 격리된다.
본 발명의 이러한 목적들 그리고 다른 목적들은 다양한 그림들과 도면들에서 예시된 바람직한 실시예의 후술되는 상세한 설명을 읽은 후에 본 기술분야에서 통 상의 지식을 가진 자에게 의심 없이 명확하게 될 것이다.
본 발명에 따르면, 칩 온 필름 구조는 연성 베이스 필름과 도전층을 포함하는 연성 회로 기판 및 칩을 포함하고, 상기 연성 베이스 필름은 폴리이미드 층과 이방성 도전층을 가진다. 상기 이방성 도전층은 열을 전도하는 바람직한 기능성을 가지므로, 상기 칩에서 생성된 열을 방출하는 것을 도와서 열 방출을 개선할 수 있다. 또한, 본 발명에 따른 칩 온 필름 구조의 제조 방법은 칩 온 필름 생산자들이 연성 베이스 필름의 원재료만을 교체하는 것이 요구되는바 효율적인 생산 방법이다. 또한, 상기 이방성 도전층(열 방출층)의 두께는 서로 다른 기계적인 신뢰성 테스트들의 한계와 각각의 열 방출 요건을 만족시키도록 조절될 수 있다.
도 1을 참조하면, 도 1은 본 발명의 일 실시예에 따른 칩 온 필름 구조(100)를 나타내는 단면도이다. 도 1에 도시된 바와 같이, 칩 온 필름 구조(100)는 칩(110) 및 연성(flexible) 회로 기판(120)(즉, 기판)을 포함한다. 연성 회로 기판(120)은 도전층(130) 및 연성 베이스(base) 필름(140)을 가진다. 연성 베이스 필름(140)은 폴리이미드(polyimide) 층(142) 및 이방성 도전층(anisotropic conductive layer, ACL)(144)를 가진다. 도전층(130)은 폴리이미드 층(142) 상에 형성되고, 도전층(130) 및 이방성 도전층(144)은 폴리이미드 층(142)에 의해 격리된다. 칩(110)은 그것의 상호 접속부들(interconnectors, 111)을 도전층(130)과 본딩하여 연성 회로 기판(120) 상에 실장된다. 칩 온 필름 구조(100)의 더욱 상세 한 설명은 아래와 같이 상술된다. 그러나 본 설명은 단지 좀더 명확한 이해를 위한 것이고, 본 발명을 제한하는 것으로 여겨져서는 안 될 것이다.
칩 온 필름 구조(100)에서, 이방성 도전층(144)은 폴리이미드(PI) 및 이방성 도전 입자들(particles)로 이루어지고, 폴리이미드 층(142)과 이방성 도전층(144) 사이의 표면에 실질적으로 수직하는 특정 방향에서 도전성을 가진다. 예를 들어, 이방성 도전층(144)은 도 1에 도시된 바와 같이 Z 방향에서 도전성을 가진다.
도 2를 참조하면, 도 2는 본 발명의 제1 실시예에 따른 구동 집적 회로 기판용 열 방출 층의 내장 방법을 나타내는 흐름도이다. 본 방법은 소위 "구리 도금(Cu plating)" 타입의 칩 온 필름 공정에 통합될 수 있다. 본 단계들은 아래와 같이 간략하게 설명된다:
단계(S200): 폴리이미드 층을 제공한다.
단계(S210): 상기 폴리이미드 층의 일 표면 상에 이방성 도전 입자들을 라미네이트(laminate)하여 열-압축 공정으로 이방성 도전층을 형성함으로써, 상기 폴리이미드 층과 상기 이방성 도전층 사이의 표면에 실질적으로 수직하는 특정 방향에서 상기 이방성 도전층이 도전성을 갖도록 한다.
단계(S220): 상기 폴리이미드 층의 다른 표면 상에 도전층을 대향되도록 형성한다.
단계(S230): 상기 도전층 상에 패턴을 형성하고, 상호 접속부들에 의해 칩을 상기 도전층에 장착한다.
도 3을 참조하면, 도 3은 본 발명의 제2 실시예에 따른 구동 집적 회로 기판 용 열 방출 층의 내장 방법을 나타내는 흐름도이다. 본 발명은 소위 "폴리이미드 캐스팅(PI casting)" 타입의 칩 온 필름 공정에 통합될 수 있다. 본 단계들은 아래와 같이 간략하게 설명된다:
단계(S300): 도전층을 제공한다.
단계(S310): 코팅 공정으로 상기 도전층 상에 폴리이미드 층을 형성한다.
단계(S320): 상기 폴리이미드 층의 표면 상에 이방성 도전 입자들을 혼합하여 경화(curing) 공정으로 원형(original) 연성 베이스 필름을 형성한다.
단계(S330): 상기 원형 연성 베이스 필름 상에 자기장을 인가하여 이방성 도전층을 형성한다.
단계(S340): 상기 도전층 상에 패턴을 형성하고, 상호 접속부들에 의해 칩을 상기 도전층에 장착한다.
본 발명의 일 실시예에 따른 구동 집적 회로 기판용 열 방출 층의 내장 방법은 본 기술분야에서 통상의 지식을 가진 자가 도 2 및 3의 흐름도를 참조한 후에 쉽게 이해할 것이므로, 더욱 상세한 설명은 편의상 여기서 생략된다. 또한, 결과가 실질적으로 동일한 한, 도 2 및 3의 단계들은 예시적인 흐름도에 도시된 정확한 순서에 따라 수행될 것으로 제한되지 않는 점에 유의한다.
본 발명의 일 실시예에 따른 칩 온 필름 구조(100)에서, 연성 베이스 필름(140)은 폴리이미드 층(142)뿐만 아니라, 이방성 도전층(144)을 가진다. 이방성 도전층(144)은 열을 전도하는 바람직한 기능성을 가지므로, 칩(110)에서 생성된 열을 방출하는 것을 도와서 열 방출을 개선할 수 있다. 또한, 본 발명의 일 실시예 에 따른 칩 온 필름 구조의 제조 방법은 칩 온 필름 생산자들이 연성 베이스 필름의 원재료만을 교체하는 것이 요구되는바 효율적인 생산 방법이다. 또한, 상기 이방성 도전층(열 방출 층)의 두께는 서로 다른 기계적인 신뢰성 테스트들의 한계와 각각의 열 방출 요건을 만족시키도록 조절될 수 있다.
본 기술분야에서 통상의 지식을 가진 자들은 본 발명의 교사를 유지하면서 상기 장치 및 방법에 대한 다양한 수정들 및 교체들이 이루어질 수 있음을 용이하게 알 것이다. 따라서, 상기 개시는 오직 첨부된 청구항들의 경계 및 범위에 의하여 오직 제한되도록 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 칩 온 필름 구조를 나타내는 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 구동 집적 회로 기판용 열 방출 층의 내장 방법을 나타내는 흐름도이다.
도 3은 본 발명의 제2 실시예에 따른 구동 집적 회로 기판용 열 방출 층의 내장 방법을 나타내는 흐름도이다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 연성 베이스 필름과 도전층을 가지는 연성 회로 기판을 제공하는 단계; 및
    상호 접속부들에 의해 상기 도전층에 칩을 장착하는 단계를 포함하고,
    상기 연성 베이스 필름은 폴리이미드 층과 이방성 도전층을 포함하고, 상기도전층과 상기 이방성 도전층은 상기 폴리이미드 층에 의해 격리되는 구동 집적 회로 기판용 열 방출 층의 내장 방법에 있어서,
    상기 연성 회로 기판을 형성하는 단계는:
    상기 폴리이미드 층을 제공하는 단계;
    상기 폴리이미드 층의 표면 상에 이방성 도전 입자들을 라미네이트하여 열-압축 공정으로 상기 이방성 도전층을 형성함으로써, 상기 폴리이미드 층과 상기 이방성 도전층 사이의 표면에 실질적으로 수직하는 특정 방향에서 상기 이방성 도전층이 도전성을 갖게 만드는 단계; 및
    상기 폴리이미드 층의 다른 표면 상에 상기 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 삭제
  6. 연성 베이스 필름과 도전층을 가지는 연성 회로 기판을 제공하는 단계; 및
    상호 접속부들에 의해 상기 도전층에 칩을 장착하는 단계를 포함하고,
    상기 연성 베이스 필름은 폴리이미드 층과 이방성 도전층을 포함하고, 상기도전층과 상기 이방성 도전층은 상기 폴리이미드 층에 의해 격리되는 구동 집적 회로 기판용 열 방출 층의 내장 방법에 있어서,
    상기 연성 회로 기판을 형성하는 단계는:
    상기 도전층을 제공하는 단계;
    상기 도전층 상에 상기 폴리이미드 층을 형성하는 단계;
    상기 폴리이미드 층의 표면 상에 이방성 도전 입자들을 혼합하여 원형(original) 연성 베이스 필름을 형성하는 단계; 및
    상기 원형 연성 베이스 필름 상에 자기장을 인가하여 상기 이방성 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020080069602A 2008-03-03 2008-07-17 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조 KR101020731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3302108P 2008-03-03 2008-03-03
US61/033,021 2008-03-03

Publications (2)

Publication Number Publication Date
KR20090094732A KR20090094732A (ko) 2009-09-08
KR101020731B1 true KR101020731B1 (ko) 2011-03-09

Family

ID=41012296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069602A KR101020731B1 (ko) 2008-03-03 2008-07-17 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조

Country Status (5)

Country Link
US (1) US8017873B2 (ko)
JP (1) JP5400328B2 (ko)
KR (1) KR101020731B1 (ko)
CN (1) CN101527294B (ko)
TW (1) TWI394243B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279980A1 (en) * 2010-05-11 2011-11-17 Silicon Integrated Systems Corp. Heat dissipation structure for liquid crystal television
US9978663B2 (en) 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
CN105636340B (zh) * 2016-01-04 2018-09-21 京东方科技集团股份有限公司 一种柔性电路板及显示装置
CN113421831B (zh) * 2021-06-25 2022-11-08 山东汉旗科技有限公司 驱动集成电路基板的散热层的制造方法与系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001159A (ko) * 2004-06-30 2006-01-06 삼성전자주식회사 테이프 배선 기판 제조 방법
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR20070027800A (ko) * 2005-08-29 2007-03-12 한국과학기술원 열 및 기계적 특성이 개선된 플립칩 접속용 필름
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3852563T2 (de) * 1987-05-01 1995-05-11 Canon Kk Verfahren zum Anschliessen eines externen Schaltkreises und Verpackungsstruktur.
JP3419550B2 (ja) 1994-06-22 2003-06-23 日立化成工業株式会社 Ｉｃ実装回路の製造法
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
JP3648741B2 (ja) * 1994-09-16 2005-05-18 セイコーエプソン株式会社 液晶表示装置，その実装構造，及び電子機器
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US6738123B1 (en) * 1996-03-15 2004-05-18 Canon Kabushiki Kaisha Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
KR100478060B1 (ko) * 1996-08-08 2005-03-23 니토 덴코 가부시키가이샤 이방 도전성 필름 및 그 제조 방법
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP3565090B2 (ja) * 1998-07-06 2004-09-15 セイコーエプソン株式会社 半導体装置の製造方法
WO2000033375A1 (en) * 1998-12-02 2000-06-08 Seiko Epson Corporation Anisotropic conductor film, semiconductor chip, and method of packaging
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP2000331538A (ja) * 1999-05-17 2000-11-30 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2001316502A (ja) * 2000-04-28 2001-11-16 Jsr Corp 伝熱性シートおよびそれを用いた加熱構造、放熱構造、電気的検査方法および装置。
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP2002075064A (ja) * 2000-08-23 2002-03-15 Tdk Corp 異方導電性フィルム及びその製造方法並びに異方導電性フィルムを用いた表示装置
JP3679989B2 (ja) * 2000-10-19 2005-08-03 株式会社アドバンスト・ディスプレイ チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
JP4522604B2 (ja) * 2001-03-19 2010-08-11 日東電工株式会社 異方導電性フィルム
JP2003133677A (ja) * 2001-10-29 2003-05-09 Advanced Display Inc フレキシブル回路基板の圧着構造
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Ｃｏｆ半導体装置の製造方法
JP2004145129A (ja) * 2002-10-25 2004-05-20 Advanced Display Inc 表示装置およびその製造方法ならびに表示装置の製造装置
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2005019393A (ja) * 2003-06-05 2005-01-20 Sharp Corp 異方性導電物、表示装置、表示装置の製造方法および導電部材
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4196377B2 (ja) * 2003-09-09 2008-12-17 ソニーケミカル＆インフォメーションデバイス株式会社 電子部品の実装方法
US7515240B2 (en) * 2004-10-05 2009-04-07 Au Optronics Corporation Flat display panel and assembly process or driver components in flat display panel
US8575746B2 (en) * 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001159A (ko) * 2004-06-30 2006-01-06 삼성전자주식회사 테이프 배선 기판 제조 방법
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR20070027800A (ko) * 2005-08-29 2007-03-12 한국과학기술원 열 및 기계적 특성이 개선된 플립칩 접속용 필름
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름

Also Published As

Publication number Publication date
CN101527294A (zh) 2009-09-09
TW200939422A (en) 2009-09-16
US20090218116A1 (en) 2009-09-03
JP5400328B2 (ja) 2014-01-29
JP2009212488A (ja) 2009-09-17
KR20090094732A (ko) 2009-09-08
CN101527294B (zh) 2011-11-09
US8017873B2 (en) 2011-09-13
TWI394243B (zh) 2013-04-21

Similar Documents

Publication Publication Date Title
RU2654302C2 (ru) Многослойная корпусная сборка со встроенной антенной
US9788433B2 (en) Circuit board and method of manufacturing the same
US8256112B2 (en) Method of manufacturing high density printed circuit board
KR101975730B1 (ko) 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법
TWI390310B (zh) 液晶顯示裝置及其製造方法
US9155191B2 (en) Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
US20100321908A1 (en) Electronic circuit device, production method thereof, and display device
KR101020731B1 (ko) 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조
US7193157B2 (en) Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip
CN109844944B (zh) 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
JP2012134490A (ja) 電子部品内蔵型リジッドフレキシブルプリント回路基板の製造方法
US8288662B2 (en) Circuit structure
US20090020316A1 (en) Method of manufacturing chip on film and structure thereof
KR101079394B1 (ko) 회로기판의 제조방법
JP5433923B2 (ja) スティフナ付き基板およびその製造方法
Chen et al. Low cost glass interposer development
JP2007116134A (ja) 半導体用テープ、半導体用接着剤付きテープ、半導体集積回路接続用基板および半導体装置
CN108174522B (zh) 一种嵌埋线路柔性电路板及其制备方法
KR100689233B1 (ko) 폴리이미드 다이렉트 도금 방법
JP2006133422A (ja) プラズマディスプレイ用プリント配線基板およびその製造方法
JP2006302966A (ja) 配線基板
CN102073154A (zh) 驱动晶片及玻璃的结合构造与结合方法
JP2002314216A (ja) フレキシブルプリント配線板
KR20190000007A (ko) 리지드 플렉시블 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 10