KR20060001159A - 테이프 배선 기판 제조 방법 - Google Patents

테이프 배선 기판 제조 방법 Download PDF

Info

Publication number
KR20060001159A
KR20060001159A KR1020040050204A KR20040050204A KR20060001159A KR 20060001159 A KR20060001159 A KR 20060001159A KR 1020040050204 A KR1020040050204 A KR 1020040050204A KR 20040050204 A KR20040050204 A KR 20040050204A KR 20060001159 A KR20060001159 A KR 20060001159A
Authority
KR
South Korea
Prior art keywords
wiring pattern
conductive polymer
wiring
polymer layer
layer
Prior art date
Application number
KR1020040050204A
Other languages
English (en)
Other versions
KR100581221B1 (ko
Inventor
최경세
강사윤
권용환
이충선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040050204A priority Critical patent/KR100581221B1/ko
Priority to US11/086,614 priority patent/US7299547B2/en
Publication of KR20060001159A publication Critical patent/KR20060001159A/ko
Application granted granted Critical
Publication of KR100581221B1 publication Critical patent/KR100581221B1/ko
Priority to US11/872,580 priority patent/US7895742B2/en
Priority to US13/019,453 priority patent/US8250750B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 반도체 패키지용 테이프 배선기판 제조 방법에 관한 것으로, 베이스 필름의 열가소성 폴리머 층을 배선 금형으로 찍는 임프린팅(imprinting) 공정으로 배선 패턴을 형성할 수 있기 때문에, 테이프 배선기판의 제조 공정 수를 최소화할 수 있어 하나의 생산 라인에서 테이프 배선기판 제조 공정을 진행할 수 있다. 이때 열가소성 폴리머 층에 도전성 나노 입자를 포함시켜 전도성을 갖게 하거나, 임프린팅으로 형성된 배선 패턴 영역에 전도성 폴리머로 배선 패턴을 형성할 수 있다.
본 발명의 제조 방법에 따르면, 테이프 배선기판을 제조할 때 공정수가 많은 사진 공정을 진행하지 않고 임프린팅 공정으로 배선 패턴을 형성하기 때문에, 테이프 배선기판의 제조 시간을 줄이면서 제조 원가도 낮출 수 있다. 배선 패턴의 단면 프로파일이 배선 금형의 형태에 의해 결정되므로, 내부 리드 및 외부 리드의 상단의 폭 확보가 가능하여 파인 패드 피치에 대응할 수 있다. 그리고 내부 리드 본딩(inner lead bonding; ILB) 및 외부 리드 본딩(outer lead bonding; OLB) 공정에서는 전도성 폴리머로 이루어진 배선 패턴 자체가 소프트하여 탄성을 갖기 때문에, 비전도성 페이스트(non-conductive paste; NCP)를 사용하더라도 접속 신뢰성을 확보할 수 있다.
테이프 배선기판, 임프린트, 인장, 전도성 폴리머, 패키지

Description

테이프 배선 기판 제조 방법{Method of manufacturing tape substarte}
도 1은 종래기술에 따른 테이프 배선기판을 보여주는 단면도이다.
도 2는 종래기술에 따른 테이프 배선기판 제조 방법에 따른 흐름도이다.
도 3은 본 발명의 제 1 실시예에 따른 전도성 폴리머를 이용한 테이프 배선기판 제조 방법에 따른 흐름도이다.
도 4 내지 도 8은 도 3의 제조 방법에 따른 각 단계들을 보여주는 도면들로서,
도 4는 베이스 필름을 보여주는 단면도이고,
도 5는 베이스 필름 위에 전도성 폴리층 층을 형성하는 단계를 보여주는 단면도이고,
도 6a 및 도 6b는 배선 금형을 찍어 배선 패턴을 형성하는 단계를 보여주는 단면도이고,
도 7은 배선 패턴 사이의 잔여물을 제거하는 단계를 보여주는 단면도이고,
도 8은 솔더 레지스트 층을 형성하는 단계를 보여주는 단면도이다.
도 9는 본 발명의 제 2 실시예에 따른 전도성 폴리머를 이용한 테이프 배선 기판 제조 방법에 따른 흐름도이다.
도 10 내지 도 13는 도 9의 제조 방법에 따른 각 단계들을 보여주는 도면들 로서,
도 10은 폴리이미드 필름의 양면에 열가소성 폴리머 층이 형성된 베이스 필름을 준비하는 단계를 보여주는 단면도이고,
도 11a 및 도 11b은 배선 금형을 찍어 철부 형태의 배선 패턴 영역을 형성하는 단계를 보여주는 단면도이고,
도 12a 내지 도 12c는 배선 패턴 영역에 코팅하여 전도성 폴리머 층을 형성하는 단계를 보여주는 단면도들이고,
도 13은 솔더 레지스트 층을 형성하는 단계를 보여주는 단면도이다.
도 14는 본 발명의 제 3 실시예에 따른 전도성 폴리머를 이용한 테이프 배선기판 제조 방법에 따른 흐름도이다.
도 15 내지 도 19는 도 14의 제조 방법에 따른 각 단계를 보여주는 도면들로서,
도 15는 배선 금형을 찍어 요부 형태의 배선 패턴 영역을 형성하는 단계를 보여주는 단면도이고,
도 16은 배선 패턴 영역 외측의 철부에 마스크층을 형성하는 단계를 보여주는 단면도이고,
도 17은 배선 패턴 영역에 충전하여 전도성 폴리머 층을 형성하는 단계를 보여주는 단면도이고,
도 18은 마스크층을 제거하는 단계를 보여주는 단면도이고,
도 19는 솔더 레지스트 층을 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
40, 60, 80 : 테이프 배선기판 41, 61, 81 : 베이스 필름
42, 62, 82 : 배선 패턴 46, 65 : 보호층
49, 69, 89 : 솔더 레지스트 층 63 : 요부
84 : 철부 85 : 마스크층
91, 93 : 배선 금형 92, 94 : 금형 패턴
본 발명은 반도체 패키지용 테이프 배선기판 제조 방법에 관한 것으로, 더욱 상세하게는 전도성 폴리머를 이용하여 임프린팅(imprinting; 인장공법)으로 배선 패턴을 형성하는 테이프 배선기판 제조 방법에 관한 것이다.
반도체 패키지에는 여러 형태가 존재하고 있으나, 내부 접속 방식으로 인너 리드 본딩(Inner Lead Bonding;ILB) 기술을 사용하는 등 독자적인 실장 방식으로 진보하여 온 기술이 탭(TAB; Tape Automated Bonding) 기술이다.
탭 기술은 릴(reel) 형태로 제공되는 테이프 배선기판을 이용하여 패키지 조립공정을 릴 대 릴(reel to reel)로 연속하여 제조하는 기술로서, 이 기술로서 제조된 패키지로서 테이프 캐리어 패키지(Tape Carrier Package: TCP)와 칩 온 플럭스(Chip On Flex; COF)가 있으며 통틀어 TAB 패키지라고 부른다.
TAB 패키지는 박형, 미세 피치 등에 적합한 패키지로 초기에는 내부 접속이 나 시계, 계산기 등에 사용되었으나, 현재는 액정표시 장치(LCD)용 드라이버(driver)로 널리 사용되고 있다. 또한 피씨(PC)용 엠피유(MPU; Micro-Processor Unit) 등에도 사용되기에 이르렀다.
그 외 테이프 배선기판은 마이크로 비지에이(μBGA) 패키지, 씨오비(COB) 패키지 등의 반도체 패키지의 배선기판으로 널리 사용되고 있다.
이와 같은 테이프 배선기판(10)은, 도 1에 도시된 바와 같이, 베이스 필름(11) 위에 배선 패턴(12)이 형성된 구조를 갖는다. 배선 패턴(12) 중에서 반도체 칩 또는 외부단자와 연결되는 부분을 제외하고는 솔더 레지스트 층(19)에 의해 보호된다. 베이스 필름(11)으로는 열경화성 폴리이미드 테이프가 사용되고, 배선 패턴(12)으로는 구리 소재의 배선층이 주로 사용된다. 배선 패턴(12)은 베이스 필름(11)의 상부면에 형성된 금속 기저층(13)과, 금속 기적층(14)에 형성된 구리 배선(14)과. 구리 배선(14)을 둘러싸는 주석(Sn) 소재의 도금층(15)을 포함한다.
이와 같은 구조를 갖는 테이프 배선기판(10)의 종래의 제조 방법(20)이 도 2에 각 단계들의 흐름으로 나타나 있다. 도 2에 도시된 각 제조 단계들을 도 1에 도시된 테이프 배선기판(10)의 구조와 연관지어 설명하자면 다음과 같다. 테이프 배선기판(10) 제조 공정은 크게 베이스 필름(11)을 준비하는 단계와, 배선 패턴(12)으로 형성될 구리층을 형성하는 단계 그리고 구리층을 패터닝하는 단계를 포함한다.
먼저 소정 두께의 베이스 필름(11)을 준비한다(도 2의 21). 베이스 필름(11)으로 열경화성 폴리이미드 테이프가 주로 사용되며, 폴리아믹 에시드 솔루 션(polyamic acid solution)을 드럼 케스팅(drum casting)한 후 건조 및 경화시켜 얻을 수 있다. 경화 후 어닐링(annealing) 공정을 진행함으로써 베이스 필름(11)의 치수안정성을 향상시킬 수 있다.
다음으로 구리층을 형성하는 단계는, 먼저 베이스 필름(11)의 일면에 금속 기저층(13)을 형성한다(도 2의 22). 금속 기저층(13)으로는 베이스 필름(11)과의 양호한 접착성과 구리층과의 양호한 금속 접합성을 갖는 소재를 사용하는 것이 바람직하다. 예컨대 금속 기저층(13)의 소재로 (크롬+구리)/니켈을 스퍼터링 방법으로 베이스 필름(11)의 상부면에 형성할 수 있다.
그리고 금속 기저층(13)을 도금 전극으로 사용하여 금속 기저층(13) 위에 소정 두께의 구리층을 형성한다(도 2의 23).
다음으로 구리층을 패터닝하여 구리 배선(14)을 형성하는 단계가 진행된다(도 2의 24). 패터닝 공정으로는 일반적으로 사진 공정이 사용된다. 먼저 소프트 에칭을 통하여 구리층의 상부면에 형성된 방청층, 산화층을 제거하고, 구리 배선(14)으로 형성될 두께로 구리층을 식각한다.
다음으로 감광막을 도포, 노광, 현상, 에칭 공정을 통하여 배선 패턴(12)으로 형성될 구리층 부분 즉, 구리 배선(14)만 남기고 나머지 구리층 부분을 제거한다. 그리고 감광막을 제거한다.
다음으로 구리 배선(14)이 외부에 노출되어 산화되는 것을 방지하고 외부단자의 접합성을 향상시키기 위해서 구리 배선(14)을 덮는 주석 도금층(15)을 형성함으로써(도 2의 25)으로 배선 패턴(12)이 형성된다.
마지막으로 솔더 레지스트 층(19)을 프린팅 방법으로 형성하는 단계가 진행된다(도 2의 26). 즉, 배선 패턴(12) 중에서 내부 및 외부단자와 연결되는 부분을 제외한 부분에 솔더 레지스트를 프린트하여 솔더 레지스트 층(19)을 형성한다.
종래의 테이프 배선기판을 제조하기 위해서는, 베이스 필름 제조 공정, 구리층 형성 공정 및 패터닝 공정이 필요한데, 이 모든 공정들이 별도 업체의 별도 생산라인에서 전술된 바와 같은 복잡한 세부 공정을 진행하도록 되어 있다.
이와 같은 복잡한 세부 공정을 필요로 하는 이유는, 종래의 테이프 배선기판은 배선 패턴의 소재로 구리를 사용하고 사진 공정을 진행하기 때문이다. 구리 소재의 배선 패턴을 형성하기 위해서, 구리층을 형성해야 하고, 다시 구리층을 패터닝하기 위해서 사진 공정을 진행해야 하는데, 사진 공정은 많은 세부 공정을 포함하고 있기 때문이다.
그리고 종래의 테이프 배선기판의 제조 단계가 복잡하기 때문에, 제조 공정 시간이 길고 제조 단가가 비싼 문제점이 있었다.
따라서, 본 발명의 제 1 목적은 하나의 생산 라인에서 테이프 배선기판 제조 공정을 진행할 수 있도록 하는 데 있다.
본 발명의 제 2 목적은 테이프 배선기판의 제조 공정 수를 최소화할 수 있도록 하는 데 있다.
본 발명의 제 3 목적은 테이프 배선기판의 제조 원가를 낮추는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 베이스 필름에 열가소성 폴리머 층을 형성한 다음 열가소성 폴리머 층을 배선 금형으로 찍어 배선 패턴을 형성하는 반도체 패키지용 배선기판 제조 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제 1 실시예에 따른 전도성 폴리머를 이용한 테이프 배선기판 제조 방법(30)에 따른 흐름도이다. 그리고 도 4 내지 도 8은 도 3의 제조 방법(30)에 따른 각 단계들을 보여주는 도면들이다. 도 3 내지 도 8을 참조하여 본 발명의 제조 방법(30)에 따른 제 1 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
제 1 실시예에 따른 제조 공정은, 도 4에 도시된 바와 같이, 베이스 필름(41)을 준비하는 단계로부터 출발한다(도 3의 31). 베이스 필름(41)으로는 열경화성 폴리이미드 테이프가 주로 사용되며, 폴리아믹 에시드 솔루션을 드럼 케스팅한 후 건조 및 경화시켜 얻을 수 있다. 경화 후 어닐링 공정을 진행함으로써 베이스 필름(41)의 치수안정성을 향상시킬 수 있다.
다음으로, 도 5에 도시된 바와 같이, 베이스 필름(41)의 일면에 전도성 폴리머 층(43)을 형성하는 단계가 진행된다(도 3의 32). 즉, 베이스 필름(41)의 일면에 소정의 두께로 전도성 폴리머를 코팅하여 전도성 폴리머 층(43)을 형성한다. 전도성 폴리머 층은(43) 배선 금형의 금형 패턴의 깊이보다는 두껍게 형성하는 것 이 바람직하다.
전도성 폴리머로는 열가소성 폴리머와 전도성 나노 입자의 혼합물이 사용된다. 열가소성 폴리머로는 용융점 이상에서 점도가 급격히 낮아지며, 250 내지 320℃에서 용융되는 액정 폴리머를 사용하는 것이 바람직하다. 전도성 나노 입자로는 나노실버(nanosilver), 탄소나노튜브(carbon nanotube; CNT) 또는 탄소나노파이버(carbon nanofiber; CNF)가 사용될 수 있으며, 나노실버 입자의 크기는 0.2㎛ 이하의 것을 사용하는 것이 바람직하다.
그리고 전도성 폴리머 층(43)의 표면은 이후에 진행된 배선 금형을 이용한 임프린팅 공정에서 배선 금형에 전도성 폴리머 층(43)이 접착되는 것을 방지하기 위한 보호층(46)을 형성하는 공정을 진행할 수 있다. 즉, 베이스 필름(41)에 형성된 전도성 폴리머 층(43) 표면에 실란(silane) 또는 실리콘 폴리머(silicone polyer) 용액을 분사한 후 건조시켜 보호층(46)을 형성한다.
다음으로 도 6a 및 도 6b에 도시된 바와 같이, 전도성 폴리머 층(43)을 배선 금형(91)으로 찍어 전도성 폴리머 층(43)에 배선 패턴(42)을 형성한다(도 3의 33). 이때 배선 금형(91)의 하부면에는 형성할 배선 패턴(42)에 대응되게 금형 패턴(92)이 음각으로 새겨져 있다. 따라서 배선 금형(91)으로 전도성 폴리머 층(43)을 찍게 되면 요철부가 형성되는데, 제 1 실시예에서는 전도성 폴리머 층(43)에 임프린팅된 철부가 배선 패턴(42)으로 사용된다. 한편 전도성 폴리머 층(43) 표면에 보호층(46)이 형성되어 있기 때문에, 임프린팅 공정에서 전도성 폴리머 층(43)이 배선 금형(91)에 접착되지 않는다.
배선 금형(91)으로 배선 패턴(42)을 형성하는 임프린팅 공정을 좀 더 구체적으로 설명하면, 먼저 전도성 폴리머 층(43)의 표면을 전도성 폴리머의 용융점보다 높고 베이스 필름(41)의 유리화 전이온도(glass transition temperature; Tg)보다는 낮게 적외선 램프와 같은 가열 수단으로 가열한다. 통상 베이스 필름(41)의 유리화 전이온도는 약 350℃이다.
그리고 배선 금형(91)으로 전도성 폴리머 층(43)을 찍어 전도성 폴리머 층(43)에 배선 금형의 금형 패턴(82)을 임프린팅함으로써, 전도성 폴리머 층(43)에 배선 패턴(42)을 형성할 수 있다. 이때 임프린팅 공정을 진행하는 동안 배선 금형(91)에 대한 지속적인 냉각이 이루어진다. 배선 금형(91)으로 임프린팅한 후 잔여물을 쉽게 제거할 수 있도록, 베이스 필름(41)의 일면에 근접하게 전도성 폴리머 층(43)을 찍는 것이 바람직하다.
한편 배선 금형(91)에는 적어도 하나 이상의 반도체 패키지를 제조할 수 있는 금형 패턴(92)이 형성되며, 한번의 임프린팅 공정으로 다수개의 반도체 패키지용 배선 패턴(42)을 형성할 수 있기 때문에, 생산성을 향상시킬 수 있다. 예컨대 배선 금형(91)에는 2×5, 4×3 등의 반도체 패키지용 테이프 배선기판을 형성할 수 있는 금형 패턴(92)이 형성될 수 있다.
다음으로, 도 7에 도시된 바와 같이, 잔여물을 제거하는 단계가 진행된다(도 3의 34). 즉 배선 패턴(42) 외측의 요부(도 6b의 45)에 남아 있는 전도성 폴리머 층(43) 부분을 건식 식각 방법으로 제거한다. 그리고 배선 패턴(42)의 표면에 보호층(도 6b의 46)이 형성된 경우, 플라즈마 클리닝 공정을 진행하여 제거한다.
마지막으로, 도 8에 도시된 바와 같이, 솔더 레지스트 층(49)을 형성하는 단계가 진행된다(도 3의 35). 즉 배선 패턴(42) 중에서 외부단자와 연결되는 부분을 제외한 배선 패턴(42) 부분에 솔더 레지스트를 프린트하여 솔더 레지스트 층(49)을 형성함으로써, 본 발명의 제 1 실시예에 따른 테이프 배선기판(40)이 얻어진다.
본 발명의 제 1 실시예에 따른 배선 패턴(42)의 단면 프로파일(profile)은 배선 금형의 형태에 의해 결정되므로, 내부 리드 및 외부 리드의 상단의 폭 확보가 가능하며, 파인 패드 피치(fine pad pitch)에 대응할 수 있다.
한편 본 발명의 제 1 실시예에 따른 테이프 배선기판(40)을 이용한 TAB 공정으로 TCP를 제조 공정을 진행할 때 반도체 칩을 테이프 배선기판(40)에 실장하는 내부 리드 본딩(inner lead bonding; ILB) 공정을 진행하고, 제조된 TAB 패키지를 외부기기에 연결하는 외부 리드 본딩(outer lead bonding; OLB) 공정을 진행하게 된다.
이때, ILB 공정에서는 전도성 폴리머로 이루어진 배선 패턴(42)의 내열성을 감안하여 저온 본딩 예컨대 비전도성 페이스트(non-conductive paste; NCP) 공정을 진행하는 것이 바람직하며, NCP의 경화 온도는 전도성 폴리머의 용융점을 넘지 않도록 약 240℃ 이내로 유지하는 것이 바람직하다. 특히 배선 패턴(42) 자체가 소프트하여 탄성을 갖기 때문에, NCP를 사용하더라도 접속 신뢰성을 확보할 수 있다.
OLB 공정은 비전도성 테이프(non-conductive film; NCF) 본딩으로 진행할 수 있다. 즉, 배선 패턴(42) 자체가 소프트하여 탄성을 갖기 때문에, NCF를 사용하더라도 접속 신뢰성을 확보할 수 있다. 물론 종래와 동일하게 이방성 전도 필름(anisotropy conductive film; ACF) 본딩으로 진행할 수 있다.
제 2 실시예
본 발명의 제 1 실시예에서는 베이스 필름 위에 전도성 폴리머 층을 형성한 후 임프린팅 방법으로 배선 패턴을 형성하였지만, 베이스 필름 위에 열가소성 폴리머 층을 형성한 후 임프린팅 방법으로 배선 패턴 영역을 형성한 다음 배선 패턴 영역에 전도성 폴리머 층을 형성하여 배선 패턴을 형성할 수 있다. 이때 임프린팅 방법에 의해 형성되는 배선 패턴 영역은 요철부 형태로 형성되는 데, 제 2 실시예에서는 철부를 배선 패턴 영역으로 사용한 예를 개시하고 있고, 제 3 실시예에서는 요부를 배선 패턴 영역으로 사용한 예를 개시하고 있다.
먼저 본 발명의 제 2 실시예에 따른 전도성 폴리머를 이용한 테이프 배선 기판 제조 방법(50)에 따른 흐름도가 도 9에 개시되어 있다. 그리고 도 10 내지 도 13는 도 9의 제조 방법(50)에 따른 각 단계들을 보여주는 도면들이다. 도 9 내지 도 13을 참조하여 본 발명의 제조 방법(50)에 따른 제 2 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
제 2 실시예에의 제조 공정은, 도 10에 도시된 바와 같이, 열경화성 폴리이미드 테이프(61a)의 양면에 열가소성 폴리머 층(61b)이 형성된 베이스 필름(61)을 준비하는 단계로부터 출발한다(도 9의 51). 폴리이미드 테이프(61a)는 폴리아믹 에시드 솔루션을 더럼 케스팅한 후 건조 및 경화시켜 얻은 후, 열가소성 폴리머(61b; 예를 들면 열가소성 폴리이미드)를 양면에 캐스팅하여 건조, 경화시켜 3층 구조의 베이스 필름(61)을 얻을 수 있다. 또는 열경화성 폴리이미드 테이프(61a)와 열가소성 폴리머(61b)를 공압출 후 건조, 경화하는 방법으로 한번에 3층 구조의 베이스 필름(61)을 얻을 수 있다. 그리고 추가적으로 어닐링 공정을 치수안정성을 향상시킬 수 있다. 이때 폴리미이드 테이프(61a)와 열가소성 폴리머 층(61b)은 비전도성이다.
그리고 열가소성 폴리머 층(61b) 표면에 실란 또는 실리콘 폴리머 용액을 분사한 후 건조시켜 보호층(61c)을 형성한다. 보호층(61c)은 다음으로 진행될 임프린팅 공정을 진행할 때 배선 금형이 열가소성 폴리머 층(61a)이 접착되는 것을 방지한다.
다음으로, 도 11a 및 도 11b에 도시된 바와 같이, 임프린팅 방법으로 철부 형태의 배선 패턴 영역(64)을 형성한다(도 9의 52). 즉, 열가소성 폴리머 층(61b)을 배선 금형(93)으로 찍어 열가소성 폴리머 층(61b)에 배선 패턴 영역(64)을 형성한다. 이때 임프린팅 방법에 의해 열가소성 폴리머 층(61b)에 요철부가 형성되는데, 제 2 실시예에서는 철부를 배선 패턴 영역(64)으로 사용한다. 이때 배선 금형(93)의 하부면에는 형성할 배선 패턴에 대응되게 금형 패턴(94)이 음각으로 새겨져 있다.
그리고 플라즈마 클리닝 공정을 진행하여 배선 패턴 영역(64)을 포함한 열가소성 폴리머 층(61b)에 형성된 보호층(도 11a의 61c)과 이물질을 제거한다.
다음으로, 도 12a 내지 도 12c에 도시된 바와 같이, 배선 패턴 영역(64)에 전도성 폴리머 층을 형성하여 배선 패턴(62)을 형성한다(도 9의 53). 먼저 도 12a 에 도시된 바와 같이, 열가소성 폴리머 층(61b) 표면에 실란 또는 실리콘 폴리머 용액을 분사한 후 건조시켜 보호층(65)을 형성한다. 이때 배선 패턴 영역(64) 사이의 요부(63) 안에 소정의 높이로 보호층(65)이 형성될 수 있을 정도로 실란 또는 실리콘 폴리머 용액을 분사한다. 그리고 배선 패턴 영역(64)에 전도성 폴리머 층을 형성할 수 있도록, 배선 패턴 영역(64)에 형성된 보호층은 박리 혹은 식각 공정을 통하여 제거한다.
이와 같이 요부(63)에 보호층(65)을 형성하는 이유는, 요부(63)쪽에 형성된 전도성 폴리머에 의해 그 요부(63)에 이웃하는 배선 패턴 영역(64)에 형성된 전도성 폴리머 층과 연결되어 전기적 쇼트가 발생될 수 있기 때문이다. 따라서 요부(63)쪽에 형성된 전도성 폴리머는 제거해 주는 것이 바람직하다. 따라서 본 발명의 제 2 실시예에서는 요부(63)쪽에 형성된 전도성 폴리머를 효과적으로 제거하기 위해서, 요부(63)에 보호층(65)을 형성한다.
다음으로, 12b에 도시된 바와 같이, 배선 패턴 영역(64)에 전도성 폴리머 층을 형성하여 배선 패턴(62)을 형성한다. 배선 패턴(62)은 전도성 폴리머를 전사(transfer), 디핑(dipping) 또는 코팅(coating) 방법으로 배선 패턴 영역(64)에 형성할 수 있다. 배선 패턴(62)은 약 3 내지 4㎛ 두께로 형성하는 것이 바람직하다.
제 2 실시예에 따른 전도성 폴리머는 전도성 고분자 용액 또는 전도성 나노입자가 포함된 페이스트를 사용하는 것이 바람직하다.
그리고 배선 패턴 영역(64) 사이의 요부의 보호층(65) 위에 전도성 폴리머(66)가 일부 잔류하게 되는데, 도 12b 및 12c에 도시된 바와 같이, 요부의 보호층(65)에 형성된 전도성 폴리머(66)와 보호층(65)은 플라즈마 클리닝 공정을 통하여 함께 제거함으로써 배선 패턴 영역(64) 위에만 배선 패턴(64)을 형성하는 전도성 폴리머 층이 남게 된다.
마지막으로, 도 13에 도시된 바와 같이, 솔더 레지스트 층(69)을 형성하는 단계가 진행된다(도 9의 54). 즉 배선 패턴(62) 중에서 내부 및 외부단자와 연결되는 부분을 제외한 부분을 덮는 솔더 레지스트 층(69)을 형성함으로써, 본 발명의 제 2 실시예에 따른 테이프 배선기판(60)이 얻어진다.
제 3 실시예
본 발명의 제 3 실시예에 따른 전도성 폴리머를 이용한 테이프 배선기판 제조 방법(70)에 따른 흐름도가 도 14에 도시되어 있다. 그리고 도 15 내지 도 19는 도 14의 제조 방법(70)에 따른 각 단계를 보여주는 도면들이다. 도 14 내지 도 19를 참조하여 본 발명의 제조 방법(70)에 따른 제 3 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
본 발명의 제 3 실시예에 따른 제조 공정은, 폴리이미드 테이프(81a)의 양면에 열가소성 폴리머 층(81b)이 형성된 베이스 필름(81)을 준비하여(도 14의 71) 임프린팅 공정(도 14의 72)까지는 제 2 실시예에 따른 제조 공정과 동일하게 진행되기 때문에, 임프린팅 공정부터 설명하겠다. 물론 제 2 실시예에 따른 임프린팅 공정에 사용되는 배선 금형은 제 1 실시예에 따른 배선 금형과 다른 구조를 갖는 다.
도 15에 도시된 바와 같이, 임프린팅 공정으로 요부 형태의 배선 패턴 영역(83)을 형성한다(도 14의 72). 즉, 열가소성 폴리머 층(81b)을 배선 금형으로 찍어 열가소성 폴리머 층(91b)에 배선 패턴 영역(83)을 형성한다. 이때 임프린팅 공정에 의해 열가소성 폴리머 층(81b)에 요철부가 형성되는데, 제 3 실시예에서는 요부를 배선 패턴 영역(83)으로 사용한다. 이때 배선 금형의 하부면에는 형성할 배선 패턴에 대응되게 금형 패턴이 양각으로 새겨져 있다.
그리고 플라즈마 클리닝 공정을 진행하여 배선 패턴 영역(83)을 포함한 열가소성 폴리머 층(81b)에 형성된 보호층(도시안됨)과 이물질을 제거한다.
다음으로, 16에 도시된 바와 같이, 배선 패턴 영역(83) 사이의 철부(84)에 마스크층(85)을 형성한다(도 14의 73). 즉, 배선 패턴 영역(83)에만 배선 패턴으로 형성될 전도성 폴리머가 충전될 수 있도록, 실란 또는 실리콘 폴리머를 철부(84)에 코팅하여 마스크층(85)을 형성한다. 마스크층(85) 코팅 방법으로는 롤 코팅(roll coating) 방법이 사용될 수 있다.
다음으로 도 17에 도시된 바와 같이, 배선 패턴 영역(83)에 전도성 폴리머를 충전·경화시켜 배선 패턴(82)을 형성한다(도 14의 74). 이때 전도성 폴리머로는 에폭시와 같은 액상 열경화성 수지와 전도성 나노 입자의 혼합물, 전도성 나노 입자가 포함된 전도성 페이스트를 사용하는 것이 바람직하다. 배선 패턴(82)은 열가소성 폴리머 층(81b)의 표면에서 약 5㎛ 정도의 높이로 형성하는 것이 바람직하다.
다음으로, 도 18에 도시된 바와 같이, 배선 패턴(82) 외측의 마스크층(도 17 의 85)을 제거하는 단계가 진행된다(도 14의 75). 즉, 건식 식각 또는 습식 식각 공정을 통해 마스크층을 제거하면서, 마스크층에 잔류할 수 있는 전도성 폴리머도 함께 제거한다.
마지막으로, 도 19에 도시된 바와 같이, 솔더 레지스트 층(89)을 형성하는 단계가 진행된다(도 14의 76). 즉 배선 패턴(82) 중에서 내부 및 외부단자와 연결되는 부분을 제외한 부분을 덮는 솔더 레지스트 층(89)을 형성함으로써, 본 발명의 제 3 실시예에 따른 테이프 배선기판(80)이 얻어진다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명에 따른 제조 방법에 따르면 열가소성 폴리머 층이 형성된 베이스 필름에 임프린팅 공정으로 배선 패턴을 형성할 수 있기 때문에, 테이프 배선기판의 제조 공정 수를 최소화할 수 있어 하나의 생산 라인에서 테이프 배선기판 제조 공정을 진행할 수 있다.
테이프 배선기판을 제조할 때 공정수가 많은 사진 공정을 진행하지 않고 임프린팅 공정으로 배선 패턴을 형성하기 때문에, 테이프 배선기판의 제조 시간을 줄이면서 제조 원가도 낮출 수 있다.
배선 패턴의 단면 프로파일이 배선 금형의 형태에 의해 결정되므로, 내부 리드 및 외부 리드의 끝단의 폭 확보가 가능하여 파인 패드 피치에 대응할 수 있다.
그리고 ILB 및 OLB 공정에서는 전도성 폴리머로 이루어진 배선 패턴 자체가 소프트하여 탄성을 갖기 때문에, NCP를 사용하더라도 접속 신뢰성을 확보할 수 있다.

Claims (25)

  1. (a) 베이스 필름을 준비하는 단계와;
    (b) 상기 베이스 필름 위에 전도성 폴리머 층을 형성하는 단계와;
    (c) 형성할 배선 패턴에 대응되게 하부면에 금형 패턴이 새겨진 배선 금형을 상기 전도성 폴리머 층에 찍어 배선 패턴을 형성하는 단계와;
    (d) 상기 배선 패턴 외측의 전도성 폴리머 층 부분을 제거하는 단계와;
    (e) 상기 배선 패턴 중에서 내부 및 외부단자와 연결되는 부분을 제외한 부분을 덮는 솔더 레지스트 층을 형성하는 단계;를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  2. 제 1항에 있어서, 상기 베이스 필름은 열경화성 소재의 폴리이미드 테이프인 것을 특징으로 하는 테이프 배선기판 제조 방법.
  3. 제 1항에 있어서, 상기 전도성 폴리머 층은 열가소성 폴리머와 전도성 입자의 혼합물인 것을 특징으로 하는 테이프 배선기판 제조 방법.
  4. 제 3항에 있어서, 상기 전도성 입자는 나노실버, 탄소나노튜브 그리고 탄소나노파이버의 그룹에서 선택된 것을 특징으로 하는 테이프 배선기판 제조 방법.
  5. 제 1항에 있어서, 상기 (b) 단계는,
    (b1) 상기 베이스 필름의 일면에 상기 금형 패턴의 깊이보다는 두껍게 전도성 폴리머 층을 형성하는 단계와;
    (b2) 상기 전도성 폴리머 층 표면에 실란 또는 실리콘 폴리머 용액을 분사하여 건조시켜 보호층을 형성하는 단계;를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  6. 제 1항에 있어서, 상기 (c) 단계는,
    (c1) 상기 전도성 폴리머 층의 표면을 상기 전도성 폴리머의 용융점보다 높고 상기 베이스 필름의 유리화 전이온도(Tg)보다는 낮게 가열하는 단계와;
    (c2) 상기 배선 금형으로 상기 전도성 폴리머 층을 찍어 상기 전도성 폴리머 층에 상기 배선 금형의 금형 패턴을 인쇄하는 단계;를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  7. 제 6항에 있어서, 상기 (c2) 단계에서 상기 배선 금형에 대한 지속적인 냉각이 이루어지는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  8. 제 6항에 있어서, 상기 (c) 단계는 상기 베이스 필름의 일면에 근접하게 상기 배선 금형으로 상기 전도성 폴리머 층을 찍는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  9. 제 8항에 있어서, 상기 전도성 폴리머 층에 인쇄된 금형 패턴 중에서 철부를 상기 배선 패턴으로 사용하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  10. 제 9항에 있어서, 상기 (d) 단계는 상기 철부 외측의 요부에 남아 있는 상기 전도성 폴리머를 건식 식각으로 제거하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  11. 제 10항에 있어서, 상기 (d) 단계는 상기 전도성 폴리머 층에 형성된 상기 보호층을 제거하는 단계를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  12. (a) 열경화성 폴리이미드 테이프의 양면에 열가소성 폴리머 층이 형성된 베이스 필름을 준비하는 단계와;
    (b) 형성할 배선 패턴에 대응되게 하부면에 금형 패턴이 형성된 배선 금형을 상기 베이스 필름 일면의 열가소성 폴미머 층에 찍어 배선 패턴 영역을 형성하는 단계와;
    (c) 상기 배선 패턴 영역에 전도성 폴리머 층을 형성하여 배선 패턴을 형성하는 단계와;
    (d) 상기 배선 패턴 중에서 내부 및 외부단자와 연결되는 부분을 제외한 부 분을 덮는 솔더 레지스트 층을 형성하는 단계;를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  13. 제 12항에 있어서, 상기 (a) 단계에서 상기 열가소성 폴리머 층의 표면은 실란 또는 실리콘 폴리머 용액을 분사·건조시켜 보호층이 형성된 것을 특징으로 하는 테이프 배선기판 제조 방법.
  14. 제 13항에 있어서, 상기 (b) 단계에서 상기 열가소성 폴리머 층에 형성된 요철부중에서 철부를 상기 배선 패턴 영역으로 사용하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  15. 제 14항에 있어서, 상기 (b) 단계 후에 상기 상기 열가소성 폴리머 층에 형성된 상기 보호층을 제거하는 단계를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  16. 제 15항에 있어서, 상기 (c) 단계에서 상기 배선 패턴 영역에 상기 전도성 폴리머 층을 형성하여 배선 패턴을 형성하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  17. 제 16항에 있어서, 상기 (c) 단계는,
    (c1) 상기 열가소성 폴리머 층 표면에 실리콘 폴리머 용액을 분사하여 상기 배선 패턴 영역 사이의 요부 안으로 넣고 건조시켜 보호층을 형성하는 단계와;
    (c2) 상기 배선 패턴 영역 상부에 형성된 상기 보호층을 제거하는 단계와;
    (c3) 상기 배선 패턴 영역에 상기 전도성 폴리머 층을 형성하여 배선 패턴을 형성하는 단계와;
    (c4) 상기 요부의 보호층에 형성된 전도성 폴리머와 상기 보호층을 제거하는 단계;를 포함하는 것을 테이프 배선기판 제조 방법.
  18. 제 16항에 있어서, 상기 전도성 폴리머 층을 형성하는 방법은 전도성 폴리머를 전사, 디핑 그리고 코팅 방법으로 이루어진 그룹에서 선택된 것을 특징으로 하는 테이프 배선기판 제조 방법.
  19. 제 16항에 있어서, 상기 전도성 폴리머 층은 약 3 내지 4㎛ 두께로 형성된 것을 특징으로 하는 테이프 배선기판 제조 방법.
  20. 제 13항에 있어서, 상기 전도성 폴리머는 전도성 고분자 용액 또는 전도성 나노입자가 포함된 페이스트인 것을 특징으로 하는 테이프 배선기판 제조 방법.
  21. 제 13항에 있어서, 상기 (b) 단계에서 상기 열가소성 폴리머 층에 형성된 요철부중에서 요부를 상기 배선 패턴 영역으로 사용하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  22. 제 21항에 있어서, 상기 (b) 단계 후에 상기 배선 패턴 영역이 형성된 상기 열가소성 폴리머 층의 보호층을 제거하는 단계를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  23. 제 22항에 있어서, 상기 (c) 단계는,
    (c1) 상기 배선 패턴 영역 사이의 철부에 실란 또는 실리콘 폴리머를 코팅하여 마스크층을 형성하는 단계와;
    (c2) 상기 배선 패턴 영역에 액상의 전도성 폴리머를 충전·경화시켜 상기 배선 패턴을 형성하는 단계와;
    (c3) 상기 배선 패턴 외측의 상기 마스크층을 제거하는 단계;를 포함하는 것을 특징으로 하는 테이프 배선기판 제조 방법.
  24. 제 23항에 있어서, 상기 배선 패턴은 상기 열가소성 폴리머 층의 표면에서 약 5㎛ 정도 돌출된 것을 특징으로 하는 테이프 배선기판 제조 방법.
  25. 제 23항에 있어서, 상기 전도성 폴리머는 액상 열경화성 수지와 전도성 나노 입자의 혼합물 또는 전도성 나노입자가 포함된 페이스트인 것을 특징으로 하는 테이프 배선기판 제조 방법.
KR1020040050204A 2004-06-30 2004-06-30 테이프 배선 기판 제조 방법 KR100581221B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040050204A KR100581221B1 (ko) 2004-06-30 2004-06-30 테이프 배선 기판 제조 방법
US11/086,614 US7299547B2 (en) 2004-06-30 2005-03-21 Method for manufacturing tape wiring board
US11/872,580 US7895742B2 (en) 2004-06-30 2007-10-15 Method for manufacturing tape wiring board
US13/019,453 US8250750B2 (en) 2004-06-30 2011-02-02 Method for manufacturing tape wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050204A KR100581221B1 (ko) 2004-06-30 2004-06-30 테이프 배선 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20060001159A true KR20060001159A (ko) 2006-01-06
KR100581221B1 KR100581221B1 (ko) 2006-05-22

Family

ID=35514557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050204A KR100581221B1 (ko) 2004-06-30 2004-06-30 테이프 배선 기판 제조 방법

Country Status (2)

Country Link
US (3) US7299547B2 (ko)
KR (1) KR100581221B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741286B1 (ko) * 2006-04-06 2007-07-23 오태성 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
KR100798398B1 (ko) * 2006-04-14 2008-01-28 한국기계연구원 나노소재기반 전도성 레지스트, 그의 제조방법 및나노소재기반 전도성레지스트를 이용한 전극패턴 형성방법
KR20080056582A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 와이어 그리드 편광자의 제조방법
KR101020731B1 (ko) * 2008-03-03 2011-03-09 하이맥스 테크놀로지스 리미티드 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026442A1 (en) * 2004-08-31 2010-02-04 Koninklijke Philips Electronics N.V. Method of manufacturing an RFID antenna
KR20060124306A (ko) * 2005-05-31 2006-12-05 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
CA2628012C (en) * 2005-10-17 2015-02-03 The University Of Akron Hybrid manufacturing platform to produce multifunctional polymeric films
US8764996B2 (en) * 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
US7968804B2 (en) * 2006-12-20 2011-06-28 3M Innovative Properties Company Methods of patterning a deposit metal on a substrate
KR100925189B1 (ko) * 2007-07-09 2009-11-06 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
KR101479996B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시 장치 제조 방법
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
CN101820721B (zh) * 2009-02-27 2012-07-18 台湾薄膜电晶体液晶显示器产业协会 电路板用的基材、电路板以及电路板的制造方法
KR101593560B1 (ko) * 2011-03-30 2016-02-15 후지필름 가부시키가이샤 프린트 배선기판 및 그 제조방법, 그리고 금속 표면 처리액
KR101892169B1 (ko) * 2016-10-26 2018-08-29 (주)프로템 플렉시블 필름 제조장치 및 그 방법
WO2019138855A1 (ja) * 2018-01-15 2019-07-18 パイクリスタル株式会社 フレキシブル基板、電子デバイス、電子デバイスの製造方法
KR20200115807A (ko) 2019-03-26 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN117894813B (zh) * 2024-03-13 2024-06-11 杭州海康微影传感科技有限公司 光电探测器的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963748A (en) * 1957-05-27 1960-12-13 Young Lawrence John Printed circuits
US3340606A (en) * 1962-11-13 1967-09-12 Rogers Corp Printed circuit structure and method of making the same
JPS5278069A (en) * 1975-12-24 1977-07-01 Fuji Kinzoku Kakou Kk Printed circuit board
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
US4614837A (en) * 1985-04-03 1986-09-30 Allied Corporation Method for placing electrically conductive paths on a substrate
US4912844A (en) * 1988-08-10 1990-04-03 Dimensional Circuits Corporation Methods of producing printed circuit boards
US5531020A (en) * 1989-11-14 1996-07-02 Poly Flex Circuits, Inc. Method of making subsurface electronic circuits
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
JPH06181376A (ja) * 1992-12-11 1994-06-28 Sumitomo Wiring Syst Ltd フレキシブル回路基板の製造方法
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP3356076B2 (ja) 1998-08-19 2002-12-09 ソニーケミカル株式会社 フレキシブルプリント配線板及びその製造方法
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP4166956B2 (ja) * 2001-01-12 2008-10-15 パイオニア株式会社 データ伝送システム、コネクション確立方法及び情報伝送装置
US6631314B2 (en) * 2001-05-22 2003-10-07 Lockheed Martin Corporation Propellant utilization system
KR20020095505A (ko) 2001-06-14 2002-12-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 전극층 제조방법
KR100431276B1 (ko) 2001-08-28 2004-05-12 서광석 전도성 캐리어테이프 바디용 고분자 필름
US6547995B1 (en) * 2001-09-21 2003-04-15 Stratasys, Inc. Melt flow compensation in an extrusion apparatus
JP2003331662A (ja) 2002-05-10 2003-11-21 Seiko Epson Corp 薄膜のパターニング方法、有機エレクトロルミネッセンス装置、回路基板及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741286B1 (ko) * 2006-04-06 2007-07-23 오태성 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
KR100798398B1 (ko) * 2006-04-14 2008-01-28 한국기계연구원 나노소재기반 전도성 레지스트, 그의 제조방법 및나노소재기반 전도성레지스트를 이용한 전극패턴 형성방법
KR20080056582A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 와이어 그리드 편광자의 제조방법
KR101020731B1 (ko) * 2008-03-03 2011-03-09 하이맥스 테크놀로지스 리미티드 구동 집적 회로 기판용 열 방출 층의 내장 방법 및 그 구조
US8017873B2 (en) 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof

Also Published As

Publication number Publication date
US8250750B2 (en) 2012-08-28
KR100581221B1 (ko) 2006-05-22
US20080029923A1 (en) 2008-02-07
US20110119912A1 (en) 2011-05-26
US7895742B2 (en) 2011-03-01
US7299547B2 (en) 2007-11-27
US20060003568A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
KR100581221B1 (ko) 테이프 배선 기판 제조 방법
US7173322B2 (en) COF flexible printed wiring board and method of producing the wiring board
US6900989B2 (en) Flexible printed wiring board with semiconductor chip and releasing layer
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
US20050133249A1 (en) Printed wiring board and semiconductor device
JP4117892B2 (ja) 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP4058443B2 (ja) 半導体装置及びその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
KR20050006298A (ko) Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
JP3726964B2 (ja) Ｃｏｆフィルムキャリアテープの製造方法
US20090145548A1 (en) Method Of Forming Printed Circuit By Printing Method
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
JP2005032891A (ja) 配線板およびその製造方法
JP2004342701A (ja) 電子部品実装用フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14