JP3419550B2 - Ｉｃ実装回路の製造法 - Google Patents
Ｉｃ実装回路の製造法Info
- Publication number
- JP3419550B2 JP3419550B2 JP14044694A JP14044694A JP3419550B2 JP 3419550 B2 JP3419550 B2 JP 3419550B2 JP 14044694 A JP14044694 A JP 14044694A JP 14044694 A JP14044694 A JP 14044694A JP 3419550 B2 JP3419550 B2 JP 3419550B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- wiring
- chip
- dielectric film
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリンタ−、カメラ、
ク−ラ、携帯電話等小型化の要請が強く求められている
機器に特に好ましく使用されるＩＣ実装回路の製造法に
関する。 【０００２】 【従来の技術】プリンタ−、カメラ、ク−ラ、携帯電話
等の機器は小型化、薄型化、軽量化の要請が強い。その
ため機器本来の機能部が占める面積比率を増加させる必
要があり、その他の部分例えばＩＣ実装回路を取る付け
る部分の面積は狭くならざるをえない。従来、このよう
な機器のＩＣ実装用として多く用いられている回路は、
駆動用ＩＣをＴＡＢ（Tape Automated Bonding）方式に
よって個別に搭載し、これらのＬＳＩ群を結ぶ制御用回
路を細長いプリント配線基板により接続するものであ
る。 【０００３】 【発明が解決しようとする課題】しかしながら、この方
式ではＩＣ実装回路を取る付けるため１０ｍｍ以上のス
ペースが必要となる。本発明は、このスペースをできる
限り縮小し、機器の小型化を可能とするＩＣ実装回路の
製造法を提供するものである。 【０００４】 【課題を解決するための手段】本願の発明は、（イ）誘
電体フィルムの片面に、ＩＣチップ搭載用配線部と、Ｉ
Ｃチップ搭載用配線部の出力回路を構成する出力配線部
とを形成するステップと、（ロ）その形成するステップ
の後に、ＩＣチップ搭載用配線部と出力配線部との境界
部の誘電体フィルムをスリット状に除去するステップ
と、（ハ）その除去するステップの後に、ＩＣチップ搭
載用配線部にＩＣチップを搭載するステップと、（ニ）
その搭載するステップの後に、誘電体フィルムを出力配
線部を介して所定デバイスの電極に接続するステップ
と、（ホ）その接続するステップの後に、誘電体フィル
ムのスリット状に除去された箇所を、ＩＣチップ搭載用
配線部と出力配線部が外側になるように折り曲げるステ
ップと、（ヘ）その折り曲げるステップの後に、折り曲
げられた誘電体フィルムの重なり部を固定するステップ
とを含むＩＣ実装回路の製造法であることを要旨とす
る。 【０００５】 【０００６】本発明は、駆動回路が形成された配線基板
を折り曲げて、所定デバイス（機器）の狭小な取り付け
箇所に収容できるようにしたものである。この狭いスペ
ースにＩＣ実装回路（駆動回路全体）を収容するために
は、折り曲げた後の配線回路の幅が例えば４ｍｍ以下に
する必要がある。出力配線部(b)と所定機器の電極を接
続する幅は、１ｍｍ程度は最低限必要である。この接続
には、異方導電性フィルムが使用できる。本発明のＩＣ
実装回路は、プリンタ−、カメラ、ク−ラ、携帯電話、
液晶表示装置等の機器に好ましく使用される。 【０００７】図１により、本発明の一例を説明する。誘
電体フィルム１の片面に、ＩＣチップ搭載用配線部(a)
２と、そのＩＣチップ搭載用配線部(a)の出力回路を構
成する出力配線部(b)３を形成し、ＩＣチップ搭載用配
線部(a)２と出力配線部(b)３の境界部で配線導体を支え
る誘電体フィルムをスリット状４に除去する（図１
ａ）。誘電体フィルム１としてはポリイミドフィルム等
が使用される。ＩＣチップ搭載用配線部(a)２と、その
ＩＣチップ搭載用配線部(a)の出力回路を構成する出力
配線部(b)３の形成は、通常の配線板の製造法で使用さ
れる方法、例えばエッチドフォイル法、アディティブ
法、転写法が使用される。導電性の仮基板に所定の配線
導体を形成し、配線導体面に誘電体フィルムを重ね合わ
せ、加熱、加圧して、配線導体を誘電体フィルムに埋め
込み、導電性の仮基板を除去する転写法が好ましい。Ｉ
Ｃチップ搭載用配線部(a)２と出力配線部(b)３の境界部
で配線導体を支える誘電体フィルムをスリット状４に除
去するはレ−ザ加工等が使用される。スリット状の除去
は、全面的に除去するだけでなく一部分でも良い。また
スリット状の除去は、配線導体の形成前であっても良
い。 【０００８】ＩＣチップ搭載用配線部(a)２にＩＣチッ
プ５を搭載する（図１ｂ）。ＩＣチップ５の搭載は、半
田、異方導電性フィルムが使用される。出力配線部(b)
３を所定デバイス６の電極に接続する（図１ｃ）。接続
には異方導電性フィルム７の使用が好ましい。出力配線
部(b)３の所定デバイス６の電極への接続は、ＩＣチッ
プ搭載部からはなれた箇所で行うことができるので、接
続に高温を使用することができる。誘電体フィルムがス
リット状に除去された箇所で、誘電体フィルムをＩＣチ
ップ搭載用配線部(a)と出力配線部(b)が外側になるよう
に折り曲げ、誘電体フィルムの重なり部を固定する（図
１ｄ）。重なり部の固定は接着剤の使用が好ましい。 【０００９】ＩＣチップ搭載用配線部２にＩＣチップ５
を搭載する（図１ｂ）工程、出力配線部３を所定デバイ
ス６の電極に接続する（図１ｃ）工程の順序は適宜選択
することができる。 【００１０】誘電体フィルムに、ＩＣチップ搭載用配線
部(a)と出力配線部(b)を形成する場合、ＩＣチップ搭載
用配線部(a)と出力配線部(b)よりなる１組の配線パタ−
ンを、多数組同時に形成するのが生産性の点で好まし
い。このように多数組同時に形成された配線パタ−ンの
隣合わせた組の配線パタ−ンの出力配線部(b)間の誘電
体フィルムを部分的に除去する、すなわち駆動回路の中
間部に配線間の樹脂を部分的に除去しておけば、多数組
の配線パタ−ンの出力配線部(b)を所定デバイスの電極
に同時に連続して接続する時、寸法補正をすることがで
きる。 【００１１】 【実施例】厚さ１５μｍのポリイミドフィルムに１８μ
ｍの銅箔を接着した基板に、通常のエッチング法によ
り、配線を形成した。次に、折り曲げ部のポリイミドフ
ィルム及び接着剤層をエキシマレーザにより、幅０．１
５ｍｍの線状に除去した。必要な外形サイズにエキシマ
レーザを用いて切断して配線基板を作成した。この基板
に駆動用ＩＣチップを異方導電性フィルム（日立化成工
業 ＡＣＦ７０００）を用いて搭載した。この基板をさ
らに異方導電性フィルム（日立化成工業 ＡＣＦ７００
０）を用いて所定のデバイスの電極と接続した。次に、
折り曲げ部に添って配線基板を折り曲げて、接着剤によ
り固定した。 【００１２】 【発明の効果】本発明のＩＣ実装回路は、機器に取り付
けるスペースが少なくてすみ、機器の小型化を可能とす
ることができる。
ク−ラ、携帯電話等小型化の要請が強く求められている
機器に特に好ましく使用されるＩＣ実装回路の製造法に
関する。 【０００２】 【従来の技術】プリンタ−、カメラ、ク−ラ、携帯電話
等の機器は小型化、薄型化、軽量化の要請が強い。その
ため機器本来の機能部が占める面積比率を増加させる必
要があり、その他の部分例えばＩＣ実装回路を取る付け
る部分の面積は狭くならざるをえない。従来、このよう
な機器のＩＣ実装用として多く用いられている回路は、
駆動用ＩＣをＴＡＢ（Tape Automated Bonding）方式に
よって個別に搭載し、これらのＬＳＩ群を結ぶ制御用回
路を細長いプリント配線基板により接続するものであ
る。 【０００３】 【発明が解決しようとする課題】しかしながら、この方
式ではＩＣ実装回路を取る付けるため１０ｍｍ以上のス
ペースが必要となる。本発明は、このスペースをできる
限り縮小し、機器の小型化を可能とするＩＣ実装回路の
製造法を提供するものである。 【０００４】 【課題を解決するための手段】本願の発明は、（イ）誘
電体フィルムの片面に、ＩＣチップ搭載用配線部と、Ｉ
Ｃチップ搭載用配線部の出力回路を構成する出力配線部
とを形成するステップと、（ロ）その形成するステップ
の後に、ＩＣチップ搭載用配線部と出力配線部との境界
部の誘電体フィルムをスリット状に除去するステップ
と、（ハ）その除去するステップの後に、ＩＣチップ搭
載用配線部にＩＣチップを搭載するステップと、（ニ）
その搭載するステップの後に、誘電体フィルムを出力配
線部を介して所定デバイスの電極に接続するステップ
と、（ホ）その接続するステップの後に、誘電体フィル
ムのスリット状に除去された箇所を、ＩＣチップ搭載用
配線部と出力配線部が外側になるように折り曲げるステ
ップと、（ヘ）その折り曲げるステップの後に、折り曲
げられた誘電体フィルムの重なり部を固定するステップ
とを含むＩＣ実装回路の製造法であることを要旨とす
る。 【０００５】 【０００６】本発明は、駆動回路が形成された配線基板
を折り曲げて、所定デバイス（機器）の狭小な取り付け
箇所に収容できるようにしたものである。この狭いスペ
ースにＩＣ実装回路（駆動回路全体）を収容するために
は、折り曲げた後の配線回路の幅が例えば４ｍｍ以下に
する必要がある。出力配線部(b)と所定機器の電極を接
続する幅は、１ｍｍ程度は最低限必要である。この接続
には、異方導電性フィルムが使用できる。本発明のＩＣ
実装回路は、プリンタ−、カメラ、ク−ラ、携帯電話、
液晶表示装置等の機器に好ましく使用される。 【０００７】図１により、本発明の一例を説明する。誘
電体フィルム１の片面に、ＩＣチップ搭載用配線部(a)
２と、そのＩＣチップ搭載用配線部(a)の出力回路を構
成する出力配線部(b)３を形成し、ＩＣチップ搭載用配
線部(a)２と出力配線部(b)３の境界部で配線導体を支え
る誘電体フィルムをスリット状４に除去する（図１
ａ）。誘電体フィルム１としてはポリイミドフィルム等
が使用される。ＩＣチップ搭載用配線部(a)２と、その
ＩＣチップ搭載用配線部(a)の出力回路を構成する出力
配線部(b)３の形成は、通常の配線板の製造法で使用さ
れる方法、例えばエッチドフォイル法、アディティブ
法、転写法が使用される。導電性の仮基板に所定の配線
導体を形成し、配線導体面に誘電体フィルムを重ね合わ
せ、加熱、加圧して、配線導体を誘電体フィルムに埋め
込み、導電性の仮基板を除去する転写法が好ましい。Ｉ
Ｃチップ搭載用配線部(a)２と出力配線部(b)３の境界部
で配線導体を支える誘電体フィルムをスリット状４に除
去するはレ−ザ加工等が使用される。スリット状の除去
は、全面的に除去するだけでなく一部分でも良い。また
スリット状の除去は、配線導体の形成前であっても良
い。 【０００８】ＩＣチップ搭載用配線部(a)２にＩＣチッ
プ５を搭載する（図１ｂ）。ＩＣチップ５の搭載は、半
田、異方導電性フィルムが使用される。出力配線部(b)
３を所定デバイス６の電極に接続する（図１ｃ）。接続
には異方導電性フィルム７の使用が好ましい。出力配線
部(b)３の所定デバイス６の電極への接続は、ＩＣチッ
プ搭載部からはなれた箇所で行うことができるので、接
続に高温を使用することができる。誘電体フィルムがス
リット状に除去された箇所で、誘電体フィルムをＩＣチ
ップ搭載用配線部(a)と出力配線部(b)が外側になるよう
に折り曲げ、誘電体フィルムの重なり部を固定する（図
１ｄ）。重なり部の固定は接着剤の使用が好ましい。 【０００９】ＩＣチップ搭載用配線部２にＩＣチップ５
を搭載する（図１ｂ）工程、出力配線部３を所定デバイ
ス６の電極に接続する（図１ｃ）工程の順序は適宜選択
することができる。 【００１０】誘電体フィルムに、ＩＣチップ搭載用配線
部(a)と出力配線部(b)を形成する場合、ＩＣチップ搭載
用配線部(a)と出力配線部(b)よりなる１組の配線パタ−
ンを、多数組同時に形成するのが生産性の点で好まし
い。このように多数組同時に形成された配線パタ−ンの
隣合わせた組の配線パタ−ンの出力配線部(b)間の誘電
体フィルムを部分的に除去する、すなわち駆動回路の中
間部に配線間の樹脂を部分的に除去しておけば、多数組
の配線パタ−ンの出力配線部(b)を所定デバイスの電極
に同時に連続して接続する時、寸法補正をすることがで
きる。 【００１１】 【実施例】厚さ１５μｍのポリイミドフィルムに１８μ
ｍの銅箔を接着した基板に、通常のエッチング法によ
り、配線を形成した。次に、折り曲げ部のポリイミドフ
ィルム及び接着剤層をエキシマレーザにより、幅０．１
５ｍｍの線状に除去した。必要な外形サイズにエキシマ
レーザを用いて切断して配線基板を作成した。この基板
に駆動用ＩＣチップを異方導電性フィルム（日立化成工
業 ＡＣＦ７０００）を用いて搭載した。この基板をさ
らに異方導電性フィルム（日立化成工業 ＡＣＦ７００
０）を用いて所定のデバイスの電極と接続した。次に、
折り曲げ部に添って配線基板を折り曲げて、接着剤によ
り固定した。 【００１２】 【発明の効果】本発明のＩＣ実装回路は、機器に取り付
けるスペースが少なくてすみ、機器の小型化を可能とす
ることができる。
【図面の簡単な説明】
【図１】本発明の製造工程を示す断面図である。
【符号の説明】
１．誘電体フィルム
２．ＩＣチップ搭載用配線部（ａ）
３．出力配線部（ｂ）
４．誘電体フィルムのスリット状除去部
５．ＩＣチップ
６．所定デバイス
７．異方導電性フィルム
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大畑 洋人
茨城県つくば市和台48番 日立化成工業
株式会社 筑波開発研究所内
(72)発明者 井上 文男
茨城県つくば市和台48番 日立化成工業
株式会社 筑波開発研究所内
(72)発明者 磯 俊明
茨城県つくば市和台48番 日立化成工業
株式会社 筑波開発研究所内
(72)発明者 吉富 泰宣
茨城県つくば市和台48番 日立化成工業
株式会社 筑波開発研究所内
(56)参考文献 特開 平６−29348（ＪＰ，Ａ)
特開 平２−134859（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 誘電体フィルムの片面に、ＩＣチップ搭
載用配線部と、前記ＩＣチップ搭載用配線部の出力回路
を構成する出力配線部とを形成するステップと、該形成するステップの後に、 前記ＩＣチップ搭載用配線
部と前記出力配線部との境界部の前記誘電体フィルムを
スリット状に除去するステップと、該除去するステップの後に、 前記ＩＣチップ搭載用配線
部にＩＣチップを搭載するステップと、該搭載するステップの後に、 前記誘電体フィルムを前記
出力配線部を介して所定デバイスの電極に接続するステ
ップと、 該接続するステップの後に、前記誘電体フィルムのスリ
ット状に除去された箇所を、前記ＩＣチップ搭載用配線
部と前記出力配線部が外側になるように折り曲げるステ
ップと、 該折り曲げるステップの後に、折り曲げられた前記誘電
体フィルムの重なり部を固定するステップとを含むこと
を特徴とするＩＣ実装回路の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14044694A JP3419550B2 (ja) | 1994-06-22 | 1994-06-22 | Ｉｃ実装回路の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14044694A JP3419550B2 (ja) | 1994-06-22 | 1994-06-22 | Ｉｃ実装回路の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088361A JPH088361A (ja) | 1996-01-12 |
| JP3419550B2 true JP3419550B2 (ja) | 2003-06-23 |
Family
ID=15268823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14044694A Expired - Fee Related JP3419550B2 (ja) | 1994-06-22 | 1994-06-22 | Ｉｃ実装回路の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3419550B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6568073B1 (en) * | 1991-11-29 | 2003-05-27 | Hitachi Chemical Company, Ltd. | Process for the fabrication of wiring board for electrical tests |
| US5787951A (en) | 1995-12-15 | 1998-08-04 | Kabushiki Kaisha Nichibei | Roman shade |
| US8017873B2 (en) | 2008-03-03 | 2011-09-13 | Himax Technologies Limited | Built-in method of thermal dissipation layer for driver IC substrate and structure thereof |
-
1994
- 1994-06-22 JP JP14044694A patent/JP3419550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088361A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0065425B1 (en) | Hybrid integrated circuit component and printed circuit board mounting said component | |
| JP3889700B2 (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| TW501210B (en) | Flexible wiring boards and processes for producing flexible wiring board | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| EP1365451A1 (en) | Module component | |
| JPH03506102A (ja) | 相互連結装置およびその製造方法 | |
| US4845313A (en) | Metallic core wiring substrate | |
| US5109601A (en) | Method of marking a thin film package | |
| JP3419550B2 (ja) | Ｉｃ実装回路の製造法 | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JP2006073684A (ja) | 多層配線板及び多層配線板の製造方法 | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JP2008205244A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| JP4535588B2 (ja) | 回路基板および電子デバイス | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0378793B2 (ja) | ||
| JP3503173B2 (ja) | 複合基板とその製造方法 | |
| JP2003142535A (ja) | フレキシブル配線基板およびその製造方法 | |
| JP2878106B2 (ja) | フレキシブル基板 | |
| JP2003197676A (ja) | フレキシブル配線基板 | |
| KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |