KR101000646B1 - 마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고관련된 조립체 및 방법 - Google Patents

마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고관련된 조립체 및 방법 Download PDF

Info

Publication number
KR101000646B1
KR101000646B1 KR20087006163A KR20087006163A KR101000646B1 KR 101000646 B1 KR101000646 B1 KR 101000646B1 KR 20087006163 A KR20087006163 A KR 20087006163A KR 20087006163 A KR20087006163 A KR 20087006163A KR 101000646 B1 KR101000646 B1 KR 101000646B1
Authority
KR
South Korea
Prior art keywords
contact
workpiece
support
opening
passageway
Prior art date
Application number
KR20087006163A
Other languages
English (en)
Other versions
KR20080038219A (ko
Inventor
텍 켕 리
데이빗 이 밍 차이
홍 완 엔지
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20080038219A publication Critical patent/KR20080038219A/ko
Application granted granted Critical
Publication of KR101000646B1 publication Critical patent/KR101000646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

마이크로 전자 장치, 관련된 조립체, 및 관련된 방법이 여기에 개시된다. 예컨대, 본 발명의 어떤 양태는, 측면 및 이 측면 내의 개구를 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치에 관한 것이다. 이 장치는 표면을 가진 공작물 콘택을 더 포함할 수 있다. 공작물 콘택의 표면의 적어도 일부는 개구 및, 개구와 표면 사이로 연장하는 통로를 통해 접근하기 쉬울 수 있다. 본 발명의 다른 양태는 마이크로피처 공작물의 공작물 콘택에 접속할 수 있는 지지 콘택을 이송하는 측면을 가진 지지 부재를 포함하는 마이크로 전자 지지 장치에 관한 것이다. 이 장치는 지지 부재에 의해 이송되는 리세스된 지지 콘택 수단을 더 포함한다. 리세스된 지지 콘택 수단은 마이크로피처 공작물의 제 2 공작물 콘택에 접속할 수 있다.

Description

마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고 관련된 조립체 및 방법{MICROELECTRONIC DEVICES AND MICROELECTRONIC SUPPORT DEVICES, AND ASSOCIATED ASSEMBLIES AND METHODS}
본 발명의 실시예는 마이크로 전자 장치, 마이크로피처 공작물(microfeature workpiece) 및/또는 하나 이상의 리세스된 콘택(recessed contact)을 가진 지지 부재를 구비한 마이크로 전자 장치를 포함하는 관련된 조립체 및 관련된 방법에 관한 것이다.
반도체 칩 또는 다이는 통상적으로 규소, 게르마늄, 또는 갈륨/비화물과 같은 반도체 재료로부터 제조된다. 다이는 또한 통상적으로 다른 전기 부품을 가진 다이의 전기적 접속을 용이하게 하는 단자를 포함한다. 하나의 공통 패키지 설계는, 예컨대, 접착제를 통해 작은 회로 기판에 부착되는 반도체 다이를 포함한다. 그 다음, 반도체 다이의 단자의 일부 또는 모두는, 예컨대, 와이어 본딩 및/또는 플립 칩(flip chip) 기술에 의해, 기판의 콘택의 제 1 세트에 전기적으로 접속될 수 있다. 그 다음, 접속된 기판 및 다이의 적어도 일부는, 구조적 무결성(structural integrity)을 부가하여, 환경 요소로부터 다이 및 기판의 부분들을 보호하도록 실링 화합물(sealing compound)에 캡슐화될 수 있다. 종종, 기판의 외 부 표면상에 이송되는 콘택의 제 2 세트는 계속 노출되어 있다. 이들 노출된 콘택은 제 1 콘택에 전기적으로 접속되어, 반도체 다이의 피처(feature)들이 전기적으로 접근되도록 한다.
도 1은 종래의 다이 및 회로 기판 조립체(1)를 개략적으로 도시한 것이다. 이 조립체(1)는 최상부 표면(22a) 및 최하부 표면(22b)을 가진 반도체 다이(10)를 포함한다. 최하부 표면(22b)은 접착제(46)를 통해 회로 기판(40)에 부착된다. 다이(10)의 제 1 표면(22a)은 다수의 단자(30)를 포함하고, 이 다수의 단자(30)는 와이어(44)를 이용하여 회로 기판(40) 상의 콘택 패드(42)에 다이(10)를 전기적으로 접속하는데 이용된다. 통상적으로, 다이(10)는 에칭 공정 (예컨대, 등방성 에칭)을 이용하여 제조되고, 단자(30)는 단자(30)의 2차원 어레이를 제공하는 다이(10)의 제 1 표면(22a)에 걸쳐 배분된다.
반도체 다이(10)가 소형화됨에 따라, 단자(30)를 더욱 소형화시키고, 및/또는 단자(30)의 피치를 감소시키는 것 (예컨대, 단자(30)의 중심 간의 거리를 감소시키는 것)이 필요할 수 있다. 에칭 공정의 제한 (예컨대, 이 공정의 정확도 또는 정밀도) 때문에, 단자(30)의 효율적인 본딩 영역은, 그 사이즈를 축소하고, 및/또는 단자(30)의 피치를 감소시킬 시에 상당히 감소될 수 있다. 동일한 사이즈/피치 제한은, 회로 기판(40)의 사이즈가 축소될 시에, 회로 기판(40) 상에서 생성한다. 예컨대, 구조적 지지를 제공하여, 2차원 어레이 내의 콘택 패드(42) 간에 적절한 물리적 및 전기적 분리를 확실하게 하도록 회로 기판(40) 상의 콘택 패드(42) 사이에 필요로 되는 간격은 효율적인 본딩 영역을 140 미크론의 콘택 패드 피치에 대해 58 미크론까지 감소시킬 수 있다. 많은 경우에, 이런 효율적인 본딩 영역은 너무 작아 와이어(44)를 콘택 패드(42)에 접착시킬 수 없으며, 더욱 큰 효율적인 본딩 영역이 바람직하다. 효율적인 본딩 영역의 이들 종류의 감소에 대한 해결책은, 에칭 공정을, 회로 기판(40)을 제조하는 세미어디티브 공정(semi-additive process) 및/또는 다이(10)를 제조하는 RDL 공정으로 대체하는 것이다. 그러나, 이들 공정은 현재 이용되는 에칭 공정보다 복잡하고 고가이다.
도 1은 종래 기술에 따라 통상의 다이 및 회로 기판 조립체의 부분 개략도이다.
도 2A는 본 발명의 실시예에 따라 마이크로 전자 장치의 형성 공정 중에 마이크로피처 공작물의 부분 개략적 단면도이다.
도 2B는, 도 2A에 도시된 바와 같이, 마이크로피처 공작물의 제 1 표면과 마이크로피처 공작물의 제 2 표면 사이로 연장하는 2개의 통로를 가진 마이크로피처 공작물의 부분 개략적 단면도이다.
도 2C는, 도 2B에 도시된 바와 같이, 마이크로피처 공작물의 제 2 표면에 근접하여 배치된 2개의 공작물 콘택을 가진 마이크로피처 공작물의 부분 개략적 단면도이다.
도 2D는 도 2A-2C에 도시된 마이크로피처 공작물을 포함하는 완성된 마이크로 전자 장치의 부분 개략적 단면도이다.
도 3은 본 발명의 다른 실시예에 따라 마이크로 전자 장치 조립체의 부분 개 략적 단면도이다.
도 4는 본 발명의 다른 실시예에 따라 마이크로 전자 장치 조립체의 부분 개략적 단면도이다.
A. 서론
본 발명은 마이크로 전자 장치, 및 관련된 조립체 및 방법에 관한 것이다. 예컨대, 본 발명의 어떤 양태는, 측면(side) 및 이 측면 내의 개구(aperture)를 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치에 관한 것이다. 이 장치는 표면을 가진 공작물 콘택을 더 포함할 수 있고, 개구 및 통로를 통해 접근하기 쉬운 공작물 콘택의 표면의 적어도 일부는 개구와 표면 사이로 연장한다.
본 발명의 다른 양태는, 제 1 측면, 제 2 측면, 및 통로를 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치에 관한 것이다. 이 통로는, 제 1 측면 내의 제 1 개구와 제 2 측면 내의 제 2 개구 사이에서 마이크로피처 공작물을 통해 연장할 수 있다. 이 장치는 제 1 표면 및 제 2 표면을 가진 공작물 콘택을 더 포함할 수 있다. 공작물 콘택은 제 2 측면에 의해 이송될 수 있고, 제 2 개구의 적어도 일부를 커버하도록 위치될 수 있다. 공작물 콘택은 또한 마이크로 전자 장치의 요소에 전기적으로 결합될 수 있다. 공작물 콘택의 제 1 표면의 적어도 일부는 제 1 개구 및 통로를 통해 접근하기 쉽도록 위치될 수 있다.
본 발명의 또 다른 양태는 제 1 지지 콘택 및 제 2 지지 콘택을 가진 지지 부재를 포함하는 마이크로 전자 장치 조립체에 관한 것이다. 이 조립체는 제 1 커 넥터, 제 2 커넥터, 및 제 1 측면 및 제 1 측면에 대향하는 제 2 측면을 가진 마이크로피처 공작물을 더 포함할 수 있다. 이 조립체는 또한, 마이크로피처 공작물의 제 1 측면에 의해 이송되는 제 1 공작물 콘택을 더 포함할 수 있다. 제 1 공작물 콘택은 제 1 커넥터를 통해 제 1 지지 콘택에 접속될 수 있다. 이 조립체는 또한, 마이크로피처 공작물에 의해 이송되는 제 2 공작물 콘택을 더 포함할 수 있다. 제 2 공작물 콘택은 제 1 측면으로부터 리세스될 수 있고, 제 2 커넥터를 통해 제 2 지지 콘택에 접속될 수 있다.
본 발명의 또 다른 양태는, 지지 콘택을 가진 지지 부재, 커넥터, 및 측면 및 이 측면 내의 개구를 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치 조립체에 관한 것이다. 이 조립체는 표면을 가진 공작물 콘택을 더 포함할 수 있다. 공작물 콘택의 표면은 커넥터를 통해 지지 콘택에 접속될 수 있다. 이 커넥터는 개구 및, 이 개구와 표면 사이로 연장하는 통로를 통해 연장할 수 있다.
본 발명의 또 다른 양태는, 마이크로피처 공작물의 측면으로부터 리세스되도록 공작물 콘택을 위치시키는 단계를 포함하는 마이크로 전자 장치의 제조 방법에 관한 것이다. 이 방법은 마이크로피처 공작물의 측면 내의 개구와 공작물 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계를 더 포함할 수 있다. 공작물 콘택의 표면은 마이크로피처 공작물의 측면 내의 개구 및 통로를 통해 접근할 수 있다.
본 발명의 또 다른 양태는, 마이크로피처 공작물의 측면으로부터 리세스되도록 공작물 콘택을 위치시키는 단계를 포함하는 마이크로 전자 장치 조립체의 제조 방법에 관한 것이다. 이 방법은 마이크로피처 공작물의 측면 내의 개구와 공작물 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계를 더 포함할 수 있다. 이 방법은 또한 커넥터를 이용하여 공작물 콘택의 표면을 지지 부재의 지지 콘택에 접속하는 단계를 더 포함할 수 있다. 이 커넥터는 개구 및 통로를 통해 연장할 수 있다.
본 발명의 또 다른 양태는, 제 1 측면, 제 2 측면, 및 통로를 가진 지지 부재를 포함하는 마이크로 전자 지지 장치에 관한 것이다. 이 통로는, 제 1 측면 내의 제 1 개구와 제 2 측면 내의 제 2 개구 사이에서 지지 부재를 통해 연장한다. 이 장치는 제 1 표면 및 제 2 표면을 가진 지지 콘택을 더 포함할 수 있다. 지지 콘택은 제 2 측면에 의해 이송될 수 있고, 제 2 개구의 적어도 일부를 커버하도록 위치될 수 있다. 지지 콘택의 제 1 표면의 적어도 일부는 제 1 개구 및 통로를 통해 접근하기 쉽도록 위치될 수 있다.
본 발명의 또 다른 양태는, 측면 및, 지지 부재의 측면에 의해 이송되는 지지 콘택을 가진 지지 부재를 포함하는 마이크로 전자 지지 장치에 관한 것이다. 지지 콘택은 커넥터를 통해 마이크로피처 공작물의 공작물 콘택에 접속할 수 있다. 이 장치는 지지 부재에 의해 이송되는 리세스된 지지 콘택 수단을 더 포함할 수 있다. 리세스된 지지 콘택 수단은 본드 와이어를 통해 마이크로피처 공작물의 제 2 공작물 콘택에 접속할 수 있다.
본 발명의 또 다른 양태는, 제 1 공작물 콘택 및 제 2 공작물 콘택을 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치 조립체에 관한 것이다. 이 조립체는 커넥터, 본드 와이어, 측면을 가진 지지대, 및 이 지지대의 측면에 의해 이 송되는 제 1 지지 콘택을 더 포함할 수 있다. 제 1 지지 콘택은 제 1 커넥터를 통해 제 1 공작물 콘택에 접속될 수 있다. 조립체는 지지대에 의해 이송되고, 제 1 측면으로부터 리세스되는 제 2 지지 콘택을 더 포함할 수 있다. 제 2 지지 콘택은 본드 와이어를 통해 제 2 공작물 콘택에 접속될 수 있다.
본 발명의 또 다른 양태는, 제 1 공작물 콘택 및 제 2 공작물 콘택을 가진 마이크로피처 공작물을 포함하는 마이크로 전자 장치 조립체에 관한 것이다. 이 조립체는 커넥터, 본드 와이어, 측면을 가진 지지 부재, 및 이 지지 부재의 측면에 의해 이송되는 지지 콘택을 더 포함할 수 있다. 지지 콘택은 커넥터를 통해 제 1 공작물 콘택에 접속될 수 있다. 조립체는 지지 부재에 의해 이송되는 리세스된 지지 콘택 수단을 더 포함할 수 있다. 리세스된 지지 콘택 수단은 본드 와이어를 통해 제 2 공작물 콘택에 접속될 수 있다.
본 발명의 또 다른 양태는, 지지 부재의 측면으로부터 리세스되도록 지지 콘택을 위치시키는 단계를 포함하는 마이크로 전자 장치의 제조 방법에 관한 것이다. 이 방법은 지지 부재의 측면 내의 개구와 지지 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계를 더 포함할 수 있다. 지지 콘택의 표면은 개구 및 통로를 통해 접근할 수 있다.
본 발명의 또 다른 양태는, 지지 부재의 측면으로부터 리세스되도록 지지 콘택을 위치시키는 단계를 포함하는 마이크로 전자 장치 조립체의 제조 방법에 관한 것이다. 이 방법은 지지 부재의 측면 내의 개구와 지지 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계를 더 포함할 수 있다. 이 방법은 또한 개구 및 통로를 통해 연장하는 본드 와이어를 이용하여 지지 콘택의 표면을 마이크로피처 공작물의 공작물 콘택에 접속하는 단계를 더 포함할 수 있다.
여기에 이용되는 바와 같이, 용어 "마이크로피처 공작물" 및 "공작물"은 마이크로 전자 장치를 형성하는데 이용되는 기판을 지칭한다. 통상의 마이크로 장치는 마이크로 전자 회로 또는 부품, 박막 기록 헤드, 데이터 저장 소자, 마이크로 유체(microfluidic) 장치, 및 다른 제품을 포함한다. 마이크로 머신 및 마이크로 기계 장치는 이런 정의 내에 포함되는데, 그 이유는 이들이 집적 회로를 제조할 시에 이용되는 기술과 거의 동일한 기술을 이용하여 제조되기 때문이다. 기판은 반도전성 부품 (예컨대, 도핑된 실리콘 웨이퍼 또는 갈륨 비화물 웨이퍼), 비도전성 부품 (예컨대, 여러 세라믹 기판), 또는 도전성 부품일 수 있다. 어떤 경우에, 공작물은 일반적으로 둥글고, 다른 경우에는 공작물이 수직 형상을 포함하는 다른 형상을 갖는다. 공작물은 유연한 테이프 및/또는 단단한 기판을 포함할 수 있다.
본 발명의 수개의 특정 상세 사항은 본 발명의 어떤 실시예를 철저히 이해하도록 다음의 설명 및 도 2A-4에서 설명된다. 예컨대, 도 2A-2D는 콘택의 3차원 어레이를 가진 마이크로 전자 장치 또는 마이크로 전자 지지 장치의 형성을 도시한다. 어떤 실시예에서, 콘택의 3차원 어레이는, (예컨대, 도 1에 관련하여 기술된 바와 같이) 에칭 공정을 이용하여 제조되는 종래의 다이 및/또는 회로 기판의 2차원 어레이와 관련된 피치 제한을 극복할 수 있다. 도 3은 본 발명의 다른 실시예에 따라 공작물 콘택의 3차원 어레이를 가진 마이크로 전자 장치를 구비한 마이크로 전자 장치 조립체를 도시한 것이다. 도 4는 본 발명의 또 다른 실시예에 따라 지지 콘택의 3차원 어레이를 가진 지지 부재를 도시한 것이다. 그러나, 당업자는 본 발명이 부가적인 실시예를 가질 수 있고, 본 발명의 다른 실시예가 아래에 기술되는 수개의 특정 피처 없이 실시될 수 있음을 이해할 것이다.
B. 마이크로 전자 장치 및 관련된 방법
도 2A는 본 발명의 실시예에 따라 마이크로 전자 장치의 형성 공정 중에 마이크로피처 공작물의 부분 개략적 단면도이다. 설명을 위해, 마이크로 전자 장치의 형성은 마이크로피처 공작물에 관하여 기술되지만, 도 4에 관련하여 더욱 상세히 기술되는 바와 같이, 당업자는 이 공정이 마이크로 전자 지지 장치 및/또는 지지 부재 상에 하나 이상의 콘택의 형성에 동등하게 적용할 수 있음을 이해할 것이다. 마이크로피처 공작물(220)은 제 1 측면(222a) 및 제 2 측면(222b)을 포함한다. 설명된 실시예에서, 제 1 및 2 측면(222a, 222b)은 서로 대향하여 배치되고, 제 1 공작물 콘택(230a)은 제 1 측면(222a)에 의해 이송된다. 제 1 공작물 콘택(230a)은 제 1 표면(234a) 및 제 2 표면(234b)을 포함한다. 도 2A에서, 제 1 공작물 콘택(230a)의 제 2 표면(234b)은 마이크로피처 공작물(220)의 제 1 측면(222a)에 설치되거나 결합되고, 제 1 표면(234a)은 접근하기 쉽다.
도 2B에서, 2개의 통로(224)는 마이크로피처 공작물(220) 내에 형성되었고, 제 1 통로(224a) 및 제 2 통로(224b)로서 도시되었다. 제 1 통로는 제 1 측면(222a) 내의 제 1 개구(226a)와 제 2 측면(222b) 내의 제 2 개구(226b) 사이로 연장한다. 제 2 통로(224b)는 제 1 측면(222a) 내의 제 3 개구(226c)와 제 2 측면(222b) 내의 제 4 개구(226d) 사이로 연장한다. 마이크로피처 공작물(220)을 레 이저 드릴링(laser drilling) (예컨대, 레이저 천공)하거나, 본 기술 분야에 공지된 다른 방법 (예컨대, 에칭, 세미어디티브, 빌드업(build-up), 및/또는 기계적 천공 기술)을 이용함으로써, 통로(224)는 형성될 수 있다.
도 2C에서, 제 2 공작물 콘택(230b) 및 제 3 공작물 콘택(230c)은 마이크로피처 공작물에 부가되었다. 제 2 공작물 콘택(230b)은 제 1 표면(234a) 및 제 2 표면(234b)을 포함할 수 있고, 마이크로피처 공작물(220)의 제 1 측면(222a)으로부터 리세스될 수 있다. 설명된 실시예에서, 제 2 공작물 콘택(230b)은 제 2 개구(226b)에 근접하여 배치됨으로써, 제 2 공작물 콘택(230b)의 제 1 표면(234a)의 적어도 일부가 제 1 개구(226a) 및 제 1 통로(224a)를 통해 접근하기 쉽다. 예컨대, 제 2 공작물 콘택(230b)은 제 2 측면(222b)에 의해 이송될 수 있거나 그 상에 이송될 수 있음으로써, 제 2 공작물 콘택(230b)은 제 2 개구(226b)를 부분적으로 또는 완전히 커버한다. 설명된 실시예에서, 제 2 공작물 콘택(230b)의 제 1 표면(234a)의 일부는, 제 2 개구(226b)가 완전히 커버되도록 마이크로피처 공작물(220)의 제 2 측면(222b)에 설치된다 (예컨대, 그 내에 형성되고, 그 상에 형성되며, 부착되고, 결합되며, 이에 의해 지지되고, 및/또는 이에 접속된다).
제 3 공작물 콘택(230c)은 제 1 표면(234a) 및 제 2 표면(234b)을 가질 수 있고, 마이크로피처 공작물(220)에 의해 이송될 수 있다. 설명된 실시예에서, 제 3 공작물 콘택(230c)은, 일반적으로 제 2 개구(226b)에 대한 제 2 공작물 콘택(230b)의 배치와 유사한 방식으로 제 4 개구(226d)에 근접하여 이송될 수 있다. 따라서, 제 3 공작물 콘택(230c)의 제 1 표면(234a)의 적어도 일부는 제 3 개구(226c) 및 제 2 통로(224b)를 통해 접근하기 쉬울 수 있다.
도 2D는 도 2A-2C에 관련하여 상술한 마이크로피처 공작물(220)을 포함하는 완성된 마이크로 전자 장치(210) (예컨대, 디지털 신호 처리기, 논리 칩, DRAM, 플래시 메모리, 또는 프로세서)의 부분 개략적 단면도이다. 설명된 실시예에서, 제 1, 2, 및 3 공작물 콘택(230a, 230b, 230c) (총체적으로 공작물 콘택(230)으로 지칭됨)은 마이크로피처 공작물(220)에 의해 이송되는 적어도 하나의 다른 소자(212) (예컨대, 전자 소자)에 결합되거나 접속될 수 있다. 설명된 실시예에서, 공작물 콘택(230)은 신호 경로(249) (예컨대, 와이어 또는 집적 회로)를 통해 다른 소자(212)에 결합된다. 다른 실시예에서, 하나 이상의 공작물 콘택(230)은 중재 신호(intervening signal) 경로(249) 없이 다른 소자(212)에 직접 접속될 수 있다.
공작물 콘택(230)은 마이크로 전자 장치(210)를 외부 구성 요소 (예컨대, 마이크로 전자 장치(210) 외부의 지지 부재)에 접속하거나 결합하는데 이용될 수 있다. 설명된 실시예에서, 커넥터(244) (예컨대, 본드 와이어)의 일부는 제 2 공작물 콘택(230b)의 제 1 표면(234a)에 결합되고, 부착되거나 접속되는 것으로 도시되어 있다. 커넥터(244)는 제 1 통로(224a)의 적어도 일부를 통해 연장하고, 제 1 개구(226a) 밖으로 연장하며, 여기서, 커넥터(244)는 마이크로 전자 장치(210) 외부의 다른 구성 요소에 접속될 수 있다.
보호 물질(214) (예컨대, 유전 물질, 캡슐화제(encapsulant), 에폭시, 및/또는 수지)은 마이크로피처 공작물(220)의 부분, 공작물 콘택(230)의 부분, 및 소자(212)의 부분을 포함하는 마이크로 전자 장치(210)의 부분을 커버하거나 인케이 스(encase)하는데 이용될 수 있다. 여러 실시예에서, 보호 물질(214)은 구조적 무결성을 제공하여, 및/또는 주변 조건 (예컨대, 습기, 먼지, 및/또는 전자기 방사선)으로부터 마이크로 전자 장치(210)의 부분을 보호할 수 있다. 예컨대, 설명된 실시예에서, 제 2 공작물 콘택(230b)의 제 2 표면(234b), 및 제 3 공작물 콘택(230c)의 제 2 표면(234b)은 마이크로피처 공작물(220)의 다른 부분과 함께 보호 물질(214) 내에 인케이스된다.
부가적으로, 공작물 콘택(230)은 여러 물질로부터 형성될 수 있고, 하나 이상의 부분을 포함할 수 있다. 예컨대, 설명된 실시예에서, 제 2 공작물 콘택(230b)은 제 1 부분(232a) 및 제 2 부분(232b)으로서 도시된 2개의 부분을 포함한다. 어떤 실시예에서, 제 1 부분(232a)은 제 2 부분(232b)과 상이한 물질을 포함할 수 있다. 예컨대, 한 실시예에서, 제 1 부분(232a)은 구리로부터 형성될 수 있고, 제 2 부분(232b)은 니켈 금 합성물을 가질 수 있다 (예컨대, 제 2 부분(232b)은 산화를 방지하여, 커넥터(244)에 대한 도전성을 용이하게 하는 니켈 위의 연금의 층을 포함할 수 있다). 설명된 실시예에서, 제 1 및 3 공작물 콘택(230a, 230c)은 단일 부분 (예컨대, 구리 물질로부터 형성된 단일 부분)을 포함한다. 다른 실시예에서, 공작물 콘택(230)은 원하는 공작물 콘택 특징 (예컨대, 원하는 도전, 보호, 및/또는 접속 특성)에 기초로 하는 다른 물질을 포함할 수 있다.
제 1 및 2 측면(222a, 22b) 사이에 공작물 콘택(230)을 배분함으로써, 공작물 콘택(230)은 3차원 (예컨대, X, Y, 및 Z 축을 따라)으로 배분되지만, 설명된 실시예에서, 공작물 콘택(230)의 모두는 제 1 마이크로피처 공작물 측면(222a)로부터 접근하기 쉽다. 이것은, 공작물 콘택(230)이 (예컨대, 도 1에 도시된 바와 같이) 2차원 어레이로 이송될 시보다 공작물 콘택(230)이 X 및 Y 축에 대해 서로 더 근접하여 간격을 이루도록 한다. 예컨대, 공작물 콘택(230)이 제 1 및 2 측면(222a, 222b) 사이에서 스태거(stagger)될 수 있기 때문에, 공작물 콘택(230)을 구조적으로 지지하는데 필요로 되는 마이크로피처 공작물(220)의 표면 영역은 제 1 및 2 측면(222a, 222b) 사이로 배분될 수 있다. 이것은, 상이한 표면 상에 이송되는 공작물 콘택(230)의 주변 비본딩(non-bonding) 부분 (예컨대, 공작물 콘택(230)을 구조적으로 지지하는데만 이용되는 공작물 콘택(230)의 부분)이 X 및 Y 축에 대해 서로 더욱 근접하게 배치되도록 하거나 서로 중복하도록 한다.
부가적으로, 3차원 어레이에 공작물 콘택(230)을 배치함으로써, 또한, 수직 간격이 공작물 콘택(230) 사이에 물리적 및 전기적 분리를 제공하는데 이용될 수 있다. 더욱이, 레이저 드릴링 기술은 제 1 및 2 통로(224a, 224b)를 정확히 배치하여, 공작물 콘택(230)이 X 및 Y 축에 대해 근접하여 배치되도록 하는데 이용될 수 있다. 따라서, (예컨대, 도 1에 도시된 바와 같이) 에칭 공정을 이용하여 제조되는 통상의 다이의 2차원 어레이를 이용하여 행해질 수 있는 것보다 원하는 효율적인 본딩 영역을 가진 더 많은 공작물 콘택(230)이 3차원 어레이를 이용하여 주어진 영역에 배치될 수 있다. 어떤 실시예에서, 도 2D에 도시된 3차원 어레이는 이용 가능한 효율적인 본딩 영역을 가진 3개의 공작물 콘택(230)이, 통상의 다이 상에 이용된 2차원 어레이에 2개의 공작물 콘택(230)을 이송하는데 필요로 되는 동일한 표면 영역을 통해 접근하기 쉽도록 할 수 있다. 예컨대, 어떤 실시예에서, 3차원 어레이 는 140 미크론 미만의 공작물 콘택 피치를 허용하면서, 적절한 공작물 콘택 본딩 영역을 유지할 수 있다.
따라서, 상술한 실시예의 일부의 피처는 적절한 본딩 영역을 가진 더욱 많은 수의 공작물 콘택이, (예컨대, 도 1에 도시된 바와 같이) 에칭 공정을 이용하여 제조되는 2차원 어레이를 가진 통상의 다이에 비해 마이크로 전자 장치의 단일 측면 상의 지정된 영역으로부터 접근하기 쉬울 수 있다는 것이다. 게다가, 이런 더욱 많은 수의 공작물 콘택은, 더욱 복잡한 및/또는 더욱 고가의 공정 (예컨대, 세미어디티브 또는 RDL 공정)을 쓰지 않고 달성될 수 있다. 따라서, 이런 피처의 이점은, 마이크로 전자 장치가 이들의 더욱 복잡한 또는 고가의 제조 기술을 쓰지 않고, 이용 가능한 공작물 콘택의 수를 감소시키지 않고 더욱 소형화될 수 있다는 것이다.
도 2A-2D에 관련하여 상술한 마이크로 전자 장치(210) 및 관련된 방법에 대한 실시예는 본 발명의 부가적인 실시예에서 수정될 수 있다. 예컨대, 다른 실시예에서, 마이크로피처 공작물(220)은 더욱 많고, 더욱 적으며, 또는 상이한 표면 배치, 통로(224), 다른 소자(212), 및/또는 개구(226)를 포함할 수 있다. 예컨대, 어떤 실시예에서, 통로(224)는 테이퍼(taper)될 수 있다. 예컨대, 한 실시예에서, 제 2 개구(226b)는 제 1 개구(226a) 보다 작을 수 있고, 제 1 통로(224a)는 제 1 및 2 개구(226a, 226b) 간의 모노토닉 테이퍼(monotonic taper)를 포함할 수 있다. 또 다른 실시예에서, 마이크로 전자 장치(210)는 다소의 공작물 콘택(230)을 포함할 수 있다.
또 다른 실시예에서, 공작물 콘택은 다소의 공작물 콘택 부분(232), 더욱 많 은 표면(234), 및/또는 다른 배치를 가질 수 있다. 예컨대, 설명된 실시예에서, 제 2 및 3 공작물 콘택(230b, 230c)이 대응하는 개구를 커버하여 이를 통해 대응하는 통로(224)로 연장하지만, 다른 실시예에서는 제 2 및/또는 3 공작물 콘택(230b, 230c)이 대응하는 개구를 통해 연장하지 않는다. 예컨대, 한 실시예에서, 제 2 공작물 콘택(230b)의 제 1 표면(234a) 및 제 3 공작물 콘택(230c)의 제 1 표면(234a)은 제각기 제 2 및 4 개구(226b, 226d)와 같은 높이로 하여(flush), 제 2 및 4 개구(226b, 226d)를 커버하도록 배치된다. 또 다른 실시예에서, 공작물 콘택(230)의 일부는 마이크로피처 공작물(220)의 제 1 측면(222a)으로부터 리세스되어, 통로(224)를 통해 제 1 측면으로부터 접근하기 쉬울 수 있지만, 리세스된 공작물 콘택은 마이크로피처 공작물(220)의 제 2 측면(222b)으로부터 떨어져 배치된다 (예컨대, 리세스된 공작물 콘택(230)은 내부적으로 마이크로피처 공작물(220) 내에 배치될 수 있다). 또 다른 실시예에서, 마이크로 전자 장치(210)는 보호 물질의 다른 배치를 포함하거나, 어떤 보호 물질을 포함하지 않는다.
상술한 바와 같이, 도 2A-2D에 관련하여 상술한 컨셉(concept), 프로세스, 및 장치는 리세스된 콘택을 가진 지지 부재에 동등하게 적용한다. 예컨대, 다른 실시예에서, 공작물 콘택(230)은 지지 콘택으로 대체될 수 있고, 리세스된 콘택을 가진 마이크로 전자 지지 장치를 형성하도록 마이크로피처 공작물(220) 대신에 지지 부재에 결합될 수 있다. 부가적으로, 하나 이상의 리세스된 콘택을 가진 지지 부재 및/또는 마이크로 전자 지지대는 도 2A-2D에 관련하여 상술한 것과 유사한 이점을 가질 수 있다.
C. 마이크로 전자 장치 조립체 및 관련된 방법
도 3은 본 발명의 실시예에 따라 지지 부재(340)에 유기적으로 또는 전기적으로 결합된 마이크로 전자 장치(310)를 가진 마이크로 전자 장치 조립체(300)의 부분 개략적 단면도이다. 설명된 실시예에서, 도 2A-2D에 관련하여 상술한 마이크로 전자 장치와 유사한 마이크로 전자 장치(310)는 (예컨대, 접착제(346)에 의해) 지지 부재에 구조적으로 결합된다. 마이크로 전자 장치(310)는 마이크로피처 공작물(320) 및, 3차원 어레이에 배치되고, 제 1 공작물 콘택(330a), 제 2 공작물 콘택(330b), 및 제 3 공작물 콘택(330c) (예컨대, 총체적으로 공작물 콘택(330)으로 지칭됨)으로서 도시된 3개의 공작물 콘택을 포함한다. 각 공작물 콘택(330)은 제 1 표면(334a) 및 제 2 표면(334b)을 포함한다.
설명된 실시예에서, 마이크로피처 공작물(320)은 제 1 측면(322a) 및 제 2 측면(322b)을 포함하고, 제 1 공작물 콘택(330a)은 제 1 측면(322a)에 의해 이송된다. 도 3에서, 제 2 및 3 공작물 콘택(330b, 330c)은 제 2 측면(322b)에 근접하여 위치된다. 게다가, 제 2 및 3 공작물 콘택(330b, 330c)은, 제 2 공작물 콘택(330b)의 제 1 표면(334a)의 적어도 일부가 제 1 통로(324a)를 통해 접근하기 쉽고, 제 3 공작물 콘택(330c)의 제 1 표면(334a)의 적어도 일부가 제 2 통로(324b)를 통해 접근하기 쉽도록 배치된다.
설명된 실시예에서, 제 1 및 2 통로(324a, 324b)는 테이퍼되고, 제 2 및 3 공작물 콘택(330b, 330c)은 이들의 각각의 통로(324a, 324b)의 적어도 일부를 통해 연장하도록 구성되었다 (예컨대, 제 2 및 3 공작물 콘택(330b, 330c)은 정전 도 금(electrostatic plating)을 이용하여 "플레이트 업"(plate up)될 수 있다). 따라서, 제 2 및 3 공작물 콘택(330b, 330c)이 테이퍼된 제 1 및 2 통로(324a, 324b)를 통해 부분적으로 연장하기 때문에, 효율적인 본딩 영역은 증대될 수 있고, 및/또는 본딩 깊이 (예컨대, 커넥터(344)가 제 1 및 2 통로(324a, 324b)로 연장해야 하는 깊이)가 축소될 수 있다. 어떤 실시예에서, 제 1 보호 물질(314a)은 마이크로피처 공작물(320), 제 2 공작물 콘택(330b)의 제 2 표면(334b), 및/또는 제 3 공작물 콘택(330c)의 제 2 표면(334b)의 적어도 일부를 커버하여, 주변으로부터 구조적 무결성 및/또는 보호를 제공할 수 있다.
설명된 실시예에서, 커넥터(344) (예컨대, 본딩 와이어 또는 솔더 볼)는 마이크로 전자 장치(310)의 공작물 콘택(330)을 지지 부재(340)의 지지 콘택(342)에 전기적으로 결합할 수 있다. 예컨대, 모세관(350) (예컨대, 본 기술 분야에 공지되어 있는 가느다란 병 모양의 모세관(slimline bottle capillary))은 부분적으로 제 2 통로(324b) 내에 삽입될 수 있고, 커넥터(344) (예컨대, 금으로 이루어진 와이어)는 이 모세관을 통해 공급되어, 제 3 공작물 콘택(330c)에 본드될 수 있다. 예컨대, 첨단(tip)이 테이퍼된 측면 (예컨대, 10도 테이퍼를 가진 측면)을 갖는 모세관(350)은 부분적으로 제 2 통로(324b) 내에 삽입될 수 있고, 커넥터(344)는 이 모세관을 통해 공급되어, 제 3 공작물 콘택(330c)의 제 1 표면(334a)에 커넥터(344)의 단부의 강한 충격을 줄 수 있다. 모세관이 제 2 통로(324b) 내에 삽입되는 량 및, 제 3 공작물 콘택(330c)에 대한 커넥터(344)의 단부의 충격력을 관리함으로써, 원하는 매시된(mashed) 볼 높이 및 매시된 볼 직경이 획득될 수 있다. 게다가, 열 및/또는 초음파 에너지는 본딩 공정을 완료하는데 이용될 수 있다. 어떤 실시예에서, 용융 볼은, 커넥터(344)의 단부가 모세관(350)에 의해 제 3 공작물 콘택(330c)에 힘이 가해지기 전에 커넥터(344)의 단부 상에 형성될 수 있다. 하여튼, 커넥터(344)의 대향 단부는 이때 유사한 방식이나 다른 기술을 이용하여 지지 부재(340)의 지지 콘택(342)에 결합되거나 본드될 수 있다. 제 1 및 2 공작물 콘택(330a, 330b)은 또한 제 3 공작물 콘택(330c)과 함께 이용된 것과 유사한 방식이나 다른 공정을 이용하여 지지 부재(340)의 지지 콘택(342)에 결합될 수 있다.
지지 부재(340)는 유연하거나 단단할 수 있고, 어떤 원하는 구성을 가질 수 있다. 예컨대, 지지 부재(340) (예컨대, 인쇄 회로 기판)는 세라믹, 규소, 유리, 및/또는 유기 물질로 형성될 수 있다. 게다가, 지지 부재(340)는 신호 경로(349) 및, 지지 부재(340)에 의해 이송되거나 지지 부재(340) 외부의 다른 구성 요소에 마이크로 전자 장치(310)를 전기적으로 접속하는데 이용될 수 있는 부가적인 지지 콘택(342)을 포함할 수 있다. 어떤 실시예에서, 마이크로 전자 장치(310)의 공작물 콘택(330)이 지지 부재(340)의 각각의 지지 콘택(342)에 결합되면, 제 2 보호 물질(314b)은 마이크로 전자 장치(310)의 적어도 일부 및/또는 지지 부재(340)의 적어도 일부 위에 배치되어, 주변으로부터 구조적 무결성 및/또는 보호를 제공할 수 있다.
도 2A-2D에 관련하여 상술한 바와 같이, 마이크로 전자 장치 조립체(300)의 마이크로 전자 장치(310)는, (도 1에 도시된 바와 같이) 에칭 공정을 이용하여 제조되는 2차원 어레이를 가진 통상의 다이에 비해 이 장치의 마이크로피처 공작물의 단일 측면 상의 지정된 영역으로부터 접근하기 쉬운 (적절한 본딩 영역을 가진) 더욱 많은 수의 공작물 콘택을 가질 수 있다. 게다가, 이런 더욱 많은 수의 공작물 콘택은 더욱 복잡한 및/또는 고가의 제조 공정을 쓰지 않고 제공될 수 있다. 따라서, 도 2A-2D에 관련하여 상술한 바와 같이, 이런 피처의 이점은, 마이크로 전자 장치가 이들의 더욱 복잡한 또는 고가의 제조 기술을 쓰지 않고, 이용 가능한 공작물 콘택의 수를 감소시키지 않고 더욱 소형화될 수 있다는 것이다. 그 후, 이것에 의해, 마이크로 전자 장치 조립체가 더욱 소형화되고, 및/또는 더욱 많은 마이크로 전자 장치가 지지 부재에 설치될 수 있다. 더욱 작은 마이크로 전자 장치 조립체는 전자 장치가 더욱 소형화되고, 및/또는 더욱 강력하도록 한다 (예컨대, 컴퓨터는 더욱 많은 처리 능력을 가지면서 소형화될 수 있다).
도 3에 관련하여 상술한 마이크로 전자 장치 조립체(310) 및 관련된 방법에 대한 실시예는 본 발명의 부가적 실시예에서 수정될 수 있다. 예컨대, 설명된 실시예에서, 접착제(346)는 마이크로 전자 장치(310)를 지지 부재(340)에 구조적으로 결합하는데 이용되지만, 다른 실시예에서는 마이크로 전자 장치(310)가 다른 방법 (예컨대, 나사(들) 및/또는 클립(들))을 통해 지지 부재(340)에 결합될 수 있다. 또 다른 실시예에서, 마이크로 전자 장치 조립체(300)는 제 1 및/또는 2 보호 물질(314a, 314b), 더 많은 보호 물질의 상이한 배치를 포함하거나, 제 1 및/또는 2 보호 물질(314a, 314b)을 포함하지 않는다. 또 다른 실시예에서, 제 1 및 2 통로(324a, 324b)는 테이퍼되지 않거나 상이한 테이퍼된 배치 (예컨대, 2 방향으로 테이퍼됨)를 가질 수 있다. 또 다른 실시예에서, 마이크로 전자 장치 조립체(310) 는 여러 배치를 가질 수 있으며, 예컨대, 마이크로 전자 장치 조립체(310)는 보드 온 칩(board on chip) 또는 칩 온 보드 구성을 가질 수 있다.
또 다른 실시예에서, 마이크로 전자 장치(310)의 공작물 콘택(330)은 다른 기술을 이용하여 지지 부재(340)의 지지 콘택(342)에 결합될 수 있다. 예컨대, 다른 실시예에서, 모세관(350)은 커넥터(344)를 제 2 및 3 공작물 콘택(330b, 330c)에 본드하는데 이용될 수 있지만, 모세관(350)은 제 1 또는 2 통로(324a, 324b) 내에 삽입되지 않는다. 또 다른 실시예에서, 용융 볼은 커넥터(344)의 단부 상에 형성되고, 커넥터(344)는 모세관(350)을 이용하지 않고 공작물 콘택(330) 중 하나에 본드된다. 또 다른 실시에에서, 본 기술 분야에 공지된 다른 본딩 기술은 마이크로 전자 장치(310)의 공작물 콘택(330)을 지지 구조체(340)의 지지 콘택(342)에 전기적으로 결합하거나 접속하는데 이용된다 (예컨대, 열, 초음파, 및/또는 플립 칩 기술).
상술한 바와 같이, 다른 실시예에서, 지지 부재는 하나 이상의 리세스된 콘택을 포함할 수 있다. 따라서, 도 4는 본 발명의 실시예에 따라 지지 부재(440)를 가진 마이크로 전자 지지 장치(405)에 유기적으로 또는 전기적으로 결합된 마이크로피처 공작물(420)을 가진 마이크로 전자 장치(410)를 구비한 마이크로 전자 장치 조립체(400)의 부분 개략적 단면도이다. 지지 부재(440)는, 3차원 어레이에 배치되고, 제 1 지지 콘택(442a), 제 2 지지 콘택(442b), 제 3 지지 콘택(442c), 및 제 4 지지 콘택(442d) (예컨대, 총체적으로 지지 콘택(442)으로 지칭됨)으로서 도시된 4개의 지지 콘택을 포함한다. 각 지지 콘택(442)은 제 1 표면(443a) 및 제 2 표 면(443b)을 포함한다.
설명된 실시예에서, 지지 부재(440)은 제 1 측면(441a) 및 제 2 측면(441b)을 포함하고, 제 1 및 2 지지 콘택(442a, 442b)은 제 1 측면(441a)에 의해 이송된다. 도 4에서, 제 3 및 4 지지 콘택(442c, 442d)은 제각기 제 1 통로(445a) 및 제 2 통로(445b)와 함께 제 2 측면(441b)에 근접하여 위치된다. 게다가, 제 3 및 4 지지 콘택(442c, 442d)은 제 1 표면 또는 측면(441a)로부터 리세스되도록 배치된다. 예컨대, 설명된 실시예에서, 제 1 통로(445a)는 지지 부재(440)의 제 1 측면(441a) 내의 제 1 개구(447a)와 지지 부재(440)의 제 2 측면(441b) 내의 제 2 개구(447b) 사이로 연장하고, 제 2 통로(445b)는 제 1 개구(447a)와 지지 부재(440)의 제 2 측면(441b) 내의 제 3 개구(447c) 사이로 연장한다. 도 4에서, 제 3 지지 콘택(442c)은 제 2 개구(447b)에 근접하여 배치되고 (예컨대, 제 2 개구(447b)의 적어도 일부를 커버하고), 제 2 개구(447b) 및 제 1 통로(445a)를 통해 적어도 어느 정도까지 연장함으로써, 제 3 지지 콘택(442c)의 제 1 표면(443a)의 적어도 일부가 제 1 개구(447a)를 통해 접근하기 쉽도록 한다. 마찬가지로, 설명된 실시예에서, 제 4 지지 콘택(442d)은 제 3 개구(447c)에 근접하여 배치되고, 제 3 개구(447c) 및 제 2 통로(445b)를 통해 적어도 어느 정도까지 연장함으로써, 제 4 지지 콘택(442d)의 제 1 표면(443a)의 적어도 일부가 제 1 개구(447a)를 통해 접근하기 쉽도록 한다.
다른 실시예에서, 통로(445) 및/또는 지지 콘택(442)은 도 3에 관련하여 상술한 바와 같이 테이퍼될 수 있다. 다른 실시예에서, 제 1 보호 물질(414a)은 지지 부재(440), 제 3 지지 콘택(442c)의 제 2 표면(443b), 및/또는 제 4 지지 콘 택(442d)의 제 2 표면(443b)의 적어도 일부를 커버하여, 주변으로부터 구조적 무결성 및/또는 보호를 제공할 수 있다.
설명된 실시예에서, 본드 와이어(444)는 마이크로 전자 장치(410)의 공작물 콘택(430)을 제 3 및 4 지지 콘택(442c, 442d)에 전기적으로 결합할 수 있다. 예컨대, (도 3에 관련하여 상술한) 모세관은 부분적으로 제 1 개구(447a)를 통해 삽입되어, 본드 와이어를 지지 콘택(442) 및/또는 공작물 콘택(430)에 본드하거나 접속할 수 있다. 다른 실시예에서, 다른 본딩 공정이 이용될 수 있다.
마이크로 전자 지지 장치(405)는 유연하거나 단단할 수 있고, 어떤 원하는 구성을 가질 수 있다. 예컨대, 마이크로 전자 지지 장치(405) (예컨대, 인쇄 회로 기판)는 세라믹, 규소, 유리, 및/또는 유기 물질로 형성될 수 있다. 게다가, 마이크로 전자 지지 장치(405)는 다른 요소를 포함할 수 있다. 예컨대, 설명된 실시예에서, 마이크로 전자 지지 장치(405)는, 제각기 제 1 및 2 지지 콘택(443a, 443b)을 제 3 및 4 지지 콘택(443c, 443d)에 접속하는 신호 경로(449)를 포함한다. 제 1 및 2 지지 콘택은, 마이크로 전자 지지 장치(405)에 의해 이송되거나 마이크로 전자 지지 장치(405) 외부의 다른 구성 요소에 마이크로 전자 지지 장치(405)를 전기적으로 접속하는데 이용될 수 있다.
어떤 실시예에서, 마이크로 전자 장치(410)의 공작물 콘택(430)이 제 3 및 4 지지 콘택(443c, 443d)에 결합되면, 제 2 보호 물질(414b)은 마이크로 전자 지지 장치(405), 본딩 와이(444)의 적어도 일부, 및/또는 마이크로 전자 장치(410)의 일부 위에 배치되어, 주변으로부터 구조적 무결성 및/또는 보호를 제공할 수 있다. 게다가, 어떤 실시예에서, 마이크로 전자 장치(410)는 (예컨대, 접착제(446)에 의해) 마이크로 전자 지지 장치(405)에 구조적으로 결합될 수 있다. 도 4에 관련하여 기술된 마이크로 전자 지지 장치(405)에 대한 일부 실시예는 도 2A-3에 관련하여 기술된 것과 유사한 특징 및 이점을 가질 수 있다.
도 4에 관련하여 상술한 마이크로 전자 지지 장치(405) 및 관련된 방법에 대한 실시예는 본 발명의 부가적인 실시예에서 수정될 수 있다. 예컨대, 설명된 실시예에서, 접착제(446)는 마이크로 전자 장치(410)를 마이크로 전자 지지 장치(405)에 구조적으로 결합하는데 이용되지만, 다른 실시예에서는 마이크로 전자 장치(410)가 다른 방법 (예컨대, 나사(들) 및/또는 클립(들))을 통해 마이크로 전자 지지 장치(405)에 결합될 수 있다. 또 다른 실시예에서, 마이크로 전자 장치 조립체(400)는 여러 배치를 포함하고, 예컨대, 마이크로 전자 장치 조립체(400)는 보드 온 칩 또는 칩 온 보드 구성을 가질 수 있다. 또 다른 실시예에서, 마이크로 전자 장치 조립체(400)는 제 1 및 2 보호 물질(414a, 414b)의 상이한 조합, 더 많은 보호 물질을 포함할 수 있거나, 제 1 및/또는 2 보호 물질(414a, 414b)을 포함하지 않는다.
상술한 바로부터, 본 발명의 특정 실시예는 설명을 위해 여기서 기술되었지만, 본 발명의 범주 내에서 여러 수정이 행해질 수 있다. 게다가, 특정 실시예에 관련하여 기술된 본 발명의 양태는 다른 실시예와 조합되거나 제거될 수 있다. 예컨대, 다른 실시예에서, 마이크로 전자 장치는 다수의 마이크로피처 공작물 (예컨대, 서로 결합된 다수의 공작물)을 포함할 수 있고, 적어도 하나의 마이크로피처 공작물은 상술한 하나 이상의 특징을 갖도록 구성된다. 본 발명의 어떤 실시예과 관련된 이점이 이들 실시예에 관련하여 기술되었지만, 다른 실시예는 또한 이와 같은 이점을 나타낼 수 있다. 게다가, 모든 실시예가 본 발명의 범주 내에서 이와 같은 이점을 반드시 나타낼 필요는 없다. 따라서, 본 발명은 첨부한 청구범위를 제외하고는 제한되지 않는다.

Claims (82)

  1. 마이크로 전자 장치에 있어서,
    제 1 측면, 제 2 측면, 및 상기 제 1 측면 내의 제 1 개구와 상기 제 2 측면 내의 제 2 개구 사이에서 마이크로피처 공작물을 통해 연장하는 통로를 갖는 마이크로피처 공작물; 및
    제 1 표면 및 제 2 표면을 갖는 공작물 콘택으로서, 상기 제 2 측면에 의해 이송되고, 상기 제 2 개구의 적어도 일부를 커버하도록 위치되며, 상기 마이크로 전자 장치의 요소에 전기적으로 결합되며, 상기 제 1 표면의 적어도 일부가 상기 제 1 개구 및 상기 통로를 통해 본드 와이어에 접근 가능하도록 위치되는 공작물 콘택을 포함하는 마이크로 전자 장치.
  2. 청구항 1에 있어서,
    상기 마이크로피처 공작물의 제 2 측면의 적어도 일부, 상기 공작물 콘택의 제 2 표면의 적어도 일부, 또는 양방을 커버하는 보호 물질을 더 포함하는 마이크로 전자 장치.
  3. 청구항 1에 있어서,
    상기 공작물 콘택은 상기 제 2 개구의 전체를 커버하도록 위치되는 마이크로 전자 장치.
  4. 청구항 1에 있어서,
    상기 공작물 콘택의 제 1 표면의 적어도 일부는 상기 마이크로피처 공작물의 제 2 측면에 설치되는 마이크로 전자 장치.
  5. 청구항 1에 있어서,
    상기 공작물 콘택은 상기 통로의 적어도 일부를 통해 연장하는 마이크로 전자 장치.
  6. 청구항 1에 있어서,
    상기 제 2 개구는 상기 제 1 개구보다 작고, 상기 통로는 상기 제 1 개구와 상기 제 2 개구 사이로 연장함에 따라 테이퍼되는 마이크로 전자 장치.
  7. 청구항 1에 있어서,
    상기 공작물 콘택은 제 1 공작물 콘택을 포함하고, 상기 장치는 상기 제 1 측면에 의해 이송되는 적어도 하나의 제 2 공작물 콘택을 더 포함하는 마이크로 전자 장치.
  8. 청구항 1에 있어서,
    상기 통로는 제 1 통로를 포함하고, 상기 공작물 콘택은 제 1 공작물 콘택을 포함하며, 상기 장치는:
    상기 제 1 측면의 제 3 개구와 상기 제 2 측면의 제 4 개구 사이에서 상기 마이크로피처 공작물을 통해 연장하는 제 2 통로;
    제 1 표면 및 제 2 표면을 갖는 제 2 공작물 콘택으로서, 상기 제 2 측면에 의해 이송되고, 상기 제 4 개구의 적어도 일부를 커버하도록 위치되며, 상기 제 2 공작물 콘택의 제 1 표면의 적어도 일부는 상기 제 3 개구 및 상기 제 2 통로를 통해 접근 가능하도록 위치되는 제 2 공작물 콘택을 더 포함하는, 마이크로 전자 장치.
  9. 마이크로 전자 장치에 있어서,
    측면 및 상기 측면 내의 개구를 갖는 마이크로피처 공작물; 및
    표면을 갖는 공작물 콘택으로서, 상기 공작물 콘택의 표면의 적어도 일부는 상기 개구 및, 상기 개구와 상기 표면 사이로 연장하는 통로를 통해 본드 와이어에 접근 가능한, 공작물 콘택을 포함하는 마이크로 전자 장치.
  10. 청구항 9에 있어서,
    상기 마이크로피처 공작물의 상기 측면은 제 1 측면을 포함하고, 상기 마이크로피처 공작물은 제 2 측면을 포함하며, 상기 공작물 콘택의 표면의 적어도 일부는 상기 마이크로피처 공작물의 제 2 측면에 설치되는, 마이크로 전자 장치.
  11. 청구항 9에 있어서,
    상기 마이크로피처 공작물의 상기 측면은 제 1 측면을 포함하고, 상기 마이크로피처 공작물은 제 2 개구를 가진 제 2 측면을 포함하며, 상기 공작물 콘택은 상기 제 2 개구의 적어도 일부를 커버하도록 위치되는, 마이크로 전자 장치.
  12. 청구항 9에 있어서,
    상기 마이크로피처 공작물의 상기 측면은 제 1 측면을 포함하고, 상기 마이크로피처 공작물은 제 2 개구를 가진 제 2 측면을 포함하며, 상기 공작물 콘택은 상기 제 2 개구의 전체를 커버하도록 위치되는, 마이크로 전자 장치.
  13. 청구항 9에 있어서,
    상기 마이크로피처 공작물의 상기 측면은 제 1 측면을 포함하고, 상기 마이크로피처 공작물은 제 2 개구를 가진 제 2 측면을 포함하며, 상기 통로는 상기 제 1 개구와 상기 제 2 개구 사이로 연장하며, 상기 공작물 콘택은 상기 통로의 적어도 일부를 통해 연장하는, 마이크로 전자 장치.
  14. 청구항 9에 있어서,
    상기 마이크로피처 공작물의 상기 측면은 제 1 측면을 포함하고, 상기 마이크로피처 공작물은 제 2 개구를 가진 제 2 측면을 포함하며, 상기 통로는 상기 제 1 개구와 상기 제 2 개구 사이로 연장하며, 상기 제 2 개구는 상기 제 1 개구보다 작으며, 상기 통로는 상기 제 1 개구와 상기 제 2 개구 사이로 연장함에 따라 테이퍼되는, 마이크로 전자 장치.
  15. 청구항 9에 있어서,
    상기 공작물 콘택은 제 1 공작물 콘택을 포함하고, 상기 장치는 상기 제 1 측면에 의해 이송되는 적어도 하나의 제 2 공작물 콘택을 더 포함하는, 마이크로 전자 장치.
  16. 청구항 9에 있어서,
    상기 통로는 제 1 통로를 포함하고, 상기 공작물 콘택은 제 1 공작물 콘택을 포함하며, 상기 개구는 제 1 개구를 포함하며, 상기 마이크로피처 공작물의 상기 측면은 제 2 개구를 포함하며, 상기 장치는 표면을 가진 제 2 공작물 콘택을 더 포함하며, 상기 제 2 공작물 콘택의 표면의 적어도 일부는 상기 제 2 개구와 상기 제 2 공작물 콘택의 표면 사이로 연장하는 제 2 통로를 통해 접근 가능한, 마이크로 전자 장치.
  17. 청구항 9에 있어서,
    상기 공작물 콘택은 제 1 부분 및 제 2 부분을 가지며, 각 부분은 상이한 물질로 구성되는 마이크로 전자 장치.
  18. 청구항 9에 있어서,
    상기 공작물 콘택의 표면은 제 1 표면을 포함하고, 상기 공작물 콘택은 제 2 표면을 포함하며, 상기 장치는 상기 마이크로피처 공작물의 제 2 측면의 적어도 일부, 상기 공작물 콘택의 제 2 표면의 적어도 일부, 또는 양방을 커버하는 보호 물질을 더 포함하는, 마이크로 전자 장치.
  19. 청구항 9에 있어서,
    상기 공작물 콘택은 상기 마이크로 전자 장치의 요소에 전기적으로 결합되는, 마이크로 전자 장치.
  20. 마이크로 전자 장치 조립체에 있어서,
    제 1 지지 콘택 및 제 2 지지 콘택을 갖는 지지 부재;
    제 1 본드 와이어;
    제 2 본드 와이어;
    측면을 갖는 마이크로피처 공작물;
    상기 마이크로피처 공작물의 측면에 의해 이송되고, 상기 제 1 본드 와이어를 통해 상기 제 1 지지 콘택에 접속되는 제 1 공작물 콘택; 및
    상기 마이크로피처 공작물에 의해 이송되고, 제 1 측면으로부터 리세스(recess)되며, 상기 제 2 본드 와이어를 통해 상기 제 2 지지 콘택에 접속되는 제 2 공작물 콘택을 포함하는, 마이크로 전자 장치 조립체.
  21. 청구항 20에 있어서,
    상기 지지 부재는 제 3 지지 콘택을 포함하고, 상기 조립체는:
    제 3 커넥터; 및
    상기 제 1 측면에 의해 이송되고, 상기 제 3 커넥터를 통해 상기 제 3 지지 콘택에 접속되는 제 3 공작물 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  22. 청구항 20에 있어서,
    상기 지지 부재는 제 3 지지 콘택을 포함하고, 상기 조립체는:
    제 3 커넥터; 및
    상기 마이크로피처 공작물에 의해 이송되고, 상기 제 1 측면으로부터 리세스되며, 상기 제 3 커넥터를 통해 상기 제 3 지지 콘택에 접속되는 제 3 공작물 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  23. 마이크로 전자 장치 조립체에 있어서,
    지지 콘택을 가진 지지 부재;
    본드 와이어;
    측면 및 상기 측면 내의 개구를 가진 마이크로피처 공작물; 및
    표면을 가진 공작물 콘택으로서, 상기 공작물 콘택의 표면은 상기 개구 및, 상기 개구와 상기 표면 사이로 연장하는 통로를 통해 연장하는 상기 본드 와이어를 통해 상기 지지 콘택에 접속되는 공작물 콘택을 포함하는 마이크로 전자 장치 조립체.
  24. 청구항 23에 있어서,
    상기 공작물 콘택은 제 1 공작물 콘택을 포함하고, 상기 지지 콘택은 제 1 지지 콘택을 포함하며, 상기 본드 와이어는 제 1 본드 와이어를 포함하며, 상기 지지 부재는 제 2 지지 콘택을 포함하며, 상기 조립체는:
    제 2 본드 와이어; 및
    제 1 측면에 의해 이송되고, 상기 제 2 본드 와이어를 통해 상기 제 2 지지 콘택에 접속되는 제 2 공작물 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  25. 청구항 23에 있어서,
    상기 통로는 제 1 통로를 포함하고, 상기 공작물 콘택은 제 1 공작물 콘택을 포함하며, 상기 지지 콘택은 제 1 지지 콘택을 포함하며, 상기 본드 와이어는 제 1 본드 와이어를 포함하며, 상기 개구는 제 1 개구를 포함하며, 상기 마이크로피처 공작물은 상기 제 1 측면 내의 제 2 개구를 포함하며, 상기 지지 부재는 제 2 지지 콘택을 포함하며, 상기 조립체는:
    제 2 본드 와이어; 및
    표면을 가진 제 2 공작물 콘택으로서, 상기 제 2 공작물 콘택의 표면은 상기 제 2 개구 및, 상기 제 2 개구와 상기 제 2 공작물 콘택의 표면 사이로 연장하는 제 2 통로를 통해 연장하는 상기 제 2 본드 와이어를 통해 상기 제 2 지지 콘택에 접속되는 제 2 공작물 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  26. 마이크로 전자 장치의 제조 방법에 있어서,
    마이크로피처 공작물의 측면으로부터 리세스되도록 공작물 콘택을 위치시키는 단계;
    상기 마이크로피처 공작물의 측면 내의 개구와 상기 공작물 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계로서, 상기 공작물 콘택의 표면은 상기 개구 및 상기 통로를 통해 접근 가능한 단계; 및
    상기 공작물 콘택의 상기 표면에, 상기 개구와 상기 통로를 통해 연장하는 본드 와이어를 부착하는 단계를 포함하는 마이크로 전자 장치의 제조 방법.
  27. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 공작물 콘택의 표면의 적어도 일부를 상기 마이크로피처 공작물의 제 2 측면에 설치하는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  28. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 마이크로피처 공작물의 제 2 측면 내의 개구의 적어도 일부를 커버하도록 상기 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  29. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 마이크로피처 공작물의 제 2 측면 내의 개구를 완전히 커버하도록 상기 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  30. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 마이크로피처 공작물의 제 2 측면 내의 개구를 통해 연장하도록 상기 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  31. 청구항 26에 있어서,
    상기 통로를 생성시키는 단계는, 상기 통로가 상기 개구와 상기 공작물 콘택의 표면 사이로 연장함에 따라 테이퍼되는 통로를 생성시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  32. 청구항 26에 있어서,
    상기 통로를 생성시키는 단계는, 상기 통로, 상기 제 1 개구, 또는 양방을 생성시키도록 상기 마이크로피처 공작물을 레이저 드릴링(drilling)하는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  33. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 제 1 공작물 콘택을 위치시키는 단계를 포함하고, 상기 방법은 상기 제 1 측면에 의해 이송되도록 제 2 공작물 콘택을 위치시키는 단계를 더 포함하는, 마이크로 전자 장치의 제조 방법.
  34. 청구항 26에 있어서,
    상기 통로를 생성시키는 단계는, 상기 마이크로피처 공작물의 측면 내의 제 1 개구와 제 1 공작물 콘택의 표면 사이로 연장하는 제 1 통로를 생성시키는 단계를 포함하며, 상기 방법은:
    상기 마이크로피처 공작물의 측면으로부터 리세스되도록 제 2 공작물 콘택을 위치시키는 단계; 및
    상기 마이크로피처 공작물의 측면 내의 제 2 개구와 상기 제 2 공작물 콘택의 표면 사이로 연장하는 제 2 통로를 생성시키는 단계로서, 상기 제 2 공작물 콘택의 표면은 상기 제 2 개구 및 상기 통로를 통해 접근 가능한 단계를 더 포함하는, 마이크로 전자 장치의 제조 방법.
  35. 청구항 26에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 제 1 부분 및, 상기 제 1 부분과 상이한 물질을 포함하는 제 2 부분을 가진 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  36. 청구항 26에 있어서,
    상기 통로를 생성시키는 단계는, 상기 마이크로피처 공작물의 측면 내의 개구와 상기 공작물 콘택의 제 1 표면 사이에 통로를 생성시키는 단계를 포함하며, 상기 공작물 콘택은 제 2 표면을 가지며, 상기 마이크로피처 공작물은 제 2 측면을 가지며, 상기 방법은 보호 물질을 이용하여 상기 마이크로피처 공작물의 제 2 측면의 적어도 일부를 커버하는 단계, 보호 물질로 상기 공작물 콘택의 제 2 표면의 적어도 일부를 커버하는 단계, 또는 양 단계 모두를 수행하는 단계를 더 포함하는, 마이크로 전자 장치의 제조 방법.
  37. 청구항 26에 있어서,
    상기 공작물 콘택을 상기 마이크로 전자 장치의 요소에 전기적으로 결합하는 단계를 더 포함하는, 마이크로 전자 장치의 제조 방법.
  38. 마이크로 전자 장치의 제조 방법에 있어서,
    마이크로피처 공작물의 제 1 측면 내의 개구와 상기 마이크로피처 공작물의 제 2 측면 내의 개구의 사이로 연장하는 통로를 생성시키는 단계;
    공작물 콘택의 표면이 상기 제 1 개구와 상기 통로를 통해 접근 가능하도록 상기 마이크로피처 공작물의 제 1 측면으로부터 리세스되도록 공작물 콘택을 위치시키는 단계; 및
    상기 공작물 콘택의 상기 표면에, 상기 개구와 상기 통로를 통해 연장하는 본드 와이어를 부착하는 단계를 포함하는 마이크로 전자 장치의 제조 방법.
  39. 청구항 38에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 제 2 개구의 적어도 일부를 커버하도록 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  40. 청구항 38에 있어서,
    상기 공작물 콘택을 위치시키는 단계는, 상기 공작물 콘택의 적어도 일부가 상기 통로의 적어도 일부를 통해 연장하도록 상기 공작물 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 장치의 제조 방법.
  41. 마이크로 전자 장치 조립체의 제조 방법에 있어서,
    마이크로피처 공작물의 측면으로부터 리세스되도록 공작물 콘택을 위치시키는 단계;
    상기 마이크로피처 공작물의 측면 내의 개구와 상기 공작물 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계; 및
    상기 개구 및 상기 통로를 통해 연장하는 본드 와이어로 상기 공작물 콘택의 표면을 지지 부재의 지지 콘택에 접속시키는 단계를 포함하는 마이크로 전자 장치 조립체의 제조 방법.
  42. 청구항 41에 있어서,
    상기 공작물 콘택의 표면을 접속시키는 단계는 제 1 공작물 콘택의 표면을 제 1 지지 콘택에 접속시키는 단계를 포함하며, 상기 방법은:
    상기 제 1 측면에 의해 이송되도록 제 2 공작물 콘택을 위치시키는 단계; 및
    상기 제 2 공작물 콘택을 상기 지지 부재의 제 2 지지 콘택에 접속하는 단계를 더 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  43. 청구항 41에 있어서,
    상기 통로를 생성시키는 단계는, 상기 마이크로피처 공작물의 측면 내의 제 1 개구와 제 1 공작물 콘택의 표면 사이로 연장하는 제 1 통로를 생성시키는 단계를 포함하고, 상기 표면을 접속하는 단계는 상기 제 1 개구 및 상기 제 1 통로를 통해 연장하는 제 1 본드 와이어로 상기 제 1 공작물 콘택의 표면을 상기 지지 부재의 제 1 지지 콘택에 접속시키는 단계를 포함하며, 상기 방법은:
    상기 마이크로피처 공작물의 측면으로부터 리세스되도록 제 2 공작물 콘택을 위치시키는 단계;
    상기 마이크로피처 공작물의 측면 내의 제 2 개구와 상기 제 2 공작물 콘택의 표면 사이로 연장하는 제 2 통로를 생성시키는 단계; 및
    상기 제 2 개구 및 상기 제 2 통로를 통해 연장하는 제 2 본드 와이어로 상기 제 2 공작물 콘택의 표면을 상기 지지 부재의 제 2 지지 콘택에 접속시키는 단계를 더 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  44. 청구항 41에 있어서,
    상기 공작물 콘택의 표면을 지지 부재의 지지 콘택에 접속시키는 단계는, 상기 개구를 통해 모세관을 상기 통로에 삽입하는 단계 및 상기 본드 와이어를 상기 표면에 부착하는 단계를 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  45. 마이크로 전자 지지 장치에 있어서,
    제 1 측면, 제 2 측면, 및 상기 제 1 측면 내의 제 1 개구와 상기 제 2 측면 내의 제 2 개구 간의 지지 부재를 통해 연장하는 통로를 갖는 지지 부재;
    제 1 표면 및 제 2 표면을 갖고, 상기 제 2 측면에 의해 이송되며, 상기 제 2 개구의 적어도 일부를 커버하도록 위치되는 지지 콘택으로서, 상기 지지 콘택의 제 1 표면의 적어도 일부는 상기 제 1 개구 및 상기 통로를 통해 접근 가능하도록 위치되는 지지 콘택; 및
    상기 지지 콘택의 상기 제 1 표면에 접속되고, 상기 제 1 개구를 통해 연장하는 부분을 가진 본드 와이어를 포함하는 마이크로 전자 지지 장치.
  46. 청구항 45에 있어서,
    상기 지지 부재의 제 2 측면의 적어도 일부, 상기 지지 콘택의 제 2 표면의 적어도 일부, 또는 양방을 커버하는 보호 물질을 더 포함하는, 마이크로 전자 지지 장치.
  47. 청구항 45에 있어서,
    상기 지지 콘택은 제 2 개구의 전체를 커버하도록 위치되는, 마이크로 전자 지지 장치.
  48. 청구항 45에 있어서,
    상기 지지 콘택의 제 1 표면의 적어도 일부는 상기 지지 부재의 제 2 측면에 설치되는, 마이크로 전자 지지 장치.
  49. 청구항 45에 있어서,
    상기 지지 콘택은 상기 통로의 적어도 일부를 통해 연장하는, 마이크로 전자 지지 장치.
  50. 청구항 45에 있어서,
    상기 제 2 개구는 상기 제 1 개구보다 작고, 상기 통로는 상기 제 1 개구와 상기 제 2 개구 사이로 연장함에 따라 테이퍼되는, 마이크로 전자 지지 장치.
  51. 청구항 45에 있어서,
    상기 지지 콘택은 제 1 지지 콘택을 포함하고, 상기 장치는 상기 제 1 측면에 의해 이송되는 적어도 하나의 제 2 지지 콘택을 더 포함하는, 마이크로 전자 지 지 장치.
  52. 청구항 45에 있어서,
    상기 통로는 제 1 통로를 포함하고, 상기 지지 콘택은 제 1 지지 콘택을 포함하며, 상기 장치는:
    상기 제 1 측면 내의 제 3 개구와 상기 제 2 측면 내의 제 4 개구 간의 상기 지지 부재를 통해 연장하는 제 2 통로;
    제 1 표면 및 제 2 표면을 갖는 제 2 지지 콘택으로서, 상기 제 2 지지 콘택은 상기 제 2 측면에 의해 이송되고, 상기 제 4 개구의 적어도 일부를 커버하도록 위치되며, 상기 제 2 지지 콘택의 제 1 표면의 적어도 일부는 상기 제 3 개구 및 상기 제 2 통로를 통해 접근 가능하도록 위치되는 제 2 지지 콘택을 포함하는, 마이크로 전자 지지 장치.
  53. 청구항 52에 있어서,
    상기 제2 지지 콘택의 제 1 표면에 접속되고, 상기 제 3 개구를 통해 연장하는 커넥터를 더 포함하는, 마이크로 전자 지지 장치.
  54. 청구항 52에 있어서,
    상기 제2 지지 콘택의 제 1 표면에 접속되고, 상기 제 3 개구를 통해 연장하는 본드 와이어를 더 포함하는, 마이크로 전자 지지 장치.
  55. 청구항 45에 있어서,
    상기 지지 콘택은 제 1 부분 및 제 2 부분을 가지며, 각 부분은 상이한 물질로 구성되는, 마이크로 전자 지지 장치.
  56. 청구항 45에 있어서,
    상기 지지 콘택은 상기 마이크로 전자 지지 장치의 요소에 전기적으로 결합되는, 마이크로 전자 지지 장치.
  57. 마이크로 전자 지지 장치에 있어서,
    측면 및, 상기 측면 내의 개구를 갖는 지지 부재;
    상기 측면으로부터 리세스되고, 표면을 가진 제 1 지지 콘택으로서, 상기 제 1 지지 콘택의 표면은 상기 개구를 통해 접근 가능한 제 1 지지 콘택;
    상기 개구를 통해 연장하고 상기 제 1 지지 콘택의 상기 표면에 접속되는 본드 와이어; 및
    상기 지지 부재의 측면에 의해 이송되는 리세스되지 않은 제 2 지지 콘택을 포함하는 마이크로 전자 지지 장치.
  58. 삭제
  59. 마이크로 전자 장치 조립체에 있어서,
    제 1 공작물 콘택 및 제 2 공작물 콘택을 가진 마이크로피처 공작물;
    커넥터;
    본드 와이어;
    측면을 가진 지지대;
    상기 지지대의 측면에 의해 이송되고, 상기 커넥터를 통해 상기 제 1 공작물 콘택에 접속되는 제 1 지지 콘택; 및
    상기 지지대에 의해 이송되고, 상기 측면으로부터 리세스되며, 상기 지지대의 상기 측면 내의 개구를 통해 접근 가능하고, 상기 개구를 통해 연장하는 상기 본드 와이어를 통해 상기 제 2 공작물 콘택에 접속되는 제 2 지지 콘택을 포함하는 마이크로 전자 장치 조립체.
  60. 청구항 59에 있어서,
    상기 마이크로피처 공작물은 제 3 공작물 콘택을 포함하고, 상기 조립체는:
    제 2 커넥터; 및
    상기 제 1 측면에 의해 이송되고, 상기 제 2 커넥터를 통해 상기 제 3 공작물 콘택에 접속되는 제 3 지지 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  61. 청구항 59에 있어서,
    상기 마이크로피처 공작물은 제 3 공작물 콘택을 포함하고, 상기 조립체는:
    제 2 본드 와이어; 및
    상기 지지대에 의해 이송되고, 상기 제 1 측면으로부터 리세스되며, 상기 제 2 본드 와이어를 통해 상기 제 3 공작물 콘택에 접속되는 제 3 지지 콘택을 더 포함하는, 마이크로 전자 장치 조립체.
  62. 마이크로 전자 지지 장치의 제조 방법에 있어서,
    지지 부재의 측면으로부터 리세스되도록 지지 콘택을 위치시키는 단계;
    상기 지지 부재의 측면 내의 개구와 상기 지지 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계로서, 상기 지지 콘택의 표면은 상기 개구 및 상기 통로를 통해 접근 가능한 단계; 및
    본드 와이어의 적어도 일부가 상기 개구를 통해 연장하도록 상기 지지 콘택의 표면에 본드 와이어를 접속하는 단계를 포함하는 마이크로 전자 지지 장치의 제조 방법.
  63. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 지지 콘택의 표면의 적어도 일부를 상기 지지 부재의 제 2 측면에 설치하는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  64. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 지지 부재의 제 2 측면 내의 개 구의 적어도 일부를 커버하도록 상기 지지 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  65. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 지지 부재의 제 2 측면 내의 개구를 완전히 커버하도록 상기 지지 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  66. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 지지 부재의 제 2 측면 내의 개구를 통해 연장하도록 상기 지지 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  67. 청구항 62에 있어서,
    상기 통로를 생성시키는 단계는, 상기 통로가 상기 개구와 상기 지지 콘택의 표면 사이로 연장함에 따라 테이퍼되는 통로를 생성시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  68. 청구항 62에 있어서,
    상기 통로를 생성시키는 단계는, 상기 통로, 상기 제 1 개구, 또는 양방을 생성시키도록 상기 지지 부재를 레이저 드릴링하는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  69. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는 제 1 지지 콘택을 위치시키는 단계를 포함하고, 상기 방법은 상기 제 1 측면에 의해 이송되도록 제 2 지지 콘택을 위치시키는 단계를 더 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  70. 청구항 62에 있어서,
    상기 통로를 생성시키는 단계는, 상기 지지 부재의 측면 내의 제 1 개구와 제 1 지지 콘택의 표면 사이로 연장하는 제 1 통로를 생성시키는 단계를 포함하며, 상기 방법은:
    상기 지지 부재의 측면으로부터 리세스되도록 제 2 지지 콘택을 위치시키는 단계; 및
    상기 지지 부재의 측면 내의 제 2 개구와 상기 제 2 지지 콘택의 표면 사이로 연장하는 제 2 통로를 생성시키는 단계로서, 상기 제 2 지지 콘택의 표면은 상기 제 2 개구 및 상기 통로를 통해 접근 가능한 단계를 더 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  71. 청구항 62에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 제 1 부분 및, 상기 제 1 부분과 상이한 물질을 포함하는 제 2 부분을 가진 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  72. 청구항 62에 있어서,
    상기 통로를 생성시키는 단계는, 상기 지지 부재의 측면 내의 개구와 상기 지지 콘택의 제 1 표면 사이에 통로를 생성시키는 단계를 포함하며, 상기 지지 콘택은 제 2 표면을 가지며, 상기 지지 부재는 제 2 측면을 가지며, 상기 방법은 보호 물질로 상기 지지 부재의 제 2 측면의 적어도 일부를 커버하는 단계, 보호 물질로 상기 콘택의 제 2 표면의 적어도 일부를 커버하는 단계, 또는 양 단계 모두를 수행하는 단계를 더 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  73. 청구항 62에 있어서,
    상기 지지 콘택을 상기 마이크로 전자 지지 장치의 요소에 전기적으로 결합하는 단계를 더 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  74. 마이크로 전자 지지 장치의 제조 방법에 있어서,
    지지 부재의 제 1 측면 내의 제 1 개구와 상기 지지 부재의 제 2 측면 내의 제 2 개구 사이로 연장하는 통로를 생성시키는 단계;
    상기 지지 부재의 제 1 측면으로부터 리세스되도록 지지 콘택을 위치시키는 단계로서, 상기 지지 콘택은 상기 제 1 개구 및 상기 통로를 통해 접근 가능한 표면을 갖는 단계; 및
    본드 와이어의 적어도 일부가 상기 제 1 개구를 통해 연장하도록 상기 지지 콘택의 표면에 본드 와이어를 접속하는 단계를 포함하는 마이크로 전자 지지 장치의 제조 방법.
  75. 청구항 74에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 제 2 개구를 완전히 커버하도록 지지 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  76. 청구항 74에 있어서,
    상기 지지 콘택을 위치시키는 단계는, 상기 지지 콘택의 적어도 일부가 상기 통로의 적어도 일부를 통해 연장하도록 지지 콘택을 위치시키는 단계를 포함하는, 마이크로 전자 지지 장치의 제조 방법.
  77. 마이크로 전자 장치 조립체의 제조 방법에 있어서,
    지지 부재의 측면으로부터 리세스되도록 지지 콘택을 위치시키는 단계;
    상기 지지 부재의 측면 내의 개구와 상기 지지 콘택의 표면 사이로 연장하는 통로를 생성시키는 단계; 및
    상기 개구 및 상기 통로를 통해 연장하는 본드 와이어로 상기 지지 콘택의 표면을 마이크로피처 공작물의 공작물 콘택에 접속시키는 단계를 포함하는 마이크로 전자 장치 조립체의 제조 방법.
  78. 청구항 77에 있어서,
    상기 지지 콘택의 표면을 접속시키는 단계는 제 1 지지 콘택의 표면을 제 1 공작물 콘택에 접속시키는 단계를 포함하며, 상기 방법은:
    제 1 측면에 의해 이송되도록 제 2 지지 콘택을 위치시키는 단계; 및
    상기 제 2 지지 콘택을 상기 마이크로피처 공작물의 제 2 공작물 콘택에 접속하는 단계를 더 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  79. 청구항 77에 있어서,
    상기 통로를 생성시키는 단계는 상기 지지 부재의 측면 내의 제 1 개구와 제 1 지지 콘택의 표면 사이로 연장하는 제 1 통로를 생성시키는 단계를 포함하고, 상기 표면을 접속하는 단계는 상기 제 1 개구 및 상기 제 1 통로를 통해 연장하는 제 1 본드 와이어로 상기 제 1 지지 콘택의 표면을 상기 마이크로피처 공작물의 제 1 공작물 콘택에 접속시키는 단계를 포함하며, 상기 방법은:
    상기 지지 부재의 측면으로부터 리세스되도록 제 2 지지 콘택을 위치시키는 단계;
    상기 지지 부재의 측면 내의 제 2 개구와 상기 제 2 지지 콘택의 표면 사이로 연장하는 제 2 통로를 생성시키는 단계; 및
    상기 제 2 개구 및 상기 제 2 통로를 통해 연장하는 제 2 본드 와이어로 상기 제 2 지지 콘택의 표면을 상기 마이크로피처 공작물의 제 2 공작물 콘택에 접속시키는 단계를 더 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  80. 청구항 77에 있어서,
    상기 지지 콘택의 표면을 마이크로피처 공작물의 공작물 콘택에 접속시키는 단계는, 상기 개구를 통해 모세관을 상기 통로에 삽입하는 단계 및 상기 본드 와이어를 상기 표면에 부착하는 단계를 포함하는, 마이크로 전자 장치 조립체의 제조 방법.
  81. 마이크로 전자 장치 조립체에 있어서,
    측면 및 공작물 콘택을 갖는 마이크로피처 공작물로서, 상기 공작물 콘택은상기 측면으로부터 상기 공작물 콘택으로 연장하는 상기 마이크로피처 공작물 내의 통로를 통해 접근 가능한 것인, 마이크로피처 공작물;
    측면 및 지지 콘택을 갖는 지지 부재; 및
    상기 통로를 통해 연장하며 상기 공작물 콘택을 상기 지지 콘택에 접속하는 본드 와이어를 포함하며,
    (a) 상기 공작물 콘택은 상기 마이크로피처 공작물의 측면으로부터 리세스되거나;
    (b) 상기 지지 콘택은 상기 지지 부재의 측면으로부터 리세스되거나;
    (c) 상기 (a) 및 (b) 모두인, 마이크로 전자 장치 조립체.
  82. 청구항 81에 있어서,
    상기 공작물 콘택은 제 1 공작물 콘택을 포함하고, 상기 지지 콘택은 제 1 지지 콘택을 포함하며, 상기 조립체는 상기 마이크로피처 공작물의 측면에 의해 이송되는 리세스되지 않은 제 2 공작물 콘택 및, 상기 지지 부재의 측면에 의해 이송되는 리세스되지 않은 제 2 지지 콘택 중 적어도 하나를 더 포함하는, 마이크로 전자 장치 조립체.
KR20087006163A 2005-08-24 2006-08-11 마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고관련된 조립체 및 방법 KR101000646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200505410-1A SG130061A1 (en) 2005-08-24 2005-08-24 Microelectronic devices and microelectronic support devices, and associated assemblies and methods
SG200505410-1 2005-08-24

Publications (2)

Publication Number Publication Date
KR20080038219A KR20080038219A (ko) 2008-05-02
KR101000646B1 true KR101000646B1 (ko) 2010-12-10

Family

ID=37681670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20087006163A KR101000646B1 (ko) 2005-08-24 2006-08-11 마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고관련된 조립체 및 방법

Country Status (7)

Country Link
US (4) US8174101B2 (ko)
EP (1) EP1929520B1 (ko)
JP (1) JP2009506539A (ko)
KR (1) KR101000646B1 (ko)
SG (1) SG130061A1 (ko)
TW (1) TWI314773B (ko)
WO (1) WO2007024526A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7645789B2 (en) * 2006-04-07 2010-01-12 Vertex Pharmaceuticals Incorporated Indole derivatives as CFTR modulators
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US9123713B2 (en) 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
US9761562B2 (en) 2015-05-06 2017-09-12 Micron Technology, Inc. Semiconductor device packages including a controller element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104228A1 (en) 2003-11-13 2005-05-19 Rigg Sidney B. Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US20050127478A1 (en) 2003-12-10 2005-06-16 Hiatt William M. Microelectronic devices and methods for filling vias in microelectronic devices

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
USRE35385E (en) * 1988-12-12 1996-12-03 Sgs-Thomson Microelectronics, Sa. Method for fixing an electronic component and its contacts to a support
US5062565A (en) 1990-07-13 1991-11-05 Micron Technology, Inc. Method for combining die attach and wirebond in the assembly of a semiconductor package
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US6094058A (en) 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US5815000A (en) 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
US5946553A (en) 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
KR940008327B1 (ko) 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5593927A (en) 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
DE69529501T2 (de) 1994-04-18 2003-12-11 Micron Technology, Inc. Verfahren und vorrichtung zum automatischen positionieren elektronischer würfel in bauteilverpackungen
DE19536278A1 (de) * 1995-09-28 1997-04-03 Ods Gmbh & Co Kg Trägerelement für einen IC-Baustein sowie entsprechendes Herstellungsverfahren
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5739050A (en) 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US6072236A (en) 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US6072324A (en) 1996-03-19 2000-06-06 Micron Technology, Inc. Method for testing semiconductor packages using oxide penetrating test contacts
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
DE19626126C2 (de) 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5834945A (en) 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
US6198172B1 (en) 1997-02-20 2001-03-06 Micron Technology, Inc. Semiconductor chip package
US6072323A (en) 1997-03-03 2000-06-06 Micron Technology, Inc. Temporary package, and method system for testing semiconductor dice having backside electrodes
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5976964A (en) 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6025728A (en) 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6107122A (en) 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6085962A (en) 1997-09-08 2000-07-11 Micron Technology, Inc. Wire bond monitoring system for layered packages
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US5891797A (en) 1997-10-20 1999-04-06 Micron Technology, Inc. Method of forming a support structure for air bridge wiring of an integrated circuit
US6097087A (en) 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6437586B1 (en) 1997-11-03 2002-08-20 Micron Technology, Inc. Load board socket adapter and interface method
US6018249A (en) 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6297547B1 (en) 1998-02-13 2001-10-02 Micron Technology Inc. Mounting multiple semiconductor dies in a package
US6175149B1 (en) 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US6429528B1 (en) 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6028365A (en) 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6501157B1 (en) 1998-04-15 2002-12-31 Micron Technology, Inc. Substrate for accepting wire bonded or flip-chip components
US6089920A (en) 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6020629A (en) 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6124150A (en) 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6208156B1 (en) 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6081429A (en) 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP2001044357A (ja) 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6709968B1 (en) 2000-08-16 2004-03-23 Micron Technology, Inc. Microelectronic device with package with conductive elements and associated method of manufacture
US6294839B1 (en) 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6212767B1 (en) 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6303981B1 (en) 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6229202B1 (en) 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
JP2001308122A (ja) 2000-04-18 2001-11-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6326698B1 (en) 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6552910B1 (en) 2000-06-28 2003-04-22 Micron Technology, Inc. Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6607937B1 (en) 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
JP2002107382A (ja) * 2000-09-27 2002-04-10 Asahi Kasei Corp 半導体装置およびその製造方法、並びに電流センサ
JP3854054B2 (ja) 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002261194A (ja) * 2001-02-28 2002-09-13 Mitsumi Electric Co Ltd 半導体装置
JP2003017495A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6548376B2 (en) 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
JP4014912B2 (ja) 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP2003142485A (ja) 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US7517790B2 (en) * 2002-10-31 2009-04-14 International Business Machines Corporation Method and structure to enhance temperature/humidity/bias performance of semiconductor devices by surface modification
JP2004214258A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2004281982A (ja) 2003-03-19 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005101067A (ja) 2003-09-22 2005-04-14 Sharp Corp 基板の配線構造および配線形成方法
US20050098605A1 (en) * 2003-11-06 2005-05-12 International Business Machines Corporation Apparatus and method for low pressure wirebond
US20050187850A1 (en) * 2004-02-25 2005-08-25 Stuart Horowitz Method for efficient investment and distribution of assets
US20050253245A1 (en) 2004-05-12 2005-11-17 Mark Lynch Package design and method for electrically connecting die to package
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
SG130061A1 (en) 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7994622B2 (en) * 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104228A1 (en) 2003-11-13 2005-05-19 Rigg Sidney B. Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US20050127478A1 (en) 2003-12-10 2005-06-16 Hiatt William M. Microelectronic devices and methods for filling vias in microelectronic devices

Also Published As

Publication number Publication date
US20070045797A1 (en) 2007-03-01
WO2007024526A3 (en) 2007-04-19
US8174101B2 (en) 2012-05-08
TWI314773B (en) 2009-09-11
US7968369B2 (en) 2011-06-28
SG130061A1 (en) 2007-03-20
US9129862B2 (en) 2015-09-08
KR20080038219A (ko) 2008-05-02
US20110252623A1 (en) 2011-10-20
EP1929520B1 (en) 2016-03-23
JP2009506539A (ja) 2009-02-12
US20140326488A1 (en) 2014-11-06
US20070105272A1 (en) 2007-05-10
WO2007024526A2 (en) 2007-03-01
US8778732B2 (en) 2014-07-15
EP1929520A2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
KR101000646B1 (ko) 마이크로 전자 장치와 마이크로 전자 지지 장치, 그리고관련된 조립체 및 방법
US9377825B2 (en) Semiconductor device
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
US5227995A (en) High density semiconductor memory module using split finger lead frame
KR20090122283A (ko) 반도체 장치를 패키징하는 장치, 패지징된 반도체 구성 부품, 반도체 장치를 패키징하는 장치의 제조 방법 및 반도체 구성 부품을 제조하는 방법
JP2001015679A (ja) 半導体装置及びその製造方法
JP2006527925A (ja) 積層された集積回路を有する集積回路パッケージおよびそのための方法
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2702219B2 (ja) 半導体装置及びその製造方法
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
JP3251323B2 (ja) 電子回路デバイス
US20200343168A1 (en) Lead stabilization in semiconductor packages
US20180331004A1 (en) Pre-molded active ic of passive components to miniaturize system in package
KR20070005745A (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US7948093B2 (en) Memory IC package assembly having stair step metal layer and apertures
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
US20070164395A1 (en) Chip package with built-in capacitor structure
JP4881369B2 (ja) 半導体装置の製造方法
KR0145696B1 (ko) 반도체장치 및 그들을 적층한 모듈과 그것을 실장한 전자장치
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
JP4123131B2 (ja) 半導体装置
CN114551402A (zh) 包括不同厚度的电再分布层的半导体封装体及其制造方法
KR100369501B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 9