KR100985491B1 - 적응된 표면 전위 분배를 제공하는 플라즈마 디스플레이 패널용 공동 평면 방전 면판 - Google Patents

Abstract

본 발명은 각 방전 영역에 대해 적어도 2개의 전극 요소를 포함하는 면판에 관한 것으로, 상기 적어도 2개의 전극 요소는 대칭축(Ox)을 갖고, 일정한 전위차가 상기 방전 영역을 제공하는 2개의 전극 사이에 인가될 때 상기 요소를 덮는 유전층 표면에서 측정된 표면 전위{V(x)}가 방전 요소의 에지와 별도로 감소 부분 없이 연속적으로 또는 불연속적으로 증가하도록 적응되어, 이를 통해 실질적으로 패널 발광 효율을 향상시킨다.

Description

적응된 표면 전위 분배를 제공하는 플라즈마 디스플레이 패널용 공동 평면 방전 면판{COPLANAR DISCHARGE FACEPLATES FOR PLASMA DISPLAY PANEL PROVIDING ADAPTED SURFACE POTENTIAL DISTRIBUTION}

도 1a 및 도 1b를 참조하면, 본 발명은 플라즈마 디스플레이 패널의 여러 셀 또는 방전 영역에서 방전 점등, 방전 팽창 및 방전 안정 영역의 한계에 관한 것이다.

플라즈마 디스플레이 패널은 일반적으로 공통 평면(coplanar) 전극의 적어도 제 1 및 제 2 어레이를 구비하는데, 상기 어레이의 일반적인 방향은 평행하고, 여기서 제 1 어레이의 각 전극(Y)은 제 2 어레이의 전극(Y')에 인접하고, 이 전극과 쌍을 이루며(paired), 방전 영역 세트를 제공(supply)하도록 의도되고, 전력 공급된 각 방전 영역에 대해,

- 방전 점등 영역이라 불리는 전도 영역(Z_a)으로서, 상기 전도 영역(Z_a)은 제 2 어레이의 상기 전극에 면하는 점등 에지를 포함하는, 전도 영역(Z_a)과;

- 방전 팽창 영역이라 불리는 전도 영역(Z_b)으로서, 상기 전도 영역(Z_b)은 상기 점등 에지로부터 대향 측상의 전도 점등 영역의 배면부에 위치하는, 전도 영 역(Z_b)과;

- 전도 팽창 영역의 배면부에 놓인 방전 안정 또는 방전-종료(end-of-discharge) 영역이라 불리는 전도 영역(Z_c)으로서, 상기 전도 영역(Z_c)은 상기 점등 에지로부터 대향 측상의 상기 요소를 한정하는 방전-종료 에지를 포함하는, 전도 영역(Z_c)을 포함한다.

이러한 3개 영역의 정의는 캐소드 덮개(cathode sheath)의 변위에 관해 나중에 보충될 것이다.

이러한 전극 플레이트는 다음을 포함하는 유형의 종래의 플라즈마 디스플레이 패널의 제조에 사용되는데, 상기 종래의 플라즈마 디스플레이 패널은 전술한 유형의 공동 평면-방전 전극 플레이트(11)와, 어드레스 전극 어레이가 제공되는 다른 전극 플레이트(12)를 포함하여, 방전 가스로 채워진 상기 방전 영역을 모으는 2차원 세트가 상기 전극 플레이트 사이에 놓인다.

각 방전 영역은 공동 평면-방전 전극 플레이트의 한 쌍의 전극(Y, Y')과 어드레스 전극(X)의 교차부에 위치하고; 임의의 한 쌍의 전극에 의해 전력 공급된 방전 영역의 각 세트는 일반적으로 디스플레이 패널의 방전 영역 또는 서브픽셀의 수평 행에 대응하고; 임의의 하나의 어드레스 전극에 의해 전력 공급된 방전 영역의 각 세트는 일반적으로 방전 영역 또는 서브픽셀의 수직 열에 대응한다.

공동 평면-방전 전극 플레이트의 전극 어레이는 메모리 효과를 제공하기 위해 유전 층(13)으로 코팅되고, 상기 층 자체는 일반적으로 산화 마그네슘을 주원료 로 한 보호 및 2차-전자-방출 층(14)으로 코팅된다.

인접한 방전 영역, 즉 상이한 칼라를 방출하는 적어도 방전 영역은 일반적으로 수평 배리어 리브(15) 및/또는 수직 배리어 리브(16)로 경계가 정해지고, 이러한 리브는 일반적으로 또한 전극 플레이트 사이의 스페이서(spacer)의 역할을 한다.

도 1a 및 도 1b에 도시된 셀은 직사각형의 형태이고(다른 셀 기하학적 구조는 종래 기술에 의해 기술된다), 이러한 셀의 가장 큰 치수는 어드레스 전극(X)에 평행하게 확장한다. Ox를 이러한 셀의 수직 대칭축이라 두고; 방전 셀을 형성하는 한 쌍의 전극에 의해 전력 공급된 각 방전 영역에서, 배리어 리브(15, 16)에 의해 경계가 정해진 전극 부분 또는 요소(Y, Y')는 여기서 Ox 축에 수직 방향을 따라 측정된 폭을 갖는다.

발광 방전 영역의 벽은 일반적으로 발광 방전의 자외선 복사에 민감한 형광체로 부분적으로 코팅된다. 인접한 방전 영역에는 상이한 원색을 방출하는 형광체가 제공되어, 3개의 인접한 영역의 조합이 화소 또는 픽셀을 형성하게 된다.

동작 동안, 이미지를 디스플레이하기 위해, 예를 들어 비디오 시퀀스는 다음과 같이 이루어진다:

- 어드레스 전극 어레이, 및 공동 평면 전극 어레이 중 하나에 의해, 디스플레이 패널의 각 행은, 사전 선택되며, 그 대응하는 서브픽셀은 이미지를 디스플레이하기 위해 활성화되어야 하는, 이러한 행의 각 방전 영역의 유전 층 영역 상에 전하를 증착시킴으로써 연속적으로 어드레싱되고, 그런 후에,

- 공동 평면-방전 전극 플레이트의 2개의 어레이의 전극 사이에 일련의 지속(sustain) 전압 펄스를 인가함으로써, 사전 충전된 영역에서만 방전이 이루어져서, 대응하는 서브픽셀을 활성화시키고, 이미지가 디스플레이되도록 한다.

유럽 특허 EP 0 782 167(파이오니어)의 도 15, 및 아래의 도 3a는 전술한 유형의 공동 평면-방전 전극을 도시하며, 여기서 한 쌍의 전극을 통해 전력 공급된 각 방전 영역에서, 이러한 쌍의 각 전극은 다른 전극에 면하는 횡단 바(31) 및 일정한 폭의 중심 레그(32)를 포함하는 T의 형태의 요소를 포함하며, 각 전극 요소는 중심 레그의 풋(foot)을 통해 전도 버스(33)를 경유하여 전기적으로 연결된다.

전극 요소의 각 횡단 바(31)는 방전 점등 영역(Z_a)을 형성하고, 각 중심 레그(32)는 방전 팽창 영역(z_b)을 형성하고, 각 횡단 바(33)는 방전 안정 영역(Z_c)을 형성할 수 있다. 동작시, 지속 단계 동안, 횡단 바(31)의 에지(점등 에지라 불림) 중 하나에서 각 방전이 시작되고, 그런 다음 연결되는 버스(33)까지 대응하는 레그(32)를 따라 연장한다.

T 형태의 변형은 동일한 유럽 특허 EP 0 782 167(파이오니어)의 도 14에 도시되어 있다. 이것은, 이전에 이러한 바의 일단부에 각각 연결된 것과 동일한 횡단 점등 바에 수직인 2개의 측면 레그(하나의 중심 레그 대신)를 갖는 뒤집힌 U자 형태이다. 점등 이후에, 방전은 세분되고 난 후, 하나의 뒤집힌 U자 레그에 각각 대응하는 2개의 평행한 측면 팽창 경로를 따라 연장하며, 상기 2개의 경로는 전극의 전도 버스에 결합한다.

유럽 특허 EP 0 802 556(마쯔시다), 특히 도 9에 도시되고, 아래의 도 4a에 도시된 다른 변형에 따라, U자 형태의 각 측면 레그(42a, 42b)는 2개의 인접한 셀 사이에 공유되고, 동일한 전극의 요소로 된 횡단 바는, 각 공동 평면 전극이 사다리꼴 형태를 갖는데, 상기 사다리꼴의 제 1 레일(rail)은 점등 영역(Z_a)의 역할을 하고, 상기 사다리꼴의 렁(rung)은 방전 영역의 한계에 위치하고 방전 팽창 영역(Z_b)의 역할을 하고, 그 제 2 레일은 안정화 영역(Z_c)의 역할을 하는 방식으로 연속적인 전도체를 형성한다.

전극 부분을 형성하는 팽창 영역을 따라 방전을 퍼뜨리는 그러한 공정은, 방전으로부터 자외선 복사 생성의 효율, 및 여기된 형광체의 표면에 걸친 더 넓은 분배에 유리하다.

본 발명의 목적은, 방전의 발광 효율 및 플라즈마 디스플레이 패널의 수명을 더 개선시키고 최적화시키는 새로운 유형의 공동 평면-방전 플라즈마 디스플레이 패널 셀을 한정하는 것이다.

이를 위해, 본 발명의 주제 중 하나는, 플라즈마 디스플레이 패널에서 방전 영역을 한정하기 위한 공동 평면-방전 전극 플레이트로서,

- 유전층으로 코팅되고 일반적인 방향이 평행한 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 여기서 상기 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이와 쌍을 이루고, 방전 영역의 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖고 각각 한 쌍의 전극에 연결된 적어도 2개의 전극 요소를

포함하는, 공동 평면-방전 전극 플레이트에 있어서,

각 방전 영역의 각 전극 요소에 대해, Ox 축상의 지점(O)이 상기 방전 전극의 다른 전극 요소에 향하는 상기 전극 요소의 소위 점등 에지 위에 위치하고, Ox 축이, 상기 방전 에지로부터 대향 측상의 상기 요소를 한정하고 Ox 축 상의 x=x_cd에 위치한 소위 방전-종료 에지쪽으로 향하므로, 상기 전극 요소의 형태와, 상기 유전 층의 두께 및 조성물은, x의 값의 간격([x_ab, x_bc])에 있어서 x_bc-x_ab>0.25x_cd, x_ab<0.33x_cd 및 x_bc>0.5x_cd가 되고, 표면 전위{V(x)}가, 일정한 전위차가 상기 방전 영역를 제공하는 2개의 전극 사이에 인가되어, 상기 전극 요소가 캐소드의 역할을 하도록 적절한 부호를 가질 때, 감소하는 부분 없이, 상기 [x_ab, x_bc] 간격 내에서 값(V_ab)으로부터 더 높은 값(V_bc)으로 연속적이거나 불연속적인 방식으로 x의 함수로서 증가하도록 적응되는 것을 특징으로 한다.

전극 요소가 캐소드의 역할을 하면, 전극 요소를 덮는 유전층의 표면은 양으로 대전된다.

그러므로, 표면 전위{V(x)}는 x=x_ab로부터 x=x_bc로 도약하여 연속적으로 또는 불연속적으로 증가한다. x, 즉 dV(x)/dx에 대한 이러한 전위의 미분은 임의의 x에 대해 양 또는 0이 되어, x_ab<x<x_bc가 된다.

바람직하게, 각 방전 영역에 대해, 2개의 대향하는 전극 요소 및 아래에 있는(subjacent) 유전층은 내부-전극 공간의 중심에 대해 동일하고 대칭적이다.

이러한 전극 플레이트가 플라즈마 디스플레이 패널 내에 통합되고 일련의 일정한-플래토(constant-plateau) 지속 펄스가 각 방전 영역에 대해 2개의 전극 어레이 사이에 인가될 때, 2개의 전극 요소 각각은 교대로 애노드 및 캐소드의 역할을 한다.

그러므로, 종래에, 이러한 디스플레이 패널에서의 각 공동 평면 지속 방전은 연속적으로 점등 단계, 팽창 단계 및 방전-종료 단계 또는 안정화 단계를 포함하며, 이들 단계 동안 방전의 캐소드 덮개는 각각 이동하지 않고, 이동하고, 사라지거나 안정화된다.

그러므로, 종래에, 이러한 디스플레이 패널에서의 각 방전 영역의 각 전극 요소는,

- 전도성 방전 점등 영역(Z_a)으로서, 상기 점등 에지를 포함하고, 상기 요소가 캐소드의 역할을 할 때 방전의 이온이 상기 점등 단계 동안 증착되는 유전층의 영역에 대응하는, 전도성 방전 점등 영역(Z_a)과;

- 전도 방전 팽창 영역(Z_b)으로서, 상기 점등 에지로부터의 대향하는 측상에서, 상기 점등 영역(Z_a)의 배면부에 위치하고, 상기 요소가 캐소드의 역할을 할 때 상기 팽창 단계 동안 캐소드 덮개의 변위에 의해 스위핑된 유전층의 영역에 대응하는, 전도 방전 팽창 영역(Z_b)과;

- 상기 팽창 영역(Z_b)의 배면부에 위치한 전도 방전-종료 또는 안정화 영역(Z_c)으로서, 상기 영역(Z_c)은 상기 방전-종료 에지를 포함하고, 상기 요소가 캐소드의 역할을 할 때 상기 방전-종료 또는 안정화 단계 동안 방전 이온이 증착되는 유전층의 영역에 대응하는, 전도 방전-종료 또는 안정화 영역(Z_c)을 포함한다.

본 발명에 따라, 상기 전극 요소 상에서 [x_ab, x_bc] 간격은 전극 요소의 총 길이(L_e=x_cd)의 적어도 25%를 나타내는 상기 팽창 영역(Z_b)을 한정한다.

본 발명으로 인해, 각 지속 펄스에서, 심지어 방전의 점등 이전에라도, 이러한 디스플레이 패널에서 각 방전 영역의 각 전극 요소에 대해, 상기 펄스 동안 전극 요소가 캐소드의 역할을 할 때 이러한 전극 요소의 팽창 영역을 덮는 유전층의 표면에서 x의 함수로서 증가하는 전위 분배가 Ox 축을 따라 얻어진다.

그러한 전극 요소 및 아래에 있는 유전층은, 지속 방전으로 하여금 점등 영역에서의 최소 에너지 손실 및 고효율 방전-종료 영역에서의 최대 에너지 손실 상태로, 방전-종료 또는 안정화 영역까지 점등 영역에 걸쳐 빠르게 확장하도록 하는 한편, 여러 쌍들의 전극들 사이에서 종래의 일련의 지속 전압 펄스를 전달하는 종래의 지속 펄스 생성기를 여전히 이용하며, 여기서 각 펄스는 인가된 전위에서 뚜렷한 증가 없이도 일정한-전압 플래토를 포함한다.

요약하면, 본 발명의 주제는 플라즈마 디스플레이 패널용 공동 평면-방전 전극 플레이트인데, 상기 플레이트는 각 방전 영역에 대해 적어도 2개의 전극 요소를 포함하고, 상기 적어도 2개의 전극 요소는 각 방전 영역에 대해 대칭축(Ox)을 갖고, 이러한 요소를 덮는 유전층의 표면에서 측정된 표면 전위{V(x)}가, 일정한 전위차가 상기 방전 영역를 제공하는 2개의 전극 사이에 인가될 때 감소하는 부분 없이 연속적이거나 불연속적인 방법으로 상기 요소의 방전 에지로부터 멀리 이동하면서 증가하도록 설계된다.

본 발명에 따른 공동 평면 전극 플레이트는, 개선된 발광 효율 및 더 긴 수명을 갖는 플라즈마 디스플레이 패널을 얻을 수 있게 한다.

바람직하게, x_ab와 x_bc 사이에서 선택된 x 및 x'가 무엇이든지 간에 V_norm(x')-V_norm(x)>0.001이어서, x'-x=10㎛가 된다.

바람직하게, 해당 전극 요소에 대한 유전층의 레벨(x)에서 표면 전위{V(x)}와, 무한한 폭의 전극 요소에 대해 Ox 축을 따라 얻어진 최대 전위(V_o-max)의 비율로서 표준화된 표면 전위{V_norm(x)}를 정의함으로써, 표준화된 표면 전위(V_norm(x))가 상기 간격의 시작(x=x_ab)에서의 V_n-ab=V_ab/V_0-max의 값으로부터 상기 간격의 마지막(x=x_bc)에서의 V_n-bc=V_bc/V_0-max의 값으로 증가하며, 그런 후에, V_n-bc>V_n-ab, V_n-ab>0.9 및 (V_n-bc-V_n-ab)<0.1이 된다.

이러한 공동 평면 전극 플레이트가 통합되는 플라즈마 디스플레이 패널에서, 정의에 의해, 팽창 영역 및 안정화 영역의 마지막에서의 유전체의 표준화된 표면 전위{V_norm(x)}는 일반적으로 1에 가까워질 것이고, 해당 전극 요소가 연결되는 전극의 버스는 이 점에서 전극 요소의 준-무한 폭의 영역에 대응한다. 점등 영역에서, 또는 팽창 영역의 시작에서, 유전층의 표준화된 표면 전압이 가능한 한 1에 가까이, 실제로는 약 0.95가 되는 것이 중요하다. 예를 들어 0.8과 같은 이러한 값 1로부터의 실질적인 이탈은 실제 점등 전압에서의 증가를 의미하고, 이것은 더 고가의 전자 부품을 요구하기 때문에 항상 불리하다. 따라서, V_n-ab의 하한계 및 전위차(△V_n=V_n-bc-V_n-ab)의 상한계는, 본 발명에 따른 공동 평면 전극 플레이트가 플라즈마 디스플레이 패널에 병합될 때 방전을 점등시키기 위해 임의의 하나의 셀의 전극 요소들 사이에 인가될 전위차에서의 과도한 증가를 제한시키도록 요구된다.

바람직하게, 상기 전극들 사이에 전위차의 인가의 동일한 조건 하에서, 상기 요소를 덮고 x=x_cd 및 위치(x=x_bc)인 상기 방전-종료 에지에 의해 경계가 정해지는 유전층의 표면 영역에서의 최대 전위는, 상기 요소를 덮고 x=0 및 위치(x=x_ab)인 상기 점등 에지에 의해 경계가 정해지는 유전층의 표면 영역의 최대 전위보다 엄밀하게 더 크다.

이러한 전극 플레이트가 플라즈마 디스플레이 패널에 통합되고 일련의 일정한-플래토 지속 펄스가 2개의 전극 어레이 사이에 인가되면, 각 방전 영역에 대해, 심지어 방전 점등 이전에라도 각 지속 펄스에서, 점등 영역(Z_a)에 위치한 유전층의 표면의 최대 전위가 안정화 영역(Z_c)에서 유전층의 표면의 최대 전위보다 엄밀하게 더 작아진다.

이러한 특징으로 인해, 방전의 안정된 동작점은, 일단 방전이 개시되었으면 점등 영역일 필요가 없고, 일단 개시되면, 방전이 방전-종료 에지쪽으로의 유전층의 표면을 따라 팽창 영역으로 필연적으로 확산한다.

본 발명의 주제는, 또한 본 발명에 따른 공동 평면 전극 플레이트가 제공된 플라즈마 디스플레이 패널이다.

본 발명의 주제는, 또한 플라즈마 디스플레이 패널에서 방전 영역을 한정하기 위한 공동 평면-방전 전극 플레이트인데, 상기 플레이트는,

- 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 이것은 유전층으로 코팅되고, 그 일반적인 방향이 평행하고, 여기서 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖고 한 쌍의 전극에 각각 연결된 적어도 2개의 전극 요소를

포함하는, 공동 평면-방전 전극 플레이트로서,

각 방전 영역의 각 전극 요소에 대해, Ox 축상의 지점(O)이 상기 방전 영역의 다른 전극 요소에 면한 상기 전극 요소의 소위 점등 에지에 위치하고, Ox 축이, 상기 방전 영역으로부터 대향 측면상에 상기 요소를 한정하고 Ox 축상의 x=x_cd에 위 치하는 소위 방전-종료 에지쪽으로 향하고,

이러한 층의 직선 기본 스트립의 커패시턴스로서 공동 평면 전극 플레이트의 유전층의 특정한 수직 커패시턴스{C(x)}를 정의하고, 상기 전극 요소와 유전층의 표면 사이에 경계가 정해지고, Ox 축상의 x에 위치하고, 이러한 Ox 축을 따른 길이(dx), 및 상기 기본 스트립을 한정하는 전극 요소의 폭에 대응하는 폭을 갖는다면,

상기 전극 요소의 형태, 및 상기 유전층의 두께 및 조성물은, x의 값의 간격([x_ab, x_bc])에 있어서, x_bc-x_ab>0.25x_cd, x _ab<0.33x_cd 및 x_bc>0.5x_cd가 되고, 유전층의 이러한 특정 수직 커패시턴스{C(x)}가, 감소하는 부분 없이, 상기 간격의 시작(x=x_ab)에서의 값(C_ab)으로부터 상기 간격의 마지막(x=x_bc)에서의 값(C _bc)으로 연속적이거나 불연속적으로 증가하도록 적응되는 것을 특징으로 한다.

이에 따라 유전층의 표면 전위의 증가하는 분배를 갖는 공동 평면 전극 플레이트가 얻어진다.

상기 직선 기본 스트립을 한정하는 전극의 폭{W_e(x) 또는 W_a(x)}은, 예를 들어 상기 요소가 2개의 측면 전도 요소로 세분될 때 불연속적일 수 있다. 이 경우에, 각 측면 전도 요소의 폭의 합이 얻어진다.

바람직하게, 상기 요소와 이러한 층의 표면 사이에 놓이고 x=x_cd 및 위치(x=x_bc)인 상기 방전-종료 에지에 의해 경계가 정해지는 유전층 부분의 커패시턴스는, 상기 요소와 이러한 층의 표면 사이에 놓이고 x=0 및 위치(x=x_ab)인 상기 점등 에지에 의해 경계가 정해지는 유전층 부분의 커패시턴스보다 엄밀하게 더 크다.

이러한 전극 플레이트가 플라즈마 디스플레이 패널에 통합되고 일련의 일정한-플래토 지속 펄스가 2개의 전극 어레이 사이에 인가되면, 각 방전 영역에 대해, 상기 안정화 영역(Z_c)에 대응하는 유전층의 총 커패시턴스가 상기 점등 영역(Z_a)에 대응하는 유전층의 총 커패시턴스보다 더 크다는 것이 발견된다.

이러한 특징으로 인해, 방전의 안정한 동작점은, 일단 방전이 개시되었으면 점등 영역이 될 수가 없고, 일단 개시되면, 방전은 방전-종료 에지쪽으로의 유전층의 표면을 따라 팽창 영역으로 필연적으로 확산한다.

바람직하게, x=x_bc 및 x=x_cd 사이에 놓인 영역에서 유전층의 특정한 수직 커패시턴스는 임의의 다른 위치(x)에서 유전층의 특정한 수직 커패시턴스보다 더 커서, 0<x<x_bc가 된다.

이러한 전극 플레이트가 플라즈마 디스플레이 패널에 통합되고, 일련의 일정한-플래토 지속 펄스가 2개의 전극 어레이 사이에 인가되면, 각 방전 영역에 대해, 안정화 영역(Z_c)에서 유전층의 특정 수직 커패시턴스가 팽창 영역(Z_b) 또는 점등 영역(Z_a)에서의 임의의 다른 위치(x)에서 유전층의 특정한 수직 커패시턴스보다 더 크다는 것이 발견된다.

유리하게도, 방전의 최대 에너지 손실은 높은 발광 효율을 갖는 방전-종료 영역(Z_c)에서 얻어진다.

본 발명의 주제는, 또한 본 발명에 따른 증가하는 특정 커패시턴스를 갖는 공동 평면 전극 플레이트가 제공된 플라즈마 디스플레이 패널이다.

본 발명의 주제는 또한 플라즈마 디스플레이 패널인데, 상기 플라즈마 디스플레이 패널은,

- 방전 영역을 한정하는 공동 평면 전극 플레이트로서, 유전층으로 코팅되고 그 일반적인 방향이 평행한 공동 평면 전극의 적어도 제 1 및 제 2 어레이를 포함하며, 여기서 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극 플레이트와;

- 어드레스 전극 어레이를 선택적으로 포함하는 어드레스 전극 플레이트로서, 상기 어드레스 전극은 유전층으로 코팅되고 배향되고, 각각이 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 전극 쌍과 교차하도록 위치하며, 이러한 전극 플레이트는 상기 방전 영역을 그 사이에 한정하고, 미크론 단위로 표현된 거리(H_c)만큼 분리되는, 어드레스 전극 플레이트와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖는 적어도 2개의 전극 요소로서, 각각은 한 쌍의 전극에 연결되는, 적어도 2개의 전극 요소를

포함하는, 플라즈마 디스플레이 패널로서,

각 방전 영역의 각 전극 요소에 대해, Ox 축 상의 위치(O)는 상기 방전 영역의 다른 전극 요소에 면한 상기 전극 요소의 소위 점등 에지상에 위치하고, Ox 축 이, 상기 방전 에지로부터 대향 측면상의 상기 요소를 한정하고 Ox 축상에서 x=x_cd에 위치한 소위 방전-종료 에지쪽으로 향하고, 상기 전극 요소의 형태에 있어서,

E1(x)을 미크론 단위로 표현된 평균 두께라 두고, P1(x)을 수직 위치(x)에서 상기 전극 요소(4) 위의 유전층의 평균 상대 유전율이라 두며, E2(x)를 미크론 단위로 표현된 평균 두께라 두고, P2(x)를 상기 어드레스 전극(X) 위의 유전층의 평균 상대 유전율, 또는 상기 어드레스 전극이 없을 때 어드레스 전극 플레이트(2)의 평균 상대 유전율이라 두며, 두께 및 유전율 모두는, 다시 어드레스 전극 플레이트의 표면에 놓이고 Ox 축에 평행하며 상기 공동 평면 전극 플레이트의 표면에 법선 평면에 놓이는 축에 위치한 수직 위치(x)에서 측정되며,

이러한 유전층의 두께 및 조성물은, x의 값의 간격([x_ab, x_bc])에 있어서, x_bc-x_ab>0.25x_cd, x_ab<0.33x_cd 및 x_bc >0.5x_cd가 되고, 비율{R(x)=1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_c+E2(x)/P2(x)]}은, 감소하는 부분 없이, 상기 간격의 시작(x=x_ab)에서의 값(R_ab)으로부터 상기 간격의 마지막(x=x_bc)에서의 값(R _bc)으로 연속적이거나 불연속적으로 증가하도록 적응되는 것을 특징으로 한다.

이것은 본 발명의 일반적인 제 1 실시예이다.

바람직하게, 상기 전극 요소의 폭{W_e(x)}은 x 값의 상기 범위 내에서 일정하다.

바람직하게, x_ab와 x_bc 사이에서 선택된 x 및 x'가 무엇이든지 간에 R(x')- R(x)>0.001이어서, x'-x=10㎛가 된다.

바람직하게, R_bc>R_ab, R_ab>0.9 및 (R_bc-R_ab)<0.1이 된다. 이러한 특징은 점등에 필요한 전압을 한정시킨다.

바람직하게, x_bc<x<x_cd가 되는 임의의 x에 대한 R(x)의 값은 0<x<x_ab 가 되는 임의의 x에 대한 R(x)의 값보다 엄밀하게 더 크다.

본 발명의 주제는, 또한 전술한 바와 같이 증가하는 유전층의 특정한 수직 커패시턴스{C(x)}를 갖는 공동 평면 전극 플레이트이며, 여기서 각 방전 영역의 각 전극 요소에 대해, 상기 유전층은, 적어도 x_ab<x<x_bc가 되는 임의의 x에 대해, 상기 전극 요소 위에서 미크론 단위로 표현된 일정한 두께(E1) 및 일정한 유전 상수(P1)를 갖고, 다음 정의를 통해:

- 표준화된 표면 전위{V_norm(x)}는, 해당 전극 요소에 대한 유전층의 레벨(x0에서의 표면 전위{V(x)}와, 무한 폭의 전극 요소에 대한 Ox 축을 따라 얻어진 최대 전위(V_0-max)의 비율로서 정의되고, 이 때 상기 표준화된 표면 전위{V_norm(x)}은 상기 간격의 시작(x=x_ab)에서 V_n-ab=V_ab/V_0-max의 값으로부터 상기 간격의 마지막(x=x_bc)에서 V_n-bc=V_bc/V_0-max의 값으로 증가하고;

- 이러한 요소의 이상적인 폭 프로파일은

에 의해 정의되고. 여기서 W_e-ab는 상기 요소의 총 폭이고, Ox 축에 수직인 x=x_ab에서 측정되고;

- 하한계 프로파일(W_e-id-low) 및 상한계 프로파일(W_e-id-up)은 W_e-id-low=0.85W _e-id-0 및 W_e-id-up=1.15W_e-id-0에 의해 정의되고,

그 다음에, x_ab 및 x_bc 사이(x_ab 및 x_bc 포함)의 임의의 x에 대해, 상기 요소의 총 폭{W_e(x)}은 Ox 축에 수직인 x에서 측정되며, 그 결과, W_e-id-low(x)<W_e (x)<W_e-id-up(x)이 된다.

이것은 본 발명의 일반적인 제 2 실시예이다.

전극 요소의 폭{W_e(x)}은 예를 들어 상기 요소가 2개의 측면 전도 요소로 세분될 때 불연속적일 수 있다. 이 때 각 측면 전도 요소의 폭의 합은 얻어진다.

이러한 하한계 프로파일(W_e-id-low) 및 이러한 상한계 프로파일(W_e-id-up) 사이에 있는 임의의 전극 요소 프로파일은 본 발명의 본질적으로 일반적인 특징에 따라 상기 간격의 시작(x=x_ab)과 마지막(x=x_bc) 사이에 전위의 연속적이거나 불연속적으로 증가하는 분배를 달성할 수 있게 한다는 것이 발견되었다.

본 발명은 또한 다음 특징 중 하나 이상을 가질 수 있다:

- 폭(W_e-ab)은 80㎛ 이하이고,

- 폭(W_e-ab)은 50㎛ 이하이어서, 그러한 전극 플레이트가 플라즈마 디스플레이 패널에 병합될 때 방전의 시작에서 손실된 에너지의 양을 유리하게 한정할 수 있게 한다.

바람직하게, 상기 전극 요소는 2개의 측면 전도 요소로 세분되는데, 상기 측면 전도 요소는 Ox 축에 대해 대칭적이고, 적어도 x_b3-x_ab>0.7(x_bc-x _ab)인 간격([x_ab, x_b3]) 내에 x가 존재하는 영역에서 분리된다. x_b3=x_bc인 것이 바람직하다.

바람직하게, Oy가 점등 에지를 따라 놓인 Ox 축에 횡단하는 축이고, d_e-p(x)를, x_ab와 x_bc 사이에 존재하는 임의의 위치(x)에서 Oy 축에 평행하게 측정된, 이러한 2개의 측면 전도 요소의 서로를 향해 회전된 에지 사이의 거리라 두면, x_ab와 x_b3 사이에 있는 값(x=x_b2)은, x_ab와 x_b2 사이에 있는 x의 임의의 값에 대해 d_e-p(x)>d_e-p(x_ab)가 되도록 존재한다. 따라서, 측면 전도 요소는 점진적으로 서로로부터 멀리 이동하고, 그 다음에 x=x_b2를 지나 서로를 향해 이동한다.

본 발명은 다음 특징 중 하나 이상을 또한 가질 수 있다:

- d_e-p(x_ab)는 100㎛과 200㎛ 사이에 있고;

- 주어진 위치(x)에 대해, x_ab<x<x_b2인 영역에서 이러한 측면 요소의 측면 에지 사이의 중간-거리에서 트레이싱(traced)된 각 측면 전도 요소의 평균 라인을 고려하면, 이러한 요소의 평균 라인에 대한 x에서의 탄젠트는 Ox 축에 대해 60° 미만의 각도를 이루고;

- 상기 각도는 30°와 45°사이이다; 이러한 특징은, 상기 전극 플레이트가 플라즈마 디스플레이 패널에 병합될 때 팽창 영역에서 캐소드 덮개의 변위에 대한 어떠한 간섭도 회피된다.

본 발명의 주제는 또한 플라즈마 디스플레이 패널에서 방전 영역을 한정하기 위해 공동 평면-방전 전극 플레이트이며,

- 유전층으로 코팅되고 그 일반적인 방향이 평행한 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 여기서 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖고 한 쌍의 전극에 각각 연결된 적어도 2개의 전극 요소를

포함하는, 공동 평면-방전 전극 플레이트로서,

- 각 방전 영역의 각 전극 요소에 대해, Ox 축상의 위치(O)가 상기 방전 영역의 다른 전극 요소에 면한 상기 전극 요소의 소위 점등 에지에 위치하고, Ox 축이, 상기 방전 에지로부터 대향 측면상에서 상기 요소를 한정하고 Ox 축상의 x=x_cd에 위치한 소위 방전-종료 에지쪽으로 향하며,

- 상기 전극 요소는, Ox 축에 대해 대칭적이고 적어도 x가 간격([x_ab,x_b3]) 내에 있는 영역에서 분리되는 2개의 측면 전도 요소로 세분되고,

- Oy가 점등 에지를 따라 존재하는 Ox 축에 횡단하는 축이고, d_e-p(x_ab)를, 2개의 측면 전도 요소의 서로를 향해 회전된 에지들 사이에 위치(x=x_ab)에서 Oy 축에 평행하게 측정된 거리라 두면, 상기 전극 요소는 상기 측면 전도 요소를 연결시키는 점등 바라 불리는 횡단 바를 포함하며, 상기 요소의 하나의 에지는 상기 점등 에지에 대응하고, Ox 축을 따라 측정된 상기 요소의 길이는, Ox 축의 어느 한 측상에 y₁과 d_e-p(x_ab)/2 사이에 있는 |y|에 대한 이러한 길이의 값(L_a )보다 Ox 축의 어느 한 측상에 0과 y₁ 사이에 있는 |y|에 대한 값(△L_a)만큼 더 크다.

그 다음에, 전극 요소는 2개의 측면 전도 요소 사이에 위치한, 횡단 점등 바의 중심에서의 돌출부를 포함한다. W_e(x_ab)=W_e-ab이면, W_e-ab≤L _a≤80㎛인 것이 바람직하다. △L_a>0.2L_a인 것이 바람직하다. Oy 축을 따라 측정된 돌출부의 폭(W_a-i =2y₁)은 W_e-ab<W_a-i<80㎛(여기서 W_e-ab=2W_e-p0)가 되는 것이 바람직하다.

본 발명의 주제는, 또한 모든 전극 요소의 프로파일이 본 발명을 따라 이루어지는 공동 평면 전극 플레이트가 제공된 플라즈마 디스플레이 패널이다.

본 발명의 주제는, 공동 평면 전극 플레이트와 어드레스 전극 플레이트를 포함하는 플라즈마 디스플레이 패널인데, 이것은 상기 플레이트들 사이의 방전 영역을 한정하고, 거리(H_c)만큼 분리되고, 상기 공동 평면 전극 플레이트는,

- 유전층으로 코팅되고 그 일반적인 방향이 평행한 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 여기서 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖고 한 쌍의 전극에 각각 연결되는 적어도 2개의 전극 요소를 포함하고,

상기 어드레스 전극 플레이트는,

- 유전층으로 코팅되고, 각각 배향되고, 각각이 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 전극 쌍과 각각 교차하도록 위치하는 어드레스 전극 어레이와;

- 평행 배리어 리브 어레이로서, 각각은 2개의 다른 인접한 배리어 리브로부터의 거리(W_c)에서 2개의 인접한 어드레스 전극 사이에 위치하고, 각 방전 영역의 각 전극 요소에 대해, Ox 축상의 위치(O)가, 상기 방전 영역의 다른 전극 요소에 면한 상기 전극 요소의 소위 점등 에지에 위치하고, Ox 축이, 상기 방전 에지로부터 대향 측면상에서 상기 요소를 한정하고 Ox 축상의 x=x_cd에 위치하는 소위 방전-종료 에지쪽으로 향하는, 병렬 배리어 리브 어레이를

포함하는, 플라즈마 디스플레이 패널로서,

상기 유전층은 x_ab<x<x_bc가 되는 적어도 임의의 x에 대해 상기 전극 요소 위에서 일정한 두께 및 균일한 조성물을 갖고,

상기 디스플레이 패널의 각 방전 영역, 및 이러한 영역의 각 전극 요소에 대해, 상기 전극 요소는, Ox 축에 대해 대칭적이고 x가 간격([x_ab,x_bc]) 내에 있는 영역에서 분리되는 일정한 폭(W_e-p0)의 2개의 측면 전도 요소로 세분되고,

Oy가 점등 에지를 따라 놓인 Ox 축에 횡단하는 축이고, d_e-p(x)를, 이러한 2개의 측면 전도 요소의 서로를 향해 회전된 에지 사이에서, x_ab와 x_bc 사이에 있는 임의의 위치(x)에서의 Oy 축에 평행하게 측정된 거리라 두면, d_e-p(x)는 상기 [x_ab,x_bc] 간격에서 x의 함수로서 연속적이거나 불연속적인 방식으로 증가하고,

주어진 위치(x)에 대해, x_ab<x<x_bc인 영역에서 이러한 측면 요소의 측면 에지 사이의 중간-거리에서 트레이싱된 각 측면 전도 요소의 평균 라인을 고려하면, 이러한 요소의 평균 라인에 대한 x에서의 탄젠트는 Ox 축과 20° 내지 40°의 각도를 이루고, d_e-p(x_ab)≤350㎛가 되는 것을 특징으로 한다.

이것은 본 발명의 일반적인 제 3 실시예이다.

이들을 분리하는 비교적 짧은 거리로 인해, 하나의 측면 전도 요소의 다른 측면 전도 요소에 대한 정전기 효과는 여기서 충분히 강해서, 본 발명에 따라, 0.9보다 큰 것이 바람직한 V_n-ab와 1에 가까운 것이 바람직한 V_n-bc 사이의 유전체 표면에서 표준화된 전위에서의 변동을 허용하면서, 각 측면 전도 요소의 폭을 여전히 일정하게 유지시킨다.

바람직하게, 200㎛≤d_e-p(x_ab)≤350㎛이고, 상기 전극 요소는 상기 측면 전도 요소를 연결시키는 점등 바라고 하는 횡단 바를 포함하고, 상기 바의 하나의 에지는 상기 점등 에지에 대응하고, Ox 축을 따라 측정된 상기 요소의 길이는, Ox 축의 어느 한 측상의 y₁과 d_e-p(x_ab)/2 사이에 있는 |y|에 대한 이러한 길이의 값(L_a)보다 Ox 축의 어느 한 측상의 0과 y₁ 사이에 있는 |y|에 대한 값(△L_a)만큼 더 크다.

그러므로, 이러한 특징에 따라, 전극 요소는 2개의 측면 전도 요소 사이에 위치한, 횡단 점등 바의 중심에서 돌출부를 포함한다. 이 때 이러한 돌출부는 방전 개시자(initiator)의 기능을 하고, 이것은 팽창을 위한 에너지의 추가 손실을 일으키지 않는다. 이를 위해, △L_a+L_a<80㎛이 되고, Oy 축을 따라 측정된 돌출부의 폭(W_a-i=2y₁)이 W_e-ab<W_a-i<80㎛(여기서 W_e-ab=2W _e-p0)이 되게 이루어지도록, 연장부(△L_a)가 선택되는 것이 바람직하다.

바람직하게, W_a가 Oy 축을 따라 측정된 상기 점등 바의 폭인 경우,

- L_a<2W_e-p0이면, △L_a>2W_e-p0-L_a가 되고,

- L_a≥2W_e-p0이면, △L_a>0.2L_a가 된다.

그러한 플라즈마 디스플레이 패널에서, 이러한 기하학적 특성은, 방전의 시작에서 캐소드 덮개에서의 에너지 손실을 크게 증가시키지 않고도 점등 전압을 감소시킬 수 있게 하는데, 특히 그 이유는, 팽창 순간에 이러한 덮개의 변위가 각 측면 전도 요소에서, 돌출부의 영역 외부로 측면으로 시프트되어야 하기 때문이다. 이러한 돌출부에서 횡단 점등 바의 중심에서의 메모리 전하의 증가는 캐소드 덮개의 에너지에 악영향을 끼치지 않을 것이다.

본 발명의 주제는, 또한 그들 사이에 방전 영역을 한정하고 거리(H_c)만큼 분 리되는 어드레스 전극 플레이트 및 공동 평면 전극 플레이트를 포함하는 플라즈마 디스플레이 패널인데, 상기 공동 평면 전극 플레이트는,

- 유전층으로 코팅되고 그 일반적인 방향이 평행한 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 여기서 제 1 어레이의 각 전극은 제 2 어레이의 전극에 인접하고, 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

- 각 방전 영역에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극에 각각 연결되는 적어도 2개의 전극 요소를 포함하고,

상기 어드레스 전극 플레이트는,

- 유전층으로 코팅되고, 각각이 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 전극 쌍과 교차하도록 배향되고 위치하는, 어드레스 전극 어레이와;

- 평행 배리어 리브 어레이로서, 각각은 2개의 다른 인접한 배리어 리브로부터 거리(W_c)로 2개의 인접한 어드레스 전극 사이에 위치하고, 각 방전 영역의 각 전극 요소에 대해, Ox 축상의 위치(O)는 상기 방전 영역의 다른 전극 요소에 면한 상기 전극 요소의 소위 점등 에지에 위치하고, Ox 축은, 상기 방전 에지로부터 대향 측면상에서 상기 요소를 한정하고 Ox 축상의 x=x_cd에 위치하는 소위 방전-종료 에지쪽으로 향하는, 평행 배리어 리브 어레이를

포함하는, 플라즈마 디스플레이 패널로서,

상기 유전층은 x_ab<x<x_bc가 되는 적어도 임의의 x에 대해, 상기 전극 요소 위 에서 일정한 두께 및 균일한 조성물을 갖고,

상기 패널의 각 방전 영역, 및 이러한 영역의 각 전극 요소에 대해, 상기 전극 요소는 일정한 폭(W_e-p0)의 2개의 측면 전도 요소로 세분되고, 서로를 향해 회전되는 에지 사이의 거리(d_e-p0)는 일정하고, W_c보다 크고, 상기 요소는 Ox 축에 대해 대칭적이고, x가 [x_ab,x_bc] 간격 내에 있는 영역에서 분리되고,

상기 전극 요소는,

- 점등 바라 불리는 횡단 바로서, 상기 바의 폭은 W_c 이상이고, Ox 축을 따라 측정된 그 길이는 L_a이고, 그 하나의 에지는 상기 점등 에지에 대응하는, 횡단 바와;

- 방전 안정화 바라 불리는 횡단 바로서, 상기 바의 폭은 W_c 이상이고, Ox 축을 따라 측정된 그 길이는 L_s이고, 그 하나의 에지는 상기 방전-종료 에지에 대응하는, 횡단 바와;

- 적어도 하나의 중간 횡단 바로서, 상기 바의 폭은 W_c 이상이고, Ox 축에 따라 그 위치는 전체 길이(L_b)보다 큰 [x_ab,x_bc] 간격 내에 전부 위치하는, 적어도 하나의 중간 횡단 바를 포함하며;

L_b≤L_a<L_c가 되는 것을 특징으로 한다.

이것은 본 발명의 일반적인 제 4 실시예이다.

L_s>L_a이기 때문에, 방전-종료 영역에 위치한 유전층의 커패시턴스는 방전 점등 영역에 위치한 유전층의 특정 커패시턴스보다 더 커서, 점등 영역과 방전-종료 영역 사이에 양의 전위차를 확립한다.

바람직하게, 중간 횡단 바의 에지 중 하나가 상기 방전 안정화 바로부터 거리(d₁)로 위치하고, 다른 에지는 상기 점등 바로부터 거리(d₂)로 위치하면서, d₂/2<d₁<d₂가 된다.

3×max(L_a,L_b)<L_s>5×max(L_a,L_b)인 것이 바람직하다.

본 발명에 따라 플라즈마 디스플레이 패널의 하나 또는 다른 하나에 대해 전술한 특징과 별도로, 이러한 디스플레이 패널은 공동 평면 전극 플레이트 방전 영역으로 한정하는 어드레스 전극 플레이트를 포함하고, 각 방전 영역 및 각 전극 요소에 대해, W_e-ab가 상기 x의 값의 간격의 시작에서 위치(x=x_ab)에서 Ox 축을 따라 측정된 상기 전극 요소의 폭인 경우, 상기 전극 요소는 점등 바라 불리는 횡단 바를 포함하는 것이 바람직하고, 상기 횡단 바의 하나의 에지는 상기 점등 에지에 대응하고, Ox 축을 따라 측정된 그 길이는 W_e-ab≤L_a<80㎛이 되도록 이루어진다. 엄밀히 말하면, 위치(x=x_ab)가 점등 영역의 종료 직후에 팽창 영역의 시작에 대응하기 때문에, L_a<x_ab가 된다.

유리하게, 이러한 특징은 팽창 영역의 시작에서 표면 전위와 동일한 점등 영역에서 유전층상에 표면 전위를 유지시킬 수 있게 한다.

바람직하게, 이러한 디스플레이 패널은, 상기 공동 평면 전극의 일반적인 방향에 수직으로, 서로로부터 거리(W_c)에 있는 상기 전극 플레이트 사이에 위치한 평행 배리어 리브 어레이를 포함하는데, Oy가 점등 에지를 따라 놓인 Ox 축을 횡단하는 축인 경우, 및 W_a가 Oy 축을 따라 측정된 상기 횡단 점등 바의 폭인 경우, W_c-60㎛<W_a≤W_c-100㎛가 되는 것을 특징으로 한다.

바람직하게, 플라즈마 디스플레이 패널은, 상기 공동 평면 전극의 일반적인 방향에 수직으로, 서로로부터 거리(W_c)로 상기 전극 플레이트 사이에 위치한 평행 배리어 리브 어레이를 포함하는데, Oy가 점등 에지를 따라 놓인 Ox 축에 횡단 축인 경우와, W_a가 Oy 축을 따라 측정된 상기 횡단 점등 바의 폭인 경우, 및 W_a-min이, 그 이상의 폭이면 상기 배리어 리브가 상기 요소에 비해 유전층의 표면 전위에서 상당한 감소를 야기하는 폭에 대응하는 경우, 상기 횡단 점등 바는,

- 중심 영역(Z_a-c)으로서, 임의의 지점(|y|≤W_a-min/2)에서, Ox 축을 따라, 상기 방전 영역의 2개의 전극 요소의 점등 에지 사이의 거리는 일정하고 g_c와 동일한, 중심 영역과;

- 중심 영역(Z_a-c)의 어느 한 측상의 2개의 측면 영역(Z_a-p1, Z_a-p2)으로서, 임의의 지점(|y|>W_a-min/2)에서, Ox 축을 따라, 상기 방전 영역의 2개의 전극 요소의 점등 에지 사이의 거리는 값(g_c)으로부터 연속적으로 감소하는, 2개의 측면 영역을 포함하는 것을 특징으로 한다.

배리어 리브에 가까운 측면 영역(Z_a-p1, Z_a-p2)에서 2개의 전극 요소를 분리하는 갭을 감소시킴으로써, 파센(Paschen) 조건을 국부적으로 적응시켜, 이러한 영역에서 전계를 증가시키고, 벽 효과로부터 야기된 주 입자에서의 감소를 보상할 수 있다. 따라서, 점등 전위에서의 감소는 일정한 점등 영역 면적에 대해 얻어지거나, 점등 영역 면적에서의 감소는 일정한 점등 전위에 대해 얻어진다.

바람직하게, 본 발명에 따른 플라즈마 디스플레이 패널 중 하나 또는 다른 하나는 여러 쌍의 공동 평면 전극 사이에서 일련의 일정한-플래토 지속 전압 펄스를 생성하는데 적합한 공급 수단을 포함한다. 유리하게도, 본 발명은 이러한 종래의 저가 유형의 지속 펄스 생성기를 이용하면서 플라즈마 디스플레이 패널의 발광 효율 및 수명이 상당히 증가되도록 한다.

본 발명은 첨부된 도면을 참조하여 한정되지 않은 예로서 종래 기술과 비교하기 위해 이후의 설명을 읽음으로써 더 명백히 이해될 것이다.

도 1a 및 도 1b는 종래 기술의 셀의 제 1 구조를 도시한, 각각 평면도 및 단면도.

도 2a는 도 1a 및 도 1b에 도시한 유형의 셀에서 시간(T1) 및 시간(T2)에서의 방전 상태를 도시한 도면.

도 2b는 시간(T)의 함수로서 방전 전류의 변동을 도시한 도면.

도 3a는 종래 기술의 셀의 제 2 구조를 도시한 평면도.

도 3b는 도 3a의 구조에서 시간(T)의 함수로서 방전 전류의 변동을 도시한 도면.

도 4a는 종래 기술의 셀의 제 3 구조를 도시한 평면도.

도 4b는 도 4a의 구조에서 시간(T)의 함수로서 방전 전류의 변동을 도시한 도면.

도 5는 도 1 내지 도 4의 종래 기술의 구조로 된 전극 요소를 따라 유전층의 표면 전위의 분배를 도시한 도면.

도 6은 공동 평면 전극 플레이트를 갖는 플라즈마 디스플레이 패널의 셀을 도시한 일반적인 사시도.

도 7은 이후 도면에 설명된 본 발명에 따른 구조의 전극 요소를 따라 유전층의 본 발명에 따른 표면 전위의 분배를 도시한 도면.

도 8은 유전층의 두께가 변하는 구조에 기초한 본 발명의 일반적인 제 1 실시예를 도시한 도면.

도 9는 플라즈마 디스플레이 패널의 셀에서 전극 요소의 폭(임의의 단위)의 함수로서 유전층의 표준화된 표면 전위에서의 변동을 도시한 도면.

도 10a 내지 도 10d 및 도 11a 내지 도 11d는 전극 요소가 가변 폭을 갖는 구조에 기초하여 본 발명의 일반적인 제 2 실시예의 변형을 도시한 도면.

도 12는 방전을 점등시키기 위해 셀의 전극 요소 사이에 인가될 표준화된 점등 전위에서의 변동을 점등 영역에서의 전극 요소의 폭의 함수로서 도시한 도면.

도 13 및 도 14는 본 발명에 따라 전극 요소의 점등 에지의 2개의 가능한 구성을 도시한 도면.

도 15a 및 도 15b는 도 13 또는 도 14에 도시된 점등 에지가 제공된, 도 10c에 따른 구조의 변형을 도시한 도면.

도 16 및 도 18a 내지 도 18g는, 전극 요소가 가변 폭을 갖고 2개의 측면 전도 요소로 세분되는 구조에 기초하여, 본 발명의 일반적인 제 2 실시예의 다른 변형을 도시한 도면.

도 17은 도 16의 셀 중심에서 유전층의 표면 전위의 변동을 2개의 측면 전도 요소 사이의 갭의 함수로서 도시한 도면.

도 19는, 전극 요소가 일정한 폭을 갖는 2개의 측면 전도 요소로 세분되는 구조에 기초하여, 본 발명의 일반적인 제 3 실시예의 변형을 도시한 도면.

도 20a는 2개의 횡단 바를 갖는 셀 구조를 도시한 도면.

도 20b는 3개의 횡단 바를 갖는 종래 기술의 셀 구조를 도시한 도면으로서, 본 발명의 일반적인 제 3 실시예를 도시한 도면.

도 21은 도 20a 및 도 20b의 구조의 전극 요소를 따라 유전층의 표면 전위의 분배를 도시한 도면.

설명을 간략하게 하고, 본 발명이 종래 기술보다 뛰어나다는 차이점 및 장점을 달성하기 위해, 동일한 참조 번호는 동일한 기능을 충족시키는 요소에 사용될 것이다.

공동 평면-방전 전극 플레이트가 플라즈마 디스플레이 패널에 사용될 때, 한 쌍의 전극(하나의 전극은 캐소드의 역할을 하고, 다른 하나는 애노드의 역할을 한다) 사이에서 발생하는 각 플라즈마 방전은, 점등 단계 및 팽창 단계를 포함한다. 도 2a는 도 1a에 도시된 바와 같이 공동 평면 방전 영역을 갖는 유형의 셀의 개략적인 길이 부분을 도시한다. 도 2b는 지속 방전 동안 이러한 셀의 공동 평면 전극 사이에서의 전류 변화를 도시한다.

방전의 점등 전압은, 특히 캐소드가 애노드였던 이전 방전 동안(그 반대로도 이루어짐) 점등 영역 근처에서 애노드 및 캐소드 상에 사전 저장된 전하에 명백하게 좌우된다. 그러므로, 방전 이전에, 양의 전하는 애노드 상에 저장되고, 음의 전하는 캐소드 상에 저장되며, 이렇게 저장된 전하는 소위 메모리 전압을 생성시킨다. 점등 전압은 전극 사이에 인가된 전압(또는 지속 전압)에 메모리 전압을 더한 전압에 해당한다.

점등 순간에, 전극 사이의 방전 가스에서의 전자 애벌란시(electron avalanche)는 캐소드 주위에 집중된 양의 공간 전하를 생성시켜, 소위 캐소드 덮개(cathode sheath)를 형성한다. 방전의 애노드 단부와 캐소드 덮개 사이에 위치한 양의 의사-열(pseudo-column)이라 불리는 플라즈마 영역은 동일한 비율로 양 및 음의 전하를 포함한다. 그러므로, 이러한 영역은 전류를 도통시키고, 그 안에 전계는 낮아진다. 그러므로, 양의 의사-열 영역은 낮은 전자 에너지 분배를 갖고, 그 결과 자외선 광자의 생성에 유리하여, 이를 통해 방전 가스의 여기를 촉진시킨다.

그러므로, 애노드와 캐소드 사이의 가스에서 대부분의 전계는 캐소드 덮개 내의 전계에 대응한다. 애노드와 캐소드 사이의 전계 라인을 따라, 전위 강하의 가장 큰 부분은 캐소드 덮개 영역에 대응한다. 캐소드 덮개의 강한 전계에서 가속된 이온이 유전층을 코팅하는 산화 마그네슘을 주원료로 한 층상에 충돌함으로써, 캐소드 근처에서 2차 전자의 상당한 방출이 이루어진다. 이 때 이러한 강한 전자 배가(multiplication)의 효과는, 이온 및 전자 모두에 관해 전극 사이에서 전도 플라즈마의 밀도를 크게 증가시켜, 캐소드 덮개가 캐소드 근처에서 수축하도록 하고, 이러한 덮개가 플라즈마의 양의 전하가 캐소드를 덮는 유전체 표면 부분 상에 증착되는 지점에 위치되도록 한다는 것이다. 애노드 측에서, 이온보다 훨씬 더 활동성있는 플라즈마의 전자는, 사전 저장된 양의 "메모리" 전하 층을 전면으로부터 후면으로 점차 중성화시키기 위해 애노드를 덮는 유전체 표면 부분 상에 증착된다. 이렇게 저장된 양의 전하 모두가 중성화되면, 애노드와 캐소드 사이의 전위는 감소하기 시작하고, 캐소드 덮개에서의 전계는 덮개의 최대 수축에 대응하여 최대치에 도달되고, 전극들 사이의 전류도 또한 최대가 된다. 이러한 덮개의 수축은 이온 에너지에서의 상당한 증가에 의해 수반되며, 상기 이온 에너지는 캐소드 덮개와 산화 마그네슘 표면 사이의 가속 전계에서 손실되고, 이것은 산화 마그네슘 표면의 이온 스퍼터링에 의해 상당한 저하를 야기한다. 도 2b를 참조하면, 최대 초기 전류(I1)의 초기 시간(T1)에서, 이에 따라 방전에서 증착된 최대 에너지의 초기 시간(T1)에서, 양의 의사-열 영역이 작아지므로, 방전의 에너지 효율도 또한 낮아진다.

도 5의 곡선(A)을 참조하여 이후에 더 구체적으로 설명되는 바와 같이, 방전의 형성 이전에, 캐소드를 덮는 유전층의 표면에서 수직 대칭축(Ox)을 따라 이루어 지는 전위의 분배는 균일하다. 이러한 방전의 시작 이전에, 이에 따라 전위가 방전 팽창 축(Ox)을 따라 일정하기 때문에, 그러므로 캐소드 덮개를 변위시키기 위한 어떠한 횡방향 전계도 존재하지 않는다. 그러므로 방전에서 나오는 양의 전하는 증착되므로, 덮개에 어떠한 변위 없이도 점등 영역(Z_a)에서 점차 확립된다. 그러므로, 점등 영역(Z_a)은, 이러한 방전의 캐소드 덮개가 변위되지 않는 기간 전체에, 방전의 시작에서 이온 축적 영역에 대응한다. 그 다음에, 이온 충돌은 산화 마그네슘 층의 작은 영역에 집중되고, 상기 층의 강한 국부적인 스퍼터링을 야기한다. 캐소드 덮개 아래에 위치한 유전체 표면 부분상에 축적되는 양의 전하 효과 하에, "횡방향" 전계는, 한 편으로 모두 방금 증착된 이러한 양의 전하와, 다른 한 편으로, 예를 들어 선행 방전 동안 캐소드 상에서 이전에 증착된 음의 전하, 및 이러한 캐소드에 인가된 전위 사이에서 생성된다. 이러한 시트 근처의 캐소드상에 축적된 양의 전하의 밀도 임계치에 대응하는 횡방향 전계 임계치 이상으로, 이러한 횡방향 전계는, 캐소드 시트로 하여금, 이온 전하가 캐소드를 덮는 유전체 표면상에 축적할 때 점등 영역으로부터 점점 더 멀리 변위되도록 한다. 이러한 변위는 플라즈마 방전이 팽창하도록 한다. 캐소드 덮개는, 플라즈마 이온이 팽창 영역의 경계에서 증착되는 지점에 위치한다. 방전 동안, 캐소드 덮개의 변위는 각 셀에서의 전극 요소의 라인에 따른다. 그러므로, 팽창 영역(Z_b)은 방전의 캐소드 덮개의 변위에 의해 스위핑된 영역에 대응한다.

점등 에지로부터 대향 측면상에, 각 전극 요소는 방전-종료 에지를 포함한 다. 캐소드 덮개의 변위의 마지막에, 방전은 일반적으로 소멸되지 않는데, 그 이유는 이러한 변위의 마지막에 유전층의 표면 전위가 애노드를 덮는 유전층의 표면 전위에 비례하여 이러한 방전을 지속시킬 만큼 충분히 높은 차이를 갖기 때문이다. 달리 말하면, 캐소드를 덮는 유전층 상의 이온의 전체적인 증착이 이러한 캐소드에 인가된 전위를 아직 충분하게 보상하지 않았기 때문에, 방전은 소위 안정화 영역 또는 방전-종료 영역(Z_c)에 대응하는 캐소드의 표면 영역에 걸쳐 캐소드 덮개의 변위 없이 계속된다. 엄밀히 말하면, 이러한 "방전-종료 영역"은, 방전 시작 이전에, 이 영역에서의 유전층의 표면 전위가 팽창 및 점등 영역에서의 유전층의 나머지 부분의 표면 전위보다 클 때만 "안정화 영역"이 된다. 이것이 그렇게 이루어지지 않으면, 방전-종료 영역은 팽창 영역(엄밀하지 않게 말하면, 안정화 영역)의 마지막만이다.

방전이 시간(T=0)에서 시작하면, 시간(T1)은 방전-종료 시간 또는 팽창-시작 시간으로서 정의되고, 시간(T2)은 팽창-종료 시간 또는 안정화-시작 시간으로서 정의된다. 도 2b를 참조하면, 시간(T1)과 시간(T2) 사이에서, 유전층의 표면에 걸친 플라즈마의 팽창은 방전의 양의 의사-열 영역을 확장시킬 수 있게 하므로, 셀에서 가스를 여기시키기 위해 손실되는 이러한 방전의 전기 에너지 부분을 증가시키고, 그러므로, 방전에서 자외선 광자 생성의 효율을 향상시킬 수 있게 한다. 방전의 팽창은, 또한 더 넓은 면적에 걸쳐 산화 마그네슘 층의 이온 충돌 스퍼터링을 분배하고, 국부적인 저하를 감소시켜, 상기 층의 수명, 이에 따라 플라즈마 디스플레이 스크린의 수명을 증가시킬 수 있게 한다. 도 2a, 도 2b에 설명된 구조의 경우에, 시간(T2)에서 손실된 에너지의 양은 이러한 순간에 전류(I2)에 대응하며, 작은 상태로 남아있다. 그러므로, 방전 동안 손실된 모든 에너지 중에서 매우 작은 부분만이, 이러한 방전이 높은 자외선 광자 생성 효율 및 낮은 산화 마그네슘 층 스퍼터링 율을 갖기 위해 충분히 확장되는 시간 동안 손실된다. 그러므로, 발광 효율 및 수명을 개선시키는 한가지 조치는 방전의 개시 동안 손실된 에너지의 분배를 가역적(reversing)으로 하는 것, 또는 최소값의 I1/I2 비율을 갖는 것을 목적으로 하는데 있다. 특히, 최대 에너지는, 방전이 최적의 팽창점에서 이루어질 때, 즉 방전이 팽창 영역(Z_b)을 떠나 안정화 영역(Z_c)으로 들어가는 시간(T2)에 방전에서 손실되어야 한다.

캐소드를 덮는 유전층의 표면에 걸쳐 방전을 확장시키기 위한 횡방향 전계의 형성 비율은 팽창 영역에서의 임의의 지점과 같은 점등 영역에서, 캐소드 덮개 아래에 위치한 유전층의 국부 커패시턴스에 좌우된다. 이러한 국부 커패시턴스가 더 높아질수록, 증착된 전하의 양은 더 커지고, 횡방향 덮개 변위 전계를 증가시키는데 필요한 시간은 더 길어진다. 이러한 국부 커패시턴스는 방전에 의해 보여진 표면 전위를 결정한다. 국부 커패시턴스가 일정하면, 어떠한 횡방향 전계도 존재하지 않고, 이러한 횡방향 전계의 형성은, 이전 방전에서 나오는, 유전층 표면에 사전 저장된 전하, 및 전류 방전에 의해 증착된 전하에 의해 생성된 전위차에 전적으로 달려있다. 달리 말하면, 횡방향 전계, 이에 따라 방전 확장은, 유전층의 표면이 완 전히 국부적으로 대전되도록 하기 위해 충분한 양의 전기 에너지가 주입되는 경우에만 존재할 수 있다.

더욱이, 전술한 바와 같이, 방전이 팽창 영역(Z_b)을 떠나 안정화 영역(Z_c)에 들어가는 시간(T2)에 방전에서 최대 에너지를 손실할 필요가 있다. 이를 위해, 그러므로, 안정화 영역(Z_c)에서 유전층의 커패시턴스가 방전 영역의 임의의 다른 부분에서 유전층의 커패시턴스보다 더 큰 것이 필요하다.

종래 기술의 도 1a, 도 1b의 구조를 갖는 셀의 경우에, 방전 영역(Z_b)은 셀의 전체 절반 길이에 걸쳐 일정한 폭을 갖는 전극 요소를 따라 확장하므로, 이러한 전극 요소와 캐소드 덮개 사이에 놓인 유전층 부분(13)의 국부 커패시턴스는, 팽창 기간 동안 캐소드 덮개의 위치가 어디에 있더라도, 즉 방전의 상태가 무엇이든지 간에 점등 영역 및 팽창 영역에서의 임의의 지점에서 일정한 값을 갖게 된다. 전극 요소를 덮는 유전층(13)의 주어진 구성 유전체 물질에 대해, 이러한 국부 커패시턴스는 항상 최대치인데, 그 이유는 전극 요소가 전체 방전 영역에 대응하기 때문이다. 방전 영역의 전극 요소를 덮는 유전층의 표면에서의 전위의 분배는, 방전의 시작 직전의 시간(T)에, 및 여기서 해당 셀의 전극 요소의 수직 대칭축인 도 1a의 Ox 축상에서 측정된, 점등 에지로부터의 거리(x)의 함수로서, 도 5의 곡선(A)에 의해 도시된다. 이러한 분배는 키네마(Kinema) 소프트웨어로부터의 SIPDP2P 버전 3.04라 불리는 2D 모델링 소프트웨어를 이용하여 얻어지며, 상기 소프트웨어의 동작은 아래에 설명된다. 이러한 표면 전위가 전극 요소의 전체 길이에 걸쳐 균일하고 일정 한데, 그 이유는 유전층의 국부 커패시턴스가 이러한 층의 표면상의 임의의 지점에서 일정하고, 어떠한 횡방향 전계도 점등 단계가 존재한 후에 유전층의 표면에 걸쳐 방전의 변위에 유리하지 않기 때문이라는 것을 알 수 있다. 그 다음에, 도 2b에 도시된 방전 전류는 전술한 특성을 포함하며, 많은 전기 에너지는 횡방향 방전 확장 전계가 덮개의 변위를 야기할 정도로 충분히 형성되기 전에 손실되고, 작은 부분의 전기 에너지는 변위 동안 및 덮개의 변위 마지막에 손실되는 한편, 방전은 최대 발광 효율에 도달한다. 그런 후에 I1/I2 비율은 높아진다.

도 3a에 기재된 셀의 구조에서, 각 전극 요소(Y 또는 Y')는, Ox 축에 수직으로, 방전 캐소드 덮개의 변위의 평균 방향을 따라, 즉 Ox 축을 따라 이동할 때 일정하지 않은 폭을 갖는다. 공동 평면 전극 요소를 덮는 유전층의 특정한 수직 커패시턴스는, 길이 슬라이스에 대응하는 Ox 축상의 x에 위치한 매우 짧은 거리(dx)에 걸쳐 확장하고 Ox 축상의 동일한 x 지점에서의 전극 요소의 폭에 대응하는 폭{W_e(x)}에 걸쳐 확장하는 이러한 층의 영역의 커패시턴스를 의미한다. 본 경우에서, 도 3a에 도시된 전극 요소를 덮는 유전층의 특정한 수직 커패시턴스는, 전극 요소가 제 1 횡단 바(31)로 구성되는 점등 영역(Z_a)에서 높고, 그 다음에 전극 요소가 중심 레그(32)로 구성되는 팽창 영역(Z_b)에서 낮아지고, 마지막으로 전극 요소가 제 2 횡단 바(33)에 의해 형성되는 방전-종료 영역(Z_c)에서 다시 높아진다. 이러한 방전의 시간(T)의 함수로서 방전의 전류(I)에서의 변동은 도 3a의 셀 구조에 대해 도 3b에 도시된다. 전극 요소(Y)를 덮는 유전층의 표면상의 전위(V)의 분배는 방전의 시작 이전의 시간에 도 5에서 점선으로 그려진 곡선(C)으로 도시된다. 이러한 분배가 점등 영역과 안정화 영역 사이에 전위 배리어를 형성하는 팽창 영역에서 "오목부(hollow)"를 갖는다는 것을 알 수 있다. 방전은 점등 영역(Z_a)을 덮는 유전 표면위에서 개시된다. 2개의 횡단 바(31, 33) 사이에 레그(32)에 의해 형성된 팽창 영역이 임의의 x 지점에서 특정한 낮은 수직 커패시턴스를 갖기 때문에, 이러한 레그를 덮는 유전층의 표면 전위는, 이러한 레그(32)의 폭이 셀에서의 점등 영역에서 횡단 바(31)의 길이보다 각각 엄밀하게 더 작거나 더 큰 지의 여부에 따라 점등 영역의 횡단 바(31)를 덮는 유전층의 표면 전위 이하라는 것이 발견되었다. 점등 영역(Z_a)과 팽창 영역(Z_b) 사이의 전이에서, 그러므로 레그(32)를 덮는 유전 표면을 따라 방전 팽창 영역(Ox)으로부터 떨어져 있는 횡방향 전계, 또는 0의 횡방향 전계 중 어느 하나가 존재한다. 그러므로, 이러한 구조에 있어서, 증착된 음의 전하를 축적하고, 그 다음에 양의 전하를 축적함으로써 전위차가 발생될 때만 횡방향 전계는 방전을 확장시킨다. 그러한 전하 증착은 단지 점등 영역에서 방전의 전기 에너지의 대부분을 손실함으로써 얻어질 수 있어서, 전류(I1)는 높은 상태가 된다. 이와 대조적으로, 전극 요소의 수직 커패시턴스가 팽창 영역(Z_b)의 레그(32)의 영역에서 낮아지기 때문에, 이러한 영역에서의 전하 증착은 빨라지므로, 덮개를 변위시키는데 필요한 횡방향 전계는 이러한 영역에서의 임의의 지점에서 빠르게 생성되어, 제 2 횡단 바 또는 버스(33)까지 레그(32)를 따라 캐소드 덮개의 빠른 변위를 촉진시킨다.

레그(32)의 폭이 더 좁아질수록, 특정한 수직 커패시턴스는 더 낮아지고, 캐소드 덮개의 변위율은 더 빨라진다. 레그(32)의 폭이 셀{점등 영역(Z_a)을 구성함}에서 횡단 바(31)의 길이보다 더 클 때, 방전의 작용은 도 1a의 구조(0의 횡방향 전계)의 경우에서 설명된 것과 유사하다. 본 명세서에서 레그(32)의 폭이 점등 영역(Z_a)의 횡단 바의 길이 이하인 경우에만 관심 있다. 더욱이, 각 방전의 시작 이전에, 전위 배리어를 제공하는, 도 5에서 곡선(C)으로 표시된 동일한 유형의 전위 분배는 애노드에서 발견된다. 레그(32)에 의해 생성된 역방향 전위차는 애노드에서 전자의 확장을 차단한다. 그 이유는, 방전의 시작에서, 전자는 도 1의 구조에서와 같이 전체 애노드에 걸쳐 즉시 더 이상 확장하지 않지만, 전위 배리어의 업스트림에 위치한 애노드 요소의 상기 부분 위에서만, 즉 제 1 횡단 바에 위치한 부분 위에서만 확산하며, 애노드상에 축적된 전하가 전위 배리어가 초과되도록 하자마자, 전자는 애노드의 나머지 부분에 걸쳐 빠르게 확장하고, 애노드 위에 위치한 유전층의 표면과 덮개의 위치에서의 캐소드 위에 위치한 유전층의 표면 사이의 전위차는 빠르게 감소하기 때문이다. 애노드와 캐소드 사이의 전계 라인을 따라, 전위 강하의 가장 큰 부분이 캐소드 덮개 영역에 대응하기 때문에, 이러한 덮개 내의 전계는 전하가 애노드 상에 증착될 때 빠르게 감소하여, 이러한 덮개의 팽창, 산화 마그네슘 층에 충돌하는 이온 에너지에서의 감소, 및 이러한 층상의 전하 생성율에서의 감소를 야기한다. 이러한 팽창 효과로 인해, 캐소드 덮개의 변위율은 차례로 감소하고, 방전은 제 2 횡단 바에 도달되기 전에 소멸된다. 팽창 영역의 에지에서의 제 2 횡단 바(33)에 도달하기 위해, 전극들 사이에 인가된 전위는, 레그(32)에서 전극 요소의 낮은 수직 커패시턴스와, 애노드상에서의 전자의 빠른 증착으로 인해 야기된 캐소드 덮개에서 전계의 빠른 감소를 보상하도록 증가되어야 한다. 방전-종료 영역(Z_c)을 형성하는 제 2 횡단 바(33)가 높은 특정한 수직 커패시턴스를 갖기 때문에, 연장된 방전은, 제 2 횡단 바(33)를 덮는 유전 표면상의 전하 증착이 전극들 사이에 인가된 전위를 완전히 보상할 때까지 이러한 바 상에 고정된다. 그러므로, 팽창 기간의 마지막에 손실된 방전의 전기 에너지 부분은 증가하고, 전류(I2)의 세기는 증가한다.

도 3b에 도시된 바와 같이, I1/I2 비율은 I2에서의 증가로 인해 감소한다. 그러나, 방전의 전기 에너지의 많은 부분은, 유전 표면상에 전하를 증착하고, 캐소드 시트를 제 1 바(31)로부터 제 2 횡단 바(33)로 통과시켜, 레그(32)에 의해 생성된 전위 배리어를 극복할 정도로 충분히 높은 횡방향 전계를 생성시키기 위해 점등 영역에서 손실된다.

도 4a는 도 3a에 기재된 구조와 유사한 구조를 도시한다. 2개의 동일한 횡단 바를 연결시키기 위한 Ox 축에 중심을 둔 단일 레그 대신에, 셀의 경계로 시프트되고 여기서 배리어 리브(15)의 상부에 위치한 2개의 레그(42a, 42b)가 존재한다. 방전의 시작 이전에, 이러한 2개의 횡단 바 및 이러한 2개의 레그로 구성된 전극 요소를 덮는 유전층의 표면에서의 전위 분배는 전술한 동일한 SIPDP-2D 소프트웨어를 이용하여 얻어진다. 이러한 분배는 도 5에서 곡선(B1)으로 도시된다. Ox 축 전부는 캐소드 덮개 변위 영역의 대칭축에 대응한다. 여기서 이러한 전위 분배는 2개의 횡단 바 사이에 더 높은 전위 배리어를 제공하는데, 이는 상기 바 사이의 방전 영역의 중심에서 레그가 존재하지 않음으로 인해 초래된다. 그럼에도 불구하고, 2개의 바 사이의 전위 강하는 셀의 벽을 따라 위치하는 레그(42a, 42b)의 존재에 의해 제한된다. 방전에 의해 생성된 전류(I)의 세기는 시간(T)의 함수로서 도 4b에 도시된다.

방전은 이전과 같이 제 1 횡단 바를 덮는 유전층의 표면{점등 영역(Z_a)}상에서 개시되고, 그 다음에 중심 레그가 존재하지 않음으로 인해 야기된 전위 배리어에 직면한다. 전자가 애노드에 걸쳐 확장할 수 없기 때문에, 방전은 빠르게 소멸된다. 여기서 횡방향 전계는 전도 요소의 전면으로부터 후방으로의 방전 팽창 방향으로부터 멀리 떨어진다. 이러한 횡방향 전계를 역전시키기 위해, 전위 배리어를 보상하도록 제 1 횡단 바 상에 충분한 양의 전하를 증착시키는 것이 필요하다. 그러므로, 동일한 모델링 소프트웨어는 방전 동안 그리고 팽창 시작 직전에 전위 분배를 얻는데 다시 사용되며, 도 5에서 곡선(B2)으로 도시된 전위 분배는, 이 경우에 점등 영역(Z_a)을 구성하는 횡단 바로부터 방전-종료 영역(Z_c)을 한정하는 제 2 횡단 바로 직접 통과하도록 하기 위해 변위되도록 방전이 시작하도록 하는데, 제 2 캐소드 덮개는 상기 제 2 횡단 바 상에서 생성된다. 제 1 횡단 바로부터 제 2 횡단바로의 이러한 통과는 어떠한 에너지 손실 없이 달성되고, 상당한 방전 확장을 달성할 수 있게 한다. 그러나, 전위 배리어를 도약하고 제 2 횡단 바 상에 제 2 캐소드 덮 개를 생성 및 유지시킬 수 있도록 하기 위해 전극에 인가된 전위를 크게 증가시키는 것이 필요하다. 그러므로, 방전의 제 1 부분은 정상 동작 전압보다 더 높은 전압에서 발생하며, 그 결과, 제 1 횡단 바 상의 캐소드 덮개가 상당히 수축되고, 이온 충돌에 의해 산화 마그네슘 표면은 크게 스퍼터링되고, 전류(I1)가 제 2 방전의 전류(I2)보다 더 높아지게 된다. 이러한 유형의 방전에 대한 I1/I2 비율은 팽창 영역의 종료를 구성하는 횡단 바 상에서 제 2 방전의 형성으로 인해 다시 향상된다.

그러므로, 플라즈마 디스플레이 패널의 발광 효율 및 수명은, 높은 방전 효율 기간 동안 많은 에너지를 손실하도록 방전 동안 손실된 에너지의 분배를 반전(inverting)시킴으로써 개선되어, 예를 들어 I1/I2 비율은 최소가 된다. 이후에 더 구체적으로 설명되는 바와 같이, 본 발명의 목적은, 최소량의 전기 에너지를 손실하면서 방전을 빠르게 연장시키고, 그 다음에 일단 연장되었으면, 방전을 안정화하여, 최대량의 전기 에너지를 손실할 정도로 충분히 높은 레벨에서 캐소드 덮개를 변위시키기 위해 횡방향 전계를 유지 및 제어하는 것이다.

도 6은, 내부-전극 간격 또는 갭(5)의 어느 한 측상에 위치한 한 쌍의 대칭 전극 요소(4, 4')를 지지하는 공동 평면 전극 플레이트(1)에 의해, 그리고 전극 요소(4, 4')에 일반적으로 수직 방향이고 유전층(7)으로 코팅된 어드레스 전극(X)을 지지하는(반드시 그럴 필요는 없음) 어드레스 전극 플레이트(2)에 의해 더 넓은 면 사이에 경계가 정해진 직사각형 형태의 방전 영역(3)을 개략적으로 도시한다. 갭으로부터 떨어진 전극 요소의 단부는 이들에게 전압을 공급하도록 작용하는 전도 버 스(Y_c)(미도시)에 전기적으로 연결된다. 공동 평면 전극(4, 4')은 유전층(6)으로 코팅된다.

방전 영역(3)은 전극 플레이트에 의해, 및 전극 플레이트(미도시)에 수직으로 위치한 배리어 리브에 의해 경계가 정해져서, 방전 셀을 형성한다.

L_c, W_c 및 H_c를 각각 방전 셀의 길이, 폭 및 두께라 하자. 각 전극 요소(4, 4')는 셀의 가장 큰 치수, 즉 그 길이(L_c)를 따라 확장한다. L_e를 점등 에지와 방전-종료 에지 사이에서 그 치수를 따라 이루어진 각 전극 요소의 길이라 하자. E1을 두께라 하고, P1을 각 전극 요소(4, 4') 위의 유전층의 상대 유전율이라 하자. E2를 두께라 하고, P2를 어드레스 전극(X) 위, 또는 어드레스 전극이 없는 경우 전극 플레이트(2) 위의 유전층의 상대 유전율이라 하자. 그러므로, 거리(H_c)는 2개의 전극 플레이트(1 및 2) 사이의 가스 두께에 대응한다. 도면에 도시된 전극 요소(4, 4')는 종래 기술에서와 같이 T의 형태로 형성된다.

O가 점등 에지에서 셀의 중심에 대응하면, Ox는 셀의 수직 대칭면에서 공동 평면 전극 플레이트의 표면에 위치한 축이며, 상기 수직 대칭면은 방전-종료 에지쪽으로 확장하고, Oy는, 또한 셀의 측면 벽 방향으로 점등 에지를 따라 확장하는, 일반적으로 Ox 축을 횡단하는 공동 평면 전극 플레이트의 표면에 위치하고, Oz는, 플라즈마 디스플레이 패널의 대향하는 전극 플레이트의 방향으로 확장하는 공동 평면 전극 플레이트의 표면에 수직인 축이다.

본 발명은, 주로 각 셀의 공동 평면 전극 요소를 덮는 유전층의 특정한 수직 커패시턴스를 조정하여, 각 펄스가 인가된 전기 전위에서 뚜렷한 증가 없이 일정한 전압 플래토를 갖는 종래의 지속 전압 펄스를 여러 쌍의 전극 사이에서 전달하는 종래의 지속 펄스 생성기를 여전히 사용하면서, 최소량의 에너지가 점등 영역에서 손실되고 최대량의 에너지가 고효율의 방전-종료 영역(Z_c)에서 손실된 상태로, 각 방전의 시작 이전에, 방전이 점등 영역으로부터 방전-종료 또는 안정화 영역까지 빠르게 확장하도록 하는 팽창 영역에서의 임의의 지점에서 양 또는 0의 횡방향 전계를 생성하도록 하는 것을 제안한다.

팽창 영역(Z_b)에서 방전의 빠른 확장을 얻기 위해, 점등 영역(Z_a)의 x_ab에 대응하는 팽창 영역(Z_b)의 시작으로부터 안정화 영역(Z_c)의 시작에 대응하는 팽창 영역의 마지막(x_bc)까지 연속적으로 또는 불연속적으로 증가하는 전위를 각 방전의 시작 이전에 유전층의 표면상에서 생성하는 것을 제안한다.

본 발명에 따라, 이러한 증가하는 간격에 걸쳐, 어떠한 지점도 음의 전위 기울기(gradient)도 갖지 않는다- 이러한 전위 기울기는 점등 에지로부터 대향 면상에서 이러한 방전의 변위 방향으로 방전 캐소드 덮개의 변위 영역의 대칭축(Ox)을 따라 측정된다. 이러한 전위 기울기는 전계에 대응한다. 본 발명에 따라, 전위에서의 이러한 증가는, 도 7의 곡선(C)을 참조하여 아래에 설명되는 바와 같이 연속적이거나, 전위 도약에 의해, 팽창 영역의 시작과 마지막 사이에 적어도 하나, 바람직하게는 2의 전위 플래토로 불연속적일 수 있다.

도 7에서 점선으로 표시된 곡선(C)은 팽창 영역(Z_c)에 대응하는 전극 플레이트(1)의 전체 유전 표면에 걸쳐 엄밀히 양인 전계에 대응하는 전위의 연속적인 증가의 일례를 제공한다- 이 예는 도 8을 참조하여 이후에서 전개될 것이다. △V를 팽창 영역의 시작(x_ab)과 마지막(x_bc) 사이에서 유전층의 표면의 전위차라 하며, 상기 전위차는, 이러한 간격에서의 임의의 지점에서, 유전층의 표면 아래의 전극 요소(4)의 임의의 지점에 인가된 동일한 전위에 대해, 점등 에지로부터 대향 면측 상에 위치한 팽창 영역의 마지막(x_bc)쪽으로 Ox 방향을 따라 향하는 양의 전계를 생성하도록 이러한 간격에 걸쳐 본 발명에 따라 분배된다.

각 방전의 시작 이전에, 전극 요소에 인가된 전위를 변경시키지 않고도 팽창 영역(Z_b)의 시작으로부터 마지막으로 연속적으로 또는 불연속적으로 증가하는 전위를 얻기 위해, 팽창 영역에서 전극 요소를 덮는 유전층의 특정한 수직 커패시턴스는 이러한 전계를 얻는데 적합한 방식으로 변화된다. 그 이유는, 국부 커패시턴스가 방전에 의해 보여진 유전층의 표면 전위를 결정하기 때문이다.

그러므로, 방전 팽창 축(Ox)을 따라 이렇게 증가하는 전위 또는 이러한 양의 전계를 얻는 것은, 팽창 영역(Z_b)의 시작(x=x_ab)과 마지막(x=x_bc)으로 증가하는 전극 요소를 덮는 유전층의 특정한 수직 커패시턴스를 가정한다. 각 전극 요소(4)에 대해, 점등 영역(Z_a)의 마지막(x_ab) 및 팽창 영역(Z_a)의 시작은, 특정한 수직 커패시턴스가 증가하기 시작하는 이러한 요소상의 지점(x)에 대응한다. 각 전극 요소(4)에 대해, 팽창 영역(Z_b)의 마지막(x_bc) 및 안정화 또는 방전-종료 영역(Z_c)의 시작은 가장 높은 특정한 수직 커패시턴스가 도달되는 이러한 요소상의 지점(x)에 대응한다.

각 전극 요소에 대해, 안정화 영역의 마지막의 에지가 한정되고, 지점(x=x_cd)에 대응한다- 이 에지는 x=0에 위치한 점등 에지로부터 대향 측상에 존재한다. 각 셀 내에서, 도 6에 도시된 바와 같이, L_e=x_cd 및 L_max는 이 셀의 2개의 전극 요소(4, 4')의 안정화 영역의 마지막의 에지를 분리시키는 거리이다.

바람직하게, 점등 영역의 마지막(x_ab)은 L_e/3 미만이고, 방전-영역의 시작(x_bc)은 L_e/2를 초과한다. 더욱이, 팽창 영역의 길이(x_bc-x_ab)는 전극 요소의 총 길이(L_e)의 1/4보다 큰데, 바람직하게는 이러한 길이의 절반보다 크다.

본 발명은 또한 다음 특징 중 하나 이상을 가질 수 있다:

- △V는 Ox 축을 따라 유전층의 표면의 가장 높은 전위(V_max)의 10% 미만이고; 전위차(△V)의 상한계의 기능은, 동일한 구조이지만, 종래 기술에 따른 일정한 특정 수직 커패시턴스를 갖는 셀에서 방전을 얻기 위해 인가될 필요가 있는 전압의 20% 미만으로의 방전 점등 전위의 불리한 증가를 제한시키는 것이다. 바람직하게, Ox 축을 따라 유전층의 표면의 가장 높은 전위의 약 5%에 대응하는 △V 값이 선택되고;

- 이러한 전위차(△V)로부터 야기된 전계는 전극 요소의 길이의 100㎛에 대해 이러한 최대 전위(V_max)의 1%보다 큰 임의의 지점에 있어서, 지점(x=x_ab)과 지점 (x=x_bc) 사이의 상기 간격 내에 캐소드 덮개의 충분히 빠른 변위, 및 방전의 충분히 빠른 확장을 보장하고;

- 지점(x=0 및 x=x_ab) 사이에 놓인 점등 영역(Z_a)에서의 팽창 영역 앞에 위치한 유전층의 표면의 최대 전위는, 지점(x=x_bc 및 x=x_cd) 사이에 놓인 안정화 영역(Z_c)에서의 팽창 영역을 넘어 위치한 유전층의 표면의 최대 전위보다 엄밀하게 적어서, 일단 방전이 개시되었으면, 방전의 안정한 동작점은 점등 영역일 수 없고, 일단 개시되면, 방전은 팽창 영역에서의 유전층의 표면을 따라 팽창 영역의 마지막쪽으로 필연적으로 확산하고;

- x_bc와 x_cd 사이에 놓인 안정화 영역(Z_c)에 대응하는 유전층의 총 커패시턴스는 0과 x_ab 사이에 놓인 점등 영역(Z_a)에 대응하는 유전층의 총 커패시턴스보다 엄밀하게 더 크고;

- 안정화 영역(Z_c)에서 유전층의 특정한 수직 커패시턴스는 팽창 영역(Z_b) 및 점등 영역(Z_a)에서의 임의의 지점에서 유전층의 특정한 수직 커패시턴스보다 더 크고; 이에 따라, 최대량의 에너지가 고효율의 방전-종료 영역(Z_c)에서 손실된다.

본 발명의 정의를 간략화하기 위해, 표준화된 표면 전위(V_norm)는, 무한한 폭, 즉 셀의 폭(W_c)보다 큰 폭의 전극 요소에 대한 Ox 축을 따라 최대로 가능한 전위와, 해당 전극 요소에 대한 유전층의 지점(x)에서의 표면 전위(V)의 비율로서 정의 된다.

팽창 영역의 시작(x=x_ab)에서의 표준화된 전위가 값(V_n-ab)을 갖도록 선택되고, 팽창 영역의 마지막(x=x_bc)에서의 표준화된 전위가 값(V_n-bc)을 갖도록 선택된다면, V_n-bc>V_n-ab이고, V_n-ab>0.9 및 (V_n-bc-V_n-ab )<0.1이 되는 것이 바람직하다.

전술한 것과 같은 유전층의 표면상의 전위 분배를 생성함으로써, 다음과 같은 특성을 갖는 방전이 얻어진다:

- 방전은 갭(5)에서 전극 요소(4, 4')의 2개의 마주보는 단부 사이에서 개시되고; 이러한 단부들은 개시 에지에 대응하고;

- 전자는 자연 전계에 의해 애노드로 강하게 끌어당겨지고, 초기에 애노드를 따라 방전을 확장시키고;

- 양의 전하는 캐소드 덮개 아래에 위치한 유전층의 상기 표면부상에 증착되고, 캐소드 덮개는 전위차(△V)에 의해 생성된 횡방향 전계의 효과로 인해 이동하여, 초기 방전 전류(I1)는 낮아지고, 상당히 팽창하기 전에 방전의 제 1 단계에서 손실되는 방전의 전기 에너지의 일부가 본 발명의 의도된 목적에 따라 낮아지고;

- 방전은 확장되고 난 후, 각 전극 요소(4, 4')의 팽창 영역의 2개의 단부(x_bc) 사이에서 안정화되어, 방전의 제 2 단계 동안, 전류는 높아지고, 이러한 방전의 제 2 단계, 특히 안정화 단계에서 손실되는 방전의 전기 에너지의 일부는 본 발명의 의도된 목적에 따라 높아진다.

플라즈마 디스플레이 패널의 공동 평면 셀에서 유전층의 표면에서의 표면 전 위를 결정하기 위해, 모델링 동작은, 프랑스, 툴루스(Toulouse)에 기반을 둔 CPAT 연구소와 미국에 있는 키네마 리서치가 공동으로 개발한, 전술한 키네마 소프트웨어로부터의 SIPDP2D 버전 3.04 소프트웨어를 이용하여 수행된다. 이러한 소프트웨어는 플라즈마 디스플레이 패널의 일반적인 조건 하에서 2D 방전 모델을 이용한다.

이러한 모델을 위한 입력 파라미터는 특히 다음을 포함한다:

- 방전 가스의 조성물: 일반적으로 5% Xe 및 95% Ne;

- 셀의 치수: 일반적으로, 0.10000×10^-1cm 내지 0.30000×10^-1cm의 폭(W_c); 0.20000×10^-1cm 내지 0.60000×10^-1cm의 길이(L_c);

- 셀의 2개의 대향 전극 요소의 프로파일을 한정하기 위해 셀의 폭 및 길이를 따르는 기간의 수: 48×48;

- 방전 가스의 압력: 일반적으로 350과 700토르 사이;

- 방전 가스의 온도: 300K; De/Mue(eV)=1.000;

- 산화 마그네슘 층의 2차 전자 방출 계수: Xe의 경우에 0.500000×10^-1, Ne의 경우에 0.400000;

- 유전체의 상대 유전율: 일반적으로 10.000;

- 벽에서의 조건: 1{1="대칭(symmetry)", 2="주기적(periodic)"}; 이러한 파라미터는 2개의 벽 매질 사이에 위치한 전극 요소 특징이 명백하게 한정되는 경우에 어떠한 영향도 미치지 않는다;

- 펄스 유형: 2{1="단일 펄스", 2="다수(Multi)", 3="항복(Breakdown)"}; 방전의 종료: 90㎲;

- 펄스의 수: 일반적으로 10;

- 방전-종료 임계치: 이온 밀도가 0.100000×10⁸cm^-3 미만일 때;

- 시퀀스의 한정:

- i1-i2 i3 "횟수": 3 4 2

- 전압 펄스 파형: "스텝" (1) 또는 "선형" (2) 또는 "사인파" (3):1

- Vel1 Vel2 Vel3 Vel4 Vel5 (㎲ 단위의 지속기간)

0.00 200.00 0.00 0.00 0.00 20.00

그러므로, 소프트웨어는, 전극 폭의 영향을 연구하기 위해 셀의 단면에서, 어떤 점에서도, 전극을 덮는 유전층의 형태 및 유전층의 국부 유전 상수가 입력되는 48 기간 ×48 기간의 메시(mesh)를 갖는다. 그 때 가변 폭의 바는 이러한 메시에 위치하며, 이러한 바는 한 편으로는, 디스플레이 패널의 전면 공동 전극 플레이트 상의 공동 평면 전극 요소를 나타내고, 다른 한 편으로는 다른 배면 전극 플레이트 상의 어드레스 전극을 나타낸다. 모델링 시험을 위해, Ox 축상에 중심을 둔 가변 폭의 공동 평면 전극이 선택되었다.

구조 데이터가 입력된 후에, 전극 각각의 전위가 입력된다. 물론, 전면부(front face)를 1V로 설정하고, 배면부상의 어드레스 전극을 0V로 설정함으로써, 셀에서의 유전층의 표면상에 0과 1 사이의 표준화된 전위 분배가 직접 얻어질 수 있다. 소프트웨어 모델이 실행될 때, 방전이 이루어지지 않는데, 그 이유는 유전층의 전위 분배를 얻는 것을 원하지 않기 때문이다. 여러 시험은, 또한 메모리 전하의 분배가 전위 라인에 완전히 뒤따르기 때문에 방전 이전 또는 이후에, 모델이 유전층의 표면상의 동일한 전위 분배를 정확히 제공한다는 것을 보여준다. 0V와 1V를 인가함으로써, 물론 방전이 전혀 발생되지 않을 것이지만, 원하는 표면 전위 분배는 얻어질 것이다.

그러므로, 시뮬레이팅된 방전이 없더라도, 몇몇 기간에 소프트웨어를 실행시키고, 그 다음에 소프트웨어를 중단시키고, 소프트웨어에 의해 전달된 결과표로부터 유전층의 표면에서의 전위 값을 복구하는 것이 필요하다. 전극이 중심 오목부(central recess)를 갖는 경우(전극 요소의 세분의 경우에 대해 이후 설명을 참조), 그 결과, 대칭축으로 인해 각 측면 부분상에 동일한 각 측면 전극 요소상에 위치한 유전층 상의 최대 전위를 채택할 필요가 있다.

공동 평면 전극 플레이트의 동일한 방전 영역의 전극 요소 위의 유전층의 표면에서 표면 전위를 결정하기 위해, 유전층의 표면에서의 전위가 직접 측정되는 방법을 이용하는 것이 또한 가능한데, 상기 방법은 본래 알려져 있어서, 본 명세서에서 구체적으로 설명되지 않을 것이다; 그 때 해당 전극 요소가 캐소드의 역할을 하도록 적합한 부호를 갖는, 상기 방전 영역에 전력을 공급하는 2개의 전극들 사이에 일정한 전위차를 인가함으로써 전극 요소들 중 하나 위에서 측정이 이루어진다.

본 발명의 일반적인 제 1 실시예에서, 유전층의 표면에서 본 발명에 따른 분배차는 일정한 폭으로 된 전극 요소를 덮는 유전층의 두께 또는 상대 유전율을 변 경함으로써 얻어질 수 있다. 지점(x)에서의 표면 전위{V(x)}와 전극에 인가된 전위(V)의 비율은 다음 수학식에 의해 근사치가 얻어질 것이다:

V(x)/V=1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_(x)+E2(x)/P2(x)]

여기서 E1(x)는 미크론 단위로 표시된 두께이고, P2(x)는 방전 팽창 축(Ox)을 따라 지점(x)에서의 각 전극 요소(4, 4') 위의 유전층의 상대 유전율이고; E2(x)는 방전 팽창 축(Ox)을 따라 지점(x)에서, 어드레스 전극(X) 위, 또는 어드레스 전극이 없는 경우 전극 플레이트(2) 위의 유전층의 미크론 단위로 표시된 두께이고, P2(x)는 이 유전층의 상대 유전율이다.

본 발명의 일반적인 제 1 실시예에 따라, 비율(1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_(x)+E2(x)/P2(x)])은 연속적으로 또는 불연속적으로 증가하며, x는 0<x<x_bc이며; 상기 간격 내에서, 이러한 비율에서의 변화는 음의 증가점을 포함하지 않고; 도약하여 증가하는 불연속적인 증가의 경우에, 이러한 비율에서의 변화는 이러한 간격 내에서 적어도 2개의 플래토를 포함하는 것이 바람직하고; 연속적인 증가의 경우에, 이러한 비율은 x(ax+b 형 법칙에 따라)로 선형적으로 증가하는 것이 바람직하다.

본 발명의 제 1 실시예의 경우에, 다음 조건 중 하나 이상이 또한 결합되는 것이 바람직하다:

- x_ab<x<x_bc에 대해 비율(1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_(x)+E2(x)/P2(x)])은 0.9 내지 1 사이에 있고;

- 전극 요소는 일정한 폭{W_e(x)} 및 적합한 길이를 가져서, 내부-전극 공간(5)의 어느 한 측상의 전극 요소의 대향 단부들 사이에서 확장하는 방전의 마지막에서의 방전 영역의 총 길이(L_max)는 L_c-200㎛ 이하이고;

- 0<x<x_ab에 대해 비율(1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_(x)+E2(x)/P2(x)])은 x_bc<x<x_cd에 대한 상기 비율보다 엄밀하게 더 적고,

- x_ab<x<x_bc에 대해 비율(1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_(x)+E2(x)/P2(x)])은 x_bc<x<x_cd에 대한 상기 비율보다 적고, 0<x<x_ab 범위에서 5%만큼 감소된 상기 비율보다는 적지 않다.

도 8은 이러한 일반적인 제 1 실시예에 따른 본 발명의 제 1 예를 도시한다. 전극 플레이트(1)의 유전층(6) 또는 전극 플레이트(2)의 유전층(7)의 정전기 특성이 연속적으로 변하게 되는 것은 어렵다. 도 8은 본 발명에 따라 셀의 횡단면을 도시하며, Ox 축을 따라 셀의 중심에서, 도 7의 곡선으로서 제공되는 그 표면 전위 분배는 이상적인 이론적 곡선에 도달한다. 2개의 동일한 전극 요소(4E, 4E')를 갖는 이러한 셀은 다음 특성을 갖는다:

- 각 전극 요소(4E, 4E')는 종래 기술의 도 1a에서와 같이 일정한 폭을 갖고, 대향하는 각 단부들을 분리시키는 거리(L_max)가 L_c-200㎛ 미만이 되는 길이를 갖고;

- 방전 팽창 축(Ox)을 따라 측정된 이러한 전극 요소(4E, 4E')의 두께는, [0;x_ab], [x_ab;x_bc], [x_bc;x_cd]의 간격 중 하나에 각각 대응하는 3개의 연속적인 플래토에서 x=0과 x=x_cd 사이에서 감소하고;

- 안정화 영역(Z_c)에서, 각 전극 요소는 x_bc<x<x_cd에 대해, 방전 영역의 나머지 부분에서 전극 요소의 두께의 5배를 초과하는 두께를 갖고 - 일반적으로 이러한 초과 두께(overthickness) 영역은 전극 요소에 대한 공급 버스에 대응하고;

- 상대 유전율(P1)의 제 1 균일한 유전층(6E)은 전체 방전 영역을 덮는다. 따라서, 팽창 영역(Z_b)에 비해, 이러한 층(6E)의 두께, 전극 요소가 더 두꺼운 지점에서의 안정화 영역에서 더 적고; 유전층의 두께는, 안정화 영역에서의 유전체 두께가 팽창 영역(Z_b)에서의 유전체 두께의 절반보다 적도록 설계되는 것이 바람직하고;

- 제 1 층(6E)의 상대 유전율 이하인 상대 유전율(P1')을 갖는 제 2 유전층(6E')은, 점등 영역(Z_a) 내에 있고 팽창 영역(Z_b) 외부에 있는 유전층(6E, 6E')의 총 두께가 유전층(6E)의 두께의 1.5배 내지 2배가 되도록 0<x<x_ab에 대해 전도 요소의 초과 두께 외부에 있는 방전 영역을 부분적으로 덮는다.

본 발명의 일반적인 제 2 실시예는, 전술한 본 발명에 특정한 기본 법칙에 따라 유전층의 표면 전위를 증가시키도록 방전 팽창 영역(Z_b)에서 전극 요소의 폭{W_e(x)}을 변화시키는 것이다. 이 때 문제를 단순화시키기 위해, 팽창 영역에서의 균일한 두께 및 균일한 조성물로 된 유전층이 채택된다.

도 9는, 방전 이전에 이러한 전극 요소를 덮는 유전층의 표면상에서 얻어진 표준화된 전위(V_norm)(위에서 정의되어 있음)에 대한 전극 요소 폭(W_e-au)(임의 단위 "au"의 로그 눈금)의 의존성을 처리하는 일반 법칙을 그래픽 형태로 도시한다.

상기 도 9가 도시한 바와 같이, 이러한 변형은 2개의 부분으로 나누어진다:

- V_norm이 0과 0.98 사이에 있는 범위에 대해, W_e가 원하는 표준화된 표면 전위(V_norm)에 대해 결정되도록 하는 수학식은 W_e=b.exp(aV_norm)의 형태로 되어있다.

- V_norm이 0.98과 1 사이에 있는 범위에 대해, 전극 폭과 유전층의 표면 전위 사이의 수학식은, V_norm=1이 무한 폭(W_e)의 전극에 대해서만 얻어질 수 있도록 발산한다.

0과 0.98 사이에 있는 이러한 곡선의 부분, 특히 V_norm=0.9와 V_norm=0.98 사이에 있는 이러한 곡선의 부분에 우선적으로 관심이 있는데, 이것은 전술한 바와 같이 본 발명의 우선적인 표면 전위 영역에 대응한다. 곡선의 이러한 부분에서, 이 때 W_e(x)와 V_norm(x) 사이의 수학식 1은 다음과 같이 표시된다:

W_e(x)=W_e-ab exp{a[V_norm(x)-V_n-ab]}

여기서, W_e-ab=b.exp[aV_n-ab]는 팽창 영역의 시작에서 x=x_ab에서 전극 요소의 폭을 나타내며, 이 점에서 방전 시작 이전에, 유전층의 표면 전위(V_n-ab)를 얻을 수 있게 하고, W_e-bc=W_e-ab exp[a(V_n-bc-V_n-ab)]는 팽창 영역의 마지막에서 x=x_bc에서의 전극 요소의 폭을 나타내며, 이 점에서 방전 시작 이전에, 유전층의 표면 전위(V_n-bc를 얻을 수 있게 한다.

상기 수학식 1은, 본 발명에 따라, 팽창 영역의 시작에서의 값(V_n-ab)과 팽창 영역에서의 마지막에서의 값(V_n-bc) 사이에 유전층의 표면에서 얻기를 원하는 전위 분배의 함수로서 전극 요소의 팽창 영역(Z_b)의 이상적인 폭 프로파일(W_e-id(x))을 정의하는데 사용된다. 본 발명에 따라, 이러한 분배는, 전위 기울기 또는 전계가 x_ab와 x_bc 사이에서 x가 무엇이든지 간에 양 또는 0이 되는 방식으로 이러한 2개의 값 사이에서 연속적으로 또는 불연속적으로 증가하는 전위에 대응한다.

수학식 1에서의 파라미터("a")는 전극 플레이트(1)의 유전층(6)의 특정 표면 커패시턴스에 따라 주로 좌우된다. E_1(x)를 해당 전극 요소(4) 위의 유전층의 미크론 단위로 표시된 두께라 하고, P1(x)를 이 유전층의 상대 유전율이라 하자. 파라미터("a")가 수학식(

)에 따라 비율(P1/E1)의 제곱근으로서 변하여, 유전층의 특정한 표면 커패시턴스가 더 높아질수록, 계수("a")는 더 커지는데, 즉 전극 요소의 폭(W_e-id(x))은 그 만큼 더 x와 함께 빠르게 증가한다.

팽창 영역의 입력시, W_e-ab는 V_n-ab의 선택에 직접적으로 좌우된다. V_n-ab=0.9에 대해, 수학식(

)(심볼

은 "제곱근"을 의미한다)에 따라 E1/P1의 함수로서 W_e-ab를 선택하는 것이 바람직하다. 0.9와 0.98 사이에 있는 V_n-ab의 임의의 다른 값에 대해, W_e-ab의 대응하는 값은 다음 수학식을 이용하여 쉽게 발견될 수 있다:

W_e-ab=W_e-ab(V_n-ab=0.9) exp[a(V_n-ab-0.9)].

여기서 본 발명의 특정한 경우에, 표면 전위는 값(V_n-ab 및 V_n-bc) 사이에서 선형적으로 증가하는데, 즉 V(x)는 아핀 함수(affine function)이므로, 그 V(x)=(x-x_ab)(V_n-bc-V_n-ab)/(x_bc-x_ab)+V_n-ab가 된다.

이 때 x의 함수로서 전극 요소의 이상적인 폭(W_e-id-0(x))은 다음 수학식 2에 따라 쉽게 정의될 수 있다:

이러한 수학식 2는 본 발명의 바람직한 이상적인 프로파일(W_e-id-o)을 정의하며, 이것은 팽창 영역에서 선형 표면 전위 분배를 달성할 수 있게 한다.

방전 팽창 축(Ox)을 따라 유전층의 표면 전위의 도 7에서의 곡선(A)으로 도시된 분배는 전술한 모델링 소프트웨어를 이용하여 얻어진다. 실제로, 표면 전위가 x=x_ab와 x=x_bc 사이의 팽창 영역(Z_a)에서 선형으로 증가한다는 것이 발견된다.

이러한 우선적으로 이상적인 프로파일(W_e-id-0)에 대해, 수학식(W_e-id-low=0.85W_e-id-0 및 W_e-id-up=1.15W_e-id-0), 즉 각각의 우선적으로 이상적인 폭 프로파일에 대해 -15%와 +15% 차이를 이용하여 하한 프로파일(W_e-id-low) 및 상한 프로파일(W_e-id-up)을 정의하는 것이 가능하다.

본 발명의 일반적인 제 2 실시예의 정황 내에서, 하한 프로파일(W_e-id-low)과 상한 프로파일(W_e-id-up) 사이에 있는 임의의 전극 요소 프로파일이 본 발명의 본질적으로 일반적인 특징에 따라 팽창 영역(Z_a)의 시작과 마지막 사이에서 연속적으로 또는 불연속적으로 증가하는 전위 분배를 달성할 수 있게 한다.

본 발명에서, 유전층의 종래의 실시예가 P1/E1 비율을 한정하여, 그 결과 일반적으로 0.2<P1/E1<0.8이 되고, 또한 방전의 시작에서 손실된 에너지량을 한정하고, 팽창 영역(Z_b)의 시작(x_ab)에서 50㎛ 이하가 될 전도 요소의 폭(W_e-ab)과, 이 값보다 엄밀히 더 큰, 팽창 영역의 마지막(x_bc)에서의 폭(W_e-bc)을 선택하는 것이 바람직하다는 것이 고려된다. 그러나, 높은 동작 전압을 과도하게 사용해야 하는 것을 피하기 위해(그 구현은 비용이 많이 듬), 방전의 시작에서의 약간의 에너지 손실이 허용되고, 전도 요소의 폭(W_e-ab)은 이 값보다 약간 더 크게 선택된다.

물론, 전도 전극 요소를 제작하는데 사용된 제조 기술은 정밀도에 한계가 있 다. 전극을 제작하는데 있어서의 정밀도는, Ox 축을 따라 팽창 영역(Z_b)에서의 전극 폭(W_e(x))이 본 발명에 정의된 값에 대해 단지 ±15%만큼 변하는 한, 본 발명의 응용에 영향을 미치지 않는다.

이제, 방전 팽창 영역(Z_b)으로의 방전 팽창 방향으로 Ox 축을 따라 전극 폭의 이상적인 프로파일을 설명한다.

살펴본 바와 같이, 안정화 영역에서 전극 요소의 이상적인 프로파일의 정의에 관해, 방전이 최적의 팽창점에 있을 때, 즉 방전이 팽창 영역(Z_b)를 떠나 안정화 영역(Z_c)으로 들어가는 순간에 방전에서의 최대량의 에너지를 손실하기 위해, 영역(Z_c)에서 유전층의 특정한 수직 커패시턴스가 방전 영역에서의 임의의 다른 지점에서 유전층의 특정한 수직 커패시턴스보다 더 큰 것이 필요하다. W_s가 안정화 영역에서 전극 요소의 폭이면, 가능한 한 높은, 따라서, W_c(셀의 폭)에 비교적 가까운 W_s를 선택하는 것이 바람직하고, W_s 이하인 W_e-bc를 선택하는 것이 바람직하다.

도 10a, 도 10b, 도 10c 및 도 10d는 플라즈마 디스플레이 스크린의 셀 절반을 도시한 평면도(도 6에서 Oz 축을 따라)로서, 본 발명의 이러한 일반적인 제 2 실시예에 따라 전극 요소의 형태의 예들을 도시한다.

도 10a는 고체 형태의 요소(음영 부분)를 도시하며, 상기 요소의 프로파일은 팽창 영역(Z_b) 아래에서, 본 발명의 이러한 제 2 실시예의 특정 조건을 충족시킨다. 도 10a에서 음영으로 표시된 전극 요소의 영역은 투명 전도 물질로 이루어져 있다. 이와 대조적으로, 도 10a에 검게 도시된 전극 요소의 영역(101)은 전극(Y, Y')의 전도 버스(Y_c, Y'_c)에 대응하고, 일반적으로 불투명하고 음영 영역의 두께보다 더 두꺼운 두께를 갖는 전도 물질로 이루어져 있어서, 유전층(6)의 두께는 음영 영역에서 더 얇다. 전도 버스(Y_c)는, 방전 셀의 내부 벽을 덮는 형광층에 의해 방출된 가시광을 흐리게 하지 않도록 방전 영역 외부에 위치하는 것이 바람직하다.

셀 벽은, 특히 이러한 벽 근처에 위치하는 전극 요소의 영역에서, 이러한 요소가 셀의 폭(W_c)에 가까운 폭(W_e)을 갖는 영역에서, 방전시 자외선 복사의 생성 작용 및 효율에서 중요한 역할을 한다는 것을 알게 되었다. 그러므로, 벽 근처에서, 플라즈마의 대전되거나 여기된 입자의 손실에서의 현저한 증가가 관찰되는 영향 있는 영역(region of influence)이 각 셀에 존재하는데, 이는 에너지 손실, 발광 효율에서의 감소, 및 이러한 벽 상에 일반적으로 증착된 형광체의 저하(degradation)를 초래한다. 플라즈마 디스플레이 스크린을 동작시키는 종래의 조건 하에서, 벽의 이러한 영향 있는 영역은 일반적으로 특히 방전 가스의 압력 및 조성물에 따라, 30 내지 50㎛ 에 있는 벽으로부터의 거리까지 확장한다. 바람직하게, 방전 안정화 영역(Z_c)에서, 이러한 벽 효과로부터 야기된 에너지 손실은 W_c-(2×30㎛)=W_c-60㎛보다 작지만 이 값에 가까운 전극 요소 폭(W_s)을 바람직하게 선택함으로써 한정된다.

전극 요소는 점등 영역 및 팽창 영역의 후방에서 공동 평면 전극(Y, Y')을 위한 버스(Y_b)에 연결된다. 2가지 옵션이 존재할 수 있다:

- 버스가 안정화 영역에 통합되는 경우, 이 경우에 안정화 영역의 폭이 너무 커짐에 따라 야기된 벽 효과의 전술한 단점에 직면한다- 이 경우는 아래에 설명될 도 10c에 도시되어 있다;

- 또는 후방 버스가 안정화 영역으로부터 떨어져 있는 경우, 이 경우에 전극 요소를 버스에 어떻게 연결시키는 지에 대한 문제가 발생한다. 이 때 버스는 셀의 하나의 벽상에 위치하는 것이 바람직하고, 그 다음에 연결 요소는 전극 요소를 버스에 연결하는데 사용되며, 상기 버스는 안정화 영역의 폭보다 매우 적은 폭을 갖는다- 이 경우는 아래에 설명될 도 10b 및 도 10d에 도시되어 있다.

도 10b의 예는 이미 설명된 도 10a의 예와 유사하지만, 방전 안정화 영역에서, 여기서 전극 요소는 셀의 폭(W_c)보다 적은 폭을 갖고, 방전으로 하여금 낮은 발광 효율의 벽-효과 영역에 침투하지 않도록 하기 위해 전기 접촉 영역(102)에서를 제외하고, 셀의 수평 벽(15)의 단절 두께(151)에 의해 전도 버스(101)로부터 분리된다. 일반적으로, 전기 접촉 영역(102)의 폭은 전도 버스(Y_c)와 방전 안정화 영역(Z_c) 사이의 접촉 저항을 증가시키지 않도록 50㎛와 150㎛ 사이에 있다. 그러므로, 형광체의 발광 효율 및 수명은 도 10b의 구조를 이용함으로써 추가로 개선된다.

따라서, 방전 안정화 영역에서 전극 영역을 감소시킴으로써, 상기 영역에서의 유전층의 총 커패시턴스가 또한 감소하여, 방전의 휘도는 감소될 수 있다.

도 10c의 예는 도 10b의 일반적인 구조를 반복하지만, 이 때 전도 버스는 방 전 안정화 영역에 통합되고, 벽-효과 영역으로부터 더 떨어져 이동하여, 전도 버스를 덮는 유전층의 더 작은 두께는 전도 버스를 따라 특정한 표면 커패시턴스를 증가시키고, 이 경우에 방전 안정화 영역의 커패시턴스를 증가시킨다. 따라서, 방전 시간 및 방전 휘도는 증가한다. 도 10d의 예는 도 10c의 예의 변형인데, 이것은 형광체의 가시광 방출 영역에서 전도 버스의 불투명도를 감소시킬 수 있게 한다.

도 11a 내지 도 11d는 본 발명의 일반적인 제 2 실시예의 다른 예를 도시한다.

전극 플레이트(1)를 전극 플레이트(2)와 조립하는데 사용된 정렬 방법은 상호 평행하거나 수직이 아닌 형상(feature)을 항상 정렬할 수 있게 하지 않는다. 그러므로, 전술한 바와 같이, 프로파일이 만곡되는 전극을 사용하지 않는 것이 바람직할 것이다. 본 발명의 의도된 목적은, 증가하는 폭의 연속적인 전도 요소 부분을 이용하여, 불연속적으로 도약하여 유전층의 표면 전위를 증가시킴으로써 달성될 수 있다.

도 11a는, 팽창 영역 아래에서, 전극 요소가 Ox 축을 따라 x1, x2, x3으로 표시된 이러한 세그먼트의 평균 지점에서 대략 증가하는 폭으로 중심 전도체에 횡단하여 확장하는 일정한 폭(W_e1, W_e2, W_e3)의 전도 세그먼트의 연속물을 전기적으로 연결하는 좁은 폭(W_r)의 중심 전도체로부터 형성된다는 점을 제외하고, 도 10c의 예와 동일한 예를 도시한다. 본 발명에 따라, Ox 축을 따라 위치(x1, x2, x3)에 비례하는 폭(W_e1, W_e2, W_e3)이 전술한 하한 프로파일(W_e-id-low)과 상한 프로파일(W_e-id-up) 사 이에 놓이는데, 상기 프로파일들은 본 발명의 일반적인 제 2 실시예의 경우에 전술한 이상적인 선형 프로파일(W_e-id-0)과 -15% 및 +15%만큼 차이가 나는 것을 보장하기 위한 체크가 이루어진다. 본 발명의 정의와의 이러한 컴플라이언스(compliance)를 체크하기 위해, 각 전도 세그먼트의 단부를 연결하는 점선으로 도시된 윤곽선이 고려된다. 연속적인 세그먼트들 사이의 이격{(x₂-x₁), (x₃-x₂)}은 Ox 방향을 따라 감소하는 것이 바람직하다. 전도 세그먼트의 수는 일반적으로 3과 5(3과 5 포함) 사이에 있다.

전도 요소를 제조하는 공정은, 특히 방전 개시 영역에 가장 가까운 팽창 영역의 부분에서 충분히 미세한 세그먼트가 제작되도록 하지 않는다. 그러므로, 이러한 제 1 세그먼트에 대응하는 팽창 영역의 상기 부분의 길이(x_b1-x_ab)가 팽창 영역의 길이(x_bc-x_ab)의 절반보다 적은 경우, x_ab와 x_b1 사이에 있는 팽창 영역(Z_b)의 제 1 부분상의 좁은 폭(W_e1)으로 된 동일한 세그먼트를 이용할 수 있다.

도 11b는, 세그먼트가 여기서 Ox 축과 동일한 방향으로 확장한다는 점을 제외하고 11a의 예와 동일한 예를 도시한다. 도 11a에서와 같이, 점선으로 도시된 그 단부들은 15% 내까지 이상적인 선형 전극 요소 프로파일(W_e-id-0)에 따르는 프로파일을 한정한다.

도 11c는, 팽창 영역 아래에서, 전극 요소가 W_e-ab와 같은 폭, 또는 제조 공정에 의해 허용된 최소 폭, 바람직하게는 50㎛ 미만의 폭의 직선의 제 1 영역과, 더 작은 밑면이 직선 영역의 폭과 같은 사다리꼴 제 2 영역을 포함한다는 점을 제외하고 도 10c의 예와 동일한 예를 도시한다. 제 1 및 제 2 영역의 치수는, 전극 요소의 프로파일이 전술한 하한 프로파일(W_e-id-low) 및 상한 프로파일(W_e-id-up) 사이에 완전히 내접되도록 선택되는데, 상기 프로파일들은 본 발명의 일반적인 제 2 실시예의 경우에서 전술한 이상적인 선형 프로파일(W_e-id-0)로부터 각각 -15% 및 +15%만큼 벗어난다. 이러한 변형에 따라, 전극 요소는 이상적인 프로파일의 효과와 실질적으로 동일한 효과를 얻는 한편, 특정한 제조 제약을 유리하게 제거하는 것이 가능할 수 있다. 100㎛ 이하의 길이로 된 제 1의 직선 영역을 이용하는 것이 바람직하다.

도 11d는, 전극 세그먼트들 사이의 거리가 0인 도 11a의 변형을 도시한다. 이 때 전극 요소의 프로파일은, 방전이 팽창 영역(Z_b)으로 확장하는 Ox 축을 따라 계단(staircase) 형태를 갖는다.

이제, 최적의 공동 평면-전극 요소의 기하학적 형상은 전술한 바와 같이 팽창 영역에서 한정되지 않고, 점등 단계 동안 효율을 향상시키기 위해 점등 영역(Z_a)에서 한정될 것이다. 이러한 기하학적 형상은 임의의 유형의 전극 요소, 특히 본 발명의 일반적인 제 2 실시예에 따른 전극 요소에 적용가능하다.

최적의 기하학적 형상을 한정하는 주요 조건은, 점등 전압(V_a)의 최소화와; 점등 단계 동안 전류(I_a)의 제한과; 점등 영역에서의 유전체의 표면, 팽창 단계의 시작에서의 전위보다 크지 않고 동일한 전위의 표면상에서의 생성이다. 도 5에서의 곡선(B1 및 C)은, 이러한 전위가 최대를 나타내는 점등 에지에 가까운 x 값의 범위가 존재하기 때문에 상기 마지막 조건이 충족되지 않는다는 것을 보여준다.

점등에 관해, 잘 알려진 파센 법칙은, 플라즈마 디스플레이 패널의 전극 플레이트들 사이의 방전 영역을 채우는 방전 가스에서 전자 애벌런시를 개시하기 위해 임의의 하나의 지속 쌍의 전극들 사이에 인가될 전기 전압(V_a)을 한정하여, 플라즈마 방전을 생성할 수 있게 한다. 이러한 법칙은 이러한 전압과, 특히 방전 가스의 특성 및 압력 및 2개의 전극의 방전 에지를 분리시키는 갭 사이의 관계를 확립한다.

이러한 법칙에 따라, 내부-전극 갭에 가까운 환경, 즉 면하는 전극 에지의 길이만이 이러한 점등 전압의 값에 상당한 영향을 준다. 따라서, 전술한 종래 기술의 T-자형 전극 요소에서, T의 횡단 바는 이러한 가까운 환경에 대응하고, 방전 점등 영역(Z_a)을 구성한다. 도 3a를 참조하면, 전극 요소의 점등 영역은 참조번호가 31이고, 이와 동일한 요소의 팽창 영역(Z_b)(참조번호가 32)과 다르다.

사실상, 본 발명의 일반적인 제 2 실시예의 예에서 전술한 바와 같이, 점등 에지가 매우 좁은 전극 요소, 예를 들어 팽창 영역만을 갖고, 점등 에지에서, 약 W_e-ab인 폭을 갖는 전극 요소는 전계의 균일성 및 방전의 애벌런시 이득을 변경하여, 따라서 동작 전압을 증가시키고, 주어진 전압에 대한 방전의 지연을 연장시키며, 그 결과 전력 전자 장치의 비용 및 플라즈마 디스플레이 스크린의 어드레스 속도를 증가시킨다.

도 13은 동일한 방전 셀의 2개의 전극 요소의 점등 영역을 개략적으로 도시한다. 점등 전면의 폭은 W_a이고, 전술한 Ox 축을 따라 측정된 점등 영역의 "길이"는 L_a와 동일하고, 팽창 영역(미도시)이 시작하고 팽창 영역의 폭(W_e-ab)이 최소가 되는 지점에 대응한다.

도 12는 점등 전면의 폭(W_a)의 함수로서 표준화된 점등 전압(V_a)(실선 곡선)에서의 변동을 도시한다. 폭(W_a)이 감소하면, 점등 전위(실선 곡선)에서의 증가는 2가지 결과로부터 야기된다:

- 유전층의 표면상의 전위는 이전에 도시된 바와 같이 전극 폭의 함수로 감소하여, 점등 전위가 간단한 정전기 효과(굵은 점선의 곡선)에 의해 증가하도록 하고;

- 애벌런시 이득은, 파센 조건에 따라 점등이 가능한 영역에 존재하는 1차 전하의 수에 좌우된다. 이러한 영역이 더 넓어질수록, 1차 전하의 수는 더 많아진다. 그러므로, 넓은 점등 영역은 애벌런시 이득을 증가시키고 점등 전위(가는 점선의 곡선)를 감소시킬 수 있게 한다.

따라서, 점등 영역의 폭(W_a)이 더 커질수록, 점등 전위는 더 낮아진다. 점등 전압(V_a)이 변경되지 않거나, 점등 전면의 폭(W_a)만큼 단지 약간만 변경되는 최소 폭(W_a-min)이 존재한다. 이러한 폭(W_a-min)은, 벽이 W_a-min과 W_c 사이에 있는 공간에서 생성된 1차 입자에 대해 그 이상에서 미미하지 않은 손실을 초래하는 임계 폭에 대 응한다.

점등 조건을 개선시키기 위해, 방전의 캐소드 덮개가 점등 영역에 있을 때 방전의 전류(I_a)를 감소시키도록 점등 영역에서의 유전층의 전체 커패시턴스를 감소시킬 필요가 있다. 전극 요소의 점등 영역의 폭(W_a)이 비교적 높아야 한다면, 낮은 점등 전압을 유지하기 위해 그러므로 점등 영역이 너무 높은 점등 전류(I_a)를 생성시키지 않을 만큼 충분히 낮아지는 것이 바람직하다. W_a-min 보다 큰 점등 영역의 폭에서의 임의의 증가는 적은 추가 1차 입자를 초래하고, 정전기 효과에 의해 표면 전위가 거의 증가하지 않거나 전혀 증가하지 않게 된다. 일반적으로, W_a-min과 W_c 사이에 있는 벽-효과 영역은 각 측면 벽으로부터 고작 50㎛까지 확장한다. 그러므로, 가장 낮은 점등 전위를 얻기 위해 W_c-100미크론 이상인 점등 전면 폭(W_a)을 선택하는 것이 바람직할 것이다. 400㎛보다 큰 폭을 갖는 셀의 경우에, W_a는 300㎛을 초과하지 않는 것이 바람직하다. 점등 영역의 폭은, 그 면적, 따라서 점등 영역에서의 유전층의 커패시턴스를 한정시키도록 W_c-100 미크론에 가깝게 되는 것이 바람직할 것이다. 아래에 설명되는 바와 같이, 점등 영역 수단에서 낮은 커패시턴스를 유지하기 위해, 점등 영역의 다른 치수(L_a)는 비교적 작아진다.

면하는 전극 요소 에지의 폭(W_a)만이 애벌런시 효과를 야기하는 1차 입자의 수 및 전계의 균일성에 영향을 미친다. 점등 전면의 길이(L_a)는 점등 영역을 따라 유전층의 표면 전위만 변화시킨다. 이러한 길이(L_a)를 따라 표면 전위에서의 변동은 팽창 영역에서의 전극 폭(W_e)에 주어진 변동과 유사하다. 전술한 조건 중 하나에 따라, 점등 영역에서의 유전층의 표면 전위를 팽창 영역의 시작에서의 표면 전위와 동일하게 유지시키기 위해, 전극 요소의 길이(L_a)를 W_e-ab와 동일하게 선택하는 것이 바람직할 것이다. 점등 전압(V_a)을 감소시키기 위해, 점등 영역에서의 전극 요소의 길이(L_a)를 W_e-ab를 초과하도록 증가시킬 수 있다. 실험을 통해, 80㎛보다 큰 길이가 표면 전위를 더 이상 실질적으로 감소시키지 않고, 점등 영역에서의 방전 전류(I_a)를 크게 증가시킨다는 것이 나타날 수 있는데, 이것은 발광 효율에 불리하다. 점등 영역에서의 전극 요소의 길이(L_a)가 W_e-ab와 80㎛ 사이에 있는 경우, 방전 팽창 축(Ox)을 따라 유전체의 표면 전위의 분배는 도 7에서 곡선(B)(점선의 곡선)의 형태를 취하는데, 이 형태는 점등 영역에서, x 값의 유사한 간격 동안 도 5에서의 곡선(B1 및 C)의 형태보다 유리하게 더 작은 최대치를 갖는다.

바람직하게 다음의 장치를 채택함으로써 W_a>W_a-min을 선택하는 것이 또한 가능하다. W_a-min은, 그보다 더 크면 상기 벽이 유전층의 표면 전위에서의 상당한 감소와, W_a-min과 W_c 사이에 있는 공간에서 생성된 1차 입자의 미미하지 않은 손실을 초래하는 폭에 대응한다는 것을 알 수 있다. 그러므로, 점등 영역(Z_a)에서, 임의의 지점 에서 y≤W_a-min/2인 중심 영역(Z_a-c)과, 임의의 지점에서 y>W_a-min/2인 중심 영역의 다른 측상의 2개의 측면 영역(Z_a-p1, Z_a-p2)을 구별하는 것이 가능하다. 그러므로, 측면 영역(Z_a-p1, Z_a-p2)에서, 내부-전극 갭이 중심 영역(Z_a-c)에서 갖는 값보다 엄밀히 더 작아지게 되는 것이 바람직하다. 점등 영역에서의 그러한 프로파일은 도 14에 기재되어 있다. 유리하게, 이러한 유형의 프로파일은 점등 영역에서 훨씬 더 작은 전극 요소 면적을 달성하므로, 이 영역에서 유전층의 낮은 커패시턴스를 더 쉽게 얻을 수 있게 한다.

벽에 가까운 측면 영역(Z_a-p1, Z_a-p2a)에서 2개의 전극 요소를 분리시키는 갭에서의 감소는, 파센 조건을 국부적으로 적응시킴으로써 이 영역에서 전계를 증가시키고, 벽 효과에 좌우되는 1차 입자에서의 감소를 보상할 수 있게 한다. 따라서, 점등 전위는 일정한 점등 면적에 비해 감소되거나, 점등 영역 면적은 일정한 점등 전위에 비해 감소된다.

도 10c의 일반적인 구조를 반복하지만 도 13 및 도 14 각각의 점등 영역의 추가를 갖는 도 15a 및 도 15b에 도시된 바와 같이, 도 13, 14에 도시된 점등 영역의 예는 도 10 및 도 11의 예에 도시된 임의의 다른 팽창 영역(Z_b)과 안정화 영역(Z_c)과 조합될 수 있다.

특히 본 발명의 일반적인 제 2 실시예에 적용가능한 전극 요소의 바람직한 구성은 이제 설명될 것이다.

전술한 바와 같이, 방전의 팽창이 중심 수직축(Ox)을 따라 셀의 중심에서 발생할 때, 방전은 최적의 전계 조건으로부터 이익을 얻는다. 그 이유는, Oy 축을 따라 이러한 시간에 측정되지만, 항상 방전 이전에 측정된 방전의 표면에서의 전위 분배가 셀의 중심, 즉 y=0에서 최대치를 갖는 것이 알려졌기 때문이다. 이러한 전위는 셀 벽쪽으로, 즉 배리어 리브(증가하는 |y|)쪽으로 점차 감소한다. 그 이유는, 디스플레이 패널의 2개의 전극 플레이트들 사이에서 이러한 벽에 의해 형성된 커패시터가 Oy 축을 따라 유전층상의 표면 전위를 약간 그러나, 점차 감소시켜, 방전은 전극 플레이트(1)의 공동 평면 전극 요소를 덮는 유전층의 표면에서 셀의 중심축(Ox)에 중심은 둔 상태가 되고, 방전, 즉 자외선 광자의 소스는 각 형광체로 덮인 벽{일반적으로 전극 플레이트(2)}에 의해 지지된 배리어 리브(15, 16)}로부터 최대 거리에 놓이기 때문이다.

자외선 광자 생성의 분배를 향상시키고, 순시 전류 밀도를 감소시킴으로써 셀에서 에너지 손실을 균일하게 하기 위해, 상기 특허 EP 0 782 167 및 EP 0 802 556을 참조하여 기재된 U-자형 전극에서와 같이, 팽창 영역을 하나의 팽창 경로가 아닌 2개의 팽창 경로로 세분하는 것이 바람직하다. 이 때 본 발명에 따른 전극 요소의 팽창 영역은 Ox 축에 대해 대칭적인 2개의 측면 영역(Z_b-p1, Z_b-p2)으로 세분된다. 그 다음에, 본 발명에 따른 전극 요소는 2개의 측면 전도 요소로 세분되고, 각 측면 요소의 폭의 합(W_e-p1(x)+W_e-p2(x))은 전술한 본 발명의 일반적인 제 2 실시예에 특정한 조건을 충족시켜, 전술한 이상적인 선형 프로파일(W_e-id-0)로부터 각각 -15% 및 +15%만큼 벗어나는, 전술한 하한 프로파일(W_e-id-low)과 상한 프로파일(W_e-id-up) 사이에 있게 된다. 도 16은 본 발명의 이러한 바람직한 실시예에 따라, 2개의 측면 전도 요소가 셀의 수직 대칭축(Ox)에 대해 대칭적으로 위치한 2개의 팽창 영역(Z_b-p1 및 Z_b-p2)을 발생시키는 전극 요소를 도시한다.

측면 전도 요소의 각 측면 팽창 영역의 대부분은 전술한 해로운 벽 효과를 피하기 위해 셀의 측면 벽으로부터 30㎛ 이상 떨어져 있는 것이 바람직하다.

도 18a, 도 18b, 도 18c 및 도 18d의 예는, 여기서 전극 요소가, 팽창 영역(Z_b) 및 연소 영역(Z_a) 둘 모두에서 셀의 중심축(Ox)에 대해 대칭적인 2개의 측면 전도 요소로 세분된다는 점을 제외하고, 도 10c에 도시된 일반적인 전극 요소 방식을 반복한다. 측면 전도 요소의 총 폭(W_e)은 팽창 영역(Z_b)에서, 본 발명의 일반적인 제 2 실시예를 참조하여 전술한 일반 법칙을 충족시킨다. 따라서, 방전은 점등 영역(Z_a) 및 팽창 영역(Z_b) 둘 모두에서 2개의 일반적으로 평행한 방향을 따라 확장한다.

도 18a의 예에서, 팽창 영역(Z_b)에서의 2개의 측면 전도 요소 각각은 상기 팽창 영역에 평행한 벽에 가까운 측면 에지를 갖고, 이 경우에 셀의 중심축(Ox)으로부터 매우 멀리 떨어져 있어서, 서로 영향을 미치는 정전기 효과를 유리하게 감소시킨다. 전도 요소의 각 점등 영역은 W_e-ab보다 적은 전극 폭(W_a1 및 W_a2)을 갖는다.

그러나, 2개의 선대칭 측면 전도 요소가 이에 따라 매우 멀리 떨어져 있을 때, 측면 점등 영역(Z_a-p1, Z_a-p2)에서 방전 이전에, Oy 축을 따라 이번에는 측정된 유전체의 표면에서의 전위 분배가 셀의 중심(y=0)에서 최소치를 갖는다는 것을 알게 된다. 셀의 중심에서의 최소치의 존재와, 그로부터 초래되는 횡단 중심 전위 배리어는 방전의 여기 영역을 불리하게 한정시킨다. 도 17은, 플라즈마 디스플레이 스크린 셀에 대한 일반적인 동작 조건에 대해, 셀의 중심과, 이 중심쪽으로 회전된 하나 또는 다른 선대칭 측면 전도 요소 에지 사이에 ㎛ 단위의 거리(y1=y2)의 함수로서 셀의 중심(y=0)에서 유전층의 표준화된 표면 전위(V_0-norm)를 제공함으로써, 이러한 지점을 도시한다. 표면 전위(V_0-norm)가 약 100미크론보다 적은 중심(y1=y2)으로부터의 거리에 대해 5% 적게 영향 받고, 50미크론보다 적은 중심에서의 거리에 대해 안정적이라는 것을 알게 된다. 바람직하게, 셀의 수직축으로부터 유전층의 충분히 높은 표면 전위를 유지시키기 위해, 100미크론과 200미크론 사이의 값은 2개의 선대칭 측면 전도 요소의 에지들 사이의 거리(2y1=2y2)에 대해 선택될 것이다. 도 18b의 예는 이러한 바람직한 실시예를 도시한다. 이러한 예는, 2개의 측면 전도 요소의 에지들 사이의 거리가 100㎛ 내지 200㎛ 사이인 점을 제외하고, 도 18a의 예와 유사하다.

2개의 선대칭 측면 전도 요소가 이에 따라 서로 더 가까워질 때, 방전 점등 특성은 실질적으로 개선된다. 그러나, 팽창 영역에서, 전도 요소의 총 폭(W_e)이 팽 창 영역(Z_b)에서 본 발명의 일반적인 제 2 실시예를 참조하여 전술한 일반 법칙에 따르더라도, 하나의 측면 전도 요소의 다른 하나의 측면 전도 요소에 대한 정전기 효과는 증가하고, 증가하는 전위를 갖는 본 발명에 의해 추구된 일반적인 목적으로부터 벗어나는 정도까지 각 측면 전도 요소 위의 유전층상에서 표면 전위의 변동을 방해한다.

그러므로, 측면 점등 영역(Z_a-p1, Z_a-p2)으로부터 너무 멀리 떨어져 있지 않지만, 각 선대칭 측면 전도 요소의 측면 팽창 영역(Z_b-p1, Z_b-p2)으로부터 충분히 떨어져 있는 것이 유리하지 않다는 것을 알 수 있다.

최상의 절충안은, 본 발명의 변형에 따라, 점등 영역 및 대부분의 팽창 영역에서 2개의 선대칭 측면 전도 요소로 세분되는 전극 요소를 사용하는 것인데, 여기서,

- 측면 점등 영역(Z_a-p1, Z_a-p2)에서, 이러한 영역들의 면하는 에지 사이의 거리는, Ox 축에 횡단하여 측정된, 셀의 중심에서의 표면 전위의 감소를 한정시키기 위해 매우 작아서 100과 200㎛ 사이에 있고,

- 측면 팽창 영역(Z_b-p1, Z_b-p2)에서, 이러한 영역들의 면하는 에지 사이의 거리는, Ox 축에 횡단하여 측정된, 본 발명에 따른 표면 전위 분배를 얻고, 이러한 측면 팽창 영역의 상호 정전기 효과를 한정시키기 위해 더 크다.

d_a-p를, 제 1 측면 점등 영역(Z_a-p1) 및 제 2 측면 점등 영역(Z_a-p2)의 2개의 면 하는 에지 사이에 있고 지점(x=0)에서의 Oy 축상에서 측정된 거리라 하고, d_e-p(x)를, x에 위치한 제 1 측면 팽창 영역(Z_b-p1)의 부분 및 또한 x에 위치한 제 2 측면 팽창 부분(Z_b-p2)의 부분의 면하는 에지 사이에 있고, x_뮤와 x_bc 사이에 있는 임의의 x 지점에서, Oy 축에 평행하게 측정된 거리라 하자.

바람직하게, 측면 전도 요소가 사용되는데, 이에 대해서,

- 100㎛≤d_a-p≤200㎛;

- x_ab와 x_bc 사이에 있는 값(x=x_b2)이 존재하여, x_ab와 x₂ 사이에 있는 x의 임의의 값에 대해, d_e-p(x)>d_a-p가 된다.

도 18c는 이러한 특징을 갖는 2개의 측면 전도 요소로 세분된 전극 요소의 일례를 도시한다. 각 측면 전도 요소는, 2개의 측면 전도 요소 사이의 거리가 100㎛ 내지 200㎛ 사이의 범위 내에서 상기 시작에서 작고, 그 다음에, 각 측면 전도 요소가 불리한 벽 효과가 나타나려는 순간에 셀 벽에 도달할 때까지 x와 함께 일정하게 증가하는 방식으로, 벽을 향하는 시작점에서 만곡된다. 이러한 벽 효과를 피하기 위해, 벽으로부터 각 측면 전도 요소의 가장 가까운 측면 에지를 분리하는 거리는 팽창 영역에서의 임의의 지점에서, 30㎛ 이상이 된다.

각 측면 전도 요소에 대해, 측면 에지 사이의 중간-지점의 트레이스를 고려하면, 각 측면 전도요소는 중간-라인에 의해 표시될 수 있다. 상기 특성에 따라, 이러한 2개의 중간-라인은 x=x_b2까지 따로 이동하고 난 후, x>x_b2에 대해 서로 가까 워진다.

팽창 영역에서 캐소드 덮개의 변위를 방해하지 않기 위해, 각 측면 전도 영역에 대해, x_ab<x<x_b2인 영역에서, 이러한 요소의 중간-라인에 대한 x에서의 탄젠트는 Ox 축에 대해 60°미만의 각, 바람직하게는 30°와 45° 사이의 각을 이루는 것이 바람직하다.

도 18d 및 도 18e는, 팽창 영역 아래에서, 전극 요소가 불연속적이고, 도 11b를 참조하여 전술한 바와 같이, 전도 요소의 연속물로 분리된다는 점을 제외하고, 각각 도 18b 및 도 18c의 예와 동일한 예를 도시한다. 이전에서와 같이, 각 세그먼트의 단부들에 의해 한정된 프로파일은, 팽창 영역에서, 전극 요소의 누적 폭이 전술한 하한 프로파일(W_e-id-low)과 상한 프로파일(W_e-id-up) 사이의 어디서나 내접하고, 상기 프로파일들이 본 발명의 일반적인 제 2 실시예의 경우에서 전술한 이상적인 선형 프로파일(W_e-id-0)로부터 각각 -15% 및 +15%만큼 벗어나도록 이루어진다.

물론, 도 18f 및 도 18g에서의 예가 도시한 바와 같이, 도 18a 내지 도 18e의 팽창 영역 형태와 관련하여 전술한 점등 영역 또는 안정화 영역 형태를 이들 전극 요소에 적용하는 것이 유리하다.

본 발명의 제 3 일반적인 실시예에서, Ox 축을 따라 팽창 영역에서 표면 전위에서의 연속적 또는 불연속적 증가를 얻기 위해, 2개의 선대칭 측면 전도 요소의 상호 정전기 효과가 사용된다.

그러므로, 본 발명의 이러한 제 3 일반적인 실시예는 적어도 팽창 영역에서, 선대칭 측면 전도 요소로 각각 세분되는 전극 요소에 관한 것으로, 상기 선대칭 측면 전도 요소는 이 때 일정한 폭이지만, x_ab와 x_bc 사이에 있는 임의의 x에 대해 x와 함께 연속적으로 또는 불연속적으로 감소하는 상호 간격{d_e-p(x)}을 가져서, 그 결과 본 발명에 따라, Ox 축을 따라 유전층의 표면 전위에서 연속적 또는 불연속적인 증가를 얻게 된다. 그 때 균일한 두께 및 균일한 조성물로 된 유전층은 팽창 영역에서 유지된다.

도 19는 이러한 제 3 실시예에 따른 구조의 일례를 제공하는데, 여기서 팽창 영역의 전극 부분을 덮는 유전층의 표면 전위의 변동은 2개의 측면 전도 요소의 평균 간격에 따라 변한다. 특히, 하나의 전극 부분의 다른 전극 부분에 대한 정전기 효과는 여기서 충분히 강해서, 0.9와 1 사이의 표준화된 표면 전위에서의 변동을 허용하는 한편, x_뮤와 x_bc 사이에서 변하는 x에 대해 일정한 측면 전도 요소의 폭{W _e-p1(x) 및 W_e-p2(x)}을 여전히 유지시킨다. 이러한 유리한 효과로부터 이익을 얻고, 본 발명에 따라 Ox 축을 따라 유전층의 표면 전위에서 연속적 또는 불연속적인 증가를 얻기 위해, 도면에 도시된 바와 같이, 이러한 측면 전도 요소가 직선인 경우에,

- d_e-p(x_ab)≤350㎛이고,

- x_ab<x<x_bc인 영역에서, 각 측면 전도 요소의 중간-라인에 대한 x에서의 탄젠트는 Ox 축에 대해 20°와 40° 사이의 각을 이루는 것이 필요하다.

이러한 조건 외에, 각 전극 부분을 덮는 유전체의 표면 전위에서의 변동은 2 개의 측면 전도 요소들 사이에 350㎛보다 큰 거리{d_e-p(x_ab)}에서 포화하며, 여기서 지점(x)의 함수로서 전위의 증가율은 100㎛의 x 변동에 대한 우선적인 1% 한계 레벨보다 낮으며, 이는 팽창 영역에서의 방전의 빠른 확장을 얻는데 불충분하다. 물론, x_ab<x<x_bc인 영역에서, W_e-p1(x)=W_e-p2(x)=일정하다.

2개의 팽창 경로 사이에 셀의 중심(y=0)에서의 방전 이전에 유전층의 표면 전위에서의 감소를 제한하거나 심지어 제거하도록, 200㎛<d_e-p(x_ab)≤350㎛인 특정한 경우에 관련된 도 19의 예에서(아래 설명을 참조), 점등 영역(Z_a)은, 팽창 영역(Z_b-p1, Z_b-p2)에 각각 연결된 2개의 측면 부분상에서보다 더 긴 길이(L_a+△L_a )를 갖는 기다란 중심 영역을 유리하게 포함한다. 이러한 기다란 부분(△L_a)은 동작 전압을 유리하게 감소시키는 돌출부(191)를 형성한다. 그 이유는, 심지어 이러한 돌출부(191)가 셀의 중심에서 점등 영역(Z_a)의 면적을 증가시키므로, 점등 영역의 커패시턴스를 증가시키더라도, 이러한 전극 요소의 팽창 영역이 이러한 축에 대해 측면으로 오프셋되고, 중심에서의 메모리 전하에서의 증가는, 덮개의 형성이 전하 증착 직후에 뒤따르는 종래 기술의 전술한 T형과 달리, 캐소드 덮개의 에너지에 악영향을 주지 않기 때문에 이러한 지점(y=0)에서의 방전이 셀의 Ox 축을 따라 확장할 수 없으므로, 그 안에 증착될 전하의 양은 단지 동작 전압을 감소시키기만 하기 때문이다. 그러므로, 측면 팽창 영역(Z_b-p1 및 Z_b-p2)이 분리되는 지점에서, 점등 영역(Z _a)에서 전극 요소의 이러한 중심 연장부는 팽창 동안 어떠한 추가적인 에너지 손실도 전혀 수반하지 않는 방전 개시자의 역할을 한다. 이를 위해, 연장부(△L_a)는 △L_a+L_a<80㎛가 되도록 선택되고 Oy 축을 따라 측정된 돌출부(191)의 폭(W_a-i )은 W_e-ab<W_a-i<80㎛이 되도록 이루어지는 것이 바람직하다.

바람직하게, 본 발명의 이러한 제 3 실시예에서, 다음 조건 중 하나 이상이 조합된다:

- W_e-ab≤W_e-ab(P1/E1=0.13);

- 벽상에서 전하 손실을 한정시키기 위해 W_e-bc≤W_c 및 바람직하게는 W_e-bc≤W_c-60㎛.

본 발명의 일반적인 제 4 실시예에 따라, 공동 평면 전극의 각 전도 요소는, 종래 기술에서와 같이, 일정한 폭의 선대칭 측면 전도 요소를 통해 연결되는 점등 영역에서의 횡단 바와 안정화 영역에서의 횡단 바와 별도로, 팽창 영역에 위치한 적어도 하나의 추가 횡단 바를 포함한다. 더욱이, 횡단 바의 치수 및 위치는 아래에 설명된 바와 같이 다른 조건을 충족시킨다.

도 20a는 상기 특허 EP 0 802 556(마쯔시다)의 도 9를 참조하여 이미 설명된, 오히려 도 4a의 구조와 유사한 공동 평면 전극 요소를 포함하는 유형의 구조를 도시한다. 각 전도 요소(Y)는 3개의 영역, 즉 점등 영역(Z_a), 팽창 영역(Z_b) 및 안정화 또는 방전-종료 영역(Z_c)으로 분리된다. 점등 영역(Z_a)은 여기서 횡단 바(31) 에 대응한다. 안정화 영역(Z_c)은, 여기서 도 4a와 달리 점등 영역(Z_a)의 횡단 바(31)의 길이(L_a)보다 더 긴 길이(L_s)에 걸쳐 확장하는 횡단 바(33')에 대응하며, 이러한 길이들은 이전과 같이 셀의 수직축(Ox)을 따라 이러한 바들의 길이에 대응한다. 이러한 횡단 바(31, 33')는 팽창 영역(Z_b)에서 멀리 떨어져 있는 선대칭 측면 전도 요소 또는 측면 레그(42a, 42b)를 통해 연결되는데, 그 이유는 상기 횡단 바(31, 33')가 셀의 벽쪽으로 시프트되며, 각각 일정한 폭(W_e-p1 및 W_e-p2)을 갖기 때문이다.

도 21은 도 20a의 셀의 단면(A)(곡선 A) 및 단면(B)(곡선 B)에서 유전층의 표면 전위의 분배를 도시한다. 이러한 분배는 전술한 SIPDP-2D 소프트웨어를 이용하여 얻어진다.

L_s>L_a이기 때문에, 방전-종료 영역에 위치한 유전층의 커패시턴스는 방전 점등 영역에 위치한 유전층의 특정 커패시턴스보다 더 커서, 점등 영역과 방전-종료 영역 사이의 양의 전위차를 확립하게 된다. 따라서, 전술한 우선적인 일반 조건(V_n-bc>V_n-ab)이 충족된다.

전도 요소의 폭(W_e)에 대해서와 마찬가지로, 전도 요소의 길이(L_e)는 동일한 법칙에 따라 유전층의 표면에서의 전위를 변형시킨다. 본 발명의 제 2 실시예의 경우에, 길이(L_e)는, L_e이 W_e보다 항상 크기 때문에 어떠한 역할도 하지 않으므로, 유 전층의 표면에서의 전위의 변동은 전도 요소의 폭에 의해서만 영향을 받게 된다. 곡선(A)으로 도시된 유전체의 표면 전위는 2개의 측면 벽 사이의 팽창 영역에 전극이 존재하지 않음으로 인해 점등 영역을 떠날 때 실질적으로 감소한다. 팽창 영역의 이러한 부분에서, 표면 전위는 측면 벽에 위치한 2개의 수직 바에 의해 생성된 전위에 따라 좌우된다. 벽으로부터 더 멀리 떨어질수록, 이러한 영역에서의 전위가 더 크게 증가하는 반면, 점등 영역 및 방전-종료 영역에서 벽 에지에서의 전위는 구조의 중심보다 더 낮아진다. 그러므로, 우선적인 방전 경로는 셀 중심에서가 아니라 측면 벽을 따라 이루어진다. 벽의 경계를 따라 위치한 팽창 영역의 이러한 부분에서, 그 손실은 크고, 플라즈마 밀도는 낮아지고, 이를 통해 생성된 자외선 광자의 수는 실질적으로 감소하므로, 휘도를 감소시킨다. 전위는 팽창 영역(곡선 B)의 이러한 부분에서 비교적 일정하고, 확장을 허용하는 횡방향 전계의 생성은 허용되지 않는다.

방전 영역에서 연속적으로 또는 불연속적으로 증가하는 표면 전위를 갖고, 도 20a를 참조하여 이미 설명된 셀에서, 방전의 자연적인 확장을 허용하는 횡방향 전계를 생성하는 것인 본 발명의 목적을 달성하기 위해, 적어도 하나의 제 3 횡단 바(205)는 본 발명의 일반적인 제 4 실시예에 따라 추가된다. 본 발명에 따라, 셀의 수직 대칭축(Ox)을 따라 측정된, 이러한 바의 길이(L_b)는 L_b≤L_a<L _s가 되도록 이루어진다. 본 발명에 따라, 이러한 바는 다음 방식으로 팽창 영역에서 이 때 위치한다: 만약 d₁이 점등 영역(Z_a) 및 팽창 영역(Z_b)의 면하는 에지들 사이의 거리이 고, d₂가 안정화 영역(Z_c) 및 팽창 영역(Z_b)의 면하는 에지들 사이의 거리라면, d₂/2<d₁<d₂가 된다.

그러한 해결책은 도 20b에 도시되어 있다.

셀의 중심(y=0)에서 Ox 축을 따라 유전층의 표면에서의 전위 분배를 측정함으로써, 도 21의 곡선(C)이 얻어진다. 그러한 분배가 본 발명의 일반적인 정의에 따르고, 이를 통해 표면 전위가 방전 영역에서 연속적으로 또는 불연속적으로 증가한다는 것을 알 수 있다.

따라서, 각 전극 요소는 적어도 3개의 횡단 바(31, 205, 33')를 포함하는데, 상기 횡단 바(31, 205, 33')는 방전 팽창 방향(Ox)에 수직인 일반적인 방향으로 확장하고, 횡단 바에 수직이고 전극 플레이트(2)의 측면 벽에 위치한 선대칭 측면 전도 요소에 의해 함께 연결된다.

3xmax(L_a, L_b)<L_s<5xmax(L_a, L_b)가 되는 것이 바람직하다.

방금 설명한 특정한 일반적인 실시예의 가능한 조합은, 공동 평면 전극 플레이트의 각 전극 요소에서, 이러한 요소에 인가된 일정한 전위가 동일한 방전 영역의 다른 요소에 인가된 전위에 비해 음의 상태가 될 때 팽창 영역에서의 유전체의 표면 전위가 Ox 축을 따라 증가하는 경우 본 발명의 부분을 또한 형성한다.

본 발명은, 플라즈마 디스플레이 패널의 공동 평면 전극 플레이트의 이러한 전극(Y, Y')이 일반적으로 50 내지 500kHz의 종래의 주파수에서 일정한 전압 플래토를 갖는 전압 펄스(직사각형 또는 정사각형 파형의 펄스)에 의해 공급되는 경우 에 가장 잘 적용가능하다.

상술한 바와 같이, 본 발명, 방전의 발광 효율 및 플라즈마 디스플레이 채널의 수명을 더 개선시키고 최적화시키는 새로운 유형의 공동 평면-방전 플라즈마 디스플레이 패널 셀을 한정하는 것 등에 이용된다.

Claims (37)

1. 플라즈마 디스플레이 패널에서 방전 영역(3)을 한정하기 위한 공동 평면-방전 전극 플레이트(1)로서,

   - 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하고, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하기 위해 사용되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

   - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극(Y, Y')에 각각 연결된 적어도 2개의 전극 요소(4, 4')를

   포함하는, 공동 평면-방전 전극 플레이트(1)에 있어서,

   Ox 축 상의 0과 x_ab 사이에 위치한 방전 점등 영역, Ox 축 상의 x_ab와 x_bc 사이에 위치한 방전 팽창 영역, 및 Ox 축 상의 x_bc와 x_cd 사이에 위치한 방전 종료 영역을 갖는, 각 방전 영역(3)의 각 전극 요소(4)에 대해, 0 < x_ab < x_bc < x_cd이고, x_ab는 상기 방전 점등 영역과 상기 방전 팽창 영역의 경계상에 위치하며, x_bc는 상기 방전 팽창 영역과 상기 방전 종료 영역의 경계상에 위치할 때, 상기 Ox 축상의 지점(O)은, 상기 방전 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하고, 상기 전극 요소(4)의 형태, 및 상기 유전층의 두께 및 구성 유전체 물질은, x의 값의 간격[x_ab,x_bc]으로서, x_bc-x_ab>0.25x_cd, x_ab<0.33x_cd 및 x_bc>0.5x_cd가 되는, 그리고 상기 방전 영역에 전원을 공급하는 2개의 전극 사이에 일정한 전위차가 인가되고, 상기 전극 요소(4)가 캐소드의 역할을 할 때, 감소하는 부분 없이, [x_ab,x_bc] 간격 내에서 값(V_ab)으로부터 더 높은 값(V_bc)까지 연속적인 또는 불연속적인 방식으로 x의 함수로서 표면 전위{V(x)}가 증가하는 x의 값의 간격[x_ab,x_bc]이 존재하도록 적응되는 것을 특징으로 하는, 공동 평면 전극 플레이트.
2. 제 1항에 있어서, Ox 축 상의 x에서의 상기 전극 요소(4)에 대한 유전층의 표면 전위{V(x)}와, 상기 전극 요소(4)에 대해 Ox 축을 따라 획득될 최대 전위(V_0-max)의 비율로서 정규화된 표면 전위{V_norm(x)}를 한정하면, x'-x=10㎛가 되도록 x_ab와 x_bc 사이에서 선택된 모든 x 및 x' 값에 대해 V_norm(x')-V_norm(x)>0.001이 되는 것을 특징으로 하는, 공동 평면 전극 플레이트.
3. 제 1항 또는 제 2항에 있어서, Ox 축 상의 x에서의 상기 전극 요소(4)에 대한 유전층의 표면 전위{V(x)}와, 상기 전극 요소(4)에 대해 Ox 축을 따라 획득될 최대 전위(V_0-max)의 비율로서 정규화된 표면 전위{V_norm(x)}를 한정하면, 상기 정규화된 표면 전위{V_norm(x)}는 상기 간격의 시작(x_ab)에서의 정규화된 표면 전위의 값(V_norm-ab=V_ab/V_0-max)으로부터 상기 간격의 마지막(x_bc)에서의 정규화된 표면 전위의 값(V_norm-bc=V_bc/V_0-max)까지 증가하며, 이 때:

   V_norm-bc>V_norm-ab, V_norm-ab>0.9, 및 (V_norm-bc-V_norm-ab)<0.1이 되는 것을 특징으로 하는, 공동 평면 전극 플레이트.
4. 제 1항에 있어서, 제 1 어레이의 전극(Y)과 제 2 어레이의 전극(Y') 사이의 전위차의 인가에 대해 동일한 조건 하에서, 상기 전극 요소(4)를 덮는 유전층의 표면 영역으로서 상기 방전-종료 에지(x_cd) 및 지점(x_bc)에 의해 경계가 정해지는 표면 영역에서의 최대 전위는, 상기 전극 요소(4)를 덮는 유전층의 표면 영역으로서 상기 점등 에지(0) 및 지점(x_ab)에 의해 경계가 정해지는 표면 영역의 최대 전위보다 큰 것을 특징으로 하는, 공동 평면 전극 플레이트.
5. 플라즈마 디스플레이 패널로서, 제 1항에 기재된 공동 평면 전극 플레이트를 구비하는, 플라즈마 디스플레이 패널.
6. 플라즈마 디스플레이 패널에서 방전 영역(3)을 한정하기 위한 공동 평면 전 전극 플레이트(1)로서,

   - 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하고, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

   - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극(Y, Y')에 각각 연결된 적어도 2개의 전극 요소(4, 4')를

   포함하는, 공동 평면 전극 플레이트(1)에 있어서,

   Ox 축 상의 0과 x_ab 사이에 위치한 방전 점등 영역, Ox 축 상의 x_ab와 x_bc 사이에 위치한 방전 팽창 영역, 및 Ox 축 상의 x_bc와 x_cd 사이에 위치한 방전 종료 영역을 갖는, 각 방전 영역(3)의 각 전극 요소(4)에 대해, 0 < x_ab < x_bc < x_cd일 때, 상기 Ox 축상의 지점(O)은, 상기 방전 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하고,

   상기 전극 요소(4)와 상기 유전층의 표면 사이에서 경계가 정해지고, 상기 Ox 축 상의 x에 위치하고, 상기 Ox 축을 따르는 길이(dx), 및 상기 전극 요소(4)의 폭에 대응하는 폭을 갖는 상기 유전층의 영역의 커패시턴스로서 상기 공동 평면 전극 플레이트의 유전층의 특정한 수직 커패시턴스{C(x)}를 한정하면,

   상기 전극 요소(4)의 형태, 및 상기 유전층의 두께 및 구성 유전체 물질은, x의 값의 간격[x_ab,x_bc]으로서, x_bc-x_ab>0.25x_cd, x_ab<0.33x_cd 및 x_bc>0.5x_cd가 되는, 그리고 상기 유전층의 이러한 특정 수직 커패시턴스{C(x)}가, 감소 부분 없이, 상기 간격의 시작(x_ab)에서의 값(C_ab)으로부터 상기 간격의 마지막(x_bc)에서의 값(C_bc)까지 연속적으로 또는 불연속적으로 증가하는 x의 값의 간격[x_ab,x_bc]이 존재하도록 적응되는 것을 특징으로 하는, 공동 평면 전극 플레이트.
7. 제 6항에 있어서, 상기 전극 요소(4)와 상기 유전층의 표면 사이에 있는 유전층 부분으로서 상기 방전-종료 에지(x_cd) 및 지점(x_bc)에 의해 경계가 정해지는 유전층 부분의 커패시턴스는, 상기 전극 요소(4)와 상기 유전층의 표면 사이에 있는 유전층 부분으로서 상기 점등 에지(0) 및 지점(x_ab)에 의해 경계가 정해지는 유전층 부분의 커패시턴스보다 큰 것을 특징으로 하는, 공동 평면 전극 플레이트.
8. 제 7항에 있어서, x_bc와 x_cd 사이의 영역의 유전층의 특정한 수직 커패시턴스는, 0 과 x_bc 사이의 영역의 유전층의 특정한 수직 커패시턴스보다 큰 것을 특징으로 하는, 공동 평면 전극 플레이트.
9. 플라즈마 디스플레이 패널로서, 제 6항에 기재된 공동 평면 전극 플레이트를 구비하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
10. - 공동 평면 전극의 적어도 제 1 및 제 2 어레이를 포함하는, 방전 영역(3)을 한정하기 위한 공동 편전 전극 플레이트(1)로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하며, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극 플레이트(1)와,

    - 유전층(7)으로 코팅되고, 각각 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 한 쌍의 전극과 교차하도록 정렬되고 위치되는 어드레스 전극(X)의 어레이를 선택적으로 포함하는 어드레스 전극 플레이트(2)로서, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2)는, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2) 사이에 상기 방전 영역을 한정하고, 거리(H_c)만큼 분리되는, 어드레스 전극 플레이트(2)와,

    - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극(Y, Y')에 각각 연결된 적어도 2개의 전극 요소(4, 4')를

    포함하는, 플라즈마 디스플레이 패널에 있어서,

    각 방전 영역의 각 전극 요소(4)에 대해, Ox 축상의 지점(O)은, 상기 방전 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하고,

    E1(x)를 수직 위치(x)에서의 상기 전극 요소(4) 위의 유전층의 평균 두께라 하고, P1(x)를 수직 위치(x)에서의 상기 전극 요소(4) 위의 유전층의 평균 상대 유전율이라 하고, E2(x)를 상기 어드레스 전극(X) 위의 유전층의 평균 두께라 하고, P2(x)를 상기 어드레스 전극(X) 위의 유전층의 평균 상대 유전율이라 하고, 어드레스 전극이 존재하지 않는 경우에는 E2(x)를 상기 어드레스 전극 플레이트(2) 위의 유전층의 평균 두께라 하고 P2(x)를 상기 어드레스 전극 플레이트(2) 위의 유전층의 평균 상대 유전율이라 하면, E2(x) 및 P2(x)는, 상기 어드레스 전극 플레이트의 표면에 위치하고 상기 Ox 축에 평행하고 상기 공동 평면 전극 플레이트의 표면에 수직인 평면에 놓인 축 상에 위치한 수직 위치(x)에서 측정되고,

    상기 전극 요소(4) 위의 유전층의 두께 및 구성 유전체 물질은, x 값의 간격[x_ab,x_bc]으로서, x_bc-x_ab>0.25x_cd, x_ab<0.33x_cd 및 x_bc>0.5x_cd가 되고, 지점(x)에서의 표면 전위{V(x)}와 전극에 인가된 전위(V)의 비율{R(x)=1-[E1(x)/P1(x)]/[E1(x)/P1(x)+H_c+E2(x)/P2(x)]}이, 감소 부분 없이, 상기 간격의 시작(x_ab)에서의 값(R_ab)으로부터 상기 간격의 마지막(x_bc)에서의 값(R_bc)까지 연속적으로 또는 불연속적으로 증가하는 x 값의 간격[x_ab,x_bc]이 존재하도록 적응되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
11. 제 10항에 있어서, 상기 전극 요소(4)의 폭{W_e(x)}은 상기 Ox 축을 따른 x 값의 범위 내에서 일정한 것을 특징으로 하는, 플라즈마 디스플레이 패널.
12. 제 11항에 있어서, x'-x=10㎛가 되도록 x_ab 와 x_bc 사이에서 선택된 모든 x 및 x' 값에 대해 R(x')-R(x)>0.001이 되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
13. 제 11항에 있어서, R_bc>R_ab, R_ab>0.9, 및 (R_bc-R_ab)<0.1이 되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
14. 제 11항에 있어서, x_bc<x<x_cd가 되는 임의의 x에 대한 R(x)의 값은, 0<x<x_ab가 되는 임의의 x에 대한 R(x)의 값보다 큰 것을 특징으로 하는, 플라즈마 디스플레이 패널.
15. 삭제
16. 플라즈마 디스플레이 패널에서 방전 영역(3)을 한정하기 위한 공동 평면 전극 플레이트(1)로서,

    - 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하고, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하기 위해 이용되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

    - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극(Y, Y')에 각각 연결된 적어도 2개의 전극 요소(4, 4')를 포함하고,

    각 방전 영역(3)의 각 전극 요소(4)에 대해, Ox 축상의 지점(O)은, 상기 점등 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하는, 공동 평면 전극 플레이트(1)에 있어서,

    각 방전 영역(3)의 각 전극 요소(4)에 대해, 상기 유전층(6)은, 적어도 x_ab<x<x_bc가 되는 임의의 x에 대해, 상기 전극 요소(4) 위에서 일정한 두께(E1) 및 일정한 유전 상수(P1)를 가지며,

    - Ox 축 상의 x에서의 상기 전극 요소(4)에 대한 유전층의 표면 전위{V(x)}와, 상기 전극 요소(4)에 대해 Ox 축을 따라 획득될 최대 전위(V_0-max)의 비율로서 정의된, 정규화된 표면 전위{V_norm(x)}로서, 상기 정규화된 표면 전위{V_norm(x)}는 간격[x_ab,x_bc]의 시작(x_ab)에서의 정규화된 표면 전위의 값(V_norm-ab=V_ab/V_0-max)으로부터 상기 간격[x_ab,x_bc]의 마지막(x_bc)에서의 정규화된 표면 전위의 값(V_norm-bc=V_bc/V_0-max)까지 증가하는, 정규화된 표면 전위;

    -

    

    에 의해 정의된, 상기 전극 요소(4)의 이상적인 폭 프로파일로서, 여기서 W_e-id-0는 상기 전극 요소(4)의 이상적인 폭 프로파일이고, W_e-ab는, x_ab에서 Ox 축에 대하여 수직하게 측정된 상기 전극 요소(4)의 총 폭인, 상기 전극 요소(4)의 이상적인 폭 프로파일; 그리고

    - (W_e-id-low=0.85W_e-id-0 및 W_e-id-up=1.15W_e-id-0)에 의해 정의된, 하한 프로파일(W_e-id-low) 및 상한 프로파일(W_e-id-up)로서, x_ab와 x_bc 사이(x_ab와 x_bc 포함)의 임의의 x에 대해, x에서 상기 Ox 축에 대하여 수직하게 측정된 상기 전극 요소(4)의 총 폭{W_e(x)}은, W_e-id-low(x)<W_e(x)<W_e-id-up(x)가 되는, 하한 프로파일(W_e-id-low) 및 상한 프로파일(W_e-id-up)

    의 정의를 갖는 것을 특징으로 하는, 공동 평면 전극 플레이트.
17. 제 16항에 있어서, 상기 전극 요소(4)의 총 폭(W_e-ab)은 80㎛ 이하인 것을 특징으로 하는, 공동 평면 전극 플레이트.
18. 제 17항에 있어서, 상기 폭(W_e-ab)은 50㎛ 이하인 것을 특징으로 하는, 공동 평면 전극 플레이트.
19. 제 16항에 있어서, 상기 전극 요소(4)는 2개의 레그를 포함하며, 상기 2개의 레그는 상기 Ox 축에 대해 대칭적이고, 적어도 [x_ab,x_b3] 간격 내에 있는 영역에서 분리되며, x_b3는 x_ab와 x_bc 사이에 위치하고, x_b3-x_ab>0.7(x_bc-x_ab)인 것을 특징으로 하는, 공동 평면 전극 플레이트.
20. 제 19항에 있어서, x_b3=x_bc인 것을 특징으로 하는, 공동 평면 전극 플레이트.
21. 제 19항에 있어서, Oy는, 점등 에지를 따라 놓이는, Ox 축에 횡단하는 축이고, d_e-p(x)를, x_ab와 x_bc 사이에 있는 임의의 지점(x)에서 Oy 축에 평행하게 측정된 상기 2개의 레그의 서로를 향하는 에지들 사이의 거리라고 하면, x 값의 간격[x_ab,x_b3]에 포함되는 x 값의 부분간격[x_ab,x_b2]으로서, 상기 부분간격[x_ab,x_b2] 내의 임의의 x 값에 대해 d_e-p(x)>d_e-p(x_ab)인 x 값의 부분간격[x_ab,x_b2]이 존재하는 것을 특징으로 하는, 공동 평면 전극 플레이트.
22. 제 21항에 있어서, d_e-p(x_ab)는 100㎛과 200㎛ 사이에 있는 것을 특징으로 하는, 공동 평면 전극 플레이트.
23. 제 22항에 있어서, 임의의 지점(x)에 대하여 각 레그의 측면 에지들 사이의 중간-거리에서 트레이싱(traced)된 각 레그의 평균 라인을 고려하면, 상기 부분간격[x_ab,x_b2]의 영역에서, x에서의 각 레그의 평균 라인에 대한 접선은 Ox 축에 대해 60° 미만의 각을 이루는 것을 특징으로 하는, 공동 평면 전극 플레이트.
24. 제 23항에 있어서, 상기 각은 30°와 45° 사이에 있는 것을 특징으로 하는, 공동 평면 전극 플레이트.
25. 제 19항에 있어서, Oy는, 상기 점등 에지를 따라 놓인, Ox 축에 횡단하는 축이고, d_e-p(x_ab)를, 지점(x_ab)에서 Oy 축에 평행하게 측정된, 2개의 레그의 서로를 향하는 에지들 사이의 거리라고 하면, 상기 전극 요소(4)는 상기 2개의 레그를 연결하는 점등 바라 불리는 횡단 바를 포함하고, 상기 점등 바라 불리는 횡단 바의 하나의 에지는 상기 점등 에지에 대응하고, 상기 점등 바라 불리는 횡단 바는, Ox 축 상의 L_a와 L_a+△L_a 사이에 그리고 Oy 축 상의 -y₁과 y₁ 사이에 있는 돌출부(191)를 가지며, 여기서 L_a는 Ox 축을 따라서 측정된 상기 점등 바라 불리는 횡단 바의 길이이고, △L_a는 Ox 축을 따라서 측정된 상기 돌출부(191)의 길이이며, y₁은 Oy 축을 따라서 측정된 상기 돌출부(191)의 폭의 절반인 것을 특징으로 하는, 공동 평면 전극 플레이트.
26. 플라즈마 디스플레이 패널로서, 제 16항 내지 제 25항 중 어느 한 항에 기재된 공동 평면 전극 플레이트를 구비하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
27. 공동 평면 전극 플레이트(1)와 어드레스 전극 플레이트(2)를 포함하는 플라즈마 디스플레이 패널로서, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2)는, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2) 사이에서 방전 영역(3)을 한정하고, 거리(H_c)만큼 분리되며,

    상기 공동 평면 전극 플레이트(1)는:

    - 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하고, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

    - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극(Y, Y')에 각각 연결된 적어도 2개의 전극 요소(4, 4')를 포함하고,

    상기 어드레스 전극 플레이트(2)는:

    - 유전층(7)으로 코팅되고, 각각 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 전극 쌍과 교차하도록 정렬되고 위치하는, 어드레스 전극(X)의 어레이와;

    - 평행 배리어 리브(16) 어레이로서, 상기 리브 각각은 2개의 다른 인접한 배리어 리브로부터의 거리(W_c)에서 2개의 인접한 어드레스 전극 사이에 위치하고, 각 방전 영역(3)의 각 전극 요소(4)에 대해, 상기 Ox 축상의 지점(O)은, 상기 방전 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하는, 평행 배리어 리브 어레이를 포함하는, 플라즈마 디스플레이 패널에 있어서,

    상기 유전층(6)은 적어도 x_ab<x<x_bc인 임의의 x에 대해 상기 전극 요소(4) 위에서 일정한 두께 및 균일한 구성 유전체 물질을 갖고,

    상기 디스플레이 패널의 각 방전 영역(3) 및 이러한 방전 영역(3)의 각 전극 요소(4, 4')에 대해, 상기 전극 요소(4)는 일정한 폭(W_e-p0)의 2개의 레그를 포함하며, 상기 2개의 레그는, 상기 Ox 축에 대해 대칭적이고, [x_ab,x_bc] 간격 내에 x가 있는 영역에서 분리되며,

    Oy는, 상기 점등 에지를 따라 놓인, Ox 축에 횡단하는 축이고, d_e-p(x)를, x_ab와 x_bc 사이에 있는 임의의 지점(x)에서 Oy 축에 평행하게 측정된 상기 2개의 레그의 서로를 향하는 에지들 사이의 거리라고 하면, d_e-p(x)는 상기 [x_ab,x_bc] 간격에서 x의 함수로서 연속적인 또는 불연속적인 방식으로 증가하고,

    주어진 지점(x)에 대하여 각 레그의 측면 에지들 사이의 중간-거리에서 트레이싱된 각 레그의 평균 라인을 고려하면, x_ab < x < x_bc인 영역에서, x에서의 각 레그의 평균 라인에 대한 접선은 상기 Ox 축에 대해 20°와 40° 사이의 각을 이루고, d_e-p(x_ab)≤350㎛인 것을 특징으로 하는, 플라즈마 디스플레이 패널.
28. 제 27항에 있어서, 200㎛≤d_e-p(x_ab)≤350㎛이고,

    상기 전극 요소(4)는 상기 2개의 레그를 연결시키는 점등 바라 불리는 횡단 바를 포함하며, 상기 점등 바라 불리는 횡단 바의 하나의 에지는 상기 점등 에지에 대응하고, 상기 점등 바라 불리는 횡단 바는, Ox 축 상의 L_a와 L_a+△La 사이에 그리고 Oy 축 상의 -y₁과 y₁ 사이에 있는 돌출부(191)를 가지며, 여기서 L_a는 Ox 축을 따라서 측정된 상기 점등 바라 불리는 횡단 바의 길이이고, △L_a는 Ox 축을 따라서 측정된 상기 돌출부(191)의 길이이며, y₁은 Oy 축을 따라서 측정된 상기 돌출부(191)의 폭의 절반인 것을 특징으로 하는, 플라즈마 디스플레이 패널.
29. 제 28항에 있어서, W_a가 상기 Oy 축을 따라 측정된 상기 점등 바의 폭이면,

    - 만약 L_a<2W_e-p0이면, △L_a>2W_e-p0-L_a이고,

    - 만약 L_a≥2W_e-p0이면, △L_a>0.2L_a인 것을 특징으로 하는, 플라즈마 디스플레이 패널.
30. 공동 평면 전극 플레이트(1)와 어드레스 전극 플레이트(2)를 포함하는 플라즈마 디스플레이 패널로서, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2)는, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2) 사이에서 방전 영역(3)을 한정하고, 거리(H_c)만큼 분리되며,

    상기 공동 평면 전극 플레이트(1)는:

    - 공동 평면 전극의 적어도 제 1 및 제 2 어레이로서, 상기 공동 평면 전극은 유전층(6)으로 코팅되고 그 일반적인 방향이 평행하고, 여기서 상기 제 1 어레이의 각 전극(Y)은, 상기 제 2 어레이의 전극(Y')에 인접하고, 상기 제 2 어레이의 전극과 쌍을 이루고, 방전 영역 세트를 제공하도록 의도되는, 공동 평면 전극의 적어도 제 1 및 제 2 어레이와;

    - 각 방전 영역(3)에 대해, 공통 수직 대칭축(Ox)을 갖고, 한 쌍의 전극에 각각 연결된 적어도 2개의 전극 요소(4, 4')를 포함하고,

    상기 어드레스 전극 플레이트(2)는:

    - 유전층(7)으로 코팅되고, 각각 상기 방전 영역 중 하나에서 공동 평면 전극 플레이트의 전극 쌍과 교차하도록 정렬되고 위치하는, 어드레스 전극(X)의 어레이와;

    - 평행 배리어 리브(16) 어레이로서, 상기 리브 각각은 2개의 다른 인접한 배리어 리브로부터의 거리(W_c)에서 2개의 인접한 어드레스 전극 사이에 위치하고, 각 방전 영역(3)의 각 전극 요소(4)에 대해, 상기 Ox 축상의 지점(O)은, 상기 방전 영역(3)의 다른 전극 요소(4')를 향하는 상기 전극 요소(4)의 점등 에지상에 위치하고, 상기 Ox 축은, 상기 점등 에지로부터의 대향 측상에서 상기 전극 요소(4)의 경계를 한정하며 상기 Ox 축상의 x_cd에 위치하는 방전-종료 에지쪽으로 향하는, 평행 배리어 리브 어레이를 포함하는, 플라즈마 디스플레이 패널에 있어서,

    상기 유전층(6)은, 적어도 x_ab<x<x_bc인 임의의 x에 대해 상기 전극 요소(4) 위에서 일정한 두께와 균일한 구성 유전체 물질을 갖고,

    상기 패널의 각 방전 영역(3) 및 이러한 방전 영역(3)의 각 전극 요소(4, 4')에 대해, 상기 전극 요소(4)는 일정한 폭(W_e-p0)의 2개의 레그를 포함하고, 상기 2개의 레그의 서로를 향하는 에지들 사이의 거리(d_e-p0)는 일정하며 W_c보다 크고, 상기 2개의 레그는 상기 Ox 축에 대해 대칭적이고, [x_ab,x_bc] 간격 내에 x가 있는 영역에서 분리되고,

    상기 전극 요소(4)는,

    - 점등 바라 불리는 횡단 바로서, 그 폭은 W_c 이상이고, Ox 축을 따라 측정된 그 길이는 L_a이고, 상기 점등 바라 불리는 횡단 바의 하나의 에지는 상기 점등 에지에 대응하는, 점등 바라 불리는 횡단 바와;

    - 방전 안정화 바라 불리는 횡단 바로서, 그 폭은 W_c 이상이고, Ox 축을 따라 측정된 그 길이는 L_s이고, 상기 방전 안정화 바라 불리는 횡단 바의 하나의 에지는 상기 방전-종료 에지에 대응하는, 방전 안정화 바라 불리는 횡단 바와;

    - 적어도 하나의 중간 횡단 바로서, 그 폭은 W_c 이상이고, 그 위치는 Ox 축을 따라서 전체 길이(L_b)에 걸쳐 [x_ab,x_bc] 간격 내에 전부 놓이는, 적어도 하나의 중간 횡단 바를

    포함하며,

    L_b≤L_a<L_c인 것을 특징으로 하는, 플라즈마 디스플레이 패널.
31. 제 30항에 있어서, 상기 중간 횡단 바의 에지 중 하나는 상기 방전 안정화 바로부터 거리(d₁)에 있고, 다른 에지는 상기 점등 바로부터 거리(d₂)에 있으며, d₂/2<d₁<d₂가 되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
32. 제 31항에 있어서, L_s는, L_a와 L_b 중 큰 값의 세 배보다 크고, L_a와 L_b 중 큰 값의 다섯 배보다 작은 것을 특징으로 하는, 플라즈마 디스플레이 패널.
33. 제 10항 내지 제 14항 및 제 27항 내지 제 32항 중 어느 한 항에 있어서, 각 방전 영역 및 각 전극 요소(4)에 대해, W_e-ab가, 상기 [x_ab,x_bc] 간격의 시작에서의 지점(x_ab)에서 Ox 축에 대해 수직하게 측정된 상기 전극 요소(4)의 폭이면, 상기 전극 요소(4)는 점등 바라 불리는 횡단 바를 포함하고, 상기 점등 바라 불리는 횡단 바의 하나의 에지는 상기 점등 에지에 대응하고, Ox 축을 따라 측정된 상기 점등 바라 불리는 횡단 바의 길이는 W_e-ab≤L_a<80㎛이며, L_a는 상기 점등 바라 불리는 횡단 바의 길이인 것을 특징으로 하는, 플라즈마 디스플레이 패널.
34. 제 33항에 있어서, 상기 공동 평면 전극의 일반적인 방향에 수직인, 2개의 다른 인접한 배리어 리브로부터의 거리(W_c)에서 상기 전극 플레이트(1, 2) 사이에 위치한 평행 배리어 리브(16) 어레이를 포함하며,

    만약 Oy가, 상기 점등 에지를 따라 놓인, Ox 축에 횡단하는 축이고, W_a가, 상기 Oy 축을 따라 측정된 상기 점등 바라 불리는 횡단 바의 폭이면,

    W_c-60㎛<W_a≤W_c-100㎛이 되는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
35. 제 33항에 있어서, 상기 공동 평면 전극의 일반적인 방향에 수직인, 2개의 다른 인접한 배리어 리브로부터의 거리(W_c)에서 상기 전극 플레이트(1, 2) 사이에 위치한 평행 배리어 리브(16) 어레이를 포함하며,

    만약 Oy가, 상기 점등 에지를 따라 놓인, Ox 축에 횡단하는 축이고, W_a가, 상기 Oy 축을 따라 측정된 상기 점등 바라 불리는 횡단 바의 폭이고, W_a-min이, 상기 점등 바라 불리는 횡단 바의 폭으로서, 상기 점등 바라 불리는 횡단 바의 폭이 W_a-min 이상이면 상기 배리어 리브가 상기 전극 요소(4) 위의 유전층의 표면 전위에서의 상당한 감소를 초래하는 상기 점등 바라 불리는 횡단 바의 폭에 대응하면, 상기 점등 바라 불리는 횡단 바에 대해,

    - 임의의 지점(-W_a-min/2≤y≤W_a-min/2)에서, Ox 축을 따른 상기 방전 영역의 2개의 전극 요소의 점등 에지들 사이의 거리는 일정하고;

    - 임의의 지점(y<-W_a-min/2, y>W_a-min/2)에서, Ox 축을 따른 상기 방전 영역의 2개의 전극 요소의 점등 에지들 사이의 거리는, 임의의 지점(-W_a-min/2≤y≤W_a-min/2)에서의 상기 방전 영역의 2개의 전극 요소의 점등 에지들 사이에서의 거리로부터 연속적으로 감소하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
36. 제 5항, 제 9항, 제 10항 내지 제 14항 및 제 27항 내지 제 32항 중 어느 한 항에 있어서, 상기 공동 평면 전극들 사이에서, 50 내지 500 kHz의 주파수에서 각각 일정한 플래토(plateau)를 갖는, 지속 펄스라 불리는 일련의 전압 펄스를 생성하는 전원을 포함하는 것을 특징으로 하는, 플라즈마 디스플레이 패널.
37. 제 5항 또는 제 9항에 있어서, 상기 플라즈마 디스플레이 패널은 어드레스 전극 플레이트(2)를 더 포함하며, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2)는, 상기 공동 평면 전극 플레이트(1)와 상기 어드레스 전극 플레이트(2) 사이에서 상기 방전 영역(3)을 한정하고,

    각 방전 영역 및 각 전극 요소(4)에 대해, W_e-ab가, 상기 [x_ab,x_bc] 간격의 시작에서의 지점(x_ab)에서 Ox 축에 수직하게 측정된 상기 전극 요소(4)의 폭이면, 상기 전극 요소(4)는 점등 바라 불리는 횡단 바를 포함하고, 상기 점등 바라 불리는 횡단 바의 하나의 에지는 상기 점등 에지에 대응하고, Ox 축을 따라 측정된 상기 점등 바라 불리는 횡단 바의 길이는 W_e-ab≤L_a<80㎛이며, L_a는 상기 점등 바라 불리는 횡단 바의 길이인 것을 특징으로 하는, 플라즈마 디스플레이 패널.

Images