KR100968176B1 - 마이크로프로세서 유닛의 열 상태의 실시간 추정 및 예측을위한 방법 및 시스템 - Google Patents

Abstract

과도상태 열 시스템의 열 상태를 예측하는 방법(및 시스템)은, 과도상태 열 시스템의 내부 온도의 추정값에 대한 일관된 세트를 구축하기 위하여, 센서 출력 및 열 파라미터를 합성하는 단계를 포함한다.

열 시스템, 과도상태, 실시간 예측, 실시간 추정, 전체 온도 분포

Description

마이크로프로세서 유닛의 열 상태의 실시간 추정 및 예측을 위한 방법 및 시스템{METHOD AND SYSTEM FOR REAL-TIME ESTIMATION AND PREDICTION OF THE THERMAL STATE OF A MICROPROCESSOR UNIT}

본 발명은 일반적으로 전자소자의 열 상태의 추정 및 예측을 위한 방법 및 장치에 관한 것으로, 더욱 구체적으로, 온도 및 전류 측정의 제한된 세트에 의한 마이크로프로세서 유닛의 열 상태(예를 들어, 전체 온도 분포)의 실시간 추정 및 예측을 위한 방법 및 장치에 관한 것이다.

현재의 컴퓨터 시스템은 시스템의 열 역학을 평가하면서 온도(예를 들어, 열 에너지)의 공간 분포를 추출하는 능력을 가지고 있지 않다.

대표적으로, 프로세서의 보호 모드로의 진입을 개시하기 위해 하나 또는 두 개의 열 센서가 사용된다. 그 결과, 접합 온도 사양의 위반을 회피하기 위하여, 칩에 대해 허용가능한 온도는 필요한 것보다 보수적으로 낮게 유지된다. 이것은 불충분하며 문제가 될 수 있다.

또한, 임의의 구역 상에서의 지속된 전력 소모는 칩의 무결성을 감소시킬 수 있는 실리콘 상에서의 "핫스폿(hotspot)"을 초래할 수 있다. 그러나, 보수적인 온도 사양은 프로세서의 성능을 제한한다. 따라서, 칩을 "안전"한 상태로 하는 것과 칩의 성능을 최적화하는 것 사이에는 타협(tradeoff)이 존재한다.

본 발명 이전에, 칩에 대한 국지적인 그리고 전체적인 최대 온도를 실시간으로 추출하는 것을 다루거나, 칩에 대한 온도를 관리하는 구조화된 방법의 개발을 용이하게 하는 장치 및 기술은 존재하지 않는다.

마이크로프로세서(20 mm x 20 mm 실리콘 칩)에서의 전력 소모는 이번 10년 동안 100 와트(watt) 이상으로 증가할 것으로 예측된다. 도 1a는 기계 명령의 스트림의 실행에 의해, X-Y 평면(예를 들어, 도 1b 참조)에서 소모되는 전력량, Q(x,y,t)이 결정되는 대표적인 냉각장치 구성을 도시한 것이다.

전력은 "누설 전류(leakage current)"라고 불리는 정상 (DC) 성분을 가진다. 각 클록 사이클은 프로세서 회로 계층의 X-Y 평면에 분포된 "에너지 패킷의 양자(quanta of energy packet)"를 방출하여, 비정상의 AC 성분에 기여한다.

프로세서에서의 AC 및 DC 전력 소모의 누적 효과는 그 완전한 잠재 성능을 실현하는 것에 큰 제한 요인이다. 전력 소모이 증가하는 경향은 프로세서 및 냉각 시스템 설계에 있어서 가장 큰 도전을 내포할 것으로 예상된다. 과도상태 전력(transient power)은 시간에 따라 변하는 온도를 생성하며, Tij는 도 1c에 도시된 것과 같이, 임의의 주어진 시간에서의 선택된 구역(i,j)에 대한 평균 온도를 나타낸다. 좌표 xi 및 yj는 직사각형 (i,j)의 중심에 대응한다. 엄밀하게, Tij는 실제로 연속적인 시간 시스템에 대한 Tij(t)이다.

컴퓨터 시스템의 냉각 능력은 프로세서 시스템의 평균 온도를 결정한다. 그러나, 명령의 실행은 프로세서에서 공간적으로 비균일하고 시간에 따라 변하는 전력 소모, Q(x,y,t)를 발생하며, "t"는 시간을 나타낸다. 대응하는 온도 T(x,y,t)는 주어진 순간 시간에서 국지적인 최대값 및 전체적인 최대값을 가질 수 있다.

예를 들어, 정렬 알고리즘은 칩의 산술 유닛(AU : arithmetic unit)을 과도하게 사용하는 반면, 복잡한 유체 역학 문제에 대한 솔루션은 부동소수점 유닛(FPU : floating point unit)을 과도하게 사용할 수도 있다. 그 결과로 발생하는 과도상태 온도, T(x,y,t)는 냉각 시스템의 평균 체적 온도에 대해 몇 도(degree) 변동할 수 있다. 포함된 시간 스케일은 밀리세컨드(millisecond)의 일부분에서 수 밀리세컨드까지의 임의의 것이 될 수 있다. 프로세서는 산술 유닛, 부동소수점 유닛, 캐쉬(cache), 명령 디코딩 유닛 등과 같은 몇 개의 논리적으로 분리된 유닛을 가진다. 연산 동작 중에 모든 유닛이 균일하게 활성화되지는 않으며, 최대 온도가 발생하는 위치는 시간에 따라 이해할 수 있게 이동한다는 점에 유의해야 한다.

이론적으로, 능동 회로소자를 포함하는 실리콘 표면에 분포된 온도 센서의 대규모 어레이는 X-Y 차원에서의 칩의 현재 온도에 대한 양에 관한 링크를 제공한다.

그러나, 다수의 트랜지스터(다이오드) 기반의 온도 센서를 디지털 전자회로 내에 내장하는 것은 디지털 회로 설계와 조화를 이루는 것일 뿐만 아니라, 프로세서 시스템의 비용, 성능 및 신뢰성에 영향을 준다.

실제로, 마이크로프로세서의 온도를 측정하는 한 가지 방법은 다이오드를 온도 센서로서 사용하는 것이다. 이 다이오드는 칩의 외부에 존재하거나, 칩에 내장될 수 있다. 외부의 온도 다이오드는 아날로그 회로에 대해 최적화된 반도체 공정 으로 제조되며, 내부 다이오드보다 더 좋은 해상도를 가지는 경향이 있다. 상기 기술의 현재 상태는 +/- 1 ℃ 이다. 내장 다이오드는 디지털 회로와 타협해야 하며, 더 나쁜 사양을 가진다.

예를 들어, 모토롤라 PowerPC(등록상표)는 +/- 4 ℃ 해상도의 온도 감지 다이오드를 가진다. 다이오드 양단의 순방향 전압 강하, V_d는 온도에 선형적으로 비례하며, 아래의 수식으로 주어진다.

V_d = (N * k * T/q) * ln (I_f/I_s)

여기서, N = 비선형 인자, k = 볼쯔만 상수, T = 절대 온도, q = 전자 전하(electron charge), I_f = 순방향 전류, I_s = 포화 전류이다. N 및 I_s는 공정 및 소자에 의존한다. 따라서, 각 다이오드는 사용하기 전에 교정(calibration)을 해야 한다. 이것은 문제가 있으며 시간을 소비하게 한다.

그러나, 교정을 우회하기 위한 몇 가지 방법이 있다. 한 가지 방법은, Sanchez에 대해 허여된 미국특허로서, 참조를 위해 본 명세서에 포함되는 미국특허 제5,829,879호에 의해 제안된 것과 같이, 하나의 다이오드를 다른 다이오드(32x)보다 더 크게 만들고, 두 개의 V_d 전압의 비율을 관찰하는 것이다. 또 다른 방법은 순방향 전류 I_f를 변동시키고, 비선형 인자를 결정하기 위한 두 개의 전압의 비율을 관찰하는 것이다. 두 방법은 더 큰 칩 면적(케이스 1) 또는 다수의 전류원(케이스 2)과 같은 실제적인 불이익을 가지고 있다.

온도 감지 다이오드는 약 2mV/℃를 소모하며, 적절한 동작을 위하여 안정된 전류원, 저잡음 증폭기 및 고해상도 ADC를 필요로 한다. 다수의 상이한 위치에서 온도를 정확하게 측정하기 위하여, 모든 아날로그 구성요소를 잡음이 있는 고속 디지털 회로와 일체화하는 것은 큰 도전이 될 것이다.

또 다른 실제적인 고려는, 공간의 제약으로 인해 종종 다이오드 센서를 핫-스폿 바로 위에 둘 수 없다는 것이다. 따라서, 진정한 핫-스폿 온도를 결정하기 위해서는, 가장 좋은 센서라도 일부 형태의 공간 외삽법(spatial extrapolation)이 여전히 필요하다.

또한, 대역폭이 제한된 센서는 어떤 위치의 현재의 온도에 대한 (그 시간 상수로 인한) 지연된 측정을 기껏해야 제공할 수 있으며, 주어진 연산 부하 하에서 온도 특성을 예측하는 능력을 가지고 있지 않다.

열 커패시턴스(thermal capacitance)로 인한 X-Y 평면에서의 추가적인 전파 지연은 임의의 위치에서의 현재의 온도가 인접 센서의 온도로부터 이탈하게 한다.

마이크로프로세서의 현재 및 미래의 온도가 제한된 세트의 센서(온도, 전류 등)를 참조하여 지능형 방법론을 이용하여 수 밀리세컨드 미리 예측될 수 있다면, 프로세서 온도를 관리하는 새로운 방법이 개발될 수 있다. 동적 열 관리(DTM : dynamic thermal management) 기술(예를 들어, D. Brooks 및 M. Martonosi, "Dynamic Thermal management for High Performance Microprocessors(고성능 마이크로프로세서를 위한 동적 열 관리)", IEEE, 2001, 171-182 참조)이 열 상태의 개선된 지식으로 적용될 수 있다. 적응형 냉각 시스템은 칩의 성능을 최적화하도록 구성될 수 있다.

따라서, "핫 스폿"은 어플리케이션의 종류에 따라 칩 상에서 이동할 수도 있다. 이에 따라, 전체적인 범위의 사용 또는 이산(discrete) 온도 센서가 최적은 아니다. 또한, 2-3 도(degree)의 보수적인 예측이 성능을 억제할 수도 있다. 또한, 이산 센서를 올바른 스폿에 위치시킴에 있어서 문제가 있다. 실제로, 다수의 어프리케이션은 센서가 관심 영역에 위치되는 것을 방지한다.

본 발명 이전에는, 이질적인(예를 들어, 분리된) 온도 감지 회로를 최적화된 디지털 유닛(예를 들어, 최대 속도에서 작동하는 세대(generation)를 위해 최적화된 프로세서, 부동소수점 유닛 등)에 설치하는 것은 프로세서(예를 들어, 게임 칩과 같이 특수하게 전문화된 칩)의 성능을 악화시킬 수도 있다는 또 다른 문제점이 있었다.

이에 따라, 의도하는 곳에 센서를 항상 설치할 수는 없으므로, 온도의 추정이 요구될 수도 있다. 동일한 증거에 의하여, 센서를 프로세서/부동소수점 유닛의 중간에 설치하는 사치를 부리지 않고도 양호한 정확도로 프로세서/부동소수점 유닛 내부의 온도를 인식하는 것이 유용해질 것이다.

따라서, 본 발명 이전에는, 이러한 최적화 기술이 개발되지도 않았고, 종래의 기술 및 장치의 문제점도 인식되지 않았다. 즉, 칩 온도의 실시간 실행가능한 추정 및 예측을 통해 칩의 온도를 관리함에 있어서 혁신이 없었다.

종래의 방법 및 구조의 전술한 그리고 그 외의 예시적인 문제점, 결점 및 단점을 고려하면, 본 발명의 예시적인 특징은 칩에 대한 국지적인 그리고 전체적인 최대 온도를 실시간으로 추출하기 위한 방법 및 구조를 제공하는 것이다.

발명의 또 다른 특징은 칩에 대한 온도를 관리하기 위한 구조화된 방법 및 시스템을 제공하는 것이다.

발명의 또 다른 특징은 온도 및 전류 측정의 제한된 세트에 의하여 전자 칩 표면에 대한 전체적인 온도 분포 맵(map)을 실시간으로 추정 및 예측하는 방법(및 시스템)을 제공하는 것이다.

본 발명의 제1형태에서는, 온도 및 전류 측정의 제한된 세트에 의하여 전자 칩 표면에 대한 전체적인 온도 분포 맵을 실시간으로 추정 및 예측하는 방법(및 시스템)이 제공된다.

상기 방법은, 칩 최대 온도의 연산(예를 들어, 추정 또는 예측 중 어느 하나를 참조)을 용이하게 하기 위하여, 불특정 파라미터를 갖는 시스템의 과도상태 열 역학과 전략적으로 배치된 센서의 출력이 합성되어 있는 논리적 구조(framework)를 제공한다. 상기 방법은 온도를 측정할 때 포함된 공간적인 오프셋 및 시간 지연을 보정한다. 또한, 상기 방법의 단순화는 온도의 연산된 값의 유연성 및 정확도를 타협함으로써 달성된다.

발명의 방법론(및 시스템)은 다음의 단계를 포함할 수 있는 실시간 실행가능한 알고리즘을 제공한다:

1) 실리콘 칩 표면을 X-Y 평면에서 유한의 연속적인 구역(예를 들어, 직사각형 구역)으로 경계를 정함;

2) 칩 표면으로부터 주변으로의 동적인 열 전달을 위한 감소된 차수의 추정기 모델을 개발함;

3a) 온도 센서를 배치하고, 누락된(missing) 온도 성분을 추정함;

3b) (프로세서 표면 상에 또는 프로세서 표면으로부터 떨어져서 온도 센서가 이익이 되도록 배치됨);

3c) (추정 정확도를 증가시키기 위하여, 각종 구역으로의 실제 전류가 측정됨);

4) 명령 캐쉬를 X-Y 분포된 "열 패킷의 양자"의 시퀀스(sequence)로 맵핑함;

5) 단계 4의 캐쉬 내용의 실행을 가정하여 미래의 칩 온도를 예측함;

6) 전력 이력(history)을 이용하여, 예측 안내 시간이 증가되거나, 알고리즘 복잡도가 감소됨;

7) 평균적인 연산 온도로부터 "대표" 피크 온도 맵을 연산함;

8) DTM 모듈에 합성 온도를 제공함;

9) 동간격의 샘플링 레이트에서 상기 단계 3c 내지 단계 7을 실시간으로 반복함; 및

10) 모델 파라미터 및 온도 예측 능력을 정기적으로 평가 및 업그레이드 함.

다음으로, X-Y 평면 상에서의 예측된 온도 분포는 실리콘 표면 상에서의 온도의 개선된 관리를 달성하기 위해 활용된다. 단순한 동적인 열 관리(DTM) 모델 또는 실시간 피드백 제어의 양자가 이행을 위해 고려될 수 있다.

특수한 프로세서/냉각 시스템에 따라서는, 더 단순한 설계 알고리즘, 또는 독특한 보간 방식을 갖는 센서의 어레이가 온도 분포를 구축하기 위하여 사용되는 대안적인 방법이 도시되어 있다.

따라서, 상기 발명은 명령 스트림(예를 들어, 캐쉬 명령 스트림)에 기초하여 전력을 추정/예측할 수 있고, 이러한 명령을 처리하기 위하여 칩으로 얼마나 많은 전력이 입력될 것인지(예를 들어, 1 Mb 명령 스트림은 소정의 전류량 등을 발생함)에 대해 추정될 수 있다. 이것은 설계자가 명령 스트림을 선험적으로 검사할 수 있게 하며, 칩으로 "축적(dump)"될 온도(전류)가 축적이 발생하기 이전에 예측될 수 있다. 이것은, 일부의 확립된 전력 특성 기준 등에 대한 위반이 있는 것으로 판정되면, 프로그램의 명령을 "재혼합(reshuffling)"하는 것을 가능하게 한다. 이에 따라, 예를 들어, 하나의 명령 세트가 또 다른 것에 찬성하여 선택적으로 실행될 수 있도록, 연산 시퀀스가 관리될 수 있으며, 이로 인해, 명령 등을 실행하는 순서를 변경함으로써, 전력 수요를 재분배할 수 있다.

또한, 다른 어플리케이션에서, 칩의 상부에 약간 미세한 형태의 온도 제어 소자가 존재한다고 가정하면, 가장 필요로 하는 칩 영역(예를 들어, "핫 스폿")에 냉각 능력을 채널링(이동)하는 능력이 있다. 즉, 행해진 예측에 기초하여(예를 들어, 처리될 다가오는 명령에 기초하여) 냉각이 "핫 스폿"으로 이동될 수 있다. 이에 따라, 냉각 능력이 고정되어 있더라도, 본 발명의 예측 및 온도 맵의 인식에 기초하여 재분배(이동)하는 능력이 존재한다. 이와 같이, 상기 발명은 우선적인 제어를 제공한다.

여기서 예시적으로 논의된 상기 방법(및 시스템)이 마이크로프로세서의 열 관리를 행하는 어플리케이션에 대해 초점을 맞추더라도, 직접 측정될 수 없는 임계온도에 의존하는 임의의 화학 공정 산업 또는 제조 산업은 본 발명의 방법의 장점을 취할 수 있다는 점을 이해해야 한다.

또한, 본 발명은 센서의 측정/설계된 값 출력을 센서의 예상 출력과 비교할 수 있다는 점에서, 오작동 중이거나 결함이 있는 온도 센서를 검출할 수 있다. 측정/설계된 값과 예상 값 사이에 큰 차이가 있다면, 본 발명은 그 센서가 오작동 중인 것으로 선언할 수 있으며, 센서는 발명의 알고리즘으로부터 제거될 수 있다.

이에 따라, 하나의 센서가 "오작동"하고 있으면, 불일치하는 출력을 생성하도록 경계가 정해진다. 따라서, 예상값 및 측정값 사이의 에러를 관찰하게 되고, 그것이 일부 소정의 한계/임계값 이상이면, 센서는 결함/오작동인 것으로 판정될 수 있고, 새로운 센서 세트에 의해 작동하도록 알고리즘을 재배열한다.

따라서, 본 발명은 온도 센서 고장 검출에 유익하게 사용될 수 있다.

전술한 그리고 그 외의 예시적인 목적, 형태 및 장점은 도면을 참조한 본 발명의 예시적인 실시예에 대한 다음의 상세한 설명으로부터 더욱 쉽게 이해될 것이다.

도 1a-1c는 마이크로프로세서 칩을 갖는 대표적인 냉각 시스템(100)을 예시한 것이고,

도 2a-2c는 열의 평면내(in-plane) 및 직교 확산의 개략적인 표현을 예시한 것이고,

도 3은 분포된 센서 시스템으로부터 온도를 추정 및 예측하는 것을 예시한 것이고,

도 4는 구리 실린더(405)를 이용한 1차원 과도상태 실험계(400)를 예시한 것이고,

도 5는 계단식 입력 전류에 의해 측정된 온도를 예시한 것이고, 도 6은 구리 실린더(405)의 랜덤 가열을 예시한 것이고,

도 7은 1차원 과도상태 열 모델(700)을 예시한 것이고,

도 8은 집중 파라미터 모델(800)을 이용한 단순한 설계를 예시한 것이다.

도 9는 설계 정확도에 대한 파라미터 불일치(예를 들어, 필름 열 전달 에러)의 효과를 예시한 것이고,

도 10은 설계 정확도를 증가시키는 개선된 모델 파라미터를 예시한 것이고,

도 11은 필름 열 전달 계수의 에러로 인한 온도 설계시의 상대적인 에러를 예시한 것이고,

도 12는 설계 정확도에 대한 파라미터 불일치(예를 들어, 열 저항 에러)의 효과를 예시한 것이고,

도 13은 열 저항의 에러로 인한 온도 설계시의 상대적인 에러를 예시한 것이고,

도 14는 "누락된" 온도 성분을 구축하기 위한 추정 방법론/구조(1400)를 예시한 것이고,

도 15는 다른 온도 측정을 위한 "누락된" 온도의 구축을 예시한 것이고,

도 16a는 단순한 설계 및 추정기 기반의 구조 사이의 에러를 비교하여 예시한 것이고,

도 16b는 측정된 온도의 추정을 누락된 상태와 비교한 에러를 예시한 것이고,

도 17a-17c는 과도상태 가열로 인한 2차원 온도 분포를 예시한 것이고,

도 18a-18b는 다차원 열 시스템에 대한 집중 파라미터 모델을 예시한 것이고,

도 19는 모델 검증을 위한 2차원 열 소스를 예시한 것이고,

도 20은 실시간 실행가능한 알고리즘을 제공하는 발명의 방법의 순서도(2000)이다.

지금부터 도면, 더욱 구체적으로 도 1a 내지 도 20을 참조하면, 본 발명에 따른 방법 및 구조의 예시적인 실시예가 도시되어 있다.

예시적인 실시예

도 1a는, 프로세서 회로(110)의 스위칭이 명령 세트(115)의 시퀀스에 의해 구동되고, (트랜지스터 스위칭 동작으로 인한) V(전압)-I(전류) 곱에 의해 발생된 열 유속(120)이 열 인터페이스 재료(TIM : thermal interface material)(140)를 통해 열 싱크(heat sink)(130)로 최종 전도되는 종래의 냉각 시스템(100)을 도시한 것이다. 도시된 것에 의해 알 수 있는 것과 같이, 열 유속은 공간적으로 분포된 불안정한 열 유속일 것이다.

프로세서 칩(110) 자체는 약 20 mm x 20 mm의 면적이며 약 500 ㎛m의 두께를 가진다. 도 1b는 능동소자를 그 위에 갖는 칩(110)의 실리콘 표면(1101)의 하부를 도시한 것이다. 도 1b에 도시된 것과 같이, 열 발생 표면(1101)은 X-Y 평면에서 직사각형 또는 정사각형(150)의 연속적인 세트에 의해 경계가 정해져 있다.

대표적인 프로세서 열 시스템에 대한 집중 파라미터 모델은 수식화될 수 있다(예를 들어, T.Goh, K.Seetharamau, G.Quadir, 및 Z.Zainal, "Thermal methodology for evaluating the performance of microelectronics devices with non-uniform power dissipation(비균일 열 소모를 갖는 마이크로전자 소자의 성능을 평가하기 위한 열 방법론)", IEEE- Electronics packaging technology conference, 2002, pp.312-315).

따라서, 열 발생 표면(예를 들어, 실리콘 표면)은 구역(예를 들어, 직사각형 구역)을 갖는 그리드(grid) 형상의 평면소자로서 간주된다. 각 직사각형 구역 (i, j)은 평균 온도(Tij)와 연관되어 있다. Tij는 구역(ij)에 대한 절대 최대 온도의 프록시 변수(proxy variable)인 것으로 이해된다. Tij를 대표 Tij-max와 관련시키는 방법은 후술한다. 하나의 시도는 온도가 실시간으로 추정 및 예측될 수 있는지가 된다.

단순 보간법

본 발명의 추정 특징으로 돌아가기 전에, 칩에 관한 최대 온도를 추적하는 더 단순한 방법을 설명한다.

(nxn) 구역(예를 들어, 도 1b 참조)을 갖는 칩 표면 상에 온도 센서의 어레 이를 배치함으로써, (nxn) 순간 온도 값이 측정된다. 센서를 가능한 한 떨어지도록 분포시키는 것이 경제적이므로, 측정된 데이터는 진정한 국지적인 최대값 및 전체적인 최대값을 결정하기 위한 보간 방식을 필요로 한다.

한편, 임의의 공간 에일리어싱(aliasing) 효과로 인해 진정한 최대값이 누락되지 않도록, 센서는 최소 간격을 가진다. 연관된 열 커패시턴스를 갖는 실리콘 표면 상의 온도 분포가 가파른 불연속성을 가질 수 없으므로, 2D 온도 분포에 대해 유연한 표면을 예상하는 것이 합리적이다.

도 2a-2c는, 열 유속의 직교 확산(예를 들어, 도 2b에 도시)과 열 유속의 평면내 확산(도 3)이 존재하는 저항 네트워크(예를 들어, 도 2b 및 2c 참조)의 형태로 열 유속 경로(220)가 모델링되어 있는 시스템의 이산(discrete) 열 모델의 개략적인 표현을 도시한 것이다. 또한, 도 1a-1c에 도시된 것과 유사하게, 실리콘 마이크로프로세서(210), 열 싱크(230) 및 열 인터페이스 재료(TIM)(열 도전성 페이스트)(240)가 표시되어 있다. 구역 (ij)의 노드로의 열 유속(220)은 인접 구역을 통해서만 발생할 수 있음에 유의해야 한다.

노드 (ij) 및 포위한 4개의 노드 사이의 온도 분포가 (x, y)의 더 높은 차수(order)의 함수라고 가정하면, 개연성 있는 최대 온도를 결정하기 위하여, 라그랑주 보간법(Lagrangian interpolation method)이 사용될 수 있다. 5개의 노드의 참여는 x 및 y의 10차 다항식을 생성할 것이라는 점에 유의해야 한다. 대표적인 프로세서 시스템의 열 특성의 지식을 포함하는 수치 단순화가 행해질 수 있으며, 이것은 나중의 발명 및 어플리케이션의 주제가 될 수 있다.

모든 노드에 대하여 보간 및 최대값 연산을 반복함으로써, 주어진 순간 시간에서의 각 측정 세트에 대해 전체적인 최대값이 얻어진다. 다음의 각 샘플링 시간에서 연산 동작이 반복되면, 최대값을 포함한 실시간 온도 맵이 얻어질 수 있다. 열 커패시턴스 및 열 저항의 효과가 명시적으로 고려되지 않으므로, 단순 온도 보간법의 신뢰도는 떨어진다. 현재의 어플리케이션은 최대 온도의 연산에서의 신뢰도 레벨을 더욱 증대시킬 것을 추구한다.

따라서, 본 발명의 제1의 예시적인 특징은 단순 동적 모델을 확립하여, 좌표계(xi, yj)의 중심에 위치한 직사각형(또는 정사각형)의 온도 Tij를 추정하는 것이다.

다음 특징은 예측된 전류(또는 열 소모)와 함께 추정기-예측기를 이용하여 미래의 온도를 설계하는 것이다. (미래의 전류 파형 형태를 스스로 추출하는 메커니즘은 별도의 발명이다. 논리적으로, 실행될 명령 큐를 분석함으로써, 현재의 프로파일을 구축할 수 있다.).

발명의 제3특징은 변환 동작을 통해 하나의 구역에 대한 추정된 온도를 가장 가능성 있는 피크 온도로 변환하는 것이다. 이들 각 단계는 이후 상세하게 논의된다.

모델 구축

연관된 냉각 시스템을 갖는 프로세서 칩은 수학적인 측면에서 거대한 3차원 공간에 분포 및 결합된 열-저항 및 열-커패시턴스의 이산 세트(예를 들어, T.Wang, Y.Lee 및 C.Chen, "3D Thermal-ADI- An efficient chip-level transient thermal simulator(효율적인 칩-레벨 과도상태 열 시뮬레이터)", ISPD, April, 2003, pp. 10-17)로서 관찰될 수 있다.

열 관점에서 프로세서 설계를 평가하기 위한 정교한 시뮬레이션 패키지는 현재 시장에 존재한다(예를 들어, D.Brooks, V.Tiwari 및 M.Martonosi, "Wattch: A framework for architectural-level power analysis and optimization(아키텍처-레벨 전력 분석 및 최적화를 위한 프레임워크)", ISCA, 2000, pp. 83-94).

열 시스템의 상태 변수 표현은 이산 열 커패시턴스의 명목 온도에 대응하고, 구동 입력은 열 소모 요소로의 전류이다. (프로세서 시스템의 완전한 유한 요소 표현은 예를 들어, 2500 또는 그 이상의 높은 차수의 모델로 귀결될 수 있으며, 따라서, 실시간 구현을 불가능하게 한다.)

칩의 전열(electrothermal) 시뮬레이션에 대한 모델 차수는 수학적으로 감소될 수 있다(예를 들어, C.Tsai 및 S.Kang, "Substrate thermal model reduction for efficient transient electrothermal simulation(효율성 있는 과도상태 전열 시뮬레이션을 위한 기판 열 모델 감소)", IEEE, 2000, pp. 185-190).

본 발명에서는, 프로세서 시스템 및 공학 평가에서의 열 전달의 원리를 이용하여, 모델 복잡도가 더 낮은 차수의 시스템(예를 들어, 10 내지 50의 범위)으로 감소된다.

시스템의 더 낮은 차수의 모델을 달성하기 위한 핵심은 도 2a-2c에 도시된 것과 같이, 열 유속의 직교(Z) 및 평면내(XY) 성분으로의 확산을 관찰하는 것이다(명확함을 위하여, 도 2a-2c에는 열 커패시턴스가 도시되지 않음). 다시, 도 2b는 접합 온도 T_J 및 주변 온도 T_amb를 따르는 직교 확산을 도시한 것이다. 도 2c는 평면내 확산을 도시한 것이다.

평면내 표면은 제한된 수의 구역(예를 들어, 5 x 5)으로 분할되어 있다. 직교 경로는 각 XY-구역에 대응하는 열 커패시턴스 및 열 저항의 유한 세트를 포함(구성)하는 단일 컬럼(column)이다.

열 시스템의 상태 변수 모델은 전류 입력에 의해 구동될 수 있으며, 모델 출력은 대응하는 온도 값을 제공하도록 조직될 수 있다. 대표적으로, 모델이 실제의 열 시스템의 정확한 표현이면, 직접적인 온도 측정 없이도 온도 분포를 연산할 수 있어야 한다.

그러나, 실제적인 "실세계" 어플리케이션에서는, 상기 모델이 열 파라미터가 변하기 쉬운 복잡한 현상의 근사화(approximation)에 불과하다. 그러므로, 온도 예측을 로버스트(robust)(즉, 의존 가능하고 정확한) 공정으로 하기 위해서는, 특정량의 온도 측정이 필요하다.

도 3은 매우 제한된 양의 온도 측정이 (예를 들어, 센서(360)(예를 들어, 실리콘 상에 직접 분포되고 선택적으로 내장되며, 노이즈를 가지거나, 또는 노이즈를 가지지 않음)를 통해) 칩 자체에서 가능한 것으로 가정한 구성을 도시한 것이다.

그러나, 상당히 큰 양(예를 들어, 10 내지 20)의 센서(361)(노이즈를 가지거나, 노이즈를 가지지 않음)는 열 싱크(330)(예를 들어, 열 싱크의 유연한 표면)와 같은 냉각 시스템 상에 분포될 수 있다. 도면번호 331은 열 싱크(330)의 TIM 측 부(side)를 예시한 것이다. 이들 센서는 프로세서 설계에 영향을 미치지 않기 때문에 유익하다.

그러나, 하나의 시도는, 이들 센서(361)가 일정한 거리(예를 들어, 일부 어플리케이션에서는 약 600 ㎛)만큼 칩 표면으로부터 이격되도록 경계가 정해지며, 실리콘 표면(310)에 의해 관찰되는 순간적인 피크-온도를 제공할 수 없을 수도 있다는 것이다. 따라서, 측정 평면(362)은 프로세서에 근접해 있지만, 프로세서로부터 떨어져서 위치해 있다.

그러나, 본 발명에서는, 열 시스템의 더 낮은 차수의 상태 변수 모델을 분포된 센서(361)의 측정과 결합함으로써, 실리콘 표면(310) 상의 누락된 온도 프로파일을 실시간으로 구축하도록 하는 논리적 절차가 개발된다.

파라미터 변동의 존재시에도 정확도를 갖는 발명의 방법이 도시되어 있다. 일반적으로, 다음의 한정사항은 동일한 방법론에 의해 해결될 수 있다:

ㆍ 센서 측정 노이즈의 존재;

ㆍ 유한 센서 대역폭의 효과;

ㆍ 열 파라미터의 변동; 및/또는

ㆍ X-Y 구역의 알려지지 않은 전류에 대한 확대된 모델.

실험적 검증

모델의 정확도를 검증하기 위하여, 본 발명자에 의해 일련의 실행이 수행되었다. 첫 번째는 1차원(1D) 열전달 문제가 수식화되는 실험이다.

도 4는 예시적인 12.5 mm 직경을 갖는 고체의 구리 실린더(405)가 열 소 스(415)에 의해 구동되는 구성(400)을 도시한 것이다. 디지털 신호 프로세서(DSP)(425)는 소정의 전류 파형 형태(435)를, 예시적인 75 mm x 75 mm 정사각형 구리 판(445)에 부착된 (열 소스(415)를 구성하는) 전력 저항의 세트에 공급한다. 구리 판(445)은 균일한 열 소스로서 작용한다. 또한, 도 4에는, 디지털-아날로그 변환기(475), 기억소자(485) 및 아날로그-디지털 변환기(495)가 도시되어 있다.

소스(415)로부터의 열 유속은 구리 실린더(405)를 통해 축 방향으로 전도된다. 열 유속은 구리 실린더(405)를 둘러싼 공기의 자연 대류(convection)를 통해 최종적으로 주변으로 전달된다. 4개의 온도 센서(예를 들어, 열전대(thermocouple))(460)는 구리 실린더(405)에 표면-실장 되어 있고, 각각은 예시적으로 약 25 mm만큼 이격되어 있다.

제1온도(Tin)는 구동 입력으로서 선택되며, 3개의 나머지 온도는 상태 벡터의 성분으로서 모델링된다. 이상적으로는, 구동 입력 Tin이 열 소스(415)로의 전류 입력에 의해 대체되어야 한다.

감소된 복잡도를 갖는 방법론의 핵심 특징을 예시하기 위하여, 설명된 것과 같은 문제는 도 5-6에 대해 모델링 및 추가로 설명되었으며, 도 5-6은 본 발명의 실시를 위해 축소된 것을 도시하고 있다.

도 5는 4 암페어의 계단식 입력 전류(예를 들어, 도 5의 삽화 참조)에 대해 측정된 과도상태 온도를 도시한 것이다. 예상한 것과 같이, 모든 온도 데이터에서 지수함수적 증가가 관찰될 수 있다.

시간 원점(t = 0 또는 T0) 근처에는, Tin에 비해 T3에 있어서 25초의 지연이 존재한다. Tin은 T0, 또는 유속을 구리 실린더로 구동하는 온도를 나타내며, 3개의 다른 온도는 T1, T2 및 T3(지수함수적으로 증가함)으로서 탐지된다. 센서가 동일한 거리(25 mm)에 있더라도, 인접한 센서 사이의 온도 차이는 점진적으로 감소한다. 이것은 열 유속이 축방향으로 흐를 때, 대류로 인해 손실되는 열 유속 때문이다.

이에 따라, 다른 온도를 알면, 모델을 이용하여 온도를 측정하고, 모델 및 측정을 비교하여, 이들 온도가 단순화된 시스템에서 얼마나 정확하게 추종되는지를 결정함으로써, 이들 온도의 일부(예를 들어, T1, T2, T3 등)가 설계될 수 있는지에 논점이 있다.

도 6a-6c는 DC 전류에 중첩된 랜덤 전류 파형(AC), 구체적으로는, 구리 실린더의 랜덤 가열에 대응한다. 따라서, 계단식 입력 전류만을 이용하는 도 5에 비해, 도 6은 계단식 입력의 상부의 랜덤 파형을 사용함으로써, 상이한 양의 전류를 발생하는 상이한 프로그램(그리고, 이로 인해, 상이한 종류의 명령)의 실행을 시뮬레이션 한 것이다. 도 6b는 도 6a의 상세한 부분, 구체적으로는, 히터로의 전류의 시간 시퀀스를 도시한 것이다.

도 6c(평균 DC 값으로 인한 실제적인 온도의 지수함수적 증가를 도시함)로부터, DC 성분은 온도에 있어서 지수함수적 증가를 야기시키며, 전류의 랜덤 변동은 측정된 온도(예를 들어, Tin, T1, T2 및 T3)에 실질적으로 중요하게 영향을 미치지 않는다는 점을 관찰할 수 있다.

또한, 측정 포인트가 열 소스로부터 멀어져 감에 따라 랜덤 성분은 점진적으로 감소된다. 따라서, Tin 파형은 열 소스에 가장 근접하여 있으므로 가장 큰 차이 를 보여주며, T3은 소스로부터 가장 멀리 있으므로 가장 작은 차이를 보여준다.

사실상, 열 소스(415) 및 측정 포인트 사이의 열 전도 물질은 저역통과 필터로서 작용한다. 그러므로, 소스(415) 및 관찰 포인트 사이의 거리는 추정 공정에 있어서 중요할 수 있다.

1차원 열 모델:

도 7a는, 도 4에 대응하며 DSP(725), 전류 소스(735) 및 DAC(775)를 포함하는 1D 열 시스템의 집중 파라미터 모델(700)(1D-과도상태 열 모델)을 도시한 것이다. 도면번호 610은 열 커패시턴스를 나타낸다.

전기 저항은 열 저항에 대응하고, 커패시턴스는 구리-실린더 부분의 열 용량(610)에 대응한다. 포인트 1, 2 및 3으로 표시된 각 노드는 에너지 균형을 충족해야 한다. 예를 들어, 도 2b의 노드 2는 이하의 수식 1 및 2(단순화를 위하여 첨자는 피함)를 충족해야 한다:

에너지 유입 Q12 = (T1-T2)/R12

에너지 유출 Q23 = (T2-T3)/(R23) (1)

에너지 유출 Q2g = (T2-Tg)/R2g

축적된 에너지 = C2 x d(T2)/dt

에너지 균형: Q12 = Q23 + Q2g + C2 d(T2)/dt (2)

여기서, 첨자 "g"는 (전기 시스템 표현으로) 접지를 말하며, 열 시스템에서는, 주변 온도로서 알려져 있고, d()/dt는 시간 도함수이며, R은 노드 사이의 열 저항을 말하며, C는 열 커패시턴스이다. 구리의 열 전도성 및/또는 공기 필름 열 전달 계수 (h)가 저항을 결정함에 유의해야 한다.

T1, T2 및 T3이 주변에 대한 온도이면, 수식 (2)는 다음과 같이 재배열될 수 있다.

C2 x d(T2)/dt = (1/R12) x T1 + (- 1/R12 - 1/R23 - 1/R2g) x T2 + (1/R23) x T3 (3)

각 노드에 대해 유사한 단계가 반복되고, [ ]로 표시된 행렬 형태로 함께 그룹화되며, 컬럼 벡터가 굵은 글씨체이면, 다음의 동적 모델이 얻어진다:

dT/dt = [A_c] x T + [B_c] x U (4)

수식 4에서, [A_c] 및 [B_c]는 열 시스템의 연속 시간 표현과 연관된 일반 행렬이며, [T] 및 [U]는 상이한 길이의 컬럼 벡터이다. 도 4의 예에서, [U]는 1차원 변수이다. 잘 알려진 이산화 방법(discretization method)을 이용하면, 수식 4는 이산 시간의 예에서만 관찰되는 열 시스템을 나타내도록 변환될 수 있다. 선택된 샘플링 레이트에 대하여, 수식 4는 다음과 같이 된다:

Tn+1 = [A] x Tn + [B] x Un (5)

여기서, 행렬 [A] 및 [B]는 [A_c], [B_c] 및 샘플링 시간의 잘 알려진 적분 함수이다. 선택된 예에 대해 적용될 경우, 행렬 [A]는 3 x 3 차수이며, 로우(row)-2에서 3개의 영이 아닌(non-zero) 요소를 갖는 띠 대각 행렬(banded diagonal matrix)를 가진다. 모델 차수를 낮게 유지하기 위하여, 실린더의 연장된 부분은 열 용량을 갖지 않는 저항으로서 처리된다.

Tm으로 표시된 측정된 온도 벡터는 일반적으로 다음과 같이 표현된다:

Tmn = [C] x Tn + [D] x Un (6)

예를 들어, T1, T2 및 T3를 나타내는 상태 변수의 3개의 요소는 모두 직접 측정되며, [C]는 단위 행렬이고 [D]는 영 행렬(null matrix)이다.

도 8은 DSP(825), 전류 소스(835), DAC(875), 기억소자(885) 및 ADC(825)를포함하는 집중 파라미터를 이용한 간단한 설계의 모델(800)을 예시한 것이다. 온도는 시간에 따라 변하며, Tn은 주어진 노드/위치에서의 현재의 온도를 나타내며, Tn+1은 시간이 경과한 후의 온도를 나타낸다.

관찰에 의하면, 이것은 연산을 위한 단순한 구조이며, 이 구조는 파라미터 변동에 민감함을 알 수 있다. 따라서, 다른 위치에서의 예상된 온도(예를 들어, T1, T2, T3 등)를 설계하는 한 가지 방법은 하나의 위치에서 온도를 측정하고, 열 모델을 구축하며, 이 모델을 이용하고, 전도성 및 열 용량을 이용하여 온도를 설계할 수 있고, 설계된 값을 얻을 수 있다.

단순 외삽법에 의한 칩 상의 온도 연산:

수식 5에 의해 표현된 모델은 그 정확도를 테스트하기 위해 적용될 수 있다. 전류의 계단식 입력에 대해, 온도가 탐지될 수 있다.

h = 50 W/m²s로 가정한 필름 열 전달 계수에 대하여, 도 9는, Tin이 구동 입력으로 사용될 경우, 모델에 의해 설계되는 것과 같은 T1, T2 및 T3의 시간 이력을 도시한 것이다. 측정과의 큰 편차가 관찰될 수 있다. 따라서, 도 9는, 모델 파라미 터에 대해 가정을 하였지만, 이러한 가정이 올바르지 않다면, 모델이 잘 설계될 수 없을 것이고, 그 값이어야 하는 것에서 얼마나 많이 편차가 발생하는지를 알 수 없다는 점을 보여주는 것이다.

예를 들어, 시스템이 팬에 의해 냉각된다면, 강제 대류는 대응하는 "h" 값을 가질 것이다. 그러나, 팬이 ON이 아니면, 자연 대류가 발생한다(실험적인 경우). 실린더 상의 자연 대류에 대한 h 값(= 5.5)이 선택되고, 모든 요소가 다시 연산되면, 도 10에 도시된 것과 같이, 크게 개선된 설계가 얻어질 수 있다.

따라서, 도 10은 온도 정보는 없지만 더 나은 파라미터(예를 들어, 다시 h = 5.5)를 갖는 단순한 모델 설계를 도시한 것이다. 이에 따라, h = 5.5가 모델에 대입되면, 설계된 온도는 미세한 편차를 가지면서 추종할 것이다. 따라서, 양호한 설계가 행해질 수 있다.

대응하는 에러 도면이 도 11에 도시되어 있다. 이 실험의 핵심적인 형태는, 구동 포인트 (Tin) 온도가 알려지고, 모델 파라미터가 실제를 근접하게 반영하도록 선택되면, 단순한 순방향 설계는 이 경우의 연구에 있어서 6%의 최악의 경우의 정확도로 온도를 산출할 수 있다는 것이다. 도 11에 도시된 것과 같이, 온도 3은 약 2%의 정상 에러를 갖는 것으로 도시되어 있다.

마이크로프로세서 환경에서, 직교 확산을 연구해야 하면, 상이한 시나리오를 고려해야 한다.

TIM 재료(140, 240, 340)의 열 전도성과 같은 특성은 잘 정의된 것이 아니며, 변동에 영향을 받기 쉽다. R12가 25%만큼 변동이 있는 TIM의 열 저항에 대응한 다고 가정하면, 수식 5를 이용한 단순 설계는 도 12에 도시된 특성을 산출한다. 대응하는 에러 도면은 도 13에 도시되어 있다. 일부의 경우, 에러는 도시된 것과 같이, 16%보다 더 높을 수도 있다.

따라서, 하나의 시도는 열 시스템의 동작 생존 주기 동안에 파라미터의 효과가 변하는 것을 어떻게 치유하는 것인지에 관한 것이다.

더욱 중요하게는, 칩 상에서의 제한된 수의 온도 측정에 의하여, 칩 상의 다른 위치에 대응하는 누락된 온도 성분을 구축하는 방법이 바람직하다. 본 발명은 이러한 방법론을 제공한다. 구체적으로, 이 시도를 해결하기 위하여, 본 발명은 도 14를 참조하여 이하에서 논의되는 것과 같이, 상태 변수 추정기 기술을 활용한다. 이하에서는, 문제가 어떻게 극복되는지, 그리고 센서에 의한 측정이 어떻게 이용되는지에 대해 설명한다.

추정기 방법을 이용하여 "누락된" 온도 시퀀스를 연산:

추정기를 설계하기 위한 이론적 토대는 잘 확립되어 있다. 누락된 온도 측정을 재구축하기 위한 것뿐만 아니라, 파라미터 변동에 대한 상태 추정의 민감도를 감소시키기 위한 이 방법의 새로운 사용은 본 발명의 중요한 속성이다.

도 14는 과도상태 온도 추정기의 동작을 예시한 것이다. 추정기는 관찰 시퀀스(즉, 측정)를 이용하여 동적 시스템의 상태를 추정하기 위한 엄밀한 토대를 수학적으로 제공한다. 측정은 시스템의 내부 상태와 연동된다. 수식 6은 측정과 상태/입력 벡터 사이의 관계를 나타낸다. 통계적으로 최적인 경로를 따르는 상태 추정을 업데이트하기 위하여 관찰이 사용되므로, 이 방법은 모델 파라미터 변동에 대해 덜 민감하다.

도 14는 추정된 성분이 (^) 부호로 표시된 추정 알고리즘을 도시한 것이다. 단순함을 위하여, 이 표시는 다음의 논의에서는 생략된다. 도 14는 DSP(1425), 전류 소스(1435), DAC(1475), 기억소자(1485) 및 ADC(1495)를 포함하는 발명의 모델/알고리즘(1400)을 예시한 것이다.

추정기는 몇 개의 기본적인 연산을 수행한다. 첫 번째 연산은 이미 논의된(예를 들어, 도 8을 참조하여 논의된) 단순 모델과 동일하며, 이 모델에서는, 본 발명의 측정 순간 (n)에 대응하는 가장 최근의 상태 Tn-1⁽⁺⁾, 제어 입력 Un-1, 측정 Tmn-1, 예상 상태 Tn^(-)가 수식 (7)을 이용하여 외삽된다.

두 번째 동작은 순간 n에서 측정의 예상 값과 측정의 실제 값 사이의 가중 에러를 이용하여 상태 Tn^(-)를 업데이트하는 것을 포함한다. 행렬 [L]은 측정 에러의 가중치 DT n 을 제공한다.

이전의 알려진 상태 Tn-1 ⁽⁺⁾ 및 구동 입력 Un-1로부터 설계되면,

Tn ^(-)= [A] x Tn-1 ⁽⁺⁾ + [B] x Un-1 (7)

측정 에러를 이용한 상태 업데이트는 다음과 같으며:

Tn ⁽⁺⁾= Tn ^(-) + [L] x DT n (8)

여기서,

DT n = ( Tmn - {[C] x Tn^(-) + [D] x Un} ) (9)

수학적 관계(수식 7 내지 9)의 편차는 다른 경우에 발견될 수 있다.

1D의 경우(예를 들어, 도 4 참조)를 이용하여, "누락된" 상태, 예를 들어, T1을 재구축하기 위한 방법에 대해 논의한다. 상태 성분 T2 및 T3은 추정을 위해 직접 측정에 의해 입수 가능한 것으로 가정한다. 계단식 전류의 랜덤 입력에 대하여, 상태 벡터가 10 샘플/s의 레이트로 외삽 및 업데이트 된다.

따라서, 도 14는 본 발명의 업데이트 및 외삽 동작을 도시한 것이다. 온도 0은 알려져 있고, T2 및 T3도 알려져 있다. 그러나, T1은 알려져 있지 않다. 본 발명에서는, T1이 정확하게 구해질 수 있다.

도 15 및 도 16a-16b는 누락된 상태 요소 T1을 재구축하기 위해 추정기를 이용하는 긍정적인 효과를 도시한 것이다.

즉, 도 15는 T1은 알려져 있지 않지만, T2 및 T3이 알려져 있는 경우, 50%만큼 감소한 (1/R12)에 의한 누락된 측정의 추정을 도시한 것이다. 이것은 단순 설계 모델이며, 그 흐름이 도시되어 있다.

도 16a는 온도 값 T1을 설계하기 위하여, 추정기를 이용하여, 구체적으로 값 T2 및 T3을 이용하여 단순 설계 610 및 620 사이의 추정 에러를 비교한 것을 도시하고 있다. 이 예에서는, 단순 설계 방법에 비해, 발명(추정기)을 이용하여 에러가 8 또는 9% 감소된다. 도 16b는 T2 및 T3이 측정될 경우의 50%만큼 감소된 (1/R12)에 의한 누락된 측정의 추정 에러를 도시한 것이다.

이에 따라, 감소된 수의 온도 센서에 의하여, 다수의 누락된 온도 값이 실시간으로 구축될 수 있다. 하나의 열 센서가 오류가 있거나 노이즈가 있는 상황에서는, 추정기가 오류 있는 측정의 이용을 회피하도록 재구성될 수 있다.

요약하면, 온도 센서의 감소된(예를 들어, 경제적) 세트에 의해 상업적인 어플리케이션에서 추정 이론의 일반적인 기술을 활용함으로써, 다수의 위치에서의 알려지지 않은 온도 값에 대한 지능적인 예측이 행해질 수 있다.

마이크로프로세서 열 시스템의 다차원 모델:

1-D의 예를 이용하여 제시된 방법은 마이크로프로세서 시스템에도 확장될 수 있다.

도 17a는 그 내부에 4개의 논리 블록을 갖는 시뮬레이션 된 2-D 시스템을 도시한 것이며, 이 시스템에서는 열이 평면내에서만 확산될 수 있다. 예시를 위하여, 열 유속은 크기 (20 x 20 mm)의 실리콘 재료 상의 4개의 지정된 구역 내에서 발생된다. 열 유속 시간 이력은 만곡부에 중첩된 사인 파형과 유사할 것이다.

도 17b는 5 ms 후의 온도 분포를 도시한 것이고, 도 17c는 25 ms 후의 온도 분포를 도시한 것이며, 온도는 80 ℃ 근처에 도달한다. 도 17c의 3-D 도면으로부터, 온도 분포는 균일하지 않으며, 시간이 진행할 때마다(도시하지 않음), 피크 온도가 위치에 따라 이동할 수 있다는 점이 명백하다.

따라서, 도 17a-17c에 도시된 것과 같이, 임의의 주어진 시간에서, 칩에 대한 상이한 열 맵일 수도 있다. 하나의 업무(task)는 예를 들어, 시간의 함수인 더욱 단순한 모델을 이용하여 도 17b 및 17c에 더 근접하는 것이다. 따라서, 단일 차 원(예를 들어, 상술한 구리 실린더)으로 예시된 본 발명을 2-D (X, Y) 칩으로 어떻게 확장하는지에 대해 이하에서 설명한다.

도 18a는 실리콘(1810), TIM(1840) 및 열 싱크(1830)를 포함하는 열 유속의 다차원 흐름에 대한 모델(1800)을 예시한 것이다. 즉, 도 18a에서는, 도 2에서 간단하게 설명된 평면내 확산 및 직교 확산이 사시도에 의해 상세하게 도시되어 있다.

수식 1 내지 5에서 전개된 논의와 유사하게, 상태 변수 공식은 다차원 시스템의 열 상태를 연결하도록 구축될 수 있다. 열 유속의 수직 확산은 노드 Tij에 의해 구동되는 1D 시스템과 유사하게 모델링된다.

관련된 상이한 물질의 계층 두께에 따라, Z-축을 따르는 추가적인 상태가 도입될 수 있다. 예를 들어, 온도 센서(도 18a에 도시되지 않음)가 TIM(1840)을 대향하는 열 싱크(1830)의 표면에 위치되어 있으면, 이 위치는 여분의 상태, Tij-L1에 의해 지정될 수 있으며, L1은 계층 1을 대표한다. 명백히, 추가적인 상태 요소를 포함하는 것은 연산 부하를 비선형적으로 증가시키므로, 보증되지 않은 상태 요소의 도입을 최소로 유지하는 것이 최선이다.

도 18a의 집중 모델에 대응하는 상태 벡터 T의 전치(transposition)는 다음 수식과 유사할 것이다:

전치 T = [T₁₁ T_{11 - L1} --- T_ij T_{ij - L1} --- T_nn T_{nn - L1}] (10)

(nxn) 구역으로 분할된 X-Y 평면과, 단일 온도 측정 계층-1에 대하여, 온도 벡터는 2(n²) 요소를 가질 것이다.

인접하는 요소 사이의 대응하는 에너지 흐름은 도 18b에 정의되어 있다. 직교 확산은 몇 개의 흐름(예를 들어, 우선, 열 싱크를 향하는 하나와, 칩을 지지하는 회로 기판을 향하는 또 다른 하나)을 가진다는 점에 유의해야 한다. 일반적인 냉각 시스템은 기껏해야 회로 기판측으로부터 약 20% 열 전달을 받는다.

등가 프로세서 모델의 실험적 검증:

1D의 예와 유사하게, 실리콘 구조를 나타내는 다차원 열 전달 문제의 성능을 예시하는 것이 중요하다. 유연성 있는 견본을 구축하기 위하여, 도 19a의 구조(1900)에 도시된 것과 같이, 실리콘 웨이퍼(1905)(예를 들어, 예시적으로 27 x 27 mm의 치수를 가짐)는 분포된 열 요소(1915) 및 센서(1960)를 가지도록 설계되어 있다. 도 19a의 어두운 영역은 도시된 것과 같은 열 요소(1915)를 나타낸다. 도 19b는 1 ㎛ 두께일 수도 있는 히터(heater) 요소의 구리 추종 영역(1951)을 예시한 것이다. 다른 예시적인 치수도 도시되어 있다.

히터 요소를 DSP(도시하지 않음)를 통해 구동함으로써, 원하는 열 유속이 견본 실리콘(1905)에 공급된다.

따라서, 도 20을 참조하면, 실시간 실행가능한 알고리즘을 제공하는 발명의 방법(2000)(및 시스템)의 순서도가 도시되어 있다. 방법은 단계는 다음의 단계를 포함할 수도 있다.

단계(2005)에서는, 우선, 실리콘 칩 표면이 X-Y 평면에서 유한의 연속 구역 (예를 들어, 다각형, 정사각형, 또는 직사각형 형상을 포함할 수도 있는 분리된 구역, 바람직하게는, 연산의 단순화를 위해 직사각형 형상이 사용되며, 이하에서는 이와 같이 가정함)으로 경계가 정해진다.

다음으로, 단계(2010)에서는, 칩 표면으로부터 주변으로의 동적 열 전달을 위해, 감소된 차수의 추정기 모델이 개발된다.

단계(2015)에서는, 온도 센서가 배치되고 누락된 온도 성분이 추정된다. 센서는 프로세서 표면 상에 또는 프로세서 표면으로부터 떨어져서 이익이 되도록 배치될 수도 있다.

단계(2020)에서는, 모델 파라미터 및 온도 예측 능력이 정기적으로(주기적으로) 평가 및 업그레이드 될 수 있다. 따라서, 본 발명은 칩의 생존 주기에 걸쳐 그리고 칩이 낡아질 때까지(예를 들어, 열 페이스트가 열화되어, 열 싱크 및 실리콘 칩 사이의 간격이 증가하는 등) 업그레이드를 가능하게 한다. 이 단계는 교정을 위해 작용한다. 이 단계는 선택적일 수도 있으며, 반드시 그럴 필요는 없지만, 공정이 수행될 때마다 수행될 수도 있다.

단계(2025)에서는, 추정 정확도를 증가시키기 위하여, 각종 구역(예를 들어, i, j)으로의 실제 전류가 측정된다.

단계(2030)에서는, 명령 캐쉬가 X-Y 분포된 "열 패킷의 양자"의 시퀀스로 맵핑되며, 단계(2035)에서는, 단계(2030)의 캐쉬 내용의 실행을 가정하여 미래의 칩 온도가 예측된다. 따라서, 명령 세트는 실리콘 웨이퍼 등에서의 온도(예를 들어, 에너지 방출)로 맵핑된다.

단계(2040)에서는, 전력 이력을 이용하여, 예측 안내 시간이 증가되거나, 알고리즘 복잡도가 감소된다. "전력 이력"은 특수한 사용 환경의 특수한 기계/프로세서에 대한 전력 이력(예를 들어, 항공 예약 시스템 등은 특정 유형의 전력 이력을 가질 것이다)을 말한다는 점에 유의해야 한다. 따라서, 각 프로세서는 각각의 사용 어플리케이션에서 더 양호하게 예측하도록 하는 전력 이력 지식을 구축할 수 있다.

단계(2045)에서는, 평균 연산 온도로부터 "대표" 피크 온도 맵이 연산된다. 즉, 각 구역이 평균 온도를 가질 뿐만 아니라, 그 구역 내에 일부의 비균일 온도 (피크)도 존재할 것이다. 따라서, 대표 피크 온도와 함께 각 구역에 대한 평균이 연산된다. 실제 피크는 구해질 필요가 없지만, 대표 피크는 통계적 방법 등을 통해 구해진다는 점에 유의해야 한다. 바람직하게는, 구역이 연산의 측면에서 과도한 요건을 회피할 정도로 임의로 너무 작으면 안된다. 즉, 구역 (i, j)이 작을수록, 수행해야 할 연산이 더 많아지며, 이것은 바람직하지 않다.

단계(2050)에서는, 합성 온도가 동적 열 관리(DTM) 모듈에 제공된다. 따라서, 온도 분포 정보를 검색하는 어딘가에 DTM 구조가 존재한다. 발명의 알고리즘은 이 정보를 DTM에 제공한다. 이에 따라, DTM에 의한 의사결정 동작은 본 발명 기술의 온도 추정 방법으로부터 분리될 수 있다.

단계(2055)에서는, 프로세서가 아이들(idle) 모드에 있는지 판정된다. 프로세서가 아이들 모드에 있으면(예를 들어, "예"), 프로세서가 다시 활성화되어 공정 루프가 "시작"으로 될 때까지, 공정을 대기한다(예를 들어, "대기" 모드로 간다).

프로세서가 아이들 상태가 아니면(예를 들어, "아니오"), 공정 루프는 다시 단계(2025)로 가며, 단계(2025 내지 2045)가 동간격의 샘플링 레이트에서 실시간으로 반복될 수도 있다.

"동간격"은 서로 일치하는 샘플링 레이트(예를 들어, 마이크로 세컨드 속도의 샘플링 레이트, 밀리 세컨드 속도의 샘플링 레이트 등일 수 있음)를 의미하므로, 칩 무결성의 신뢰도를 유지할 수 있다(예를 들어, 마이크로 세컨드 부분에 대한 높은 피크 대 밀리세컨드 부분에 대한 평균 온도가 적당할 수 있음). 실제로, 온도의 높은 피크가 전자이동 등과 같은 상이한 현상으로 인해 칩에 공급되는 더 낮은 평균 온도 부하보다 나쁜지 아닌지에 대해 판정하는 것이 때로는 곤란하다.

명령 캐쉬의 미래의 열 유속으로의 맵핑 :

본 발명의 또 다른 형태에서는, 위에서 간단하게 시사한 바와 같이, 메모리 기반의 연산소자의 유일한 특징은 실행될 명령 세트가 미리 알려져 이T다는 점에 유의해야 한다. 더욱 복잡한 프로세서에서는, 조건 분기가 유한 확률에 의해서만 설계될 수 있지만, 캐쉬는 발생할 수 있는 조건 분기를 포함한다. 이와 상관없이, 각각의 가능한 경로에 대한 명령 시퀀스는 명시적으로 알려져 있다.

위에서 논의된 것과 같이, 각 명령의 실행은 칩 표면에 분포된 "에너지의 양자"를 방출한다. 각 명령 유형에 대한 에너지 값의 분포가 명령 세트로 "부호화" 된다면, 시퀀스가 실행될 경우에 방출될 열 에너지를 설계하는 것은 논리적으로 가능성이 있다. 바꾸어 말하면, 시간 간격의 다음 "ms"에 대해 방출될 에너지를 설계하기 위한 메커니즘이 연산될 수 있다.

샘플링 시간 "n"에서의 대응하는 설계 전력을 U _projected로 표시한다고 하자. 시간 "n"에서, 측정된 Un이 이미 입수 가능한 것인지 그리고 현재의 상태 추정을 향상시키기 위하여 사용되는지를 관찰하자. 그러나, Un과의 최근의 상호관련으로부터 설계된 추정 U _projected을 개선시키는 것을 고려할 수 있으며, 다음 샘플이 도달하기 전에, U _projected에 대한 가장 가능성 있는 값을 유도할 수 있다.

온도의 룩- 어헤드 (예측):

U _projected의 정보에 의하여, 열 시스템의 온도는 다음의 관계를 이용하여 예측될 수 있다:

Tn+1 ^(-) = [A] x Tn ⁽⁺⁾ + [B] x U _projected (11)

예측 수식 11은 하나의 샘플링 순간에 앞서 룩-어헤드(look-ahead) 예측이 수행됨을 가정한 것이다. U _projected가 다수의 샘플링 간격으로 알려져 있는 경우, 수식 11이 반복적으로 적용되어 다수의 온도 샘플을 미래에 예측할 수 있다.

또 다른 경우, 캐쉬 내용이 현재 측정된 온도 이전의 샘플링 시간의 일부인 것으로만 알려져 있으면, 수식 11의 행렬 [A] 및 [B]는 이에 대응하여 조정되어야 한다(실세계에서는 수식 11을 구현하는 모듈에서 사용 가능하게 됨).

연속 시간 시스템의 수식 4는 전체 샘플링 간격을 가정하는 행렬 [A] 및 [B]를 유도하도록 활용된다는 점에 유의해야 한다. 예를 들어, 명령 캐쉬가 초(second) 당 2기가 명령의 레이트에서 실행되는 1 메가-명령을 포함하고 있으면, 캐쉬 내용을 실행하는데 단지 0.5 ms가 걸릴 것이다.

그러나, 명목 이산 시간 표현(수식 5)이 0.75 ms의 샘플링 시간을 가정하면, 수식 11의 사용은 에러가 있는 예측을 제공하게 될 것이다. 대응하는 이산 시간 행렬 [A] 및 [B]는 0.5 ms의 샘플링 시간 동안 연산되어야 한다. 이것은 예측 값에 있어서 중요한 변하를 발생하지 않을 수도 있는 미세한 관찰이다. 그러나, 그것은 정확한 온도 제어를 위하여 중요해질 수도 있다.

"캐쉬-to-U _projected"dml 상세한 구현 메커니즘은 그 자체가 발명이다. 프로세서 아키텍처(CISC 대 RISC) 및 분기 예측에 있어서의 복잡도 레벨에 따라, 설계 정확도가 관리될 수 있다.

예측된 온도를 "핫 스폿" 온도와 상호 관련시키는 것

온도 분포를 추정 및 예측하는 방법론은 본 발명을 통해 확립되었다. "미시적(microscopic)" 피크 온도 Tn_{- peak}에 대응하는 단일 온도 값에 의한 구역의 예측된 온도 Tn⁽⁺⁾를 상호 관련시키는 시도는 여전히 해결되어야 하는 것으로 남아 있다. 미시적 온도 및 평균 온도는 일련의 상세한 오프-라인 시뮬레이션을 통해 확률적으로 관련될 수 있다. 그 관계는 다음과 같다.

Tn_{- peak} = [ f(i,j) ] Tn⁽⁺⁾ (12)

대부분의 대각 행렬 (2n x 2n) [ f(i,j) ]은 대표적인 냉각기 구성에 대한 이전의 상호관련 연구를 통해 얻어진다. 마이크로프로세서 상의 영역이 위반할려고 하는지를 검사하기 위한 최종 판정 기준은 Tn_{- peak}에 기초하여 행해진다. 사각형 구역의 치수가 서브-밀리미터 스케일에 근접할수록, "미시적"인 평균 온도는 동일한 값에 수렴할 것이라는 점은 명백하다. 이 경우, 수식 12의 행렬 [f(i, j)]은 단위 행렬이 된다.

상술한 것과 같이, 본 발명의 유일한 자명하지 않은 형태에 의하여, 불특정한 파라미터 및 전략적으로 배치된 센서 출력을 갖는 시스템의 과도상태 열 역학이 칩 최대 온도의 연산(예를 들어, 추정 또는 예측을 참조함)을 용이하게 하도록 합성되어 있는 방법 및 시스템이 제공된다. 상기 방법은 온도 측정시에 포함된 공간 오프셋 및 시간 지연을 보정한다. 온도의 연산된 값의 유연성 및 정확도를 타협함으로써 상기 방법의 단순화가 추가로 달성된다.

또한, X-Y 평면 상에서의 예측된 온도 분포를 활용하여 실리콘 표면에서의 온도의 개선된 관리를 달성할 수 있다. 단순한 동적 열 관리(DTM) 방법 또는 실시간 피드백 제어의 양자는 본 발명에 의해 활용될 수 있다.

프로세서/냉각 시스템의 특정한 예에 따라서는, 더욱 단순한 설계 알고리즘, 또는 유일한 보간 기법을 갖는 센서의 어레이가 온도 분포를 구축하도록 사용되는 대안적인 방법이 제시되어 있다.

또한, 본 발명은 명령 스트림(예를 들어, 캐쉬 명령 스트림)에 기초하여 전력을 추정/예측할 수 있으며, 이러한 명령을 처리하기 위하여 얼마나 많은 전력이 칩에 입력될 것인지(예를 들어, 1 Mb 명령 스트림은 소정량의 전류 등을 발생함)가 추정될 수 있다. 이것은 설계자가 명령 스트림을 선험적으로 검사할 수 있게 하며, 칩에 "축적"될 온도(전류)가 축적이 발생하기 이전에 예측될 수 있다. 이것은, 일부의 확립된 전력 특성 기준 등에 대한 위반이 있는 것으로 판정되면, 프로그램의 명령을 "재혼합(reshuffling)"하는 것을 가능하게 한다.

따라서, 본 발명에 의하여, 예를 들어, 하나의 명령 세트가 또 다른 것에 찬성하여 선택적으로 실행될 수 있도록, 연산 시퀀스가 관리될 수 있으며, 이로 인해, 명령 등을 실행하는 순서를 변경함으로써, 전력 수요를 재분배할 수 있다.

또한, 본 발명의 다른 어플리케이션에서는, 가장 필요로 하는 칩 영역(예를 들어, "핫 스폿")에 냉각 능력을 채널링(이동)하는 능력이 있다. 즉, 행해진 예측에 기초하여(예를 들어, 처리될 다가오는 명령에 기초하여) 냉각이 "핫 스폿"으로 이동될 수 있다. 이에 따라, 냉각 능력이 고정되어 있더라도, 본 발명의 예측 및 온도 맵의 인식에 기초하여 재분배(이동)하는 능력이 존재한다. 이와 같이, 본 발명은 우선적인 제어를 제공한다.

본 발명은 몇몇 예시적인 실시예의 측면에서 설명되었지만, 당업자는 후술하는 청구항의 취지 및 범위 내에서 수정을 행하여 발명이 실시될 수 있다는 점을 인식할 것이다.

예를 들어, 여기서 예시적으로 논의된 상기 방법(및 시스템)이 마이크로프로세서의 열 관리를 행하는 어플리케이션에 대해 초점을 맞추더라도, 직접 측정될 수 없는 임계온도에 의존하는 임의의 화학 공정 산업 또는 제조 산업은 본 발명의 방법의 장점을 취할 수 있다는 점을 이해해야 한다.

또한, 본 출원을 전체적으로 파악하는 기술분야의 통상의 기술자에게 명백한 것과 같이, 본 발명은 전체 프로세서 또는 그 회로(예를 들어, 부동소수점 유닛 등)에 선택적으로 적용될 수 있는 장점이 있다.

또한, 출원인의 취지는 특허심사 도중에 나중에 보정되더라도, 모든 청구항 구성요소의 등가물을 포함하는 것에 있음을 유의해야 한다.

Claims (29)

1. 과도상태 열 시스템의 열 상태를 추정하는 방법에 있어서,

   반도체 칩의 표면 상에 형성된 마이크로프로세서에서 명령어를 실행함으로써, 열이 발생되는 과도상태 열 시스템에서 상기 반도체 칩의 상기 표면 상의 온도를 추정하기 위한 모델을 개발(develop)하는 단계와;

   상기 반도체 칩 상에 형성된 열 싱크(heat sink) 및 상기 반도체 칩의 상기 표면 상의 제1 위치들에 배치된 복수 개의 센서들을 이용함으로써, 상기 반도체 칩의 상기 표면의 온도 및 상기 열 싱크의 온도를 측정하는 단계와;

   상기 반도체 칩의 상기 표면 상의 상기 제1 위치들과는 상이한 제2 위치들에서의 상기 반도체 칩의 상기 표면의 온도를 추정하기 위해, 상기 모델의 출력 및 상기 복수 개의 센서들의 출력을 결합하는 단계

   를 포함하는, 과도상태 열 시스템의 열 상태를 추정하는 방법.
2. 제 1 항에 있어서,

   상기 과도상태 열 시스템은 마이크로프로세서 유닛을 포함하는, 과도상태 열 시스템의 열 상태를 추정하는 방법.
3. 제 1 항에 있어서,

   상기 센서 출력을 제공하는 센서의 어레이를 이용하여 칩 상의 온도 성분을 추정하는 단계를 더 포함하는, 과도상태 열 시스템의 열 상태를 추정하는 방법.
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 과도상태 열 시스템의 열 상태를 추정하는 장치로서,

   반도체 칩의 표면 상에 형성된 마이크로프로세서에서 명령들을 실행함으로써, 열이 발생되는 과도상태 열 시스템에서 상기 반도체 칩의 상기 표면 상의 온도를 추정하기 위한 모델을 개발(develop)하는 모델 개발기와;

   상기 반도체 칩의 상기 표면의 온도 및 상기 반도체 칩 상에 형성된 열 싱크(heat sink)의 온도를 측정하기 위해, 상기 열 싱크 및 상기 반도체 칩의 상기 표면 상의 제1 위치들에 배치된 복수 개의 센서들과;

   상기 반도체 칩의 상기 표면 상의 상기 제1 위치들과는 상이한 제2 위치들에서의 상기 반도체 칩의 상기 표면의 온도를 추정하기 위해, 상기 모델의 출력 및 상기 복수 개의 센서들의 출력을 결합하는 수단

   을 포함하는, 과도상태 열 시스템의 열 상태를 예측하는 장치.
10. 과도상태 열 시스템의 열 상태를 추정하는 방법을 수행하기 위하여 디지털 처리장치에 의해 실행가능한 기계 판독가능한 명령어의 프로그램을 실체적으로 구현하는 신호 기록 매체에 있어서,

    상기 방법은,

    반도체 칩의 표면 상에 형성된 마이크로프로세서에서 명령어를 실행함으로써, 열이 발생되는 과도상태 열 시스템에서 상기 반도체 칩의 상기 표면 상의 온도를 추정하기 위한 모델을 개발(develop)하는 단계와;

    상기 반도체 칩 상에 형성된 열 싱크(heat sink) 및 상기 반도체 칩의 상기 표면 상의 제1 위치들에 배치된 복수 개의 센서들을 이용함으로써, 상기 반도체 칩의 상기 표면의 온도 및 상기 열 싱크의 온도를 측정하는 단계와;

    상기 반도체 칩의 상기 표면 상의 상기 제1 위치들과는 상이한 제2 위치들에서의 상기 반도체 칩의 상기 표면의 온도를 추정하기 위해, 상기 모델의 출력 및 상기 복수 개의 센서들의 출력을 결합하는 단계를 포함하는 것인,

    신호 기록 매체.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제

Images