KR100946482B1 - 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치 - Google Patents

전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치 Download PDF

Info

Publication number
KR100946482B1
KR100946482B1 KR1020077029976A KR20077029976A KR100946482B1 KR 100946482 B1 KR100946482 B1 KR 100946482B1 KR 1020077029976 A KR1020077029976 A KR 1020077029976A KR 20077029976 A KR20077029976 A KR 20077029976A KR 100946482 B1 KR100946482 B1 KR 100946482B1
Authority
KR
South Korea
Prior art keywords
insert
electronic component
guide
test
socket
Prior art date
Application number
KR1020077029976A
Other languages
English (en)
Other versions
KR20080009233A (ko
Inventor
미쯔노리 아이자와
아끼히꼬 이또
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080009233A publication Critical patent/KR20080009233A/ko
Application granted granted Critical
Publication of KR100946482B1 publication Critical patent/KR100946482B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

전자 부품 핸들링 장치(1)의 테스트 트레이 TST에 장착되는 인서트(16)에 전자 부품 수납부(19)을 2개 형성하고,2개의 전자 부품 수납부(19)를, 인서트(16)를 위치 결정할 때에 위치의 기준에 이용되는 기준 구멍(20a)을 사이에 두는 위치에 배치한다. 복수의 전자 부품 수납부(19)을 갖는 인서트(16)를 이용하면, 테스트 트레이 TST에서의 단위 면적당 IC 디바이스(2)의 수납 수가 증가하여 스루풋이 향상된다. 또한, 2개의 전자 부품 수납부(19)를 기준 구멍(20a)을 사이에 두는 위치에 배치하면, 양 전자 부품 수납부(19)를 기준 구멍(20a)의 가까이에 위치시킬 수 있어,인서트(16)의 열 팽창이나 열 수축에 의해 생기는 IC 디바이스(2)의 위치 어긋남이 억제되어, 위치 어긋남에 기인하는 컨택트 미스의 발생이 억제된다.
핸들링 장치, 테스트 트레이, 기준 구멍, IC 드라이버

Description

전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용 소켓 가이드 및 전자 부품 핸들링 장치{INSERT AND PUSHER FOR ELECTRONIC COMPONENT HANDLING APPARATUS, SOCKET GUIDE FOR TEST HEAD AND ELECTRONIC COMPONENT HANDLING APPARATUS}
본 발명은, 전자 부품 핸들링 장치에서 이용되는 인서트 및 푸셔, 테스트 헤드에서 이용되는 소켓 가이드 및 전자 부품 핸들링 장치에 관한 것이다.
IC 디바이스 등의 전자 부품의 제조 과정에서는 최종적으로 제조된 전자 부품의 시험을 하기 위한 시험 장치가 필요하다. 시험 장치에는,IC 디바이스가 수납되는 테스트 트레이가 준비되어 있고, 테스트 트레이에는 인서트라고 불리우는 IC 디바이스의 탑재구가 부착되어 있다. 종래의 인서트는, 도 12의 (a)에 도시된 바와 같이, 그 중앙부에 IC 디바이스를 수납하기 위한 전자 부품 수납부 A를 구비하고 있음과 함께, 한 쪽의 단부에 형성된 위치 결정용의 기준 구멍 B와, 다른 쪽의 단부에 형성된 위치 결정용의 가이드 구멍 C를 구비하고 있다. 테스트 트레이에는 이러한 인서트가, 예를 들면, 32개 장착되며, 각 인서트에 IC 디바이스를 수납할 수 있게 되어 있다.
시험 장치에서는,테스트 트레이에 부착된 인서트에 IC 디바이스를 수납하고, 핸들러라고 칭해지는 전자 부품 핸들링 장치에 의해 당해 테스트 트레이를 테스트 헤드 상방으로 반송한다. 그 후에 테스트 트레이에 장착된 상태의 인서트를 테스트 헤드 상의 소켓 가이드에 위치 결정하고, 이 상태에서 인서트에 수납된 각 IC 디바이스를 테스트 헤드 상의 소켓에 푸셔로 누른다. 그러면,IC 디바이스의 접속 단자와 소켓의 접속 단자가 전기적으로 접촉하는 상태로 되어, 시험용 메인 장치(테스터)에서 시험이 행해진다. 시험이 종료하면, 각 IC 디바이스는 전자 부품 핸들링 장치에 의해 테스트 헤드로부터 반출되어, 시험 결과에 따른 트레이에 다시 실어져, 양품이나 불량품 등의 각 카테고리로 분류된다.
그런데,최근, 1개의 테스트 트레이에 장착하는 인서트의 수를 32개, 64개, 또한, 128개로 증가시킴으로써 보다 많은 피시험 IC 디바이스를 동시에 시험할 수 있게 하고, 이에 따라 스루풋(throughput)을 향상시키는 것이 행해지고 있다. 그런데, 1개의 테스트 트레이에 장착하는 인서트의 수를 증가시키면,테스트 트레이 및 전자 부품 핸들링 장치가 대형화된다. 장치가 대형으로 되면, 장치의 취급이 어렵게 되거나, 설치 공간의 확보가 어렵게 되어서 설치 장소가 제한될 우려가 있다.
또한, IC 디바이스 수납부를 복수 갖는 인서트를 사용함으로써 테스트 트레이에서의 단위 면적당 IC 디바이스의 반입 수를 증가시키고, 이에 따라 동시에 시험할 수 있는 피시험 IC 디바이스의 수를 증가시켜 스루풋을 향상시키는 것을 생각할 수 있다. 구체적으로는, 도 12의 (b)에 도시한 바와 같이, 인서트 중앙부의 전자 부품 수납부 A의 수를 2개로 하는 방법이다. 그런데, 이 경우에는, 아무리 해도 각 인서트의 크기가 대형으로 된다. IC 디바이스의 시험에서는 IC 디바이스에 열 스트레스(가열 또는 냉각)를 가한 상태에서 행하는 시험이 있는데, 이 시험에서는 인서트가 대형일수록 열 팽창이나 열 수축에 기인하여 보다 큰 치수 변화가 생긴다. 큰 치수 변화가 생기면, 인서트에 수납된 IC 디바이스의 소켓에 대한 위치 어긋남이 발생하기 쉬워져, 위치 어긋남에 기인한 컨택트 미스가 발생하기 쉬워진다.
본 발명은, 이러한 실상을 감안하여 이루어진 것으로, 단위 면적당 피시험 전자 부품의 동시 측정 수의 증가에 의해 스루풋의 향상 또는 장치의 소형화가 도모되고, 게다가 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생을 억제할 수 있는 전자 부품 핸들링 장치용의 인서트를 제공하는 것, 및 당해 인서트가 사용된 전자 부품 핸들링 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 첫째로 본 발명은, 피시험 전자 부품을 수납하고, 그 상태에서 테스트 헤드의 컨택트부에 장착되는 인서트로서, 상기 인서트의 중앙부에 형성된, 당해 인서트를 위치 결정하는 기준 구멍과, 상기 인서트의 양단부에 형성된, 당해 인서트의 상기 기준 구멍에 대한 회전 방향의 위치 어긋남을 억지하는 적어도 1개의 가이드 구멍과, 상기 기준 구멍을 사이에 두는 위치에 배치된, 피시험 전자 부품을 수납하는 적어도 2개의 전자 부품 수납부를 구비하는 것을 특징으로 하는 인서트를 제공한다(발명1).
상기 발명(발명1)에 따르면, 복수의 전자 부품 수납부를 서로 접근시켜 형성할 수 있어,단위 면적당 피시험 전자 부품의 동시 측정 수를 증가시킬 수 있기 때문에, 스루풋의 향상 또는 장치의 소형화를 도모할 수 있다. 또한, 상기 발명(발명1)에 따르면, 전자 부품 수납부가 기준 구멍을 사이에 두는 위치에 배치되어 있으므로, 각 전자 부품 수납부를 기준 구멍의 가까이에 위치시킬 수 있다. 전술한 바와 같이 인서트의 중앙부에 전자 부품 수납부를 2개 나란히 형성하면(도 12의 (b) 참조), 기준 구멍에 가까운 위치의 전자 부품 수납부와, 기준 구멍으로부터 떨 어진 위치의 전자 부품 수납부가 존재하게 되지만, 상기 발명(발명1)에 따르면, 이러한 일은 없다. 모든 전자 부품 수납부가 기준 구멍의 가까이에 위치하고 있으면,인서트의 열 팽창이나 열 수축에 기인하는 전자 부품 수납부의 위치 어긋남이 최소한으로 그치게 된다. 또한, 상기 인서트의 가이드 구멍에 의해, 인서트의 기준 구멍에 대한 회전 방향의 위치 어긋남도 억지된다. 따라서,상기 발명(발명1)에 따르면, 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생이 억제된다.
상기 발명(발명1)에 있어서, 상기 가이드 구멍은, 상기 인서트의 길이 방향이 장축으로 되는 장공(長孔)으로 되어 있는 것이 바람직하다(발명2). 가이드 구멍이 이러한 형상으로 되어 있는 것에 의해, 열 팽창이나 열 수축에 의해 인서트에 치수 변화가 발생했다고 해도(특히 인서트의 길이 방향은 폭 방향보다도 치수 변화가 커짐), 가이드 구멍에 소켓 가이드의 가이드 부시나, 푸셔의 가이드 핀을 삽입 시킬 수 있어, 인서트와 푸셔 및 소켓을 감합할 수 있다. 또한, 가이드 구멍의 폭방향에 관해서는, 인서트는 2개의 가이드 구멍에 의해 계지되어, 인서트의 기준 구멍을 중심으로 하는 회전 방향의 위치 어긋남이 억제된다.
상기 발명(발명1, 2)에 있어서, 상기 전자 부품 수납부는, 테스트 헤드의 컨택트부에 배치된, 피시험 전자 부품의 단자와 전기적으로 컨택트하는 접속 단자를 구비하는 소켓에 대응하는 위치에 설치되고, 상기 기준 구멍은 상기 소켓과 당해 인서트를 위치 결정하기 위해 상기 컨택트부에 고정된 소켓 가이드의 기준 부시에 감합하는 위치에 형성되고, 상기 가이드 구멍은 상기 소켓 가이드의 가이드 부시에 감합하는 위치에 형성되는 것이 바람직하다(발명3).
상기 발명(발명3)에 있어서, 상기 인서트의 양단부에는, 상기 소켓 가이드에 형성된 볼록 형상 또는 오목 형상의 가이드부에 감합하고 상기 소켓 가이드에 대한 회전 방향의 위치 어긋남을 억지할 수 있는 오목 형상 또는 볼록 형상의 가이드부가 형성되어 있어도 된다(발명4). 이러한 발명(발명4)에 따르면, 인서트의 2개의 가이드 구멍을 소켓 가이드의 가이드 부시의 직경보다도 약간 큰 직경으로 형성해도, 인서트의 회전 방향의 위치 어긋남을 방지할 수 있기 때문에, 가이드 구멍의 형성에 높은 치수 정밀도를 필요로 하지 않는다.
상기 발명(발명3, 4)에 있어서, 상기 전자 부품 수납부에 수납된 피시험 전자 부품이 푸셔의 가압자에 의해 상기 소켓의 접속 단자에 가압되어, 상기 인서트의 기준 구멍이 감합하는 상기 소켓 가이드의 기준 부시의 중공부에 상기 푸셔의 기준 핀이 삽입되고, 상기 인서트의 가이드 구멍이 감합하는 상기 소켓 가이드의 가이드 부시의 중공부에는 상기 푸셔의 가이드 핀이 삽입되는 것이 바람직하다(발명5).
둘째로, 본 발명은 피시험 전자 부품을 수납하고 그 상태에서 테스트 헤드의 컨택트부에 장착되는 인서트로서, 피시험 전자 부품을 수납하는 전자 부품 수납부를 갖는 복수의 코어부와, 상기 복수의 코어부를 각각 독립적으로 유동 가능하게 유지하는 유지부를 구비하는 것을 특징으로 하는 인서트를 제공한다(발명6).
상기 발명(발명6)에 따르면, 복수의 전자 부품 수납부를 서로 접근시켜 형성할 수 있어, 단위 면적당 피시험 전자 부품의 동시 측정 수를 증가시킬 수 있기 때 문에, 스루풋의 향상 또는 장치의 소형화를 도모할 수 있다. 또한, 상기 발명(발명1)에 따르면, 각 코어부는 유지부에 유동 가능하게 유지되기 때문에, 인서트가 열 팽창이나 열 수축했다고 해도, 각 코어부를 미소하게 이동시키면서 그 위치를 적절하게 규정함으로써, 전자 부품 수납부의 위치 어긋남을 최소한으로 할 수 있다.
상기 발명(발명6)에 있어서, 상기 각 코어부에는, 테스트 헤드의 컨택트부측에 설치된 개별 위치 결정 핀과 감합하는 위치에, 개별 위치 결정 구멍이 형성되어 있는 것이 바람직하다(발명7). 이러한 발명(발명7)에 따르면, 각 코어부를 테스트 헤드의 컨택트부에 확실하게 위치 결정할 수 있기 때문에, 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생을 억제할 수 있다.
상기 발명(발명6, 7)에 있어서, 상기 유지부에는, 테스트 헤드의 컨택트부에 고정된 소켓 가이드의 가이드 부시에 감합하는 위치에, 가이드 구멍이 형성되어 있는 것이 바람직하다(발명8). 이러한 발명(발명8)에 따르면, 유지부, 나아가서는 각 코어부를 테스트 헤드의 컨택트부에 확실하게 위치 결정할 수 있기 때문에, 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생을 억제할 수 있다.
상기 발명(발명1-8)에 있어서, 상기 인서트에는, 당해 인서트를 테스트 트레이에 부착하기 위한 부착용 구멍이 적어도 2개 형성되어 있고, 상기 인서트는, 상기 부착용 구멍에서, 상기 테스트 트레이에 설치된 부착편에 대하여 유동 가능하게 부착되는 것이 바람직하다(발명9). 이러한 발명(발명9)에 따르면, 테스트 트레이에 부착된 인서트는, 최초의 단계에서 다소 위치가 어긋나 있다고 해도, 소켓 가이 드에 강제적으로 감합되어 위치 결정이 유지될 수 있다.
셋째로, 본 발명은 적어도 2개의 전자 부품 수납부와 기준 구멍과 가이드 구멍을 구비한 인서트를 테스트 헤드의 소켓에 장착함에 있어서 상기 인서트를 위치 결정하는 소켓 가이드로서, 상기 소켓에 설치되어 있는 접속 단자를 상기 소켓 위로 반송되어 온 피시험 전자 부품측에 노출시키는 적어도 2개의 창 구멍과, 상기 인서트를 위치 결정할 때 상기 인서트의 기준 구멍에 삽입되는 기준 부시와, 상기 인서트를 위치 결정할 때 상기 인서트의 가이드 구멍에 삽입되는 가이드 부시를 구비하고, 상기 창 구멍은 상기 기준 부시를 사이에 두는 위치에 배치되어 있는 것을 특징으로 하는 소켓 가이드를 제공한다(발명10).
상기 발명(발명10)에 따르면, 먼저 설명한 발명(발명1-5)에 따른 인서트에 감합할 수 있는 소켓 가이드를 제공할 수 있으므로, 인서트와 소켓 가이드가 일대일로 대응하는 테스트 헤드 상에 소켓 가이드를 설치할 수 있고, 인서트를 소켓 가이드에 위치 결정할 때의 위치 결정 정밀도의 확보가 보다 용이해진다. 그렇게 되면, 스루풋의 향상 또는 장치의 소형화와 함께, 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생의 억제를 도모할 수 있다.
넷째로, 본 발명은 전자 부품 수납부를 갖는 복수의 코어부와 상기 복수의 코어부를 각각 독립적으로 유동 가능하게 유지하는 유지부를 구비한 인서트가 장착 되는, 테스트 헤드의 컨택트부의 구조로서, 상기 컨택트부에는, 상기 인서트의 상기 각 코어부에 형성된 개별 위치 결정 구멍과 감합할 수 있는 개별 위치 결정 핀과, 상기 인서트의 상기 유지부에 형성된 가이드 구멍과 감합할 수 있는 가이드 부 시가 설치되어 있는 것을 특징으로 하는 컨택트부의 구조를 제공한다(발명11).
상기 발명(발명11)에 따르면, 먼저 설명한 발명(발명6-8)에 따른 인서트에 감합할 수 있는 컨택트부를 제공할 수 있으므로, 인서트를 컨택트부에 위치 결정할 때의 위치 결정 정밀도의 확보가 보다 용이해진다. 그렇게 되면, 스루풋의 향상 또는 장치의 소형화와 함께, 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생의 억제를 도모할 수 있다.
다섯째로, 본 발명은 기준 구멍 및 가이드 구멍을 구비한 인서트에 수납된 피시험 전자 부품을 테스트 헤드의 컨택트부에 가압하는 전자 부품 핸들링 장치의 푸셔로서, 피시험 전자 부품을 상기 컨택트부에 가압하는 적어도 2개의 가압자와, 가압시에 인서트의 기준 구멍에 삽입되어 위치 결정을 하는 기준 핀과, 가압시에 인서트의 가이드 구멍에 삽입되어 위치 결정을 하는 가이드 핀을 구비하고, 상기 가압자는 상기 기준 핀을 사이에 두는 위치에 배치되어 있는 것을 특징으로 하는 푸셔를 제공한다(발명12).
상기 발명(발명12)에 따르면, 먼저 설명한 발명(발명1-5)에 따른 인서트의 전자 부품 수납부와 동일 개수의 가압자를 갖는 푸셔를 제공할 수 있으므로, 인서트와 푸셔가 일대일로 대응하도록 전자 부품 핸들링 장치에 푸셔를 설치할 수 있다.
여섯째로, 본 발명은 복수의 피시험 전자 부품을 인서트에 수납하여 테스트 헤드의 컨택트부에 반송해 전기적으로 접속시켜 시험을 행하는 전자 부품 핸들링 장치로서, 상기 인서트(발명1-9)를 구비하는 것을 특징으로 하는 전자 부품 핸들링 장치를 제공한다(발명13).
상기 발명(발명13)에 있어서는, 피시험 전자 부품을 수납한 복수의 상기 인서트를 소정의 온도로 가열 또는 냉각한 상태를 유지하는 테스트 챔버와, 상기 인서트에 수납된 피시험 전자 부품을 테스트 헤드의 컨택트부에 가압하는 복수의 푸셔와, 상기복수의 푸셔가 상기 복수의 인서트에 수납된 피시험 전자 부품을 일괄하여 가압할 수 있도록, 상기 복수의 푸셔를 유지하고 구동하는 구동 장치를 구비하는 것이 바람직하다(발명14).
본 발명의 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용의 소켓 가이드 및 상기 인서트가 이용된 전자 부품 핸들링 장치에 따르면, 단위 면적당 피시험 전자 부품의 동시 측정 수를 증가시켜 스루풋의 향상 또는 장치의 소형화를 도모할 수 있고, 게다가 피시험 전자 부품의 위치 어긋남에 기인하는 컨택트 미스의 발생이 억제된다.
이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다.
〔제1 실시예〕
도 1은 본 발명의 제1 실시예에 따른 전자 부품 핸들링 장치(이하 「핸들러」라고 함)를 포함하는 IC 디바이스 시험 장치의 전체 측면도이고, 도 2는 제1 실시예에 따른 핸들러의 사시도이고, 도 3은 제1 실시예에 따른 핸들러의 테스트 챔버 내의 주요부 단면도이고, 도 4는 핸들러에서 이용되는 테스트 트레이를 도시하 는 분해 사시도이고, 도 5는 제1 실시예에 따른 핸들러에 있어서의 소켓 부근의 구조를 도시하는 분해 사시도이며, 도 6은 제1 실시예에 따른 핸들러에 있어서의 푸셔의 부분 단면도이다.
우선, 본 발명의 실시예에 따른 핸들러를 구비한 IC 디바이스 시험 장치의 전체 구성에 관하여 설명한다.
도 1에 도시한 바와 같이 IC 디바이스 시험 장치(10)는, 핸들러(1)와, 테스트 헤드(5)와, 시험용 메인 장치(6)를 갖는다. 핸들러(1)는, 시험해야 할 IC 디바이스(전자 부품의 일례)를 테스트 헤드(5)에 설치한 소켓에 순차적으로 반송하고, 시험이 종료된 IC 디바이스를 테스트 결과에 따라 분류하여 소정의 트레이에 격납하는 동작을 실행한다.
테스트 헤드(5)에 설치한 소켓은, 케이블(7)을 통하여 시험용 메인 장치(6)에 전기적으로 접속되어 있으며, 소켓에 탈착 가능하게 장착된 IC 디바이스를 케이블(7)을 통하여 시험용 메인 장치(6)에 접속하고, 시험용 메인 장치(6)로부터의 시험용 전기 신호에 의해 IC 디바이스를 테스트한다.
핸들러(1)의 하부에는, 주로 핸들러(1)을 제어하는 제어 장치가 내장되어 있지만, 일부에 빈 부분(8)이 형성되어 있다. 이 빈 부분(8)에, 테스트 헤드(5)가 교환 가능하게 배치되어 있고, 핸들러(1)에 형성한 관통 구멍을 통해 IC 디바이스를 테스트 헤드(5) 상의 소켓에 장착하는 것이 가능하게 되어 있다.
이 핸들러(1)는, 시험해야 할 전자 부품인 IC 디바이스를, 상온보다도 높은 온도상태(고온) 또는 낮은 온도 상태(저온)에서 시험하기 위한 장치이다. 그리고, 핸들러(1)는, 도 2에 도시한 바와 같이 항온조(101)와 테스트 챔버(102)와 제열조(103)로 구성되는 챔버(100)를 가진다. 도 1에 도시하는 테스트 헤드(5)의 상부는, 도 3에 도시한 바와 같이 테스트 챔버(102)의 내부에 삽입되고, 거기에서 IC 디바이스(2)의 시험이 이루어지게 되어 있다.
도 2에 도시한 바와 같이 본 실시예의 핸들러(1)는, 이제부터 시험을 행할 IC 디바이스를 격납하고, 또 시험필의 IC 디바이스를 분류하여 격납하는 IC 격납부(200)와, IC 격납부(200)로부터 보내어진 피시험 IC 디바이스를 챔버부(100)에 보내주는 로더부(300)와, 테스트 헤드를 포함하는 챔버부(100)와, 챔버부(100)에서 시험이 행해진 시험필의 IC를 꺼내어 분류하는 언로더부(400)로 구성되어 있다.
핸들러(1)에 세트되기 전의 IC 디바이스는, 도시하지 않은 커스터머 트레이 내에 다수 수납되어 있고, 그 상태에서, 도 2에 도시하는 핸들러(1)의 IC 격납부(200)에 공급된다. IC 디바이스는, 여기에서 커스터머 트레이로부터, 핸들러(1) 내에서의 반송에 이용되는 후술하는 테스트 트레이 TST(도4 참조)로 옮겨 실어진다. 핸들러(1)의 내부에서는, 도 3에 도시한 바와 같이 IC 디바이스는, 테스트 트레이 TST에 실어진 상태에서 이동하고, 고온 또는 저온의 온도 스트레스가 가해져, 적절하게 동작하는지의 여부가 시험(검사)되며, 당해 시험 결과에 따라 분류된다.
이하, 핸들러(1)의 내부에 대해, 개별적으로 상세하게 설명한다.
첫째, IC 격납부(200)에 관련된 부분에 관하여 설명한다.
도 2에 도시한 바와 같이 IC 격납부(200)에는, 시험 전의 IC 디바이스를 격 납하는 시험 전 IC 스토커(201)와, 시험의 결과에 따라 분류된 IC 디바이스를 격납하는 시험필 IC 스토커(202)가 설치되어 있다.
이들 시험 전 IC 스토커(201) 및 시험필 IC 스토커(202)는, 틀 형상의 트레이 지지틀(203)과, 이 트레이 지지틀(203)의 하부로부터 들어와 상부를 향해서 승강 가능하게 하는 엘리베이터(204)를 구비하고 있다. 트레이 지지틀(203)에는, 커스터머 트레이가 복수 겹쳐 쌓아져 지지되고, 이 겹쳐 쌓인 커스터머 트레이만이 엘리베이터(204)에 의해 상하로 이동된다.
도 2에 도시하는 시험 전 IC 스토커(201)에는, 이제부터 시험이 이루어지는 IC 디바이스가 수납된 커스터머 트레이가 적층되어 유지되고 있다. 또한, 시험필 IC 스토커(202)에는, 시험을 마치고 분류된 IC 디바이스가 수납된 커스터머 트레이가 적층되어 유지되고 있다.
둘째, 로더부(300)에 관련된 부분에 관하여 설명한다.
시험 전 IC 스토커(201)에 격납되어 있는 커스터머 트레이는, 도 2에 도시한 바와 같이 IC 격납부(200)와 장치 기판(105)과의 사이에 설치된 트레이 이송 아암(205)에 의해, 장치 기판(105)의 하측으로부터 로더부(300)의 창부(306)로 운반된다. 그리고, 이 로더부(300)에서, 커스터머 트레이에 실어진 피시험 IC 디바이스를, X-Y 반송 장치(304)에 의해 일단 프리사이서(preciser)(305)로 이송하고, 여기에서 피시험 IC 디바이스의 상호의 위치를 수정한 후, 또한, 이 프리사이서(305)에 이송된 피시험 IC 디바이스를 재차 X-Y 반송 장치(304)를 이용하여, 로더부(300)에 정지하고 있는 테스트 트레이 TST에 옮겨 싣는다.
커스터머 트레이로부터 테스트 트레이 TST에 피시험 IC 디바이스를 옮겨 싣는 X-Y 반송 장치(304)는, 도 2에 도시한 바와 같이 장치 기판(105)의 상부에 가설된 2개의 레일(301)과, 이 2개의 레일(301)에 의해 테스트 트레이 TST와 커스터머 트레이 사이를 왕복할 수 있는(이 방향을 Y 방향이라고 함) 가동 아암(302)과, 이 가동 아암(302)에 의해 지지되어, 가동 아암(302)을 따라 X 방향으로 이동할 수 있는 가동 헤드(303)를 구비하고 있다.
이 X-Y 반송 장치(304)의 가동 헤드(303)에는, 흡착 헤드가 하향으로 장착되어 있고, 이 흡착 헤드에 의해, 커스터머 트레이로부터 피시험 IC 디바이스를 흡착하여, 그 피시험 IC 디바이스를 테스트 트레이 TST에 옮겨 싣는다.
셋째, 챔버(100)에 관련된 부분에 관하여 설명한다.
전술한 테스트 트레이 TST에는 로더부(300)에서 피시험 IC 디바이스가 실어진다. 그 후에 테스트 트레이 TST는 챔버(100)에 보내지고, 여기에서 테스트 트레이 TST에 탑재된 상태의 각 피시험 IC 디바이스가 테스트된다.
도 2에 도시한 바와 같이 챔버(100)는, 테스트 트레이 TST에 실어진 피시험 IC 디바이스에 목적으로 하는 고온 또는 저온의 열 스트레스를 가하는 항온조(101)와, 이 항온조(101)에서 열 스트레스가 가해진 상태의 피시험 IC 디바이스가 테스트 헤드 상의 소켓에 장착되는 테스트 챔버(102)와, 테스트 챔버(102)에서 시험된 피시험 IC 디바이스로부터, 가해진 열 스트레스를 제거하는 제열조(103)로 구성되어 있다.
제열조(103)에서는, 항온조(101)에서 고온을 인가한 경우에는, 피시험 IC 디 바이스를 송풍에 의해 냉각하여 실온으로 되돌리고, 또한, 항온조(101)에서 저온을 인가한 경우에는, 피시험 IC 디바이스를 온풍 또는 히터 등에서 가열하여 결로가 발생하지 않을 정도의 온도까지 되돌린다. 그리고, 이 제열된 피시험 IC 디바이스를 언로더부(400)로 반출한다.
도 3에 도시한 바와 같이 테스트 챔버(102)의 하부에는, 테스트 헤드(5)가 배치되어 있다. IC 디바이스(2)가 수납된 테스트 트레이 TST는, 이 테스트 헤드(5) 상으로 운반된다. 테스트 헤드(5)에서는, 테스트 트레이 TST에 수납된 모든 IC 디바이스(2)를 순차적으로 테스트 헤드(5)에 전기적으로 접촉시켜, 테스트 트레이 TST 내의 모든 IC 디바이스(2)에 대하여 시험을 행한다. 그리고, 시험이 종료되면, 테스트 트레이 TST는 제열조(103)에서 제열되어 IC 디바이스(2)의 온도를 실온으로 되돌린 뒤, 도 2에 도시하는 언로더부(400)로 배출된다.
또한, 도 2에 도시한 바와 같이 항온조(101)와 제열조(103)의 상부에는, 장치 기판(105)으로부터 테스트 트레이 TST를 보내어 넣기 위한 입구용 개구부와, 장치 기판(105)에 테스트 트레이 TST를 송출하기 위한 출구용 개구부가 각각 형성되어 있다. 장치 기판(105)에는, 이들 개구부로부터 테스트 트레이 TST를 출납하기 위한 테스트 트레이 반송 장치(108)가 장착되어 있다. 이들 반송 장치(108)는, 예를 들면 회전 롤러 등으로 구성되어 있다. 이 장치 기판(105) 위에 설치된 테스트 트레이 반송 장치(108)에 의해, 제열조(103)로부터 배출된 테스트 트레이 TST는, 언로더부(400)로 반송된다.
도 4에 도시하는 바와 같이, 테스트 트레이 TST는, 사각형 프레임(12)을 갖 고, 프레임(12) 내에는 복수의 살(13)이 평행하게 또한, 등간격으로 설치되어 있다. 이들 살(13)의 양측과, 이들 살(13)과 평행한 프레임(12)의 변(12a)의 내측에는, 각각 복수의 부착편(14)이 길이 방향으로 등간격으로 돌출되어 형성되어 있다. 이들 살(13)의 사이, 및 살(13)과 변(12a) 사이에 설치된 복수의 부착편(14) 중 마주 보는 2개의 부착편(14)에 의해, 각 인서트 수납부(15)가 구성되어 있다.
각 인서트 수납부(15)에는 각각 1개의 인서트(16)가 수납되게 되어 있고, 이 인서트(16)는 부착용 구멍(21)에서 고정구(17)를 이용하여 2개의 부착편(14)에 플로팅 상태로 부착되어 있다. 본 실시예에서, 인서트(16)는 1개의 테스트 트레이 TST에 4×16개 부착되게 되어 있다. 이 인서트(16)에 피시험 IC 디바이스(2)를 수납함으로써 테스트 트레이 TST에 피시험 IC 디바이스(2)를 실을 수 있게 된다.
도 5에 도시하는 바와 같이 인서트(16)는, 그 중앙부에, 후술하는 소켓 가이드(41)의 기준 부시(411a)가 삽입되는 원형의 기준 구멍(20a)을 구비하고 있다. 기준 구멍(20a)의 양측에는, 평면에서 보아 대략 사각형의 IC 수납부(19)가 1개씩 형성되어 있다. 즉, 2개의 IC 수납부(19)가 기준 구멍(20a)을 사이에 두는 위치에 배치되어 있다. 그리고, 기준 구멍(20a)의 위치는, 더 정확하게는 양 IC 수납부(19)의 중간 위치이다.
또한, 인서트(16)의 양단 중앙부에는, 온도 스트레스 하에서도 소켓 가이드(41)의 가이드 부시(411b)가 삽입되도록, 열 팽창·열 수축을 고려하여 타원형의 장공으로 이루어지는 가이드 구멍(20b)이 형성되어 있다. 각 가이드 구멍(20b)은, 도 5에 도시한 바와 같이 인서트(16)의 길이 방향이 장축이 되도록 타원형으로 형 성되어 있다. 가이드 구멍(20b)을 이러한 형상으로 해 두면, 열 팽창이나 열 수축에 의해 인서트(16)에 치수 변화가 발생했다고 해도, 가이드 구멍(20b)에 소켓 가이드(41)의 가이드 부시(411b)나, 도 6에 도시하는 푸셔(30)의 가이드 핀(35b)을 삽입시킬 수 있어, 기준 구멍(20a)을 기준으로 하면서, 당해 기준 구멍(20a)과 가이드 구멍(20b)에 의해 인서트(16)와 푸셔(30) 및 소켓(40)을 감합할 수 있다.
그리고, 각 가이드 구멍(20b)에 인접하는 위치에는, 인서트(16)를 테스트 트레이 TST에 부착할 때에 이용되는 부착용 구멍(21)이 형성되어 있다.
상기와 같이, 1개의 인서트(16)에 IC 수납부(19)를 2개 형성하면, 기준 구멍(20a) 등의 위치 결정 수단을 설치하는 스페이스를 복수의 IC 수납부(19)에서 공용할 수 있으므로, 테스트 트레이 TST에서의 단위 면적당 IC 디바이스(2)의 수납 수가 증가한다. 예를 들면 도 7의 (a)에 도시하는 테스트 트레이는, IC 수납부(19)를 2개 갖는 본 실시예의 인서트(16)가 장착되는 테스트 트레이이며, 도 7의 (b)에 도시하는 테스트 트레이는, IC 수납부를 1개만 갖는 종래의 인서트(16)가 장착되는 테스트 트레이이다. 어떠한 테스트 트레이도, 장착할 수 있는 인서트의 수는 64개(=4행×16열)로 동일하지만, 반송할 수 있는 IC 디바이스의 수는 IC 수납부(19)를 2개 갖는 인서트가 장착되는 전자의 테스트 트레이쪽이 2배인 128개로 된다. 한편 각 인서트의 점유 면적을 비교하면, 길이 치수는 전자의 테스트 트레이쪽이 114㎜ 크지만(종래비에서 1.39배이면 됨), 폭 치수는 거의 동일하다. 따라서, 본 실시예의 테스트 트레이 TST에 의하면, IC 디바이스(2)를 고밀도로 탑재할 수 있다. 이렇게, 테스트 트레이 TST에서의 단위 면적당 IC 디바이스(2)의 수납 수가 증가한 결과, 스루풋이 향상되게 되어, 시험 효율이 향상된다.
도 5에 도시한 바와 같이 테스트 헤드(5) 위에는 소켓 보드(50)가 배치되어 있으며, 그 위에는, 복수의 소켓(40)이 2개씩 인접하여 고정되어 있다. 각소켓(40)은 접속 단자인 프로브 핀(44)을 가진다. 프로브 핀(44)은 도시하지 않은 스프링에 의해 상방을 향하여 탄성적으로 지지되어 있다. 그리고, 프로브 핀(44)의 수 및 피치는, 시험 대상인 IC 디바이스(2)의 접속 단자의 수 및 피치에 대응하고 있다.
또한, 소켓 보드(50) 위에는 소켓 가이드(41)가 고정되어 있다. 소켓 가이드(41)는, 그 중앙부에 인서트(16)의 기준 구멍(20a)에 삽입되는 기준 부시(411a)를 가진다. 그리고, 기준 부시(411a)의 양측에는, 소켓(40)의 프로브 핀(44)을 상측에 노출시키는 창 구멍(410)이 1개씩 형성되어 있다. 즉, 소켓 가이드(41)는 1개의 인서트(16)에서의 IC 수납부(19)의 수에 대응하는 수의 창 구멍(410)을 가지고 있고, 2개의 창 구멍(410)은 기준 부시(411a)를 사이에 두는 위치에 배치되어 있다. 또한, 기준 부시(411a)의 위치는, 더 정확하게는 2개의 창 구멍(410)의 중간 위치이다.
소켓 가이드(41)의 양단 중앙부에는, 각각, 인서트(16)의 가이드 구멍(20b)에 삽입되는 가이드 부시(411b)가 설치되어 있고, 각 가이드 부시(411b)에 인접하는 위치에는, 후술하는 푸셔(30)의 하방 이동 한계를 규정하는 스토퍼부(412)가 2개씩 총 4개 형성되어 있다.
여기에서, 인서트(16)의 기준 구멍(20a)은, 소켓 가이드(41)의 기준 부 시(411a)와 감합함에 있어, 양자간에 덜걱거림이 없도록 형성된다. 한편, 인서트(16)의 2개의 타원형의 가이드 구멍(20b)은, 소켓 가이드(41)의 가이드 부시(411b)와 감합함에 있어,인서트(16)의 길이 방향에 대해서는 가이드 부시(411b)와의 사이에 간극이 존재하도록, 인서트(16)의 폭 방향에 대해서는 가이드 부시(411b) 사이에서 덜걱거림이 발생하지 않을 정도의 구멍 폭으로 형성된다.
테스트 헤드(5)의 상방에는, 시험 대상인 IC 디바이스(2)를 소켓(40)으로 가압하는 푸셔(30)가 설치되어 있다. 도 6에 도시한 바와 같이 푸셔(30)는, 판 형상의 푸셔 베이스(31)와, 푸셔 베이스(31) 위에 설치된 상부 블록(32)을 구비하고 있으며, 푸셔 베이스(31)의 하면 중앙부에는, 하방으로 연장되는 기준 핀(35a)이 설치되어 있다. 이 기준 핀(35a)은 인서트(16)의 기준 구멍(20a)에 삽입되는 것이다. 그리고, 기준 핀(35a)의 양측에는, 가압자(33)가 1개씩 형성되어 있다. 이렇게, 푸셔(30)는 1개의 인서트(16)에서의 IC 수납부(19)의 수에 대응하는 수의 가압자(33)를 가지고 있으며, 2개의 가압자(33)는 기준 핀(35a)을 사이에 두는 위치에 배치되어 있다. 기준 핀(35a)의 위치는 더 정확하게는 2개의 가압자(33)의 중간 위치이다.
또한, 푸셔 베이스(31)의 하면의 양단 중앙부에는 각각 하방으로 연장되는 가이드 핀(35b)이 설치되어 있다. 이 가이드 핀(35b)은 인서트(16)의 가이드 구멍(20b)에 삽입되는 것으로, 각 가이드 핀(35b)에 인접하는 위치에는, 푸셔(30)의 하강 이동의 한계 위치를 규정하는 스토퍼 핀(36)이 2개씩 총 4개 형성되어 있다.
이 푸셔(30)는, 도 3에 도시한 바와 같이 상부 블록(32)의 상단 주연부가 매치 플레이트(60)의 개구 주연부에 결합함으로써 매치 플레이트(60)에 유지된다. 이 매치 플레이트(60)는, 테스트 헤드(5)의 상부에 위치하도록, 또한, 푸셔(30)와 소켓(40) 사이에 테스트 트레이 TST가 삽입 가능해지도록 구동 플레이트(72)에 지지되어 있다. 이러한 매치 플레이트(60)에 유지된 푸셔(30)는, 테스트 헤드(5) 방향 및 구동 플레이트(72) 방향, 즉 Z축 방향으로 이동 가능하게 되어 있다.
그리고, 구동 플레이트(72)의 하면에는, 푸셔(30)의 상부 블록(32)의 상면을 누를 수 있도록, 가압부(74)가 고정되어 있다. 구동 플레이트(72)에는 구동축(78)이 고정되어 있고, 구동축(78)에는 모터 등의 구동원(도시하지 않음)이 연결되어 있어, 구동축(78)을 Z축 방향을 따라 상하 이동시킬 수 있게 되어 있다.
또한, 챔버(100)에서, 테스트 트레이 TST는, 도 3에서의 지면 직각 방향(X축)으로부터, 푸셔(30)와 소켓(40) 사이에 반송되는 것이다. 챔버(100) 내부에서의 테스트 트레이 TST의 반송 수단으로서는 반송용 롤러 등이 이용된다. 테스트 트레이 TST의 반송 이동 시에는, Z축 구동 장치(70)의 구동 플레이트는 Z축 방향을 따라 상승하여, 푸셔(30)와 소켓(40) 사이에는 테스트 트레이 TST가 삽입되는 충분한 간극이 형성되어 있다.
또한, 본 실시예에서는 전술한 바와 같이 구성된 챔버(100)에서, 도 3에 도시한 바와 같이 테스트 챔버(102)를 구성하는 밀폐된 케이싱(80)의 내부에, 온도 조절용 송풍 장치(90)가 장착되어 있다. 온도 조절용 송풍 장치(90)는 팬(92)과 열 교환부(94)를 갖고, 팬(92)에 의해 케이싱 내부의 공기를 빨아 들여, 열 교환 부(94)을 통과시켜 케이싱(80)의 내부에 토해내어 순환시킴으로써 케이싱(80)의 내부를, 소정의 온도 조건(고온 또는 저온)으로 한다.
넷째로, 언로더부(400)에 관련된 부분에 관하여 설명한다.
도 2에 도시하는 언로더부(400)에도 로더부(300)에 설치된 X-Y 반송 장치(304)와 동일 구조의 X-Y 반송 장치(404, 404)가 설치되고, 이 X-Y 반송 장치(404, 404)에 의해, 언로더부(400)로 옮겨진 테스트 트레이 TST로부터 시험필의 IC 디바이스가 커스터머 트레이로 옮겨 실어질 수 있다.
언로더부(400)의 장치 기판(105)에는, 당해 언로더부(400)에 운반된 커스터머 트레이가 장치 기판(105)의 상면에 면하도록 배치된 한 쌍의 창부(406, 406)가 2대 열려 있다.
각각의 창부(406)의 하측에는, 커스터머 트레이를 승강시키기 위한 엘리베이터(204)가 설치되어 있고, 여기에서는 시험필의 피시험 IC 디바이스가 옮겨 실어져 가득찬 커스터머 트레이를 실어서 하강하고, 이 가득찬 트레이를 트레이 이송 아암(205)으로 전달한다.
다음에 이상 설명한 IC 디바이스 시험 장치(10)에서,IC 디바이스(2)를 시험하는 방법에 관하여 설명한다.
IC 디바이스(2)는, 테스트 트레이 TST에 탑재된 상태, 즉 도 5에 도시하는 인서트(16)의 IC 수납부(19)에 수납된 상태에서, 항온조(101)에서 소정의 설정 온도로 가열되고, 그 후에 도 3에 도시하는 테스트 챔버(102) 내로 반송되어 온다.
테스트 챔버(102)에 반입된 테스트 트레이 TST가 테스트 헤드(5) 상에서 정 지하면,Z축 구동 장치(70)가 구동하고, 구동 플레이트(72)에 고정된 가압부(74)가 푸셔(30)를 하강 이동시킨다. 그러면, 푸셔(30)의 기준 핀(35a)이 인서트(16)의 기준 구멍(20a) 및 소켓 가이드(41)의 기준 부시(411a)에 삽입됨과 함께 푸셔(30)의 2개의 가이드 핀(35b)이 대응하는 인서트(16)의 가이드 구멍(20b) 및 소켓 가이드(41)의 가이드 부시(411b)에 삽입된다. 이와 동시에, 인서트(16)의 기준 구멍(20a)에 소켓 가이드(41)의 기준 부시(411a)가 삽입됨과 함께 인서트(16)의 가이드 구멍(20b)에 소켓 가이드(41)의 가이드 부시(411b)가 삽입된다. 소켓 가이드(41)는 소켓(40)에 대하여 위치 결정된 것이므로, 여기에서 설명한 동작의 결과, 푸셔(30), 인서트(16) 및 소켓(40)이 상호 위치 결정된다.
그리고, 푸셔(30)의 가압자(33)는, IC 디바이스(2)의 패키지 본체를 소켓(40)측으로 가압하고, 그 결과, IC 디바이스(2)의 외부 단자가 소켓(40)의 프로브 핀(44)에 접속된다.
여기에서, 인서트(16)에 수납된 IC 디바이스(2)는, 챔버부(100)에서 가열(냉각)되므로, 인서트(16)는 열 팽창(열 수축)에 의해 치수가 변화한다. 그러나, 본 실시예의 인서트(16)와 같이, 2개의 IC 수납부(19)의 모두가 기준 구멍(20a)에 인접하는 위치에 형성되어 있으므로, 만약 치수 변화가 발생했다고 해도, IC 수납부(19)의 위치 어긋남이 최소한으로 억제된다. 이 결과, IC 디바이스(2)의 접속 단자와 소켓(40)의 프로브 핀(44)을 접속할 수 있는 위치 관계가 확보되므로,IC 수납부(19)의 수를 늘림에도 불구하고, 위치 어긋남에 기인하는 컨택트 미스가 발생하기 쉬워지는 경우는 없다. 한편 도 12의 (b)에 도시한 바와 같이, 인서트의 중앙부에 전자 부품 수납부 A를 2개 나란히 형성한 인서트에서는 사정이 다르다. 이 인서트에서는, 기준 구멍 B에 가까운 위치(거리x)의 전자 부품 수납부 A와, 기준 구멍 B로부터 떨어진 위치(거리y)의 전자 부품 수납부 A가 존재한다. 이 경우, 기준 구멍 B로부터 떨어진 전자 부품 수납부 A에서는, 열 팽창이나 열 수축에 기인하여 보다 큰 위치 어긋남이 발생하므로, 위치 어긋남에 기인하는 컨택트 미스가 발생하기 쉬워진다.
또한, 인서트(16)의 2개의 타원형의 가이드 구멍(20b)의 장축 방향은, 소켓 가이드(41)의 가이드 부시(411b)와의 사이에 틈이 존재하도록 형성되어 있기 때문에, 양자간에서 열 팽창의 차이가 발생해도 가이드 구멍(20b)과 가이드 부시(411b)는 감합할 수 있다. 한편, 타원형의 가이드 구멍(20b)의 단축 방향은, 가이드 부시(411b)와의 사이에서 덜걱거림이 발생하지 않을 정도의 구멍 폭으로 형성되어 있기 때문에, 인서트(16)는 2개의 가이드 구멍(20b)에 의해 계지되고, 인서트(16)의 기준 구멍(20a)을 중심으로 하는 회전 방향의 위치 어긋남을 해소할 수 있다. 이 결과, IC 디바이스(2)의 외부 단자와, 대응하는 프로브 핀(44)의 회전 방향의 위치 어긋남에 수반하는 컨택트 미스가 저감된다.
또한, 인서트(16)는 테스트 트레이 TST에 대하여 플로팅 상태로 장착되어 있으므로, 인서트(16)는 미소하게 유동 가능하게 되어 있다. 이 결과, 테스트 트레이 TST 위에 존재하는 다수의 인서트(16)는, 각각 대응하는 소켓 가이드(41)의 기준 부시(411a)에 강제적으로 감합되어 위치 결정이 유지된다. 따라서, 기준 부시(411a)에 인접 배치된 2개의 IC 수납부(19)도, 각각 대응하는 소켓(40)에 적정하 게 위치 결정된 상태로 된다. 이에 의하면, 테스트 챔버(102)의 설정 온도(예를 들면 -30℃∼+120℃)의 변경 등에 수반하여 발생하는 소켓 보드(50)군의 전체 치수가 변동해도, 인서트(16)와 소켓 가이드(41)는 상호 감합되고, 2개의 IC 수납부(19)에 수납되는 각각의 IC 디바이스(2)는, 대응하는 소켓(40)의 프로브 핀(44)에 정확하게 컨택트할 수 있다.
상기 상태에서, 시험용 메인 장치(6)로부터 테스트 헤드(5)의 프로브 핀(44)을 통해 피시험 IC 디바이스(2)에 대하여 시험용 전기 신호를 공급한다. IC 디바이스(2)로부터 출력되는 응답 신호는, 테스트 헤드(5)을 통하여 시험용 메인 장치(6)에 보내지고, 이에 따라 IC 디바이스(2)의 양부 판정이 행해진다.
IC 디바이스(2)의 시험이 종료하면, Z축 구동 장치(70)가 구동하여, 매치 플레이트(60)(푸셔(30))를 상승시킨다. 그리고, X-Y 반송 장치(404)는, 테스트 트레이 TST에 탑재된 시험필의 IC 디바이스(2)를 반송하고, 시험 결과에 따라 커스터머 트레이에 격납한다.
[제2 실시예]
다음에 본 발명의 제2 실시예에 따른 인서트에 관해서 설명한다.
도 10은 본 발명의 제2 실시예에 따른 인서트, 푸셔, 소켓 및 소켓 가이드의 사시도이고, 도 11은 제2 실시예에 따른 인서트의 사시도이다.
도 10 및 도 11에 도시한 바와 같이 본 실시예에 따른 인서트(516)는, 4개의 인서트 코어(518)(본 발명의 코어부에 해당)와, 그들 4개의 인서트 코어(518)를 유동 가능하게 유지하는 트레이 인서트(517)(본 발명의 유지부에 해당)를 구비하여 이루어지다.
도 10에 도시한 바와 같이 각 인서트 코어(518)는, 1개의 IC 수납부(519)를 가짐과 함께,IC 수납부(519)에 수납된 IC 디바이스를 요동 가능한 래치 부재(531)에 의해 유지 또는 해방하는 래치 기구를 가진다. 각 IC 수납부(519)의 저판부에는, 후술하는 소켓(540)에 설치된 2개의 개별 위치 결정 핀(550)에 감합할 수 있는 2개의 개별 위치 결정 구멍(551)이 형성되어 있다. 또한, 본 실시예의 인서트 코어(518)는, SOP 타입의 IC 디바이스에 대응한 형상으로 되어 있지만, 이것에 한정되는 것은 아니다.
또한, 각 인서트 코어(518)에는, 2개의 샤프트(532)가 미끄럼 이동 가능하게 관통하고 있고, 그들 샤프트(532)는 트레이 인서트(517)에 대하여 여유 공간이 있는 상태로 부착된다. 이러한 구조에 의해, 각 인서트 코어(518)는, 미소하게 유동 가능하게 트레이 인서트(517)에 계지된다. 단, 인서트 코어(518)의 유동 기구는, 상기 구조에 한정되는 것은 아니다.
트레이 인서트(517)의 양단 중앙부에는, 원형의 가이드 구멍(520)이 형성되어 있다. 이 트레이 인서트(517)은, 상기 실시예에서의 인서트(16)과 마찬가지로 하여, 도 4에 도시한 테스트 트레이 TST에 유동 가능하게 부착된다.
테스트 헤드의 소켓 보드 위에는, 복수의 소켓(540)이 4개씩 인접하도록 고정되어 있다. 도 10에 도시한 바와 같이 각 소켓(540)은, IC 디바이스의 외부 단자에 대응하는 접속 단자(441)를 가짐과 함께, 상기 인서트 코어(518)에 형성된 개별 위치 결정 구멍(551)에 삽입되는 개별 위치 결정 핀(550)을 2개씩 구비하고 있 다.
소켓(540)의 주위에는, 소켓 가이드(541)가 고정되어 있다. 본 실시예에서의 소켓 가이드(541)는 개구되어 있는 2개의 창 구멍을 구비하고 있으며, 각 창 구멍으로부터 2개씩의 소켓(540)이 노출되어 있다. 그리고, 소켓 가이드(541)의 길이 방향의 양단 중앙부에는, 상기 트레이 인서트(517)의 가이드 구멍(520)에 삽입되는 가이드 부시(542)가 설치되어 있다.
피시험 IC 디바이스를 소켓(540)으로 가압하기 위한 푸셔의 푸셔 베이스(600)는, 4개의 소켓(540)에 대응하는 위치에 4개의 가압자(633)를 구비하고 있다. 이 가압자(633)는, 필요에 따라, 개별로 유동 가능하도록 각각 플로팅 상태로 푸셔 베이스(600)에 장착되어도 된다. 이에 따라 열 팽창이나 열 수축이 발생했다고 해도, 확실하게 피시험 IC 디바이스를 가압하는 것이 가능하게 된다. 또한, 푸셔 베이스(600)의 하면의 양단 중앙부에는, 트레이 인서트(517)의 가이드 구멍(520)에 삽입되는 가이드 핀(635)이 설치되어 있다.
시험 시에는, 트레이 인서트(517)의 가이드 구멍(520)에 소켓 가이드(541)의 가이드 부시(511)가 삽입되고, 푸셔 베이스(600)에 설치된 가이드 핀(635)이 소켓 가이드(541)의 가이드 부시(511)에 삽입되어, 각각의 부재가 감합된 상태로 된다. 이 때 푸셔는, 가이드 핀(635)이 소켓 가이드(541)의 가이드 부시(511)에 삽입됨으로써, 개략 위치 결정된다.
여기에서, 트레이 인서트(517)의 가이드 구멍(520)은, 각 부재의 온도 변화에 수반하는 열 팽창을 고려하여 소켓 가이드(541)의 가이드 부시(511) 사이에 약 간 간극이 존재할 정도의 크기로 형성되어 있다. 따라서, 상기 감합 시에, 트레이 인서트(517)와 소켓 가이드(541)는 개략 위치 결정된 상태로 된다.
한편,4개의 인서트 코어(518)와 그들에 대향하는 4개의 소켓(540)은, 인서트 코어(518)의 개별 위치 결정 구멍(551)과, 소켓(540)의 개별 위치 결정 핀(550)의 감합에 의해, 인서트 코어(518)가 미소하게 이동되어 소켓(540)에 대하여 위치 결정되는 결과, 각 IC 디바이스의 외부 단자와 소켓(540)의 접속 단자(441)를 확실하게 컨택트시킬 수 있다. 따라서, 온도 변화에 수반하여 각 부재에 열 팽창이 발생했다고 해도, 양호한 컨택트를 실현할 수 있다.
이상 설명한 실시예는, 본 발명의 이해를 쉽게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재되는 것은 아니다. 따라서, 상기 실시예에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
예를 들면 제1 실시예에 따른 인서트(16)에서 기준 구멍(20a)을 사이에 두는 한 쪽측의 IC 수납부(19)의 수는, 반드시 1개일 필요는 없으며, 도 8의 (a), 도 8의 (b)에 도시한 바와 같이, 2개이어도 된다. 이 경우에는, 보다 고밀도로 IC 디바이스를 테스트 트레이에 탑재할 수 있다. 또한, 위치 어긋남의 허용량이 큰 IC 디바이스의 경우에는, 기준 구멍(20a)을 사이에 두는 한 쪽측의 IC 수납부(19)의 수는 도 8의 (c)에 도시된 바와 같이 3개이어도 된다. 또한, 도 8의 (d)에 도시된 바와 같이, 인서트(16)의 기준 구멍(20a)에 인접하는 위치에 또 다른 IC 수납부(190)을 형성하여도 된다. 이 경우에는, 더욱 고밀도로 IC 디바이스를 테스트 트레이에 탑재할 수 있다.
인서트의 IC 수납부의 형성 패턴에 관한 이러한 변형에 대한 사상은, 소켓 가이드에 창 구멍을 형성하는 경우나, 푸셔에 가압자를 설치하는 경우에도 적용할 수 있다. 즉, 소켓 가이드에서 기준 부시를 사이에 두는 한 쪽측의 창 구멍의 수는, 2개 또는 3개이어도 되고, 소켓 가이드의 기준 부시에 인접하는 위치에, 또 다른 창 구멍을 형성하여도 된다. 그리고, 푸셔에서 기준 핀을 사이에 두는 한 쪽측의 가압자의 수도, 2개 또는 3개이어도 되고, 푸셔의 기준 핀에 인접하는 위치에, 또 다른 가압자를 설치하여도 된다.
또한, 인서트(16)와 소켓 가이드(41)와의 위치 결정에 있어서는, 인서트(16)의 가이드 구멍(20b) 및 소켓 가이드(41)의 가이드 부시(411)를 각각 1개로 해도 되고, 이러한 구조에 의해서도 인서트(16)와 소켓 가이드(41)와의 위치 결정이 실용적으로 가능하다. 이 경우에는, 인서트(16)의 한 쪽의 가이드 구멍(20b) 및 소켓 가이드(41)의 한 쪽의 가이드 부시(411b)를 생략할 수 있어, 보다 한층 소형화를 꾀할 수 있는 결과, 더욱 고밀도로 IC 디바이스(2)를 테스트 트레이에 탑재할 수 있고, 또한, 보다 염가로 이를 실현할 수 있다.
또한, 제1 실시예에서는 인서트(16)의 기준 구멍(20a)의 형상은 원형으로 했지만(도 5 참조), 인서트(16)의 폭 방향에 관해서는, 가이드 구멍(20b)에서 소켓 가이드(41)의 가이드 부시(411b)에 의해 계지되기 때문에, 인서트(16)의 기준 구멍(20a)은, 적어도 인서트(16)의 길이 방향의 위치를 위치 결정하면 충분하다. 따라서, 인서트(16)의 기준 구멍(20a)은, 필요에 따라, 인서트(16)의 길이 방향에 대 해서는 기준 부시(411a)와의 사이에서 덜걱거림이 발생하지 않는 구멍 폭으로 되고, 인서트(16)의 폭 방향에 관해서는 기준 부시(411a)와의 사이에 간극이 존재하도록, 타원형의 장공으로 해도 된다. 이 경우에는, 보다 용이하게 인서트(16)를 감합할 수 있다.
또한, 인서트(16)와 소켓 가이드(41)는, 도 9에 도시한 바와 같은 구조에서 감합시켜도 된다. 도 9에 도시하는 예에서는, 소켓 가이드(41)에는, 평면에서 보아 2개의 가이드 부시(411b)의 중심을 통과하는 중심선 상의 양단 부위에, 측면에서보다 역삼각 형상인 오목 형상의 가이드 오목 홈(418a, 418b)을 형성한다. 그리고, 인서트(16)에는, 소켓 가이드(41)의 가이드 오목 홈(418a, 418b)에 대응하는 위치에, 역삼각 형상인 볼록 형상의 가이드 볼록부(28a, 28b)를 형성한다.
상기 구조에 따르면, 인서트(16)와 소켓 가이드(41)는, 그들의 감합 시에, 인서트(16)의 가이드 볼록부(28a, 28b)와 소켓 가이드(41)의 가이드 오목 홈(418a, 418b)이 결합하고, 양자에 의해 안내되면서 감합된다. 이에 따라 인서트(16)와 소켓 가이드(41)의 양자간에 열 팽창율의 차이가 있어도, 양자의 위치 결정은 영향을 받기 어려워, 인서트의 기준 구멍(20a)을 중심으로 하는 회전 방향의 위치 어긋남을 해소할 수 있다. 이 결과, IC 디바이스(2)의 외부 단자와 대응하는 프로브 핀(44)의 회전 방향의 위치 어긋남에 의한 컨택트 미스를 저감시킬 수 있다.
상기의 경우, 인서트(16)의 가이드 구멍(20b)은, 타원형이 아니고, 소켓 가이드(41)의 가이드 부시(411b)의 직경보다도 약간 큰 직경의 원형으로 할 수 있다.
또한, 제2 실시예에 따른 인서트(516)는, 4개의 인서트 코어(518)를 구비하 는 것이지만, 이것에 한정되는 것이 아니고, 예를 들면 2개, 6개, 8개 등과 같이, 적어도 2개의 인서트 코어(518)를 구비하는 것이면 되고, 그것에 따라 본 발명의 목적을 달성할 수 있다.
또한, 제2 실시예에 따른 인서트(516)의 인서트 코어(518)에서는,IC 수납부(519)의 저판부에 개별 위치 결정 구멍(551)을 형성했지만, 이것에 한정되는 것은 아니며, 예를 들면 각 인서트 코어(518)의 코너부 저면측에 오목 형상의 구멍을 형성하여도 된다. 이 경우에는, BGA 타입 등의 IC 디바이스에도 대응할 수 있다. 또한, 이 경우에는, 개별 위치 결정 핀(550)은 소켓 가이드(541)에 설치되게 된다.
본 발명의 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용의 소켓 가이드 및 상기 인서트가 이용된 전자 부품 핸들링 장치는, 스루풋의 향상 또는 장치의 소형화를 도모함과 함께, 컨택트 미스 발생을 억제하기 때문에 유용하다.
도 1은 본 발명의 제1 실시예에 따른 핸들러를 포함하는 IC 디바이스 시험 장치의 전체 측면도.
도 2는 제1 실시예에 따른 핸들러의 사시도.
도 3은 제1 실시예에 따른 핸들러의 테스트 챔버 내의 주요부 단면도.
도 4는 제1 실시예에 따른 핸들러에서 이용되는 테스트 트레이를 도시하는 분해 사시도.
도 5는 제1 실시예에 따른 핸들러에서의 소켓 부근의 구조를 도시하는 분해 사시도.
도 6은 제1 실시예에 따른 핸들러에서의 푸셔의 부분 단면도.
도 7은 제1 실시예에 따른 테스트 트레이 및 종래의 테스트 트레이의 평면도.
도 8은 다른 실시예에 따른 인서트의 구성을 모식적으로 도시하는 평면도.
도 9는 다른 실시예에 따른 인서트 및 소켓 가이드를 도시하는 도면으로서, 도 9의 (a)는 인서트 및 소켓 가이드의 측면도이고, 도 9의 (b)는 인서트의 저면도 및 소켓 가이드의 평면도.
도 10은 본 발명의 제2 실시예에 따른 인서트, 푸셔, 소켓 및 소켓 가이드의 사시도.
도 11은 제2 실시예에 따른 인서트의 사시도.
도 12는 종래의 푸셔의 단면 구조를 도시하는 모식도.
<부호의 설명>
1 : 핸들러(전자 부품 핸들링 장치)
10 : IC 디바이스(전자 부품) 시험 장치
16 : 인서트
19 : IC(전자 부품) 수납부
20a : 기준 구멍
20b : 가이드 구멍
30 : 푸셔
33 : 가압자
35a : 기준 핀
35b : 가이드 핀
40 : 소켓
41 : 소켓 가이드
410 : 창 구멍
411a : 기준 부시
411b : 가이드 부시

Claims (13)

  1. 피시험 전자 부품을 수납하고, 그 상태에서 테스트 헤드의 컨택트부에 장착되는 인서트로서,
    상기 인서트의 중앙부에 형성된, 해당 인서트를 위치 결정하는 기준 구멍과,
    상기 인서트의 양단부에 형성된, 해당 인서트의 상기 기준 구멍에 대한 회전 방향의 위치 어긋남을 억지하는 적어도 1개의 가이드 구멍과,
    상기 기준 구멍을 사이에 두는 위치에 배치된, 피시험 전자 부품을 수납하는 적어도 2개의 전자 부품 수납부
    를 구비하고,
    상기 전자 부품 수납부는, 테스트 헤드의 컨택트부에 배치된, 피시험 전자 부품의 단자와 전기적으로 컨택트하는 접속 단자를 구비하는 소켓에 대응하는 위치에 설치되고,
    상기 기준 구멍은, 상기 소켓과 해당 인서트를 위치 결정하기 위해 상기 컨택트부에 고정된 소켓 가이드의 기준 부시에 감합하는 위치에 형성되고,
    상기 가이드 구멍은 상기 소켓 가이드의 가이드 부시에 감합하는 위치에 형성되고,
    상기 인서트의 양단부에는, 상기 소켓 가이드에 형성된 볼록 형상 또는 오목 형상의 가이드부에 감합하고, 상기 소켓 가이드에 대한 회전 방향의 위치 어긋남을 억지하는 것이 가능한 오목 형상 또는 볼록 형상의 가이드부가 형성되어 있는 것을 특징으로 하는 인서트.
  2. 제1항에 있어서,
    상기 가이드 구멍은, 상기 인서트의 길이 방향이 장축인 장공으로 되어 있는 것을 특징으로 하는 인서트.
  3. 제1항에 있어서,
    상기 전자 부품 수납부에 수납된 피시험 전자 부품은 푸셔의 가압자에 의해 상기 소켓의 접속 단자에 가압되고,
    상기 인서트의 기준 구멍이 감합하는 상기 소켓 가이드의 기준 부시의 중공부에는 상기 푸셔의 기준 핀이 삽입되고,
    상기 인서트의 가이드 구멍이 감합하는 상기 소켓 가이드의 가이드 부시의 중공부에는 상기 푸셔의 가이드 핀이 삽입되는 것을 특징으로 하는 인서트.
  4. 제1항에 있어서,
    상기 인서트에는 해당 인서트를 테스트 트레이에 부착하기 위한 부착용 구멍이 적어도 2개 형성되어 있고, 상기 인서트는 상기 부착용 구멍에서 상기 테스트 트레이에 설치된 부착편에 대하여 유동 가능하게 부착되는 것을 특징으로 하는 인서트.
  5. 복수의 피시험 전자 부품을 인서트에 수납하여 테스트 헤드의 컨택트부에 반송하여 전기적으로 접속시켜 시험을 행하는 전자 부품 핸들링 장치로서,
    제1항의 인서트를 구비하는 것을 특징으로 하는 전자 부품 핸들링 장치.
  6. 제5항에 있어서,
    피시험 전자 부품을 수납한 복수의 상기 인서트를 소정의 온도로 가열 또는 냉각한 상태를 유지하는 테스트 챔버와,
    상기 인서트에 수납된 피시험 전자 부품을 테스트 헤드의 컨택트부에 가압하는 복수의 푸셔와,
    상기 복수의 푸셔가 상기 복수의 인서트에 수납된 피시험 전자 부품을 일괄하여 가압하는 것이 가능하도록, 상기 복수의 푸셔를 유지하여 구동하는 구동 장치
    를 구비하는 것을 특징으로 하는 전자 부품 핸들링 장치.
  7. 피시험 전자 부품을 수납하고, 그 상태에서 테스트 헤드의 컨택트부에 장착되는 인서트로서,
    상기 인서트의 중앙부에 형성된, 해당 인서트를 위치 결정하는 기준 구멍과,
    상기 인서트의 양단부에 형성된, 해당 인서트의 상기 기준 구멍에 대한 회전 방향의 위치 어긋남을 억지하는 적어도 1개의 가이드 구멍과,
    상기 기준 구멍을 사이에 두는 위치에 배치된, 피시험 전자 부품을 수납하는 적어도 2개의 전자 부품 수납부
    를 구비하고,
    상기 가이드 구멍은 상기 인서트의 길이 방향이 장축인 장공으로 되어 있고,
    상기 기준 구멍은 상기 인서트의 폭 방향이 장축인 장공으로 되어 있는 것을 특징으로 하는 인서트.
  8. 제7항에 있어서,
    상기 전자 부품 수납부는, 테스트 헤드의 컨택트부에 배치된, 피시험 전자 부품의 단자와 전기적으로 컨택트하는 접속 단자를 구비하는 소켓에 대응하는 위치에 설치되고,
    상기 기준 구멍은, 상기 소켓과 해당 인서트를 위치 결정하기 위해 상기 컨택트부에 고정된 소켓 가이드의 기준 부시에 감합하는 위치에 형성되고,
    상기 가이드 구멍은 상기 소켓 가이드의 가이드 부시에 감합하는 위치에 형성된 것을 특징으로 하는 인서트.
  9. 제8항에 있어서,
    상기 인서트의 양단부에는, 상기 소켓 가이드에 형성된 볼록 형상 또는 오목 형상의 가이드부에 감합하고, 상기 소켓 가이드에 대한 회전 방향의 위치 어긋남을 억지하는 것이 가능한 오목 형상 또는 볼록 형상의 가이드부가 형성되어 있는 것을 특징으로 하는 인서트.
  10. 제8항에 있어서,
    상기 전자 부품 수납부에 수납된 피시험 전자 부품은 푸셔의 가압자에 의해 상기 소켓의 접속 단자에 가압되고,
    상기 인서트의 기준 구멍이 감합하는 상기 소켓 가이드의 기준 부시의 중공부에는 상기 푸셔의 기준 핀이 삽입되고,
    상기 인서트의 가이드 구멍이 감합하는 상기 소켓 가이드의 가이드 부시의 중공부에는 상기 푸셔의 가이드 핀이 삽입되는 것을 특징으로 하는 인서트.
  11. 제7항에 있어서,
    상기 인서트에는 해당 인서트를 테스트 트레이에 부착하기 위한 부착용 구멍이 적어도 2개 형성되어 있고, 상기 인서트는 상기 부착용 구멍에서 상기 테스트 트레이에 설치된 부착편에 대하여 유동 가능하게 부착되는 것을 특징으로 하는 인서트.
  12. 복수의 피시험 전자 부품을 인서트에 수납하여 테스트 헤드의 컨택트부에 반송하여 전기적으로 접속시켜 시험을 행하는 전자 부품 핸들링 장치로서,
    제7항의 인서트를 구비하는 것을 특징으로 하는 전자 부품 핸들링 장치.
  13. 제12항에 있어서,
    피시험 전자 부품을 수납한 복수의 상기 인서트를 소정의 온도로 가열 또는 냉각한 상태를 유지하는 테스트 챔버와,
    상기 인서트에 수납된 피시험 전자 부품을 테스트 헤드의 컨택트부에 가압하는 복수의 푸셔와,
    상기 복수의 푸셔가 상기 복수의 인서트에 수납된 피시험 전자 부품을 일괄하여 가압하는 것이 가능하도록, 상기 복수의 푸셔를 유지하여 구동하는 구동 장치
    를 구비하는 것을 특징으로 하는 전자 부품 핸들링 장치.
KR1020077029976A 2004-11-22 2004-11-22 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치 KR100946482B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2004/017346 WO2006054361A1 (ja) 2004-11-22 2004-11-22 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置
PCT/JP2005/021411 WO2006054765A1 (ja) 2004-11-22 2005-11-22 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018243A Division KR100824128B1 (ko) 2006-09-07 2004-11-22 전자 부품 핸들링 장치용 인서트 및 전자 부품 핸들링 장치

Publications (2)

Publication Number Publication Date
KR20080009233A KR20080009233A (ko) 2008-01-25
KR100946482B1 true KR100946482B1 (ko) 2010-03-10

Family

ID=36406909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029976A KR100946482B1 (ko) 2004-11-22 2004-11-22 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치

Country Status (6)

Country Link
US (1) US20070296419A1 (ko)
KR (1) KR100946482B1 (ko)
CN (1) CN101088017A (ko)
DE (1) DE112005002859T5 (ko)
TW (1) TW200634321A (ko)
WO (2) WO2006054361A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089653B1 (ko) * 2019-12-30 2020-03-16 신종천 테스트 소켓 조립체

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912080B2 (ja) * 2006-08-16 2012-04-04 株式会社アドバンテスト 電子部品ハンドリング装置およびその運用方法、ならびに試験用トレイおよびプッシャ
CN101512356A (zh) * 2006-09-15 2009-08-19 株式会社爱德万测试 测试托盘及具备该测试托盘的电子元件测试装置
KR20080040251A (ko) * 2006-11-02 2008-05-08 (주)테크윙 테스트핸들러용 테스트트레이
US8496113B2 (en) * 2007-04-13 2013-07-30 Techwing Co., Ltd. Insert for carrier board of test handler
KR100950335B1 (ko) * 2008-01-31 2010-03-31 (주)테크윙 테스트핸들러의 캐리어보드용 인서트
KR20110099556A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP2013145132A (ja) * 2012-01-13 2013-07-25 Advantest Corp ハンドラ装置、試験方法
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices
US9341671B2 (en) 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
KR102489549B1 (ko) * 2014-11-20 2023-01-17 (주)테크윙 테스트핸들러용 테스트트레이와 테스터용 인터페이스보드
DE102016001425B4 (de) * 2016-02-10 2019-08-14 Tdk-Micronas Gmbh Testmatrixadaptervorrichtung
KR102198301B1 (ko) * 2018-05-28 2021-01-05 주식회사 아이에스시 소켓 보드 조립체
KR102062303B1 (ko) * 2018-07-17 2020-02-20 전원 전자부품 보관용 휴대용 멀티 키트 어셈블리
KR20200012211A (ko) 2018-07-26 2020-02-05 삼성전자주식회사 반도체 소자 테스트 시스템, 반도체 소자 테스트 방법, 및 반도체 소자 제조 방법
KR102440328B1 (ko) * 2020-09-29 2022-09-05 포톤데이즈(주) 광통신용 레이저다이오드의 테스트 기기
TWI750984B (zh) * 2020-12-30 2021-12-21 致茂電子股份有限公司 架橋連接式的自動化測試系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647881U (ja) * 1992-11-30 1994-06-28 安藤電気株式会社 リードフレーム付きicの接触機構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951436B2 (ja) * 1998-04-01 2007-08-01 株式会社アドバンテスト Ic試験装置
JP4451992B2 (ja) * 2001-02-28 2010-04-14 株式会社アドバンテスト 試験用電子部品搬送媒体、電子部品試験装置および試験方法
JP2004085238A (ja) * 2002-08-23 2004-03-18 Ando Electric Co Ltd 半導体集積回路の接続機構

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647881U (ja) * 1992-11-30 1994-06-28 安藤電気株式会社 リードフレーム付きicの接触機構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089653B1 (ko) * 2019-12-30 2020-03-16 신종천 테스트 소켓 조립체

Also Published As

Publication number Publication date
CN101088017A (zh) 2007-12-12
DE112005002859T5 (de) 2007-10-18
KR20080009233A (ko) 2008-01-25
WO2006054765A1 (ja) 2006-05-26
TWI293688B (ko) 2008-02-21
TW200634321A (en) 2006-10-01
WO2006054361A1 (ja) 2006-05-26
US20070296419A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100946482B1 (ko) 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치
JP4789125B2 (ja) 電子部品試験用ソケットおよびこれを用いた電子部品試験装置
US7642769B2 (en) Insert and tray for electronic device handling apparatus, and electronic device handling apparatus
JP3711283B2 (ja) インサートおよびこれを備えた電子部品ハンドリング装置
JP2889781B2 (ja) 自動テストハンドラー用コンタクトアセンブリー
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
JP2008076308A (ja) 電子部品試験装置用のインタフェース装置
JPWO2008041334A1 (ja) 電子部品試験装置
KR100912875B1 (ko) 인서트 및 이를 구비한 전자부품 핸들링장치
KR100824128B1 (ko) 전자 부품 핸들링 장치용 인서트 및 전자 부품 핸들링 장치
JPWO2009069189A1 (ja) インサート、トレイ及び電子部品試験装置
KR100853402B1 (ko) 반도체디바이스 테스트시스템의 커넥팅 장치
KR100798104B1 (ko) 전자부품 시험장치
JP4884977B2 (ja) 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置
JPWO2009069190A1 (ja) インサート、トレイ及び電子部品試験装置
KR100747076B1 (ko) 푸숴 및 이것을 갖춘 전자부품시험장치
JP2000206194A (ja) 電子部品基板試験用トレイおよび電子部品基板の試験装置
JP2012047754A (ja) 電子部品ハンドリング装置用のインサートおよび電子部品ハンドリング装置
JP2003028924A (ja) 電子部品ハンドリング装置および電子部品の温度制御方法
KR100674419B1 (ko) 반도체 소자 테스트용 핸들러의 테스트 트레이
JPH10335016A (ja) 部品の取付方法
WO2008062522A1 (fr) Équipement de test de composant électronique et procédé de transport de plateau

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 11