KR100945505B1 - 반도체 소자의 스토리지 노드 형성방법 - Google Patents

반도체 소자의 스토리지 노드 형성방법 Download PDF

Info

Publication number
KR100945505B1
KR100945505B1 KR1020070063198A KR20070063198A KR100945505B1 KR 100945505 B1 KR100945505 B1 KR 100945505B1 KR 1020070063198 A KR1020070063198 A KR 1020070063198A KR 20070063198 A KR20070063198 A KR 20070063198A KR 100945505 B1 KR100945505 B1 KR 100945505B1
Authority
KR
South Korea
Prior art keywords
film
storage node
hard mask
forming
amorphous carbon
Prior art date
Application number
KR1020070063198A
Other languages
English (en)
Other versions
KR20080114040A (ko
Inventor
황선우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063198A priority Critical patent/KR100945505B1/ko
Publication of KR20080114040A publication Critical patent/KR20080114040A/ko
Application granted granted Critical
Publication of KR100945505B1 publication Critical patent/KR100945505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 스토리지 노드 형성방법은, 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 400∼500℃의 온도에서 비정질탄소막으로 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 하드마스크막을 제거하는 단계; 및 상기 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 스토리지 노드 형성방법{METHOD FOR FORMING STORAGE NODE OF SEMICONDUCTOR DEVICE}
도 1은 종래 기술의 문제점을 보여주는 반도체 소자의 사진.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 효과를 보여주는 반도체 소자의 사진.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 반도체 기판 202 : 층간절연막
204 : 스토리지 노드 콘택 플러그 206 : 식각정지막
208 : PSG막 210 : PE-TEOS막
212 : 절연막 214 : 비정질탄소막
216 : SiON막 H : 홀
218 : 도전막 SN : 스토리지 노드
본 발명은 반도체 소자의 스토리지 노드 형성방법에 관한 것으로, 보다 상세 하게는, 오버레이(Overlay) 불량을 방지하여 제조 수율을 향상시킬 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 크기도 점점 작아지고 있고, 이에 따라, 디램과 같은 메모리 소자에서 데이터를 저장하는 기억 장소로서 기능하는 캐패시터의 폭(Width) 또한 작아지고 있다.
상기 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 캐패시턴스(Capacitance)는 전극의 표면적과 유전막의 유전율에 비례하고, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 상기와 같은 구조를 갖는 캐패시터의 높이를 증가시키면 더 큰 저장 용량을 얻을 수 있다. 그러므로, 고집적화에 따른 폭 감소에 기인하는 캐패시터의 용량 감소를 보상하고 큰 캐패시턴스를 갖는 캐패시터를 구현하기 위해 전하 저장 전극, 즉, 스토리지 노드의 높이는 높아지고 있는 추세이다.
이하에서는, 종래 기술에 따른 스토리지 노드의 형성방법을 간략하게 설명하도록 한다.
먼저, 소정의 하부 구조물과 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택 플러그가 형성된 반도체 기판을 마련한 후, 상기 층간절연막 및 스토리지 노드 콘택 플러그 상에 식각정지막과 절연막을 차례로 증착한다. 여기서, 상기 식각정지막은 이후 절연막 식각시 층간절연막을 포함하는 하부 구조물의 식각 어택(Attack)을 방지해 주는 역할을 한다.
다음으로, 상기 절연막 상에 하드마스크막을 형성하고, 상기 하드마스크막 상에 ARC(Anti-Reflective Coating)막과 감광막을 차례로 형성한 후, 공지의 리소그라피(Lithography) 공정에 따라, 상기 감광막을 식각하여 스토리지 노드 영역을 정의하는 감광막 패턴을 형성한다. 이때, 상기 하드마스크막으로는 비정질탄소막을 형성하며, 상기 ARC막으로는 SiON막을 형성한다.
계속해서, 상기 감광막 패턴을 식각장벽으로 이용해서 ARC막과 하드마스크막을 식각하여 절연막의 스토리지 노드 영역을 노출시키는 하드마스크막 패턴을 형성한 후, 상기 감광막 패턴을 제거한 상태에서, 상기 하드마스크막 패턴을 식각장벽으로 이용해서 노출된 절연막 및 식각정지막 부분을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성한다.
그런 다음, 상기 노출된 스토리지 노드 콘택 플러그의 표면을 포함한 스토리지 노드용 홀의 표면 및 절연막 상에 스토리지 노드용 도전막을 증착한 후, 상기 절연막 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 스토리지 노드를 형 성한다.
그러나, 전술한 종래 기술의 경우에는 상기 하드마스크막으로 사용되는 비정질탄소막이 강한 압축성(compressive)을 갖기 때문에, 웨이퍼에 대해 -370MPa 정도의 압축성 스트레스를 유발하게 된다. 그 결과, 상기 웨이퍼의 표면에 굴곡이 발생되며, 이로 인해, 후속 하드마스크막을 패터닝하기 위한 포토(Photo) 공정시 오버레이 불량이 야기된다.
도 1은 종래 기술의 문제점을 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 상기 하드마스크로 인한 압축성 스트레스에 의해 상기 웨이퍼에 오버레이 불량이 다량으로 발생된다. (X축 : 45.4, Y축 : 25.6) 이러한 오버레이 불량은 300nm급 반도체 소자의 제조시 더욱 심화되며, 이 때문에, 반도체 소자의 제조 수율이 저하된다.
본 발명은 오버레이(Overlay) 불량을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공한다.
또한, 본 발명은 제조 수율을 향상시킬 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법은, 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 400∼500℃의 온도에서 비정질탄소막으로 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 절연막을 식각 하여 스토리지 노드용 홀을 형성하는 단계; 상기 하드마스크막을 제거하는 단계; 및 상기 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 하드마스크막은 비정질탄소막으로 형성한다.
상기 하드마스크막은 5∼6Torr의 압력에서 형성한다.
상기 하드마스크막은 1200∼1600W의 RF(Radio Frequency) 파워 조건으로 형성한다.
상기 하드마스크막은 2000∼3000sccm의 C3H6 가스를 사용하여 형성한다.
상기 하드마스크막은 2000∼3000sccm의 C3H6 가스와 700∼1000sccm의 He 가스를 사용하여 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.
본 발명은, 스토리지 노드용 홀을 형성하기 위한 식각 공정시 하드마스크막으로서 비정질탄소막을 형성한다. 이때, 상기 비정질탄소막은 종래의 300℃ 정도의 온도 대신 400℃ 정도의 온도에서 형성한다.
이렇게 하면, 상기 비정질탄소막이 -80MPa 정도의 약한 압축성(compressive)을 갖기 때문에, 웨이퍼에 대해 압축성 스트레스를 유발하지 않으며, 이를 통해, 후속 하드마스크막을 패터닝하기 위한 포토(Photo) 공정시 오버레이 불량을 감소시켜 반도체 소자의 제조 수율을 향상시킬 수 있다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 게이트와 비트라인 등의 하부 구조물(도시안됨)이 형성된 반도체 기판(200) 상에 상기 하부 구조물을 덮도록 층간절연막(202)을 증착한다. 그런 다음, 상기 층간절연막을 식각하여 콘택홀을 형성한 후, 상기 콘택홀 내에 스토리지 노드 콘택 플러그(204)를 형성한다.
도 2b를 참조하면, 상기 스토리지 노드 콘택 플러그(204)를 포함한 층간절연막(202) 상에 식각정지막(206)과 절연막(212)을 차례로 형성한다. 여기서, 상기 식각정지막(206)은 후속으로 수행되는 절연막(212)의 식각 공정시 상기 층간절연막(202)을 포함하는 하부 구조물의 식각 어택(Attack)을 방지해 주는 역할을 한다.
상기 식각정지막(206)은 질화막으로 형성하고, 상기 절연막(212)은 PSG(Phosphours Silicate Glass)막(208)과 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막(210)의 적층막 구조로 형성함이 바람직하다.
도 2c를 참조하면, 상기 절연막(212)상에 하드마스크막으로서 비정질탄소막(214)을 형성한다. 상기 비정질탄소막(214)은 5000Å 정도의 두께로 형성한다. 계속해서, 상기 비정질탄소막(214) 상에 ARC(Anti-Reflective Coating)막으로서 SiON막(216)을 형성한 후, 상기 SiON막(216) 상에 스토리지 노드 영역을 식각하기 위한 마스크 패턴(도시안됨)을 형성한다. 상기 마스크 패턴은 감광막으로 형성한다.
이때, 상기 비정질탄소막(214)은 400∼500℃의 온도, 바람직하게는, 400℃ 정도의 온도 및 5∼6Torr 정도의 압력 조건에서 1200∼1600W 정도의 RF 파워를 사용하여 형성한다. 이때, 상기 비정질탄소막(214)은 소오스 가스로서 2000∼3000sccm 정도의 C3H6 가스를 사용하고 반응 가스로서 700∼1000sccm 정도의 He 가스를 사용하여 형성한다.
여기서, 본 발명의 실시예에 따른 비정질탄소막(214)은 압축성이 -80MPa 정도로 감소되거나, 또는, +20MPa 정도의 인장성(tensile)을 가지므로, 상기 비정질탄소막(214)이 웨이퍼에 가하는 압축성 스트레스를 줄일 수 있으며, 이를 통해, 상기 압축성 스트레스로 인해 웨이퍼 표면에 굴곡이 생기는 현상을 억제할 수 있다.
따라서, 본 발명은 후속 하드마스크막을 패터닝하기 위한 포토(Photo) 공정시 발생되는 오버레이 불량을 감소시켜 반도체 소자의 제조 수율을 향상시킬 수 있다.
또한, 본 발명은 상기 비정질탄소막(214)의 불투명도를 좌우하는 인자인 k 값을 종래와 비슷하게 유지할 수 있으므로, 상기 오버레이 이미지(image)를 확인하기 위한 대비(contrast) 특성이 우수함을 알 수 있다.
도 2d를 참조하면, 공지의 포토 리소그라피(Lithography) 공정에 따라, 상기 마스크 패턴을 식각하여 스토리지 노드 영역을 정의하는 감광막 패턴을 형성한다. 계속해서, 상기 감광막 패턴을 식각 마스크로 이용해서 상기 SiON막(216)과 비정질탄소막(214)을 식각하여 절연막(212)의 스토리지 노드 영역을 노출시킨다.
그런 다음, 상기 감광막 패턴을 제거하고, 그리고 나서, 상기 노출된 절연 막(212) 및 식각정지막(206) 부분을 식각하여 상기 스토리지 노드 콘택 플러그(204)를 노출시키는 스토리지 노드용 홀(H)을 형성한다.
도 2e를 참조하면, 상기 홀(H)이 형성된 반도체 기판(200)으로부터 상기 SiON막과 비정질탄소막을 제거한다.
도 2f를 참조하면, 상기 노출된 스토리지 노드 콘택 플러그(204)의 표면을 포함한 홀(H)의 표면 및 절연막(212) 상에 스토리지 노드용 도전막(218)을 증착한다. 이어서, 스토리지 노드(SN) 간 분리를 위해 상기 절연막(212) 상에 형성된 스토리지 노드용 도전막(218) 부분을 제거하여 스토리지 노드(SN)를 형성한다.
전술한 본 발명은, 상기 스토리지 노드용 홀(H)을 형성하기 위한 식각 공정시 하드마스크막 역할을 하는 비정질탄소막(214)을 종래보다 상대적으로 높은 400℃ 정도의 온도에서 형성함으로써, 상기 비정질탄소막(214)의 강한 압축성을 완화시킬 수 있다.
도 3은 본 발명의 효과를 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 상기 비정질탄소막의 압축성에 의한 압축성 스트레스가 감소되어 웨이퍼 표면에 굴곡이 생기는 페일을 개선할 수 있으며, 이를 통해, 본 발명은 오버레이 불량을 종래보다 2배 정도 감소시킬 수 있다. (X축 : 22.6, Y축 : 15.4) 따라서, 본 발명은 반도체 소자의 제조 수율을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 하드마스크막 역할을 하는 비정질탄소막을 종래보다 상대적으로 높은 400℃ 정도의 온도에서 형성함으로써, 상기 비정질탄소막의 강한 압축성을 완화시킬 수 있다.
또한, 본 발명은 상기 비정질탄소막이 웨이퍼에 가하는 압축성 스트레스를 감소시켜, 상기 웨이퍼의 표면에 굴곡이 발생되는 페일을 개선할 수 있다.
따라서, 본 발명은 오버레이 불량을 개선할 수 있으며, 이를 통해, 반도체 소자의 제조 수율을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 비정질탄소막으로 하드마스크막을 형성하는 단계;
    상기 하드마스크막 및 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계;
    상기 하드마스크막을 제거하는 단계; 및
    상기 홀 표면 상에 도전막을 형성하는 단계;를 포함하며,
    상기 비정질탄소막이 -80MPa의 압축성, 또는, +20MPa의 인장성을 갖도록, 400∼500℃의 온도에서 5∼6Torr의 압력 및 1200∼1600W의 RF(Radio Frequency) 파워 조건으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 하드마스크막은 2000∼3000sccm의 C3H6 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  5. 제 1 항에 있어서,
    상기 하드마스크막은 2000∼3000sccm의 C3H6 가스와 700∼1000sccm의 He 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
KR1020070063198A 2007-06-26 2007-06-26 반도체 소자의 스토리지 노드 형성방법 KR100945505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063198A KR100945505B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 스토리지 노드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063198A KR100945505B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 스토리지 노드 형성방법

Publications (2)

Publication Number Publication Date
KR20080114040A KR20080114040A (ko) 2008-12-31
KR100945505B1 true KR100945505B1 (ko) 2010-03-09

Family

ID=40371201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063198A KR100945505B1 (ko) 2007-06-26 2007-06-26 반도체 소자의 스토리지 노드 형성방법

Country Status (1)

Country Link
KR (1) KR100945505B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087189A (ko) * 2000-02-17 2001-09-15 조셉 제이. 스위니 비정질 탄소층 증착 방법
KR20060010932A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087189A (ko) * 2000-02-17 2001-09-15 조셉 제이. 스위니 비정질 탄소층 증착 방법
KR20060010932A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법

Also Published As

Publication number Publication date
KR20080114040A (ko) 2008-12-31

Similar Documents

Publication Publication Date Title
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR100656283B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2005340814A (ja) 半導体素子の形成方法
KR100772777B1 (ko) 반도체 소자 및 그의 형성 방법
KR100945505B1 (ko) 반도체 소자의 스토리지 노드 형성방법
KR20080060017A (ko) 반도체 소자의 제조방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100668508B1 (ko) 깊은 콘택홀을 갖는 반도체소자의 제조 방법
KR20100036006A (ko) 반도체 소자의 제조방법
KR100925032B1 (ko) 반도체 소자의 캐패시터 형성방법
US7651907B2 (en) Method for fabricating semiconductor device
KR100721548B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR20090070691A (ko) 반도체 소자의 형성 방법
JP2008198713A (ja) 半導体装置の製造方法
KR100520176B1 (ko) 반도체소자의 형성방법
KR100887052B1 (ko) 반도체소자의 캐패시터 제조방법
KR100670681B1 (ko) 반도체 소자 제조 방법
KR100819674B1 (ko) 반도체소자의 형성방법
KR100876879B1 (ko) 캐패시터의 스토리지 노드 형성방법
KR20100107782A (ko) 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크
KR20080088921A (ko) 커패시터 제조 방법
KR20100073097A (ko) 반도체 소자의 커패시터 형성방법
KR20080084068A (ko) 반도체 소자의 스토리지 노드 형성방법
KR20080058864A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee