KR20080084068A - 반도체 소자의 스토리지 노드 형성방법 - Google Patents
반도체 소자의 스토리지 노드 형성방법 Download PDFInfo
- Publication number
- KR20080084068A KR20080084068A KR1020070025189A KR20070025189A KR20080084068A KR 20080084068 A KR20080084068 A KR 20080084068A KR 1020070025189 A KR1020070025189 A KR 1020070025189A KR 20070025189 A KR20070025189 A KR 20070025189A KR 20080084068 A KR20080084068 A KR 20080084068A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- hard mask
- layer
- forming
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 239000006117 anti-reflective coating Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따른 반도체 소자의 스토리지 노드 형성방법은, 스토리지 노드 콘택플러그를 구비한 층간절연막이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 스토리지 노드 형성 영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 하드마스크막에 의해 노출된 절연막 부분을 식각하여 상기 스토리지 노드 콘택플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계; 상기 하드마스크막을 제거하는 단계; 및 상기 스토리지 노드 콘택플러그를 포함한 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법에 있어서, 상기 하드마스크막은 비정질탄소막과 실리콘-리치(Si-Rich)한 SiON막의 적층막 구조로 형성한다.
Description
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 110 : 층간절연막
112 : 스토리지 노드 콘택플러그 120 : 절연막
132 : 비정질탄소막 134 : 실리콘-리치한 SiON막
140 : 하드마스크막 142 : BARC막
144 : 감광막 H : 스토리지 노드용 홀
150 : 스토리지 노드용 도전막
본 발명은 반도체 소자의 스토리지 노드 형성방법에 관한 것으로, 보다 상세하게는, 스토리지 노드용 홀의 형성시 하드마스크막의 두께를 감소시켜 공정을 안정화할 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 크기도 점점 작아지고 있고, 이에 따라, 디램과 같은 메모리 소자에서 데이터를 저장하는 기억 장소로서 기능하는 캐패시터의 폭(Width) 또한 작아지고 있다. 상기 캐패시터는 스토리지 노드(Storage Node)과 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 캐패시턴스(Capacitance)는 전극의 표면적과 유전막의 유전율에 비례하고, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 상기와 같은 구조를 갖는 캐패시터의 높이를 증가시키면 더 큰 저장 용량을 얻을 수 있다. 그러므로, 고집적화에 따른 폭 감소에 기인하는 캐패시터의 용량 감소를 보상하고 큰 캐패시턴스를 갖는 캐패시터를 구현하기 위해 전하 저장 전극, 즉, 스토리지 노드의 높이는 높아지고 있는 추세이다.
이하에서는, 종래 기술에 따른 스토리지 노드의 형성방법을 간략하게 설명하도록 한다.
먼저, 소정의 하부 구조물과 층간절연막 및 상기 층간절연막 내에 스토리지 노드 콘택플러그가 형성된 반도체 기판을 마련한 후, 상기 층간절연막 및 스토리지 노드 콘택플러그 상에 식각정지막과 절연막을 차례로 증착한다. 여기서, 상기 식각정지막은 이후 절연막 식각시 층간절연막을 포함하는 하부 구조물의 식각 어택(Attack)을 방지해 주는 역할을 한다.
다음으로, 상기 절연막 상에 하드마스크막을 형성하고, 상기 하드마스크막 상에 BARC(Bottom Anti-Reflective Coating)막과 감광막을 차례로 형성한 후, 공지의 리소그라피(Lithography) 공정에 따라, 상기 감광막을 식각하여 스토리지 노드 형성 영역을 정의하는 감광막 패턴을 형성한다.
계속해서, 상기 감광막 패턴을 식각장벽으로 이용해서 BARC막과 하드마스크막을 식각하여 절연막의 스토리지 노드 형성 영역을 노출시키는 하드마스크막 패턴을 형성한 후, 상기 감광막 패턴을 제거한 상태에서, 상기 하드마스크막 패턴을 식각장벽으로 이용해서 노출된 절연막 및 식각정지막 부분을 식각하여 스토리지 노드 콘택플러그를 노출시키는 스토리지 노드용 홀을 형성한다.
그런 다음, 상기 노출된 스토리지 노드 콘택플러그의 표면을 포함한 스토리지 노드용 홀(H)의 표면 및 층간절연막 상에 스토리지 노드용 도전막을 증착한 후, 상기 층간절연막 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 스토리지 노드를 형성한다.
이후, 도시하지는 않았지만, 상기 절연막을 습식 식각하여 제거한 후, 스토리지 노드를 포함한 기판 결과물 상에 유전막과 플레이트 노드를 차례로 형성하여 실린더 구조의 캐패시터를 형성하거나, 또는, 상기 절연막을 제거하지 않은 상태에서 스토리지 노드를 포함한 기판 결과물 상에 유전막과 플레이트 노드를 차례로 형성하여 오목 구조의 캐패시터를 형성한다.
한편, 반도체 소자의 고집적화가 가속화됨에 따라 상기 리소그라피 공정시 ArF 광원을 사용하게 되었는데, 이때, 감광막 마진을 확보하기 위해 80nm급 이하의 소자의 경우에는 상기 하드마스크로서 비정질탄소막과 ARC(Anti-Reflective Coating)막의 적층막 구조를 사용하고 있으며, 상기 ARC막으로서 실리콘이 20% 정도 함유된 SiON막을 적용하고 있다.
그러나, 전술한 종래 기술의 경우에는 상기 감광막 패턴을 식각장벽으로 이용해서 BARC막과 하드마스크막을 식각할 때, 상기 하드마스크막의 비정질탄소막이 식각되는 동안 비정질탄소막 상부의 BARC막과 SiON막이 제거되기 때문에, 상기 절연막의 식각시 하드마스크 패턴으로서 비정질탄소막 만을 이용할 수 밖에 없다.
이 때문에, CD(Critical Demension)의 손실 없이 종횡비가 높은 스토리지 노드용 홀을 형성하기 위해서는 상기 비정질탄소막의 두께를 두껍게 형성해야 하며, 또한, 상기 감광막 패턴을 이용한 식각 공정시 두꺼운 비정질탄소막의 CD 손실이 유발된다.
본 발명은, 스토리지 노드용 홀의 형성시 하드마스크막의 두께를 감소시켜 절연막의 손실을 줄이고 공정을 안정화할 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 스토리지 노드 형성방법은, 스토리지 노드 콘택플러그를 구비한 층간절연막이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 스토리지 노드 형성 영역을 노출시키는 하드마스크막을 형성하는 단계; 상기 하드마스크막에 의해 노출된 절연막 부분을 식각하여 상기 스토리지 노드 콘택플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계; 상기 하드마스크막을 제거하는 단계; 및 상기 스토리지 노드 콘택플러그를 포함한 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법에 있어서, 상기 하드마스크막은 비정질탄소막과 실리콘-리치(Si-Rich)한 SiON막의 적층막 구조로 형성한다.
여기서, 상기 실리콘-리치한 SiON막은 30∼40%의 실리콘을 함유하도록 형성한다.
상기 비정질탄소막은 4000∼6000Å의 두께로 형성한다.
상기 실리콘-리치한 SiON막은 500∼700Å의 두께로 형성한다.
상기 실리콘-리치한 SiON막은 SiH4 가스와 N2O 가스를 이용하여 형성한다.
(실시예)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 비정질탄소막과 SiON막의 적층막 구조를 적용한 하드마스크를 사 용해서 절연막을 식각하여 스토리지 노드용 홀을 형성하는 스토리지 노드 형성방법으로서, 상기 SiON막을 실리콘-리치(Si-Rich)한, 예컨데, 실리콘 함량이 30∼40% 정도인 SiON막으로 형성한다.
이렇게 하면, 상기 비정질탄소막 대비 SiON막의 식각 선택비가 증가하여 상기 비정질탄소막과 SiON막의 적층막으로 이루어진 하드마스막의 패터닝시 상기 SiON막이 제거되지 않으므로, 비정질탄소막과 SiON막의 적층막으로 이루어진 하드마스막을 사용해서 절연막을 식각하여 스토리지 노드용 홀을 형성할 수 있다.
따라서, 본 발명은 비정질탄소막과 SiON막의 적층막으로 이루어진 하드마스막을 사용할 수 있으므로 하드마스크막의 두께를 증가시킬 필요가 없으며, 이를 통해, 상기 스토리지 노드용 홀을 형성하기 위한 식각 공정시 절연막의 손실을 줄이고 공정을 안정화할 수 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 층간절연막(110)을 증착한다. 그런 다음, 상기 층간절연막(110) 내에 스토리지 노드 콘택플러그(112)를 형성한 후, 상기 스토리지 노드 콘택플러그(112)를 포함한 층간절연막(110) 상에 산화막 재질의 절연막(120)을 형성한다.
도 1b를 참조하면, 상기 절연막(120) 상에 하드마스크막(140)으로서 비정질탄소막(132)과 실리콘-리치한 SiON막(134)을 형성한다. 상기 비정질탄소막(132)은 4000∼6000Å 정도의 두께, 바람직하게는, 5000Å 정도의 두께로 형성하며, 상기 실리콘-리치한 SiON막(134)은 SiH4 가스와 N2O 가스를 이용하여 500∼700Å 정도의 두께, 바람직하게는, 600Å 정도의 두께로 형성한다.
여기서, 상기 실리콘-리치한 SiON막(134)은 ARC(Anti-Reflective Coating)막으로서 형성해주는 것이며, 상기 비정질탄소막(132) 대비 식각 선택비가 증가시키기 위해 막 내의 실리콘 함량이 종래보다 많은 30∼40% 정도가 되도록 형성한다. 이때, 상기 실리콘 함량을 증가시키기 위해 막의 증착시 유입되는 SiH4 가스와 N2O 가스의 유량을 조절하는데, SiH4 가스의 유량을 증가시키면 막 내의 실리콘 함량을 증가시킬 수 있다.
계속해서, 상기 하드마스크막(140) 상에 BARC(Bottom Anti-Reflective Coating)막(142)을 형성한 다음, 상기 BARC막(142) 상에 스토리지 노드 형성 영역을 노출시키는 감광막(144)을 형성한다.
도 1c를 참조하면, 상기 감광막에 의해 노출된 BARC막과 실리콘-리치한 SiON막(134) 부분을 식각한 후, 감광막을 제거하고, 그리고 나서, 상기 감광막을 제거한다.
다음으로, 상기 식각된 BARC막과 실리콘-리치한 SiON막(134)을 식각장벽으로 사용해서 비정질탄소막(132)을 식각하여 스토리지 노드 형성 영역을 노출시키는 상기 비정질탄소막(132)과 실리콘-리치한 SiON막(134)의 적층막으로 이루어진 하드마스크(140)를 형성한다. 이어서, 상기 BARC막을 제거한다.
여기서, 본 발명은 종래 보다 실리콘 함유량이 높은 실리콘-리치한 SiON막(134)을 형성하여 비정질탄소막(132) 대비 식각 선택비를 증가시켰으므로, 상기 비정질탄소막(132)의 식각시 그 상부의 실리콘-리치한 SiON막(134)이 제거되지 않으며, 따라서, 후속 스토리지 노드용 홀을 형성하기 위한 식각 공정시 비정질 탄소막(132)과 실리콘-리치한 SiON막(134)의 적층막으로 이루어진 하드마스크막(140)을 식각장벽으로 사용할 수 있다.
도 1d를 참조하면, 상기 하드마스크막(140)에 의해 노출된 절연막(120) 부분을 식각하여 상기 스토리지 노드 콘택플러그(112)를 노출시키는 스토리지 노드용 홀(H)을 형성한다.
도 1e를 참조하면, 상기 스토리지 노드용 홀(H)이 형성된 기판(100) 결과물로부터 하드마스크막을 제거한다.
도 1f를 참조하면, 상기 하드마스크막이 제거된 기판(100) 전면 상에 상기 스토리지 노드용 홀(H)의 프로파일을 따라 스토리지 노드용 도전막을 증착한 다음, 상기 절연막(120) 상에 형성된 도전막 부분을 제거하여 스토리지 노드 콘택플러그(112)를 포함한 스토리지 노드용 홀(H) 표면 상에 스토리지 노드(150)를 형성한다.
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드를 완성한다.
여기서, 본 발명은 하드마스크막으로서 비정질탄소막과 실리콘-리치한 SiON막 구조를 적용함으로써, 스토리지 노드용 홀을 형성하기 위한 식각 공정시 상기 비정질탄소막의 두께 증가 없이 절연막의 손실을 줄일 수 있고, 또한, 상기 비정질탄소막의 손실도 줄일 수 있으며, 이를 통해, 반도체 소자의 제조 공정을 안정화할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 스토리지 노드용 홀의 형성시 비정질탄소막과 실리콘-리치(Si-Rich)한 SiON막의 적층막 구조를 갖는 하드마스크막을 형성함으로써, 상기 비정질탄소막의 두께를 감소시켜 제조 공정을 단순화할 수 있다.
Claims (5)
- 스토리지 노드 콘택플러그를 구비한 층간절연막이 형성된 반도체 기판 상에 절연막을 형성하는 단계;상기 절연막 상에 스토리지 노드 형성 영역을 노출시키는 하드마스크막을 형성하는 단계;상기 하드마스크막에 의해 노출된 절연막 부분을 식각하여 상기 스토리지 노드 콘택플러그를 노출시키는 스토리지 노드용 홀을 형성하는 단계;상기 하드마스크막을 제거하는 단계; 및상기 스토리지 노드 콘택플러그를 포함한 홀 표면 상에 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법에 있어서,상기 하드마스크막은 비정질탄소막과 실리콘-리치(Si-Rich)한 SiON막의 적층막 구조로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 실리콘-리치한 SiON막은 30∼40%의 실리콘을 함유하도록 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 비정질탄소막은 4000∼6000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 실리콘-리치한 SiON막은 500∼700Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
- 제 1 항에 있어서,상기 실리콘-리치한 SiON막은 SiH4 가스와 N2O 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070025189A KR20080084068A (ko) | 2007-03-14 | 2007-03-14 | 반도체 소자의 스토리지 노드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070025189A KR20080084068A (ko) | 2007-03-14 | 2007-03-14 | 반도체 소자의 스토리지 노드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080084068A true KR20080084068A (ko) | 2008-09-19 |
Family
ID=40024490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070025189A KR20080084068A (ko) | 2007-03-14 | 2007-03-14 | 반도체 소자의 스토리지 노드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080084068A (ko) |
-
2007
- 2007-03-14 KR KR1020070025189A patent/KR20080084068A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8637406B1 (en) | Image transfer process employing a hard mask layer | |
| KR101972159B1 (ko) | 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법 | |
| JP2007005770A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR100772777B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| JP2007096214A (ja) | 半導体装置の製造方法 | |
| KR20080084068A (ko) | 반도체 소자의 스토리지 노드 형성방법 | |
| KR20060134344A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| US7651907B2 (en) | Method for fabricating semiconductor device | |
| KR100448855B1 (ko) | 반도체소자의 제조방법 | |
| KR100388453B1 (ko) | 캐패시터 제조 방법 | |
| KR100399963B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR100876879B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR101161216B1 (ko) | Ｍｄｌ 소자의 캐패시터 형성방법 | |
| KR100465635B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR20040064841A (ko) | 반도체소자의 형성방법 | |
| KR20010044996A (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR20040001221A (ko) | 캐패시터 형성 방법 | |
| KR20050002038A (ko) | 금속 콘택 플러그를 이용하는 반도체소자 제조방법 | |
| KR20020036032A (ko) | 디램의 스토리지 노드 형성방법 | |
| KR20080114040A (ko) | 반도체 소자의 스토리지 노드 형성방법 | |
| KR20070074174A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20050104079A (ko) | 반도체소자의 캐패시터 형성 방법 | |
| KR20040001266A (ko) | 콘택홀 형성 방법 | |
| KR20080063895A (ko) | 반도체 소자의 제조 방법 | |
| KR20060133683A (ko) | 반도체 장치의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |