KR20060134344A - 반도체 장치의 캐패시터 형성방법 - Google Patents
반도체 장치의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR20060134344A KR20060134344A KR1020050053948A KR20050053948A KR20060134344A KR 20060134344 A KR20060134344 A KR 20060134344A KR 1020050053948 A KR1020050053948 A KR 1020050053948A KR 20050053948 A KR20050053948 A KR 20050053948A KR 20060134344 A KR20060134344 A KR 20060134344A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- capacitor
- amorphous carbon
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000003990 capacitor Substances 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims 1
- 206010010071 Coma Diseases 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- 239000000460 chlorine Substances 0.000 abstract description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- ATMLPEJAVWINOF-UHFFFAOYSA-N acrylic acid acrylic acid Chemical compound OC(=O)C=C.OC(=O)C=C ATMLPEJAVWINOF-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 아모르퍼스 카본막을 희생 절연막으로 사용하는 실린더형 캐패시터 형성시 ArF 레지스트의 변형 없이 ArF 레지스트를 이용해 하드 마스크를 패터닝할 수 있는 반도체 장치의 캐패시터 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명에서는 하지층이 형성된 반도체 기판 상에 아모르퍼스 카본막을 증착하는 단계와, 상기 아모르퍼스 카본막 상에 상기 아모르퍼스 카본막과의 식각 선택비가 다른 금속으로 이루어진 하드 마스크를 증착하는 단계와, 상기 하드 마스크 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 통해 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 하드 마스크 패턴을 통해 상기 아모르퍼스 카본막을 식각하여 상기 하지층의 일부를 노출시키는 홀을 형성하는 단계와, 상기 하드 마스크 패턴을 제거하는 단계를 포함하는 반도체 장치의 캐패시터 형성방법을 제공한다.
실린더형 캐패시터, 아모르퍼스 카본막, Pt, ArF 레지스트, 하드 마스크.
Description
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 형성공정을 도시한 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 층간절연막
12 : 컨택 플러그 14 : 아모르퍼스 카본막
15 : 하드 마스크 16 : 포토레지스트 패턴
17 : 노광공정 18, 19 : 식각공정
15a : 하드 마스크 패턴 20 : 홀
22 : 캐패시터의 하부전극 23 : 유전체막
24 : 캐패시터의 상부전극 25 : 캐패시터
본 발명은 반도체 장치의 캐패시터 형성방법에 관한 것으로, 특히 0.18㎛ 이하급 디램(DRAM; Dynamic Random Access Memory) 소자에 있어서, 실린더(cylinder) 구조의 캐패시터(Capacitor) 형성방법에 관한 것이다.
근래에 컴퓨터가 급속히 보급되면서 반도체 장치들에 대한 수요도 크게 증가하고 있다. 이러한 반도체 장치들은 그 기능적인 면에 있어 높은 축적 용량을 가지면서 고속 동작이 요구된다. 이를 위하여 반도체 장치는 집적도, 응답 속도 및 신뢰도를 향상시키기 위한 방향으로 제조 기술들이 개발되고 있다.
이와 같은 반도체 장치로서는 정보의 입력과 출력이 자유롭고, 고용량을 갖는 디램(DRAM; Dynamic Random Access Memory) 장치가 범용적으로 이용되고 있다. 디램 장치는 전하의 형태로 정보 데이터를 저장하는 메모리 셀 영역과 그 정보 데이터의 입력 및 출력을 위한 주변 회로 영역으로 구성된다. 또한, 디램 장치는 하나의 액세스 트랜지스터(access transistor)와 하나의 축적 캐패시터를 포함한다.
상기 캐패시터는 집적도의 증가가 요구되는 반도체 장치에 부응하기 위해 그 크기가 더욱 감소되어야 한다. 따라서, 축소된 크기와 높은 축적 용량을 갖는 캐패시터를 제조하는 것이 보다 중요한 문제로 부각되고 있다. 실제로, 최근에는 반도체 기판 상에 캐패시터가 차지하는 수평(lateral) 면적은 증가시키지 않은 상태에서 캐패시터의 축적 용량을 향상시키는 것이 과제로 되고 있다. 이러한 과제에 따라, 종래에는 캐패시터의 하부전극을 실린더(cylinder) 또는 콘케이브(concave) 구조를 포함한 삼차원 구조로 형성하여 캐패시터의 유효면적을 증가시키는 방법에 대 한 연구가 활발히 진행되고 있다. 특히, 실린더 구조의 캐패시터(이하, 실린더형 캐패시터라 함)는 캐패시터의 유효면적을 가장 많이 증가시킬 수 있다.
한편, 디램 반도체 소자가 고집적화됨에 따라 대부분의 미세패턴 형성공정이 불화아르곤(ArF) 레지스트(이하, ArF 레지스트라 함)를 이용하는 공정으로 전환되고 있다. 여기서, ArF 레지스트란 ArF 노광원에 의해 노광되는 포토레지스트를 말한다. 이에 따라, 최근에는 상기와 같은 실린더형 캐패시터 형성시에도 ArF 레지스트를 이용한 미세패턴 형성공정이 적용되고 있다. 이러한 실린더형 캐패시터 형성시 캐패시터의 하부전극을 정의하기 위해 증착되는 희생 절연막은 주로 산화막으로 형성된다.
그러나, 후속 공정순서에 따라 이러한 산화막을 제거하기 위해서는 하부전극이 형성된 전체 구조물을 장시간 동안 케미컬(chemical)에 담가두어야 하는 웨트 딥 아웃(wet dip out) 공정이 필요하다. 이는 하부전극 하부의 절연물질에 데미지(damage)를 입히는 등의 다양한 문제점을 갖고 있다. 따라서, 현재에는 상기한 산화막을 대신하여 포러스(porous)한 폴리머(polymer) 계열의 아모르퍼스 카본(amorphous carbon)막을 희생 절연막으로 이용하는 방안에 대해 적극적인 검토가 이루어지고 있다. 아모르퍼스 카본막은 wet dip out 공정 대신에 포토레지스트 제거를 위한 건식의 스트립(strip) 공정으로 제거가 가능하기 때문에 공정 개발 측면에서 많은 장점(merit)을 갖고 있다.
통상적으로, 이러한 아모르퍼스 카본막은 적어도 2㎛의 두께로 증착되어야 한다. 그러나, 2㎛ 정도의 두꺼운 아모르퍼스 카본막을 포토레지스트만을 이용하여 식각하려면 포토레지스트의 변형이 발생된다. 따라서, 아모르퍼스 카본막 상부에는 하드 마스크를 형성해야 하는데, 현재 사용되고 있는 하드 마스크는 절연물질로 이루어져있다. 이때, 하드 마스크는 포토레지스트 변형을 억제하기 위하여 적어도 0.3㎛의 두께로 증착되어야 한다.
그러나, 0.193㎛ 정도의 파장을 갖는 ArF 레지스트를 이용하여 0.3㎛의 하드 마스크를 패터닝하는 것은 거의 불가능하다. 따라서, 산화막 대신 아모르퍼스 카본막을 희생 절연막으로 사용하여 실린더형 캐패시터를 형성하는 경우, ArF 레지스트를 이용하여 하드 마스크를 패터닝하려면 ArF 레지스트의 변형이 불가피하다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 아모르퍼스 카본막을 희생 절연막으로 사용하는 실린더형 캐패시터 형성시 ArF 레지스트의 변형 없이 ArF 레지스트를 이용해 하드 마스크를 패터닝할 수 있는 반도체 장치의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 하지층이 형성된 반도체 기판 상에 아모르퍼스 카본막을 증착하는 단계와, 상기 아모르퍼스 카본막 상에 상기 아모르퍼스 카본막과의 식각 선택비가 다른 금속으로 이루어진 하드 마스크를 증착하는 단계와, 상기 하드 마스크 상에 포토레지스트 패턴을 형성하는 단계 와, 상기 포토레지스트 패턴을 통해 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 하드 마스크 패턴을 통해 상기 아모르퍼스 카본막을 식각하여 상기 하지층의 일부를 노출시키는 홀을 형성하는 단계와, 상기 하드 마스크 패턴을 제거하는 단계를 포함하는 반도체 장치의 캐패시터 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다.
실시예
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 형성공정을 도시한 공정단면도들이다. 여기서, 도 1 내지 도 6에 도시된 참조부호들 중 동일한 참조부호는 동일한 기능을 하는 동일 요소이다.
먼저, 도 1에 도시된 바와 같이, 트랜지스터(미도시) 및 비트라인(미도시) 형성공정이 완료된 반도체 기판(10) 상에 층간절연막(11)을 증착한다. 이때, 층간절연막(11)은 산화막 계열의 물질로 형성한다. 예컨대, HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, PECVD(Plasma Enhanced Chemical Vapor Deposition)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organic Silicate Glass)막 중 어느 하나를 이용하여 단층막 또는 이들이 적층된 적층막으로 형성한다.
이어서, 층간절연막(11)을 식각하여 기판(10)의 일부를 노출시키는 컨택홀(미도시)을 형성한다. 그런 다음, 컨택홀이 매립되도록 플러그용 물질로 폴리실리콘막을 증착한 후 에치백(etch back) 또는 CMP(Chemical Mechanical Polishing) 공정을 실시하여 컨택홀에 매립되는 컨택 플러그(12)를 형성한다.
이어서, 컨택 플러그(12)를 포함한 층간절연막(11) 상에 희생 절연막으로서 아모르퍼스 카본막(14)을 증착한다.
이어서, 아모르퍼스 카본막(14) 상에 하드 마스크(15)를 증착한다. 이때, 하드 마스크(15)는 아모르퍼스 카본막(14)을 식각하기 위한 식각가스에 대하여 거의 무한대의 선택비를 갖는 금속으로 형성하는데, 이러한 금속은 Pt, Ir 및 Ru 중 어느 하나로 한다. 또한, 하드 마스크(15)는 10 내지 300Å의 두께로 증착하는데 바람직하게는, 100 내지 200Å의 두께로 증착한다.
상기한 Pt는 대략 20㎚의 두께를 갖고도 2㎛ 정도의 아모르퍼스 카본막(14)을 충분히 식각할 수 있다. 따라서, 하드 마스크(15)의 두께를 감소시킬 수 있다. 참고로, 1Å은 10-10m이므로 200Å이면 20㎚이다.
이어서, 하드 마스크(15) 상부에 포토 레지스트(미도시)를 도포한 후, 포토 마스크(미도시)를 이용한 노광공정(17)을 실시하여 포토 레지스트 패턴(16)을 형성한다. 이때, 노광공정(17)은 반도체 장치의 고집적화에 대응하여 ArF 노광원을 이용하고 포토 레지스트 패턴(16)은 COMA(CyclOolefin-Maleic Anhydride, 제품명) 또는 아크릴레이트(acrylate) 계통의 폴리머로 이루어진다. 여기서, 포토레지스 패턴(16)은 ArF 노광원을 이용하여 형성되는 것으로 이하에서는, ArF 레지스트 패턴(16)이라 한다.
이어서, 도 3에 도시된 바와 같이, ArF 레지스트 패턴(16)을 식각마스크로 이용한 식각공정(18)을 실시하여 하드 마스크(15, 도 2 참조)를 식각한다. 이로써, 아모르퍼스 카본막(14)의 일부를 노출시키는 형태의 하드 마스크 패턴(15a)이 형성된다. 여기서, 하드 마스크 패턴(15a) 형성을 위한 식각공정(18)은 Ar과 Cl2를 혼합한 혼합가스를 이용하되, Ar의 유량은 30 내지 50 sccm으로 하고 Cl2의 유량은 5 내지 10 sccm으로 한다. 이때, 염소계열의 가스를 이용한 식각공정(18)을 통해 하드 마스크 패턴(15a)을 형성하므로 ArF 레지스트 패턴(16)의 변형을 최소화할 수 있다.
이어서, 도 4에 도시된 바와 같이, 건식 스트립 공정을 실시하여 ArF 레지스트 패턴(16, 도 3 참조)을 제거한다.
이어서, 하드 마스크 패턴(15a)을 식각마스크로 이용한 식각공정(19)을 실시하여 아모르퍼스 카본막(14)을 식각한다. 이로써, 컨택 플러그(12) 전체와 층간절 연막(11)의 일부를 노출시키는 홀(20)이 형성된다. 여기서, 아모르퍼스 카본막(14)의 식각공정(19)은 N2와 O2를 혼합한 혼합가스를 이용하되, 혼합가스의 전체유량을 10 내지 1000 sccm으로 한다.
이어서, 도 5에 도시된 바와 같이, Ar과 Cl2를 혼합한 혼합가스를 이용한 건식식각공정 또는 불화수소(HF) 계열의 케미컬(chemical)을 이용한 습식식각공정을 실시하여 잔류하는 하드 마스크 패턴(15a)을 제거한다. 이때, 건식식각공정을 실시하는 경우에는 Ar의 유량은 30 내지 50 sccm으로 하고 Cl2의 유량은 5 내지 10 sccm으로 한다.
이어서, 홀(20, 도 4 참조)을 포함한 아모르퍼스 카본막(14) 상부의 단차를 따라 캐패시터의 하부전극 물질로 폴리 실리콘막(미도시)을 증착한다.
이어서, 홀(20)이 매립되는 포토레지스트를 도포한 후 에치백(etch-back) 공정을 실시하여 아모르퍼스 카본막(14) 상부로 노출된 폴리 실리콘막을 식각한다. 이로써, 폴리 실리콘막이 분리되어 홀(20) 저부의 컨택 플러그(12)와 연결되는 캐패시터의 하부전극(22)이 형성된다.
이어서, 도 6에 도시된 바와 같이, ArF 레지스트 패턴(16, 도 3 참조)을 제거하는 건식 스트립 공정과 동일한 레시피(recipe)로 아모르퍼스 카본막(14)을 제거한다. 이로써, 캐패시터의 하부전극(22)이 층간절연막(11) 상부로 돌출되어 실린더 구조로 형성된다.
이어서, 실린더 구조의 캐패시터의 하부전극(22)을 포함한 층간절연막(11) 상부의 단차를 따라 유전체막(23)과 캐패시터의 상부전극(24)을 증착한다. 이로써, 디램 소자의 캐패시터(25)가 완성된다.
즉, 본 발명의 바람직한 실시예에 따르면 희생 절연막으로 쓰이는 아모르퍼스 카본막에 대해 거의 무한대의 식각 선택비를 갖는 Pt(이외에도, Ir 또는 Ru)를 하드 마스크로 사용함으로써, 대략 20㎚의 얇은 하드 마스크를 통해 상대적으로 두꺼운 2㎛의 아모르퍼스 카본막을 하드 마스크의 손실없이 식각할 수 있다.
또한, Pt(이외에도, Ir 또는 Ru)로 이루어진 하드 마스크는 염소 계열의 가스로 식각하기 때문에 ArF 레지스트의 변형을 최소화할 수 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 실린더형 캐패시터 형성시 희생 절연막으로 쓰이는 아모르퍼스 카본막에 대해 거의 무한대의 식각 선택비를 갖는 Pt(이외에도, Ir 또는 Ru)를 하드 마스크로 사용함으로써, 대략 20㎚의 얇은 하드 마스크를 통해 상대적으로 두꺼운 2㎛의 아모르퍼스 카본막을 하드 마스크의 손실없이 식각할 수 있다.
또한, Pt(이외에도, Ir 또는 Ru)로 이루어진 하드 마스크는 염소 계열의 가 스로 식각하기 때문에 ArF 레지스트의 변형을 최소화할 수 있다.
Claims (14)
- 하지층이 형성된 반도체 기판 상에 아모르퍼스 카본막을 증착하는 단계;상기 아모르퍼스 카본막 상에 상기 아모르퍼스 카본막과의 식각 선택비가 다른 금속으로 이루어진 하드 마스크를 증착하는 단계;상기 하드 마스크 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 통해 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 하드 마스크 패턴을 통해 상기 아모르퍼스 카본막을 식각하여 상기 하지층의 일부를 노출시키는 홀을 형성하는 단계; 및상기 하드 마스크 패턴을 제거하는 단계를 포함하는 반도체 장치의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 하드 마스크는 Pt, Ir 및 Ru 중 어느 하나의 금속으로 형성하는 반도체 장치의 캐패시터 형성방법.
- 제 2 항에 있어서,상기 하드 마스크는 10 내지 300Å의 두께로 증착하는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 하드 마스크 패턴을 형성하는 단계는 Ar 및 Cl2를 혼합한 혼합가스를 이용한 식각공정을 통해 상기 하드 마스크를 식각하는 반도체 장치의 캐패시터 형성방법.
- 제 4 항에 있어서,상기 Ar의 유량은 30 내지 50 sccm으로 하고, 상기 Cl2의 유량은 5 내지 10 sccm으로 하는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 하드 마스크 패턴을 제거하는 단계는 Ar 및 Cl2를 혼합한 혼합가스를 이용한 식각공정을 통해 이루어지는 반도체 장치의 캐패시터 형성방법.
- 제 6 항에 있어서,상기 Ar의 유량은 30 내지 50 sccm으로 하고, 상기 Cl2의 유량은 5 내지 10 sccm으로 하는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 하드 마스크 패턴을 제거하는 단계는 불화수소 계열의 케미컬을 이용한 식각공정을 통해 이루어지는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 포토레지스트 패턴은 불화아르곤 노광원을 이용하여 형성하는 반도체 장치의 캐패시터 형성방법.
- 제 9 항에 있어서,상기 포토레지스 패턴은 COMA 또는 아크릴레이트 계통의 폴리머로 이루어지는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,상기 아모르퍼스 카본막을 식각하는 단계는 N2와 O2를 혼합한 혼합가스를 이용하는 반도체 장치의 캐패시터 형성방법.
- 제 11 항에 있어서,상기 혼합가스의 전체유량은 10 내지 1000 sccm으로 하는 반도체 장치의 캐패시터 형성방법.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,노출되는 부분의 상기 하지층은 컨택 플러그로 이루어지는 반도체 장치의 캐패시터 형성방법.
- 제 13 항에 있어서, 상기 하드 마스크 패턴을 제거한 후,상기 홀의 내부면을 따라 상기 컨택 플러그와 연결되는 캐패시터의 하부전극을 형성하는 단계; 및상기 아모르퍼스 카본막을 제거하는 단계를 더 포함하는 반도체 장치의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050053948A KR20060134344A (ko) | 2005-06-22 | 2005-06-22 | 반도체 장치의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050053948A KR20060134344A (ko) | 2005-06-22 | 2005-06-22 | 반도체 장치의 캐패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060134344A true KR20060134344A (ko) | 2006-12-28 |
Family
ID=37812736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050053948A KR20060134344A (ko) | 2005-06-22 | 2005-06-22 | 반도체 장치의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060134344A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010019343A3 (en) * | 2008-08-13 | 2010-05-14 | Micron Technology, Inc. | Methods of making capacitors, dram arrays and electronic systems |
| US9123657B2 (en) | 2013-09-16 | 2015-09-01 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
| US9595387B2 (en) | 2008-04-08 | 2017-03-14 | Micron Technology, Inc. | High aspect ratio openings |
-
2005
- 2005-06-22 KR KR1020050053948A patent/KR20060134344A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9595387B2 (en) | 2008-04-08 | 2017-03-14 | Micron Technology, Inc. | High aspect ratio openings |
| WO2010019343A3 (en) * | 2008-08-13 | 2010-05-14 | Micron Technology, Inc. | Methods of making capacitors, dram arrays and electronic systems |
| US8268695B2 (en) | 2008-08-13 | 2012-09-18 | Micron Technology, Inc. | Methods of making capacitors |
| US8853050B2 (en) | 2008-08-13 | 2014-10-07 | Micron Technology | Methods of forming capacitors |
| US9123657B2 (en) | 2013-09-16 | 2015-09-01 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695513B1 (ko) | 반도체 소자의 제조방법 | |
| TW201027626A (en) | Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2004140361A (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| KR20060134344A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| US20080242084A1 (en) | Method for planarizing an insulation layer in a semiconductor device capable of omitting a mask process and an etching process | |
| KR100399071B1 (ko) | 캐패시터의 제조 방법 | |
| KR20040024444A (ko) | 반도체 장치의 제조 방법 | |
| KR20090107293A (ko) | 반도체 소자의 형성 방법 | |
| KR100811255B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100861367B1 (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
| KR100268911B1 (ko) | 반도체소자의 커패시터 및 이의 제조방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100835411B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100755059B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| JPH11186522A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR970011676B1 (ko) | 반도체 소자의 적층 캐패시터 형성방법 | |
| KR20010064054A (ko) | 웨이퍼 에지 영역 부근의 넷 다이에서 금속배선 단락을방지할 수 있는 이너 캐패시터 형성방법 | |
| KR20060133683A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR19990085685A (ko) | 식각저지층을 이용한 커패시터 하부 전극 형성방법 | |
| KR20010060540A (ko) | 통합 메모리 로직 소자의 제조방법 | |
| KR20010061591A (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| KR20040107133A (ko) | 반도체 캐패시터의 저장 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |