KR100882833B1 - 질화물 반도체 레이저 소자 및 그 제조 방법 - Google Patents

질화물 반도체 레이저 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100882833B1
KR100882833B1 KR1020060120850A KR20060120850A KR100882833B1 KR 100882833 B1 KR100882833 B1 KR 100882833B1 KR 1020060120850 A KR1020060120850 A KR 1020060120850A KR 20060120850 A KR20060120850 A KR 20060120850A KR 100882833 B1 KR100882833 B1 KR 100882833B1
Authority
KR
South Korea
Prior art keywords
electrode
nitride semiconductor
protective layer
layer
waveguide
Prior art date
Application number
KR1020060120850A
Other languages
English (en)
Other versions
KR20070061364A (ko
Inventor
스스무 오미
쿠니히로 타카타니
후미오 야마시타
모토타카 타네야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20070061364A publication Critical patent/KR20070061364A/ko
Application granted granted Critical
Publication of KR100882833B1 publication Critical patent/KR100882833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

기판 위에 형성된 질화물 반도체 적층부 상부에, 절연 필름과 p측 전극이 순서대로 형성되어 있다. 또한, p측 전극의 벽개가 일어날 위치 주위의 상부에 단부 전극 보호층이 형성된다.

Description

질화물 반도체 레이저 소자 및 그 제조 방법{NITRIDE SEMICONDUCTOR LASER ELEMENT AND FABRICATION METHOD THEREOF}
도 1은 본 발명의 제1실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 2는 제1실시예에서 질화물 반도체 적층부 주위의 부분 정면도이다.
도 3은 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 4는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 5는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 6는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 7는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 8은 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도이다.
도 9는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 사시도이다.
도 10은 제1실시예에 따른 웨이퍼의 부분 평면도이다.
도 11은 본 발명의 제2실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 12는 제2실시예에 따른 웨이퍼의 부분 평면도이다.
도 13은 제2실시예에 따른 다른 웨이퍼의 부분 평면도이다.
도 14는 본 발명의 제2실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 15는 본 발명의 제3실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 16은 본 발명의 제4실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 17은 본 발명의 제5실시에에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 18은 본 발명의 제6실시예에 따른 질화물 반도체 레이저 소자의 사시도이다.
도 19는 도 18의 E-E선을 따른 단면도이다.
도 20은 종래의 질화물 반도체 레이저 소자의 개략적인 단면도이다.
본 발명은 캐비티(cavity) 단면(end face) 근처에 불균일한 전류가 유입되지 않도록 하고, 전류-광학 출력 특성에서 이상을 초래하지 않도록 하는 질화물 반도체 레이저 소자(nitride semiconductor laser element)에 관한 것이다.
릿지 스트라이프(ridge stripe) 형상의 도파로(waveguide)를 가지는 질화물 반도체 레이저 소자에서, 전극(electrode)이 질화물 반도체 적층부(layered portion) 상에 형성되어 있을 때, 일반적으로 기판상에 형성된 질화물 반도체 적층부의 상면(top surface)에 형성된 도파로와, 도파로 위에 개구부를 가지는 절연성 보호필름 사이에 삽입되는 막이 형성되어 있다. 이와 같이 구성된 질화물 반도체 레이저 소자의 일예로서, 일본 공개특허공보 평11-330610호에서 제안된 것이 도 20에 나타나 있다.
도 20은 릿지 스트라이프 형상의 도파로 영역(115)에 수직인 방향으로, 즉, 캐비티 단면에 수평인 방향으로 절단된 질화물 반도체 레이저 소자(100)의 단면도이다. 질화물 반도체 레이저 소자(100)는, n타입의 전도성(conductivity)을 나타내는 질화물 반도체 기판(106) 위에, n타입 크랙방지층(crack prevention layer)(107), n타입 클래드층(clad layer)(108), 광가이드층(light guide layer)(109), 활성층(active layer)(110), p타입 캡층(cap layer)(111), 광가이드층(112), p타입 클래드층(113), 및 p타입 콘택트층(contact layer)(114)이 차례로 형성되어 있다. 이 층들과 질화물 반도체 기판(106)의 일부를 에칭(etching)하여, 스트라이프의 상승부에서 도파로 영역(115)을 형성한다. 질화물 반도체 기판(106)의 상면과 도파로 영역(115)의 측면 위에, 절연성 보호필름으로서, 도파로 영역(115) 위에 개구부를 가지는 제1보호필름(104)을 형성한다. 도파로 영역(115)과 그 부근의 영역에 p타입 전극(101)을 코팅한다. 질화물 반도체 기판(106)의 상면에서 p타입 전극(101)이 위치한 곳을 제외한 부분에, 제2보호필름(105)을 형성한다. p타입 전극(101)과 제2보호필름(105) 위에, 패드전극(pad electrode)(102)을 형성한다. 질화물 반도체 기판(106)의 배면(bottom surface)에는, n타입 전극(103)을 형성한다.
이러한 종래의 질화물 반도체 레이저 소자(100)에서, 캐피티 단면을 만들기 위해, 그 위에 형성된 여러가지 층들과 함께 질화물 반도체 기판(106)을 벽개한다(cleave). 이렇게 하면, p타입 전극(101)이 캐비티 단면에서 p타입 콘택트층(114)으로부터 벗겨져 나갈 위험이 있다. p타입 전극(101)이 벗겨지는 곳에서는, p타입 전극(101)으로부터 질화물 반도체 기판(106) 위에 형성된 여러가지 층으로 전류가 유입되지 않는다. 따라서, 불균일한 전류의 유입이 발생하고, 전류-광학 출력 특성에서 결함이 발생할 수 있다.
본 발명의 목적은 p측 전극, 질화물 반도체층 등을 가지는 질화물 반도체 기판을 벽개할 때, 질화물 반도체층으로부터 p형 전극이 벗겨져 나가지 않고, 이로 인해 불균일한 전류가 유입되지 않는 질화물 반도체 레이저 소자를 제공하는데 있다.
이러한 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 질화물 반도체 레이저 소자는 기판; 상기 기판 위에 차례로 복수의 질화물 반도체층이 적층되어 있고, 릿지 스트라이프(ridge stripe) 형상의 도파로가 제공되는 질화물 반도체 적층부; 상기 질화물 반도체 적층부 위에 형성되고 상기 도파로 상부에 개구부를 가지는 절연층; 상기 도파로와 상기 절연층 상부에 제공되는 제1전극; 및 상기 도파로의 길이 방향에 수직인 캐비티 단면을 포함한다.. 또한, 상기 제1전극 상부에, 상기 캐비티의 단면과 동일면 상에 단면을 가지는 단부 전극 보호층이 제공되어 있다. 이때, 상기 제1전극은 p측 전극 또는 p측 콘택트 전극으로서 사용될 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 단부 전극 보호층이 상기 제1전극과 접할 수 있고, 상기 도파로의 길이 방향에 수직인 방향에 대하여 상기 제1전극의 적어도 일측 위에서 상기 단부 전극 보호층이 상기 절연층과 접할 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 단부 전극 보호층과 상기 절연층은 각각 하나 이상의 층으로 구성될 수 있다. 또한, 상기 제1전극과 접하는 상기 단부 전극 보호층의 한 층과 상기 제1전극과 접하는 상기 절연층의 한 층이 동일한 재료로 이루어질 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 단부 전극 보호층과 상기 절연층이 각각 둘 이상의 층으로 구성될 수 있고, 상기 제1전극에 대하여 대칭인 층구조를 가질 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 제1 전극은 30Å 이상 1000Å 이하의 두께를 가질 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 제1전극 및 상기 절연층 상부에 제2전극이 제공될 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층 상부에 제2전극이 제공될 수 있다. 이때, 상기 제2전극은 패드 전극으로서 사용될 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 제2전극은, 상기 캐비티의 단면 안쪽에 위치하는 단면을 가질 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자에서, 상기 제2전극은 질화물 반도체 레이저 소자를 외부로 전기적으로 연결하도록 와이어가 접착되는 와이어 본딩부를 가질 수 있고, 상기 제2전극은, 상기 와이어 본딩부에서, 상기 제2전극 아래에 보강층을 가질 수 있고, 상기 보강층은 상기 단부 전극 보호층과 동일한 층구조를 가질 수 있다.
본 발명에 또 다른 면에 따르면, 질화물 반도체 소자의 제조 방법은, 기판 위에 복수의 질화물 반도체층을 적층하여, 질화물 반도체 적층부를 형성하는 제1단계; 상기 제1단계에서 형성된 상기 질화물 반도체 적층부의 상면 위에 스트라이프 형상의 마스크층을 제1마스크층으로서 형성하는 제2단계; 상기 제2단계에서 형성된 제1마스크층에 의해 덮이지 않는 질화물 반도체 적층부의 윗부분을 에칭하여, 상기 질화물 반도체 적층부에 릿지 스트라이프 형상의 도파로를 형성하는 제3단계; 상기 제3단계에서 에칭한 상기 질화물 반도체 적층부 상부와 상기 제1마스크층 상부에 절연층을 형성하는 제4단계; 상기 제4단계에서 형성된 절연층 중에서, 상기 제1마스크층의 상부에 형성된 부분을 상기 제1마스크층과 함께 제거하여, 상기 절연층의 개구부를 형성하는 제5단계; 상기 제5단계에서 형성된 상기 개구부를 가지는 상기 절연층 상부와 상기 질화물 반도체 적층부 상부에 제1전극을 형성하는 제6단계; 상기 도파로의 길이 방향에 수직인 벽개 위치 근방을 제외하고, 상기 절연층 상부와 상기 제6단계에서 형성된 상기 제1전극 상부에 제2마스크층을 형성하는 제7단계; 상기 제2마스크층, 상기 제1전극 및 상기 절연층이 노출된 영역에 단부 전극 보호층을 형성하는 제8단계; 상기 제8단계에서 형성된 단부 전극 보호층 중에서, 상기 제2마스크층 상부에 형성된 부분과 상기 제2마스크층을 제거하는 제9단계; 및 상기 도파로의 길이 방향에 수직이고, 상기 제9단계에서 상기 제2마스크층을 제거한 후에 남는 상기 단부 전극 보호층의 부분을 포함하는 벽개 위치에서, 상기 제1전극, 상기 절연층 및 상기 단부 전극 보호층과 함께 상기 기판과 상기 질화물 반도체 적층부를 벽개하는 제10단계를 포함한다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자의 제조 방법에서, 상기 제10단계에서, 제2전극이 상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층에 상부에 제공될 수 있고, 상기 도파로의 길이 방향에 수직이고 상기 단부 전극 보호층을 포함하는 벽개 위치에서, 상기 기판과 상기 질화물 반도체 적층부가 상기 절연층, 상기 제1전극 및 상기 단부 전극 보호층과 함께 벽개될 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자의 제조 방법에서, 상기 제10단계에서, 제2전극이 상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층 상부에서, 상기 도파로의 길이 방향에 수직인 벽개 위치 근방을 제외한 영역에 제공될 수 있고, 상기 도파로의 길이 방향에 수직이고 상기 단부 전극 보호층을 포함하는 벽개 위치에서, 상기 기판과 상기 질화물 반도체 적층부가 상기 절연층, 상기 제1전극 및 상기 단부 전극 보호층과 함께 벽개될 수 있다.
본 발명에 따르면, 위에서 설명한 질화물 반도체 레이저 소자의 제조 방법에서, 상기 제7단계에서, 상기 제2마스크는 상기 절연층의 상부와 상기 제6단계에서 형성된 제1전극의 상부에서, 상기 도파로의 길이 방향에 수직인 벽개 위치 근방을 제외한 영역 및 질화물 반도체 레이저 소자를 외부에 전기적으로 연결하도록 와이어가 접착되는 와이어 본딩부가 되는 위치 아래를 제외한 영역에 형성된다. 또한, 상기 제10단계에서, 제2전극이 상기 와이어 본딩부가 되는 위치에 형성될 수 있다.
제1실시예
본 발명의 제1실시예를 도 1 내지 도 10을 참조로 하여 아래에서 설명할 것이다. 도 1은 제1실시예에 따른 질화물 반도체 레이저 소자의 사시도이고, 도 2는 제1실시예에서 질화물 반도체 적층부 주위의 부분 정면도이고, 도 3 내지 도 9는 제1실시예에 따른 질화물 반도체 레이저 소자의 제조 방법을 나타내는 부분 단면도 및 부분 사시도이고, 도 10은 제1실시예에 따른 웨이퍼(wafer)의 부분 평면도이다.
도 1에 도시된 바와 같이, 제1실시예에 따른 질화물 반도체 레이저 소자(10)는 n타입 GaN 기판(11) 위에 형성된 질화물 반도체 적층부(20)를 가진다. 도 2에 도시된 바와 같이, 질화물 반도체 적층부(20)는 n타입 GaN 기판(11)측으로부터 순 서대로 차례로 n타입 GaN층(21), n타입 AlGaN 클래드층(22), n타입 GaN 광도파층(light waveguide layer)(23), InGaN 다중 양자 우물 구조(multiple quantum well structure)를 가지는 활성층(24), p타입 GaN 광도파층(25), p타입 AlGaN 클래드층(26), 및 p타입 GaN 콘택트층(27)이 적층되어 있다.
질화물 반도체 적층부(20)에서, 2㎛ 넓이의 릿지 스트라이프 형상의 도파로(12)를 형성하기 위해, 도 2에서 파선(broken lines)으로 표시된 바와 같이, p타입 AlGaN 클래드층(26)의 윗부분 일부와 p타입 GaN 콘택트층(27)의 일부를 제거한다. 질화물 반도체 적층부(20) 상부에, 도파로(12)의 상면과 상응하는 부분에 형성된 개구부(15a)를 가지는 절연필름(15)이 제공된다. 절연필름(15)은 질화물 반도체 적층부(20)측으로부터 순서대로 차례로 적층된, 1500Å 두께의 SiO2와 500Å 두께의 TiO2를 가진다. 절연필름(15)의 상부와 도파로(12)의 상면에, 500Å 두께의 Pd로 형성된 p측 전극(16)이 제공된다. p측 전극(16)은 절연필름(15)의 개구부(15a)를 통해 도파로(12)의 상면과 저항 접촉(ohmic contact)을 형성한다. 벽개면(cleavage surface)(13, 14)은 캐비티 단면을 형성하는데, 전자는 레이저광이 방사되는 곳이고, 후자는 레이저광이 반사되는 곳이다. 또한, 벽개면(13, 14)을 따라서, 500Å 두께의 TiO2와 1500Å 두께의 SiO2로 형성되는 단부 전극 보호층(end portion electrode protection layer)(18)이 형성되어 있다. 또한, n타입 GaN 기판(11)의 배면에, 500Å 두께의 Ti와 2000Å 두께의 Al이, n타입 GaN 기판(11)측으로부터 순서대로 차례로 적층되어 있다.
다음으로, 도 2 내지 도 10을 참조로 하여, 제1실시예에 따른 질화물 반도체 레이저 소자(10)의 제조 과정을 설명하겠다.
첫째로, 도 2 및 도 3에 나타난 바와 같이, n타입 GaN 기판(11)(도 3에는 도시되지 않음) 위에, MOCVD(metal organic chemical vapor deposition; 유기 금속 화학 증착) 처리 또는 MBE(molecular beam epitaxy; 분자빔 에피택시) 처리와 같은 크리스탈 성장 처리에 의해 질화물 반도체 적층부(20)를 형성한다.
다음으로, 도 4에 도시된 바와 같이, 제1저항 마스크(resist mask)(41)로서, 2㎛ 넓이의 스트라이프(stripe) 형상의 저항 마스크를 질화물 반도체 적층부(20)의 표면에 형성한다. 결과적으로, 도 5에 도시된 바와 같이, 마스크로서 제1저항 마스크(41)를 사용하여 반응성(reactive) 이온(ion) 에칭 처리를 함으로써, 질화물 반도체 적층부(20)의 상면에서 p타입 AlGaN 클래드층(26)의 중간까지 질화물 반도체 적층부(20)를 에칭하여, 도파로(12)를 형성한다(도 2 참조). 이때, 처리 가스로서, Cl2, SiCl4 또는 BCl3와 같은 염소계 가스를 사용한다.
다음으로, 도 6에 도시된 바와 같이, 제1저항 마스크(41)를 포함하는 질화물 반도체 적층부(20)의 상면 전체에 대하여, 1500Å 두께의 SiO2와 500Å 두께의 TiO2를 전자빔 증착(electron beam vapor-deposition) 처리에 의해 순서대로 적층하여, 절연필름(15)을 형성한다. 결과적으로, 도 7에 도시된 바와 같이, 리프트 오프(lift-off) 처리에 의해, 제1저항 마스크(41) 위의 절연필름(15)과 제1저항 마스크(41)를 제거하여, 절연필름(15)에 개구부(15a)를 형성한다. 개구부(15a)를 형성 한 후에, 도 8에 도시된 바와 같이, 절연필름(15)과 개구부(12)의 상면에, 500Å 두께의 Pd로 이루어진 p측 전극(16)을 형성한다.
다음으로, 도 9에 도시된 바와 같이, 절연필름(15) 위에, 제2저항 마스크(42)를 형성하여 p측 전극(16)을 덮는다. 여기서, 제2저항 마스크(42)는 벽개 후에 벽개면(13, 14)이 나타나는 벽개 위치(cleaving position)(31)에서 50㎛ 안쪽에 형성한다.
제2저항 마스크(42)를 형성한 후, 제2저항 마스크(42)의 상부 및 절연필름(15)이 노출된 곳의 상부에, 500Å 두께의 TiO2와 1500Å 두께의 SiO2를 순서대로 형성한다. 그리고 나서, 유기 솔벤트(organic solvent)를 이용하여, 제2저항 마스크(42)와 그 위에 형성된 TiO2와 SiO2를 제거한다. 이제, 도 10에 도시된 바와 같이, 웨이퍼(30)를 완성한다. 이러한 방식으로 p측 전극(16)에 남은 TiO2와 SiO2는 단부 전극 보호층(18)으로 작용한다. 그 이후, n타입 GaN 기판(11)의 배면, 즉, 질화물 반도체 적층부(20)가 형성되어 있는 측의 반대쪽의 n타입 GaN 기판(11)의 표면을 그 두께가 약 100 마이크론이 될 때까지 연마한다(polish). 그리고 나서, n타입 GaN 기판(11)의 전체 배면에 대하여, 500Å 두께의 Ti와 2000Å 두께의 Al을 전자빔 증착 처리에 의해 형성하여, 도 1에 나타난 바와 같이, n측 전극(17)을 형성한다. 다음으로, 벽개 위치(31)에서, 질화물 반도체 적층부(20)와 n타입 GaN 기판(11)을, 단부 전극 보호층(18), 절연필름(15), p측 전극(16) 및 n측 전극(17)과 함께 벽개하여, 웨이퍼(30)를 바(bar) 형태로 분할한다. 이는 레이저광이 방사되는 캐비티 단면인 벽개면(13)과, 레이저광이 반사되는 캐비티 단면인 벽개면(14)을 생성한다. 마지막으로, 이와 같이 획득한 바를 분할 위치(32)에서 다시 분할하여, 도 1에 도시된 질화물 반도체 레이저 소자(10)를 얻는다.
이러한 구조에 의해, 질화물 반도체 적층부(20), 절연필름(15), p측 전극(16) 및 n측 전극(17)이 형성된 n타입 GaN 기판(11)-즉, 웨이퍼(30)-을 벽개할 때, p타입 GaN 콘택트층(27)으로부터 p측 전극(16)이 벗겨지도록 하는 방향으로 작용하는 스트레스를 받아도, p측 전극(16)은 단부 전극 보호층(18)에 의해 적당한 위치에 고정되기 때문에 벗겨지기 쉽지 않다. 따라서, 질화물 반도체 레이저 소자(10)는 불균일한 전류의 유입이 어렵고, 이로 인해 전류-광학 출력 특성에 불량이 발생할 가능성이 낮다.
제1실시예에서, 절연필름(15)처럼, 단부 전극 보호층(18)은 두층 구조의 SiO2와 TiO2를 가진다. 단부 전극 보호층(18)과 절연필름(15)은 반드시 동일한 재료 구성일 필요는 없다. 그러나, 본 발명의 발명자들은 단부 전극 보호층(18)과 절연필름(15)을 동일한 재료 구성으로 하고 동일한 강도로 하는 것이, 그 사이에 놓인 p측 전극(16)이 벽개면(13, 14)을 따라 깨끗하게 잘라지는데 도움이 된다는 것을 발견하였다.
여기서, "동일한 재료 구성은 가진다"는 것은, (1) 단부 전극 보호층(18)과 절연필름(15)이 각각 단일층으로 이루어지고, 동일한 재료로 형성되거나, 또는 (2) 단부 전극 보호층(18)과 절연필름(15)의 적어도 하나가 둘 또는 그 이상의 층으로 이루어지고, p측 전극(16)에 접하는 단부 전극 보호층(18)의 층과 p측 전극(16)에 접하는 절연필름(15)의 층이 동일한 재료로 이루어져 있다는 것을 의미한다.
이러한 (1)과 (2) 중 하나의 경우에는, 그렇지 않은 경우보다, p측 전극(16)은 벽개면(13, 14)을 따라 더 깨끗하게 잘라진다. 특히, 제1실시예와 같이, 절연필름(15)과 단부 전극 보호층(18)이 p측 전극(16)에 대하여 재료와 두께면에서 대칭적인 구조인 경우에, p측 전극(16)은 벽개면(13, 14)을 따라 가장 깨끗하게 잘라진다.
절연필름(15)과 단부 전극 보호층(18)이 p측 전극(16)에 대하여 대칭인 구조일 때, 절연필름(15)과 p측 전극(16)간 인터페이스(interface)에서의 접착과 p측 전극(16)과 단부 전극 보호층(18)간 인터페이스에서의 접착에 주의를 기울이는 것이 바람직하다. 만약 이러한 인터페이스 중 적어도 하나에서 접착이 불충분하다면, 벽개 위치(31)에서 벽개를 할때, 접착성, 즉 접합 강도가 불충분한 인터페이스 위의 구조가 벗겨진다. 이는 p측 전극(16)을 절연필름(15) 및 p타입 GaN 콘택트층(27)으로부터 벗겨지게 하지 않고 벽개면(13, 14)을 따라 깨끗하게 잘라내는, 의도한 효과를 얻을 수 없게 한다.
그러나, 도 1에 나타난 바와 같이 웨이퍼(30)의 상면 전체에 형성된 p측 전극(16) 대신에, 릿지 스트라이프 형상의 도파로(12) 상부와 그 주위에만 p측 전극(16)을 형성할 수 있다. 이렇게 함으로써 p측 전극(16)과 절연필름(15)간의 상호관계에 대한 제약을 크게 경감할 수 있다. 이는 제2실시예에서 설명할 것이다.
제2실시예
본 발명의 제2실시예는 도 11 및 도12를 참조로 하여 아래에서 설명할 것이다. 도 11은 제2실시예에 따른 질화물 반도체 레이저 소자의 사시도이고, 도 12는 제2실시예에 따른 웨이퍼의 부분 평면도이다. 제2실시예는 p측 전극이 기판 상부의 전체 표면이 아닌 도파로 위와 그 주위에만 제공된다는 것을 제외하고는 제1실시예와 동일하다. 따라서, 이들 실시예간의 대응되는 부분은 동일한 참조 부호를 사용할 것이다. 여기에서의 제조 방법도 제1실시예와 대략 같다.
도 11에 도시된 바와 같이, 제2실시예에 따른 질화물 반도체 레이저 소자(10)에서, 질화물 반도체 적층부(20)를 n타입 GaN 기판(11) 위에 형성한다. 질화물 반도체 적층부(20)는 제1실시예와 같은 방식으로, 즉, 도 1에 나타난 바와 같이 구성된다. 질화물 반도체 적층부(20)에서, 2㎛ 넓이의 릿지 스트라이프 형상의 도파로(12)가 형성되고, 질화물 반도체 적층부(20) 상부에, 도파로(12)의 상면에 상응하는 부분에 형성된 개구부(15a)를 가지는 절연필름(15)이 제공된다. 절연필름(15)은 3500Å 두께의 SiO2로 이루어진다. 또한, 도파로(12)의 상면과 그 주위에, 500Å 두께의 Pd로 이루어진 p측 전극(16)을 제공하여, 절연필름(15)의 개구부(15a)를 통해 도파로(12)의 상면과 저항 접촉을 형성한다. 또한, n타입 GaN 기판(11)의 배면에, n타입 GaN 기판(11)측으로부터 순서대로 차례로 500Å 두께의 Ti와 2000Å 두께의 Al을 적층한 n측 전극(17)을 제공한다.
p측 전극(16)의 넓이는 방사측 및 반사측 벽개면(13, 14)에서 20㎛이고, 벽 개면(13, 14)으로부터 떨어진 질화물 반도체 레이저 소자(10)의 중앙부에서는 200㎛이다. p측 전극(16)이 연속적으로 도파로(12)의 상면과 그 양쪽에 인접하는 9㎛ 넓이의 영역을 덮고 있는 반면, 도 1에 나타난 제1실시예와 같이 질화물 반도체 레이저 소자(10)의 상면 전체를 덮고 있지는 않다. 질화물 반도체 레이저 소자(10)의 중앙부의 p측 전극(16)의 넓은 부분은, 질화물 반도체 레이저 소자(10)를 외부와 전기적으로 연결하기 위해, 예를 들어 금 와이어를 접촉하는 영역으로 한다. 이와 같은 형상의 p측 전극(16)은, 예를 들어 리프트-오프 처리에 의해 쉽게 형성할 수 있다.
또한, 도 11에 도시된 바와 같이, 벽개면(13, 14)을 따라서, 3500Å 두께의 SiO2로 이루어진 단부 전극 보호층(18)이 형성되어 있다. 단부 전극 보호층(18)의 넓이(도 11에서 "A")는, 벽개면(13, 14)에서 p측 전극(16)의 넓이(도 11에서 "B")보다 크다. 특히, 본 실시예에서, 단부 전극 보호층(18)의 넓이는 100㎛로 설정되어 있다. 따라서, 단부 전극 보호층(18)은 p측 전극(16) 외부에서 절연필름(15)과 직접 접합된다. 도파로 길이 방향(도 11에서 "C"로 지시되는 방향)으로 단부 전극 보호층(18)의 길이는 방사측과 반사측 모두에서 50㎛이다. 단부 전극 보호층(18)은, 질화물 반도체 적층부(20), 절연필름(15), p측 전극(16) 및 n측 전극(17)이 형성되어 있는 n타입 GaN 기판(11)이 벽개 위치(31)에서 벽개되기 전에 형성된다. 따라서, 웨이퍼(30)가 바(bar) 형태로 벽개되면, 단부 전극 보호층(18)은 n타입 GaN 기판(11) 등과 함께, 도 11에 나타난 형상으로 분할된다.
제2실시예에서는, 제1실시예와 달리, 보호필름(15)과 단부 전극 보호층(18)은 각각 SiO2의 단일층으로 이루어진다. 단일층 구조는 제1실시예에서 채택한 SiO2와 TiO2의 이층 구조보다 제조하기 쉽다. 또한, 절연필름(15)과 p측 전극(16)간 인터페이스와 p측 전극(16)과 단부 전극 보호층(18)간 인터페이스가 서로 접촉하도록 SiO2와 Pd로 형성되어 있는 점에 주의할 필요가 있다.
일반적으로, SiO2와 Pd는 서로 잘 접착되지 않고, 서로 쉽게 떨어진다. 따라서, 두 인터페이스가 위에 기술한 바와 같이 서로 접촉하도록 SiO2와 Pd로 형성되어 있는 경우에, 만약 단부 전극 보호층(18)이 제1실시예에서처럼 p측 전극(16)에만 접합되는 구조라면, 벽개를 수행할 때, 두 인터페이스 중 적어도 하나에서 구조가 벗겨져 나갈 위험이 있다. p측 전극(16)이 절연필름(15) 위에 형성될 때, 필름 형성 온도를 어떤 온도, 예를 들어 200℃로 설정함으로써, 이들 사이에 상호확산(interdiffusion)이 촉진될 수 있고, 이는 절연필름(15)과 p측 전극(16) 사이의 인터페이스에서 접합 강도를 증가시키는데 도움이 된다. 그러나, 단부 전극 보호층(18)이 p측 전극(16) 위에 형성될 때, 제1실시예와 관련하여 도 9를 참조로 기술한 바와 같이 제2저항 마스크(42)가 이미 형성되어 있다. 따라서, 필름 형성 온도를 올리는 것은 제2저항 마스크(42)의 연소(burning-on)를 유발한다. 이는 p측 전극(16)과 단부 전극 보호층(18) 사이의 충분한 접착, 즉, 접합 강도를 보장하기에 충분한 높은 온도에서 필름 형성을 수행하는 것을 불가능하게 한다. 이러한 이유 로, p측 전극(16)과 단부 전극 보호층(18) 사이의 인터페이스는 문제점에 노출되기 더 쉽다.
대조적으로, 제2실시예에서, 단부 전극 보호층(18)과 절연필름(15)은 모두 SiO2로 이루어져 있고, 전자는 p측 전극(16) 외측에서 후자에 직접 결합된다. SiO2 끼리의 접합 강도는, 절연필름(15)과 p측 전극(16) 간의 인터페이스에서의 접착 강도나 p측 전극(16)과 단부 전극 보호층(18) 간의 인터페이스의 접합 강도보다 훨씬 높다. 따라서, 벽개가 수행될 때, p측 전극(16)은 p타입 GaN 콘택트층(27)으로부터 훨씬 적게 벗겨져 떨어진다.
제2실시예에서, 단극 전부 보호층(18)과 절연필름(15)은, 위에서 기술한 바와 같이, SiO2와 같은, 동일한 재료로 이루어지는 것이 바람직하다. 그러나, 다른 재료로 이것들을 구성하는 것도 가능하다. 이러한 경우에, 단부 전극 보호층(18)과 절연필름(15)이 직접 결합되는 인터페이스에서의 접합 강도가, 절연필름(15)과 p측 전극(16) 사이의 인터페이스에서의 접합 강도나 p측 전극(16)와 단부 전극 보호층(18) 사이의 인터페이스에서의 접합 강도보다 훨씬 크도록 재료를 혼합할 필요가 있다.
제2실시예에서, 단부 전극 보호층(18)은 벽개면(13, 14)을 따라 p측전극(16)의 상부와 그 양측의 일부에만 형성되어 있다. 그러나, 제1실시예에서와 같이 벽개면(13, 14)을 따라 연속적으로 형성하는 것도 가능하다. 양 케이스에서, 본 발명의 의도한 효과, 즉, p측 전극(16)이 절연필름(15)과 p타입 GaN 콘택트층(27)으로부터 벗겨져서 떨어지지 않고 벽개면(13, 14)을 따라 잘라지는 효과를 얻는 것이 가능하다. 그러나, 웨이퍼(30)를 벽개하기 전에 바늘로 벽개 위치(31)를 표시하는(scribe) 경우에, 만약 단부 전극 보호층(18)을 벽개 위치(31)에 형성하면, 바늘이 절연필름(15) 안으로 충분하게 가라앉지 않는다. 이러한 경우에는, 표시된 벽개 위치(31)를 따라 웨이퍼(30)를 분할하여도, 벽개면(13, 14)은 매끄럽지 않게 될 수도 있다. 이러한 경우에, 제2실시예에서와 같이 p측 전극(16) 상부와 주위에만 단부 전극 보호층(18)을 형성하고, 특히 벽개면(13, 14) 근처에서는, 단부 전극 보호층(18), 절연필름(15) 및 p측 GaN 콘택트층(27)이 p측 전극(16)을 둘러쌓는 방식으로 형성하여, 바늘이 단부 전극 보호층(18)이 형성된 곳을 제외한 절연필름(15)의 일부에 놓여지게 하는 것이 바람직하다.
도 11에 도시된 바와 같은 제2실시예에 따른 질화물 반도체 레이저 소자에서, 단부 전극 보호층(18)과 절연필름(15)은 릿지 스트라이프 형상의 도파로(12)의 양측에서 서로 직접 접합한다. 그러나, 이것은 완성된 형태의 소자에서 양측에 이러한 접합이 필요하다는 것을 의미하지는 않는다, 이것은, 웨이퍼(30)가 바 형상으로 분할될 때 양측에서 접합이 있으면 된다는 것을 의미한다.
도 13은 제2실시예에 따른 다른 웨이퍼의 부분 평면도이다. 도 13의 웨이퍼(30)에서, 도 12를 참조로 설명한 웨이퍼(30)에서 점선으로 나타낸 분할 위치(32)는, 릿지 스트라이프 형상의 도파로(12)에 더 가깝게 위치하도록 수정되어 있다. 이러한 디자인으로, 도 14에 나타난 완성된 형태의 질화물 반도체 레이저 소자(1)에서, 단부 전극 보호층(18)과 절연필름(15)은 릿지 스트라이프 형상의 도파 로(12)의 일측에서만 서로 접합하고, 특히 도 14에 나타난 바처럼 도파로의 왼쪽측에서만 접합한다. 그러나, 질화물 반도체 적층부(20)와 n타입 GaN 기판(11)이 도 13의 점선에 의해 지시되는 벽개 위치(31)에서 벽개되어 그에 의해 웨이퍼(30)가 바 형상으로 분할되는 것은, 분할 위치(32)에서 분할을 수행하기 전이다. 따라서, 도 11에 나타난 제2실시예의 질화물 반도체 레이저 소자에서와 같이, 벽개 위치(31)에서 벽개를 수행할 때, 단부 전극 보호층(18)과 절연필름(15)은 릿지 스트라이프 형상의 도파로(12)의 양측에서 서로 직접 접합된다. 따라서, 어떤 방식으로든 무사하게, 본 발명의 효과, 즉 p측 전극(16)이 절연필름(15)과 p타입 GaN 콘택트층(27)으로부터 벗겨져서 떨어지지 않게, 벽개면(13, 14)을 따라 p측 전극(16)을 깨끗이 자르는 효과를 얻는 것이 가능하다.
제1 및 제2실시예에서, p측 전극(16)의 두께는 500Å이다. 그러나, p측 전극(16)의 두께는 500Å에 한정되지 않고, 바람직하게 30에서 1000Å의 범위에서 있을 수 있다. 이것은 p측 전극(16)을 30Å보다 얇게 하면 p타입 GaN 콘택트층(27)과의 저항 접촉을 형성하기 어렵고, 반면에, p측 전극(16)을 1000Å보다 두껍게 하면, p측 전극(16)이 단부 전극 보호층(18)을 관통할(penetrate) 수도 있으므로, p측 전극(16)이 p타입 GaN 콘택트층(27)에서 벗겨져서 떨어지는 것을 단부 전극 보호층(18)이 방지하는 것이 불가능하기 때문이다. p측 전극(16)에 의해 관통되지 않을만큼 두꺼운 단부 전극 보호층(18)을 형성할 수도 있을 것이다. 그러나, 웨이퍼(30)를 벽개하는 경우에, 질화물 반도체 적층부(20)에 상응하는 벽개면(13, 14)의 부분과 동일 평면이(flush) 되도록 단부 전극 보호층(18)이 잘릴 가능성이 낮 다. 따라서, 결국, p측 전극(16)이 p타입 GaN 콘택트층(27)으로부터 벗겨져 나가는 것을 방지할 수 없게 된다.
그러나, p측 전극(16)의 두께를 1000Å으로 제한하여, 질화물 반도체 레이저 소자를 외부와 전기적으로 연결하기 위해 p측 전극(16)에 예를 들어, 금 와이어를 접착시킬 때, 금 와이어는 충분한 접착 강도로 접착되지 않을 수 있고, 따라서 벗겨짐을 야기한다. 이러한 불편함은 p측 전극(16)에 패드 전극층(pad electrode layer)을 제공함으로써 제거될 수 있다. 이것은 아래의 제3실시예와 관련하여 설명할 것이다.
제3실시예
본 발명의 제3실시예를 도 15를 참조로 하여 아래에서 설명하기로 한다. 도 15는 제3실시예에 따른 질화물 반도체 레이저 소자의 사시도이다. 제3실시예는, p측 전극이 p타입 콘택트 전극으로서 형성되어 있고, 패드 전극이 절연필름, p측 콘택트 전극 및 단부 전극 보호층 위에 제공되어 있다는 점을 제외하고는, 제2실시예와 동일하다. 따라서, 이들 실시예에서 대응되는 부분들은 동일한 참조부호를 사용할 것이다. 여기서 제3실시예에서의 제조 방법도 대략 같다.
도 15에 도시된 바와 같이, 제3실시예에 따른 질화물 반도체 레이저 소자(10)에서, 질화물 반도체 적층부(20)는 n타입 GaN 기판(11) 위에 형성되어 있다. 질화물 반도체 적층부(20)는 도 2에 도시된 제1실시예에서와 같은 방식으로 구성된다. 질화물 반도체 적층부(20)에, 2㎛ 넓이의 릿지 스트라이프 형상의 도파로(12) 를 형성하고, 질화물 반도체 적층부(20) 상부에, 도파로(12)의 상면에 상응하는 부분에 형성된 개구부(15a)를 가지는 절연필름(15)을 제공한다. 절연필름(15)은 1500Å 두께의 SiO2와 500Å 두께의 TiO2로 이루어진다. 또한, 도파로(12)의 상면 위와 그 주위에, 500Å 두께의 Pd로 이루어진 p측 콘택트 전극(16)을 제공하여, 절연필름(15)의 개구부(15a)를 통해 도파로(12)의 상면과 저항접촉을 형성하도록 한다. 제2실시예에서의 p측 전극(16)이 질화물 반도체 레이저 소자(10)의 중앙부에서 더 넓은 부분을 가지는 반면, 여기서의 p측 콘택트 전극(16)은 균일한 넓이로 형성될 수 있다.
또한, 도 15에 도시된 바와 같이, 벽개면(13, 14)을 따라서, 500Å 두께의 TiO2와 1500Å 두께의 SiO2로 이루어진 단부 전극 보호층(18)이 형성되어 있다. 단부 전극 보호층(18)의 넓이는 벽개면(13, 14)에서 p측 전극(16)의 넓이보다 넓다. 따라서, 단부전극 보호층(18)은 p측 전극(16) 외부에서 절연필름(15)과 직접 접촉한다. 도파로 길이 방향(도 15에서 "D"로 나타낸 방향)에서 단부 전극 보호층(18)의 길이는 방사측과 반사측에서 모두 50㎛이다. 또한, n타입 GaN 기판(11)의 배면에는, 500Å 두께의 Ti와 2000Å 두께의 Al이, n타입 GaN 기판(11) 측으로부터 순서대로 차례로 적층되어 있다.
제3실시예에서는, p측 콘택트 전극(16)과 단부 전극 보호층(18)을 완전히 덮도록, 패드 전극(19)이 벽개면(13)에서 벽개면(14)까지 500Å 두께의 Pd와 6000Å 두께의 Au가 차례로 적층된다. 패드 전극(19)은, 질화물 반도체 레이저 소자(10)가 외부와 전기적으로 연결되도록, 예를 들어 금 와이어가 접착되도록 한다. 충분한 접착 강도로 금 와이어가 접착되게 하는 두께의 패드 전극(19)을 형성함으로써, 금 와이어가 떨어져나갈 가능성이 적어지게 할 수 있으며, 따라서 질화물 반도체 레이저 소자(10)의 신뢰성을 향상시킬 수 있다. 단부 전극 보호층(18)은, 패드 전극(19), p측 콘택트 전극(16), n측 전극(17), 절연필름(15) 및 질화물 반도체 적층부(20)가 형성된 n타입 GaN 기판(11)-즉, 웨이퍼(도시되지 않음)-가 벽개되기 전에 형성된다. 벽개가 수행될 때, 단부 전극 보호층(18)은, n타입 GaN 기판(11) 등과 함께, 도 15에 나타난 형상으로 분할된다.
패드 전극(19)은 도 15에 나타난 바와 같이 절연필름(15)의 일부가 도출되도록 형성될 수도 있고, 질화물 반도체 레이저 소자(10)의 상면 전체에 형성될 수도 있다. 절연필름(15)의 일부가 노출되는 경우에, 패드전극(19)은 예를 들어, 저항 마스크로 노출될 부분을 덮고, 패드 전극(19)을 증착하고, 이를 들어 올리거나, 또는 패드 전극(19)을 노출될 부분을 포함하여 전체적으로 증착하고, 노출될 곳에만 습윤 에칭(wet etching)을 함으로써 패드 전극(19)을 제거하여 쉽게 형성할 수 있다.
제3실시예와 같이, 비교적 두꺼운 패드 전극(19)이 벽개면(13, 14)까지 배치되는 경우에, 벽개을 수행할 때, 패드 전극(19)은 벽개면(13, 14)에 가까운 곳에서 단부 전극 보호층(18) 등으로부터 벗겨져 떨어질 수 있다. 패드 전극(19)이 떨어질 때에도, p측 콘택트 전극(16)은 벽개면(13, 14) 가까운 곳에서 p타입 GaN 콘택트층(27)과 가깝게 접촉한 상태로 남게 되고, 따라서 불균일한 전류가 유입될 위험은 없다. 그러나, 패드 전극(19)의 벗겨져나간 부분이 벽개면(13, 14)으로 떨어져서(sag), 질화물 반도체 적층부(20)와 접촉할 수 있는 위험이 있다. 이는 회로가 단락되게 하거나, 또는 벽개 후에 벽개면(13, 14)에 보호 코팅을 형성하는 것을 방해할 수 있다. 이러한 불편함은 벽개면(13, 14) 근처에 패드 전극(19)을 형성하지 않음으로써 극복할 수 있다. 이것은 아래 나타나는 제4실시예와 관련하여 설명할 것이다.
제4실시예
본 발명의 제4실시예를 아래에서 도 16을 참조로 설명할 것이다. 도 16은 제4실시예에 따른 질화물 반도체 레이저 소자의 사시도이다. 제4실시예는 패드 전극이 질화물 반도체 레이저 소자의 상면의 중앙부에만 형성되어 있는 것을 제외하고는 제3실시예와 동일하다. 따라서, 이들 실시예들 사이에 대응되는 부분은 동일한 참조부호를 사용할 것이다. 이의 제조 방법도 제3실시예와 대략 같다.
도 16에 나타난 바와 같이, 제4실시예에 따른 질화물 반도체 레이저 소자(10)에서는, 질화물 반도체 적층부(20)가 n타입 GaN 기판(11) 위에 형성된다. 질화물 반도체 적층부(20)는 도 2에 나타난 바와 같은 제1실시예에서와 동일한 방식으로 구성된다. 또한, 도파로(12), 절연필름(15), 단부 전극 보호층(18), p측 콘택트 전극(16) 및 n측 전극(17)이 제3실시예와 같이 제공된다.
제4실시예에서, 500Å 두께의 Pd와 6000Å 두께의 Au가 차례로 적층된 패드 전극(19)은 p측 콘택트 전극(16)의 중앙부를 덮도록 제공된다. 여기서, 제3실시예 와 달리, 패드 전극(19)은 단부 전극 보호층(18)의 상부와 벽개면(13, 14)의 가까이에는 배치되지 않는다. 이 패드 전극(19)는 제3실시예에서와 같이, 예를 들어 리프트-오프(lift-off) 처리를 함으로써 쉽게 패턴화할 수 있다.
이러한 구조에서, 패드 전극(19)은 벽개에서 제외된다. 따라서, 벽개시에 패드 전극(19)이 벗겨져 나가서, 제3실시예에서와 같이 회로를 단락하거나 또는 벽개면(13, 14)에서 보호 코팅의 형성을 방해할 염려가 없다.
또한, 제4실시예에서, 패드 전극(19)에서는, 질화물 반도체 레이저 소자를 외부로 전기적으로 연결하기 위한 영역이 릿지 스트라이프 형상의 도파로(12) 위에 바로 위치한 패드 전극(19)의 외부에 제공된다. 이 영역은 금 와이어가 접합될 때 형성되는 볼(ball)의 지름보다 약간 큰 크기를 가지며, 특히, 예를 들어, 120㎛ 평방(square)일 수 있는데, 이러한 경우 문제없이 접합이 수행될 수 있다. 이러한 관점에서, 질화물 반도체 레이저 소자(10)의 캐비티 길이, 즉, 벽개면(13, 14) 사이의 거리가 일반적인 바와 같이 약 500㎛인 경우에는, 도 16에 도시된 바와 같이 단부 전극 보호층(18)에 도달하지 않도록 질화물 반도체 레이저 소자(10)의 상면의 중앙부에 이 영역이 형성되어도, 이 영역은 충분한 크기를 확보할 수 있다.
그러나, 패드 전극(19)의 이러한 배치는, 아래에 설명하는 바와 같이 본딩(bonding)보다 다른 면에서 주의를 할 필요가 있다. p측 콘택트 전극(16)의 두께가 극도로 작은, 예를 들어 50Å인 경우에는, p측 콘택트 전극(16)의 내부 저항이 너무 높아서 무시할 수 없다. 제4실시예에서, 단부 전극 보호층(18)과 패드 전극(19) 사이에, 도파로(12)를 덮는 p측 콘택트 전극(16)이 노출되고, 패드 전 극(19)에 의해 커버되지 않는 p측 콘택트 전극(16) 부분은 크다. 이때, 질화물 반도체 레이저 소자(10) 외부로부터 패드 전극(19)으로 공급되는 전류는 그 내부 저항으로 인해 p측 콘택트 전극(16) 전체로 퍼지지 않고, 패드 전극(19)에 비교적 가까운 부분에만, 활성층(24) 방향으로 유입될 수도 있다. 이러한 경우에, p측 콘택트 전극(16)이 노출된 영역에 전류가 유입되지 않고, 따라서 이득이 발생하지 않는다. 이것은 전류-광학 출력 특성에 이상을 초래할 수 있다. 더 구체적으로는, 도파로 길이 방향에서 측정된, 패드 전극(19)에 의해 커버되지 않는 p측 콘택트 전극(16)의 부분의 길이가 100㎛ 또는 그 이상이고, 그 부분의 두께가 100Å 또는 그 이하인 경우에는, 상기한 바와 같은 문제가 발생하는 위험은 무시할 수 있다.
또한, 만약 도파로(12)를 덮는 p측 콘택트 전극(16)이 얇다면, 외부로부터 의도하지 않게 인가되는 스트레스가 도파로(12)와 질화물 반도체 적층부(20)에 해를 끼칠 수 있고, 따라서 질화물 반도체 레이저 소자(10)의 신뢰성을 떨어뜨릴 수 있다.
이러한 것들은 패드 전극(19)을 도 16에 나타난 제4실시예에서보다 벽개면(13, 14)에 가깝게 확장하여, 단부 전극 보호층(18)과 패드 전극(19)이 p측 콘택트 전극(16)의 상면 전체를 덮도록 함으로써 해결할 수 있다. 이것은 아래의 제5실시예와 관련하여 설명하겠다.
제5실시예
도 17을 참조로 하여 아래에서 본 발명의 제5실시예를 설명할 것이다. 도 17 은 제5실시예에 따른 질화물 반도체 레이저 소자의 사시도이다. 제5실시예는 단부 전극 보호층(18)과 함께, 패드 전극(19)이 p측 콘택트 전극(16)의 상면 전체를 덮도록 형성되고, p측 콘택트 전극(16)이 여러가지 두께를 가진다는 것을 제외하고는 제4실시예와 동일하다. 따라서 이들 실시예 사이에 대응되는 부분은 동일한 참조부호를 사용할 것이다. 이의 제조 방법도 제4실시예와 대략 같다.
도 17에 도시된 바와 같이, 제5실시예에 따른 질화물 반도체 레이저 소자(10)에서, 질화물 반도체 적층부(20)는 n타입 GaN 기판(11) 상부에 형성된다. 질화물 반도체 적층부(20)는 도 2에 도시된 바와 같이, 제1실시예에서와 같은 형식으로 구성된다. 또한, 도파로(12)와 절연필름(15)은 제4실시예에서와 같이 형성되어 있고, 100Å 두께의 p측 콘택트 전극(16)이 제4실시예에서와 같은 위치에 같은 형상으로 제공되어 있다. 또한, n측 전극(17)이 제4실시예에서와 같이 제공된다.
도 17에 도시된 바와 같이, 제5실시예에서는, 500Å 두께의 Pd와 6000Å 두께의 Au가 차례로 적층된 패드 전극(19)이, 단부 전극 보호층(18)에 의해 커버되지 않은 p측 콘택트 전극(16) 부분과 단부 전극 보호층(18)의 일부를 덮도록 제공되어 있다. 따라서, p측 콘택트 전극(16)의 상면의 어떠한 부분도 노출되지 않는다. 도파로 길이 방향으로의 단부 전극 보호층(18)의 길이는 방사측 및 반사측 모두에서 50㎛이다. 또한, 제4실시예에서와 같이, 패드 전극(19)은 벽개면(13, 14) 가까이에는 배치되어 있지 않다. 이러한 패드 전극(19)은 제3실시예에서와 같이, 예를 들어 리프트-오프 처리 또는 습윤 에칭 처리에 의해 쉽게 패턴화할 수 있다.
제4실시예에서와 같이, 이와 같은 구성에 의해, 패드 전극(19)이 벽개시 떨 어져 나가는 것을 방지할 수 있으며, 따라서 단락 회로를 초래하거나 또는 벽개 후에 벽개면(13, 14)에 보호 코팅을 형성하는 것을 방해하는 것을 방지할 수 있다. 또한, 도파로(12)를 덮는 p측 콘택트 전극(16)의 부분 중에서, 도파로 길이 방향으로 각각 50㎛ 길이의 방사측과 반사측 부분은 단부 전극 보호층(18)에 의해 덮히고, 나머지는 패드 전극(19)에 의해 연속적으로 덮힌다. 따라서, p측 콘택트 전극(16)의 두께가 예를 들어 100Å와 같이 비교적 작고, 그 내부 저항이 높은 경우에도, 질화물 반도체 레이저 소자(10)의 외부에서 패드 전극(19)으로 공급되는 전류는 다음과 같은 루트(route)를 통해 문제 없이 도파로(12)에 충분하게 퍼질 수 있다. 패드 전극(19)이 p측 콘택트 전극(16)을 덮고 있는 부분에서는, 충분한 두께를 가지는 패드 전극(19)과 p측 콘택트 전극(16)을 통해 전류가 퍼질 수 있으며, p측 콘택트 전극(16)이 단부 전극 보호층(18)에 의해 덮히는 부분에서도, p측 콘택트 전극(16) 그 자체를 통해 전류가 퍼질 수 있는데, 이는 도파로 길이 방향으로 길어야 50㎛의 두께를 가지기 때문이다. 또한, 말할 필요도 없이, 외부로부터 의도하지 않은 스트레스가 인가되는 경우에도, p측 콘택트 전극(16)이 노출되어 있는 경우보다, 도파로(12) 및 질화물 반도체 적층부(20)에 손상을 덜 입게 된다. 따라서, 질화물 반도체 레이저 소자(10)가 불균일한 전류의 유입으로 인한 전류-광학 출력 특성에서 이상이 나타날 가능성이 적고, 외부로부터의 스트레스가 인가로 인해 신뢰성이 떨어질 가능성이 적다.
앞에서 기술한 본 발명의 제3 내지 제5실시예에 따른 모든 질화물 반도체 레이저 소자에서, 단부 전극 보호층(18)은 벽개면(13, 14)의 방사측 및 반사측 근처 에만 형성되고, 예를 들어 금 와이어는 외부로의 전기적인 연결을 위해 패드 전극(19)에 접착된다. 선택적으로, 단부 전극 보호층(18)이 형성되는 동시에, 동일한 구조를 가지는 필름이 금 와이어가 접착되는 부분 바로 아래에 형성될 수 있다. 이것은 질화물 반도체 레이저 소자를 제조하는 과정에서 다른 과정을 덧붙이지 않고 접착시에 질화물 반도체 적층부(20)에 가해지는 손상을 줄이도록 한다. 이것은 아래에 제시되는 제6실시예와 연관하여 설명될 것이다.
제6실시예
본 발명의 제6실시예를 도 18 및 도 19를 참조로 하여 아래에서 설명할 것이다. 도 18은 제6실시예에 따른 질화물 반도체 레이저 소자의 사시도이고, 도 19는 E-E 라인에 따른 도 18의 단면도이다. 제6실시예는 단부 전극 보호층(18)과 동일한 구조를 가지는 필름이 금 와이어가 접착되는 패드 전극(19)의 바로 아래 부분에 재공되는 점을 제외하고는 제5실시예와 동일하다. 따라서, 이들 실시예 사이에 대응되는 부분은 동일한 참조부호를 사용할 것이다. 이의 제조 방법도 제5실시예와 대략 같다.
도 18 및 도 19에 도시된 바와 같이, 제6실시예에 따른 질화물 반도체 레이저 소자(10)에서, 질화물 반도체 적층부(20)는 n타입 GaN 기판(11) 상부에 형성되어 있다. 질화물 반도체 적층부(20)는 도 2에 도시된 바와 같이 제1실시예에서와 같은 방식으로 구성된다. 또한, 도파로(12), 절연필름(15) 및 패드 전극(19)은 제5실시예에서와 같이 형성되며, 100Å 두께의 p측 콘택트 전극(16)이 제5실시예에서 와 동일한 위치에 동일한 형상으로 제공된다. n측 전극(17)이 또한 제5실시예와 같이 제공된다.
도 18에 도시된 바와 같이, 제6실시예에서는, 금 와이어를 접착하는 와이어 본딩부(wire bonding portion)(19a)가 패드 전극(19)의 상승부(elevating part) 옆에 제공된다. 도 19에 도시된 바와 같이, 와이어 본딩부(19a)에는, 패드 전극(19)의 바로 아래에, 단부 전극 보호층(18)과 동일한 구조의 보강층(reinforcing layer)(18a)이 제공된다.
이러한 구조에 의해, 금 와이어 등의 접착 강도를 높여서 질화물 반도체 레이저 소자(10)의 신뢰성을 높일 목적으로, 패드 전극(19)의 와이어 본딩부(19a)에 초음파 출력(ultrasonic output) 또는 하중(load)을 증가시켜 금 와이어 등을 접착하는 경우에도, 질화물 반도체 적층부(20)에 가해지는 손해 및 이로 인한 질화물 반도체 레이저 소자(10)의 신뢰성의 강등을 크게 경감할 수 있다.
보강층(18a)은 예를 들어, 리프트-오프 처리에 의해, 보강층(18a)이 형성되는 부분에 개구부를 가지게 하는 방식으로, 도 9에 나타난 단부 전극 보호층(18)을 형성하는데 사용한 제2저항 마스크(42)를 수정함으로써 쉽게 형성할 수 있다. 따라서, 보강층(18a)은 별도의 단계를 추가하거나 처리 시간을 증가시키지 않고도 형성할 수 있다.
제6실시예에서, 단부 전극 보호층(18)과 보강층(18a)의 두 부분은 분리되어 형성된다. 그러나, 어떠한 문제 없이도 둘 또는 그 이상을 일체화하여 형성하는 것도 가능하다.
제6실시예를 도 17에 나타난 제5실시예의 질화물 반도체 레이저 소자(10)의 수정 버전으로서 설명하였다. 그러나, 도 15에 나타난 제3실시예 또는 도 16에 나타난 제4실시예의 질화물 반도체 레이저 소자(10)의 수정 버전으로도 제6실시예를 구성하는 것도 가능하다.
본 발명이 실행되는 방법은 위에서 설명한 제1 내지 제6실시예에서 특별히 설명한 것에 한정되지 않음은 자명하다.
다음으로, 본 발명의 변형례에 대해 설명하겠다. 본 명세서에서, "질화물 반도체"는 질화 갈륨(gallium nitride)(GaN)에 함유된 Ga의 일부가 다른 Ⅲ족 원소에 의해 치환된 반도체, 예를 들어 GasAltIn1-s-tN(0<s≤1, 0<t≤1, 및 0<s+t≤1)를 포함하고, 그안에 함유된 원소의 일부가 불순물로 치환된 반도체 또는 다른 불순물이 첨가된 반도체를 포함한다.
제1 및 제2실시예에서의 p측 전극(16)과 제3 내지 제6실시예에서의 p측 콘택트 전극(16)은 100Å 두께 또는 500Å 두께의 Pd로 형성된다. 이때, Pd는 Ni, Ti 등으로 치환될 수 있고, Au 또는 Mo와 같은 다른 금속도 그 위에 적층될 수 있으며, 그 두께는 이들 실시예에서 언급한 것과 달라질 수 있다.
제3 내지 제6실시예에서, 패드 전극(19)은 500Å 두께의 Pd와 6000Å 두께의 Au가 이 순서대로 차례로 적층된 2층 구조를 가진다. 이때, Au와 Pd는 Ni, Ti, Rh, Mo 등으로 각각 치환될 수 있고, 복수의 금속이 차례로 적층될 수 있으며, 그 두께는 이들 실시예에서 언급한 것과 달라질 수 있다. 제1 내지 제6실시예에서, n측 전 극(17)은 500Å 두께의 Ti와 2000Å 두께의 Al이 이 순서대로 차례로 적층된 2층 구조를 가진다. 이때, Ti는 Hf 또는 V로 치환될 수 있으며, Al은 Au로 치환될 수 있다. 이때, 그 두께는 이들 실시예에서 언급한 것과 달라질 수 있으며, 다른 금속층이 세개 이상의 층을 포함하는 구조를 형성하기 위해 이러한 금속 위에 적층될 수도 있다.
제1 내지 제6실시예에서, 절연필름(15)과 단부 전극 보호층(18)은 각각 SiO2로 이루어지고, 각각은 2층 구조의 SiO2와 TiO2를 가진다. 이때, 단일층의 SiO2를 사용하는 대신, SiO, Ta2O5, 또는 SiN과 같은 다른 무기 유전체 재료(inorganic dielectric material), 또는 AlGaN과 같은 질화 갈륨 기반의 혼합물 반도체, 또는 이들을 둘 이상 결합하여 얻은 층구조를 대신 사용하는 것도 가능하고, 그 두께는 실시예에서 언급한 것과 달라질 수 있다. 또한 실시예들의 설명에서 특히 언급한 것과 같은 전자빔 증착 처리와는 다른 처리가 사용될 수도 있으며, 예를 들어, 스퍼터링(sputtering) 처리, 플라즈마 CVD(plasma CVD) 처리 등이 대신 사용될 수 있다.
본 발명의 제1 내지 제6실시예에서, 건조 에칭(dry etching) 처리로서 반응성 이온 에칭이 사용되었다. 대신에, 유사한 처리 가스가 사용되기만 한다면, 원하는 에칭을 수행할 수 있는 반응성 이온빔 에칭 처리, 유도적으로 결합된(inductively coupled) 플라즈마 에칭 처리, ECR(electron cyclotron resonance; 전자 사이클로트론 공진) 플라즈마 에칭 처리 등을 사용할 수도 있다.
본 발명의 제1 내지 제6실시예에서, 릿지 스트라이프 형상의 도파로를 형성하기 위한 제1마스크층과 단부 전극 보호층을 형성하기 위한 제2마스크층으로서 저항 마스크를 사용한다. 그 대신에, AlN과 같은 무기 유전체 재료, Ti와 같은 금속 또는 이들을 결합하여 얻는 층구조를 사용할 수도 있다.
본 발명에 따르면, 질화물 반도체층 등을 그 위에 형성한 p측 전극을 가지는 질화물 반도체 기판을 벽개할 때, 질화물 반도체층으로부터 p형 전극이 떨어지지 않고, 따라서 불균일한 전류 유입이 발생하기 어려운 질화물 반도체 레이저 소자를 제공할 수 있다.

Claims (14)

  1. 기판;
    상기 기판 위에 복수의 질화물 반도체층이 적층되어 있고, 릿지 스트라이프(ridge stripe) 형상의 도파로가 제공되는 질화물 반도체 적층부;
    상기 질화물 반도체 적층부 위에 형성되고, 상기 도파로 상부에 개구부를 가지는 절연층;
    상기 도파로와 상기 절연층 상부에 제공되는 제1전극; 및
    상기 도파로의 길이 방향에 대해 수직인 캐비티 단면을 포함하고,
    상기 제1전극 상부에, 단부 전극 보호층을 구비하고
    상기 단부 전극 보호층이,
    상기 캐비티 단면과 동일 면상에 단면을 갖고,
    상기 도파로의, 길이방향에 대해 수직인 방향의 적어도 일측에, 상기 절연층에 접하고,
    상기 단부 전극 보호층으로서, 적어도 유전체 또는 AlGaN으로 이루어지는 화합물반도체가 포함되는, 질화물 반도체 레이저 소자.
  2. 제1항에 있어서,
    상기 도파로 상부에 제공되는 상기 제1전극의 상부에 있고, 상기 캐비티 단면 근방 이외의 부분에, 상기 단부 전극 보호층이 구비되지 않은 영역이 있는, 질화물 반도체 레이저 소자.
  3. 제1항에 있어서,
    상기 단부 전극 보호층 및 상기 절연층이 하나 이상의 층으로 구성되고, 상기 제1전극과 접하는 상기 단부 전극 보호층의 한 층과 상기 제1전극과 접하는 상기 절연층의 한 층이 동일한 재료로 이루어지는 질화물 반도체 레이저 소자.
  4. 제1항에 있어서,
    상기 단부 전극 보호층과 상기 절연층이 각각 둘 이상의 층으로 구성되고, 상기 제1전극에 대하여 대칭인 적층구조를 가지는 질화물 반도체 레이저 소자.
  5. 제1항에 있어서,
    상기 제1전극은 30Å 이상 1000Å 이하의 두께를 가지는 질화물 반도체 레이저 소자.
  6. 제1항에 있어서,
    상기 제1전극 및 상기 절연층 상부에 제2전극이 제공되는 질화물 반도체 레이저 소자.
  7. 제6항에 있어서,
    상기 제2전극은, 상기 질화물 반도체 레이저 소자를 외부에 전기적으로 접속하기 위한 와이어 본딩부를 가지고, 상기 제2 전극은, 상기 와이어 본딩부에서 상기 제2전극 아래에 보강층을 가지고, 상기 보강층은 상기 단부 전극 보호층과 동일한 층구조를 가지는 질화물 반도체 레이저 소자.
  8. 제1항에 있어서,
    상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층 상부에 제2전극이 제공되는 질화물 반도체 레이저 소자.
  9. 제8항에 있어서,
    상기 제2전극은, 상기 캐비티의 단면 내측에 위치하는 단면을 가지는 질화물 반도체 레이저 소자.
  10. 제8항에 있어서,
    상기 제2전극은 질화물 반도체 레이저 소자를 외부에 전기적으로 접속하도록 와이어가 접착되는 와이어 본딩부를 갖고, 상기 제2전극은, 상기 와이어 본딩부에서, 상기 제2전극 아래에 보강층을 가지고, 상기 보강층은 상기 단부 전극 보호층과 동일한 층구조를 가지는 질화물 반도체 레이저 소자.
  11. 기판 위에 복수의 질화물 반도체층을 적층하여, 질화물 반도체 적층부를 형성하는 제1단계;
    상기 제1단계에서 형성된 상기 질화물 반도체 적층부에 릿지 스트라이프 형상의 도파로를 형성하는 제2단계
    상기 제2단계에서 형성된 상기 도파로 위에, 개구부를 갖는 절연층을 형성하는 제3단계;
    적어도 상기 질화물 반도체 적층부의 상기 도파로 위에, 제1 전극을 형성하는 제4단계;
    상기 제4단계에서 형성한 상기 제1 전극의 상부로부터 상기 절연층의 상부에 걸쳐, 상기 도파로의 길이 방향에 수직인 벽개 위치 근방 부분에, 단부 전극 보호층을 형성하는 제5단계; 및
    상기 제5단계에서 형성된 상기 단부 전극 보호층을 포함하고, 상기 도파로의 길이방향에 수직인 벽개 위치에서, 상기 기판, 상기 질화물 반도체 적층부를, 상기 제1 전극, 상기 절연층 및 상기 단부 전극 보호층과 함께 벽개하는 제6단계를 포함하는, 질화물 반도체 레이저 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 제6단계에서, 상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층의 상부에 제2전극이 제공되고, 상기 단부 전극 보호층을 포함하고, 상기 도파로의 길이 방향에 수직인 벽개 위치에서, 상기 기판, 상기 질화물 반도체 적층부를, 상기 절연층, 상기 제1전극 및 상기 단부 전극 보호층과 함께 벽개하는, 질화물 반도체 레이저 소자의 제조 방법.
  13. 제11항에 있어서,
    상기 제6단계에서, 상기 단부 전극 보호층, 상기 제1전극 및 상기 절연층의 상부에, 상기 도파로의 길이 방향에 수직인 벽개 위치 근방을 제외한 영역에 제2전극이 제공되고, 상기 단부 전극 보호층을 포함하고, 상기 도파로의 길이 방향에 수직인 벽개 위치에서, 상기 기판, 상기 질화물 반도체 적층부를, 상기 절연층, 상기 제1전극 및 상기 단부 전극 보호층과 함께 벽개하는, 질화물 반도체 레이저 소자의 제조 방법.
  14. 제11항에 있어서,
    상기 제5단계에서, 상기 절연층 및 상기 제4단계에서 형성된 상기 제1전극의 상부에, 상기 도파로의 길이 방향에 수직인 벽개 위치 근방 및 질화물 반도체 레이저 소자의 외부와의 전기적 접속에 사용하는 와이어를 접합하는 와이어 본딩부로 되는 위치의 하방에, 상기 단부 전극 보호층을 형성하고,
    상기 제6단계에서, 상기 와이어 본딩부로 되는 위치에도 제2전극을 형성하는, 질화물 반도체 레이저 소자의 제조 방법.
KR1020060120850A 2005-12-09 2006-12-01 질화물 반도체 레이저 소자 및 그 제조 방법 KR100882833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005355574A JP4535997B2 (ja) 2005-12-09 2005-12-09 窒化物半導体レーザ素子およびその製造方法
JPJP-P-2005-00355574 2005-12-09

Publications (2)

Publication Number Publication Date
KR20070061364A KR20070061364A (ko) 2007-06-13
KR100882833B1 true KR100882833B1 (ko) 2009-02-10

Family

ID=38131046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120850A KR100882833B1 (ko) 2005-12-09 2006-12-01 질화물 반도체 레이저 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7842956B2 (ko)
JP (1) JP4535997B2 (ko)
KR (1) KR100882833B1 (ko)
CN (1) CN100477423C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573844B (zh) * 2007-12-28 2013-01-16 艾格瑞系统有限公司 具有delta掺杂活性区域的波导器件
JP2009164233A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子およびその製造方法
JP2010041035A (ja) * 2008-06-27 2010-02-18 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法ならびに光ピックアップ装置
JP2010267871A (ja) * 2009-05-15 2010-11-25 Sony Corp 半導体レーザおよびその製造方法
JP2011077339A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体レーザ
GB201005696D0 (en) 2010-04-06 2010-05-19 Oclaro Technology Plc Semiconductor laser diodes
US8995492B2 (en) * 2011-07-05 2015-03-31 Nichia Corporation Semiconductor laser element
US10505072B2 (en) * 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
DE102018114133B4 (de) * 2018-06-13 2024-05-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser und Herstellungsverfahren für einen Halbleiterlaser

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126280A (ja) 1984-07-17 1986-02-05 Matsushita Electric Ind Co Ltd 半導体レ−ザ
JPH06209140A (ja) * 1993-01-11 1994-07-26 Matsushita Electron Corp 半導体レーザの製造方法
KR20030001470A (ko) * 2001-03-06 2003-01-06 소니 가부시끼 가이샤 질화물계 반도체 레이저 소자 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758410A (ja) * 1993-08-16 1995-03-03 Furukawa Electric Co Ltd:The 半導体レーザ素子の製造方法
JP3503439B2 (ja) * 1997-09-11 2004-03-08 日亜化学工業株式会社 窒化物半導体素子
JPH11330610A (ja) 1998-05-11 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体レーザー
JP3031415B1 (ja) * 1998-10-06 2000-04-10 日亜化学工業株式会社 窒化物半導体レーザ素子
US6711191B1 (en) * 1999-03-04 2004-03-23 Nichia Corporation Nitride semiconductor laser device
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP2002171021A (ja) * 2000-11-30 2002-06-14 Toshiba Corp 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法
CN1300901C (zh) * 2001-10-26 2007-02-14 波兰商艾蒙诺公司 使用氮化物块状单晶层的发光元件结构
TWI303909B (en) 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4474887B2 (ja) * 2003-10-01 2010-06-09 日亜化学工業株式会社 半導体レーザ素子
JP4665394B2 (ja) * 2003-12-09 2011-04-06 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2006237475A (ja) 2005-02-28 2006-09-07 Toyoda Gosei Co Ltd 半導体レーザの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126280A (ja) 1984-07-17 1986-02-05 Matsushita Electric Ind Co Ltd 半導体レ−ザ
JPH06209140A (ja) * 1993-01-11 1994-07-26 Matsushita Electron Corp 半導体レーザの製造方法
KR20030001470A (ko) * 2001-03-06 2003-01-06 소니 가부시끼 가이샤 질화물계 반도체 레이저 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20070131960A1 (en) 2007-06-14
US7842956B2 (en) 2010-11-30
JP4535997B2 (ja) 2010-09-01
CN100477423C (zh) 2009-04-08
CN1979984A (zh) 2007-06-13
KR20070061364A (ko) 2007-06-13
JP2007165344A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
KR100882833B1 (ko) 질화물 반도체 레이저 소자 및 그 제조 방법
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
JP4547933B2 (ja) 窒化物半導体素子
TWI783475B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2010067858A (ja) 窒化物系半導体素子およびその製造方法
KR20090080486A (ko) 반도체 레이저 소자 및 그 제조 방법
JP6867536B1 (ja) 半導体発光装置および半導体発光装置の製造方法
US8618638B2 (en) Semiconductor optical modulator and method for manufacturing the same
JP2010074131A (ja) 半導体発光素子及びその製造方法
US20110193126A1 (en) Semiconductor light-emitting element and method for manufacturing the same
TW200830655A (en) Method for manufacturing semiconductor optical device
CN113675310B (zh) 半导体发光元件及半导体发光元件的制造方法
JP2010114430A (ja) 窒化物系半導体レーザ素子およびその製造方法
US20090184336A1 (en) Semiconductor light emitting device and manufacturing method therefor
US7675954B2 (en) Semiconductor laser device
US8686442B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
US20100054292A1 (en) Semiconductor laser device and manufacturing method thereof
JP3693142B2 (ja) 半導体レーザ装置およびその製造方法
JP4889930B2 (ja) 窒化物半導体レーザ素子の製造方法
JP2001015861A (ja) 半導体レーザ装置
JP4983398B2 (ja) 半導体レーザ素子
JP2001094211A (ja) 半導体発光素子およびその製造方法
JP2012169368A (ja) 窒化物系半導体発光素子
JP2010153710A (ja) 半導体レーザ装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 12