KR100881828B1 - 반도체 소자의 캐패시터 형성 방법 - Google Patents
반도체 소자의 캐패시터 형성 방법 Download PDFInfo
- Publication number
- KR100881828B1 KR100881828B1 KR1020020039942A KR20020039942A KR100881828B1 KR 100881828 B1 KR100881828 B1 KR 100881828B1 KR 1020020039942 A KR1020020039942 A KR 1020020039942A KR 20020039942 A KR20020039942 A KR 20020039942A KR 100881828 B1 KR100881828 B1 KR 100881828B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- semiconductor substrate
- contact plug
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910003071 TaON Inorganic materials 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 8
- 239000001257 hydrogen Substances 0.000 abstract description 8
- -1 hydrogen ions Chemical class 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 금속 전극을 사용한 캐패시터에서 산화막의 측면을 통한 수소 이온의 확산을 Al2O3막을 이용하여 방지함으로써 누설 전류를 방지하고 소자 특성을 개선하는 반도체 소자의 캐패시터 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 캐패시터 형성 방법은 소정의 하부 구조를 구비한 반도체 기판 상부에 제1 산화막을 형성하는 단계와, 상기 제1 산화막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역과 전기적으로 접속되는 콘택 플러그를 형성하는 단계와, 상기 반도체 기판의 전면에 식각 정지층 및 제2 산화막을 순차적으로 형성하는 단계와, 상기 콘택 플러그 상부의 제2 산화막 및 식각 정지층을 식각하여 상기 콘택 플러그를 노출시키는 개구부를 형성하는 단계와, 상기 개구부를 포함한 상기 반도체 기판의 전면에 일정 두께의 Al2O3막을 형성하는 단계와, 상기 반도체 기판을 에치백하여 상기 콘택 플러그를 노출시키고 상기 개구부의 측벽에 일정 두께의 Al2O3막을 형성하는 단계와, 상기 반도체 기판의 전면에 상기 콘택 플러그와 전기적으로 접속되는 일정 두께의 하부 전극용 도전층을 형성하는 단계와, 평탄화 공정을 수행하여 상기 제2 산화막을 노출시켜 하부 전극을 형성하는 단계와, 상기 반도체 기판의 전면에 일정 두께의 고유전막을 형성하는 단계 및 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들.
본 발명은 반도체 소자의 캐패시터 형성 방법에 관한 것으로, 특히 금속 전극을 사용한 캐패시터에서 산화막의 측면을 통한 수소 이온의 확산을 Al2O3막을 이용하여 방지함으로써 누설 전류를 방지하고 소자 특성을 개선하는 반도체 소자의 캐패시터 형성 방법에 관한 것이다.
반도체 소자의 크기가 작아짐에 따라, 캐패시터의 캐패시턴스를 확보할 필요성이 더욱 대두되고 있다. 따라서, 캐패시턴스를 증가시키기 위하여 TiN, W, Ru, Pt 등 금속으로 이루어진 금속 전극을 사용하는데 이러한 금속 전극은 후속 공정인 H2 어닐링 또는 패시베이션 공정을 통하여 침투된 수소가 누설 전류를 발생시켜 소자의 특성이 열화된다는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 수소 확산을 방지하는 Al2O3막을 이용하는 방법이 제안되었는데 종래의 Al2O
3막을 이용하는 방법은 캐패시터 산화막의 측면을 통하여 확산되는 수소 이온을 방지하지 못한다는 문제점이 있었다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들이다. 도 1a 내지 도 1e를 참조하면, 소정의 하부 구조(미도시)를 구비한 반도체 기판(10) 상부에 제1 산화막(20)을 형성한 후 제1 산화막(20)의 소정 영역을 식각하여 반도체 기판(10)의 소정 영역과 전기적으로 접속되는 콘택 플러그(30)를 형성한다. 다음에는, 반도체 기판(10)의 전면에 식각 정지층(40) 및 제2 산화막(50)을 순차적으로 형성한 후(도 1a 참조) 콘택 플러그(30) 상부의 제2 산화막(50) 및 식각 정지층(40)을 식각하여 콘택 플러그(30)를 노출시키는 개구부(60)를 형성한다(도 1b 참조). 그 다음에, 반도체 기판(10)의 전면에 소정 두께의 하부 전극용 도전층(미도시)을 형성하고 평탄화 공정을 수행하여 제2 산화막(50)을 노출시켜 캐패시터 하부 전극(80)을 형성한다(도 1c 참조). 다음에는, 반도체 기판(10)의 전면에 일정 두께의 고유전막(80)을 형성하고 그 상부에 상부 전극(90)과 수소 원자의 확산을 방지하기 위한 Al2O3막(95)을 형성한다.
종래 기술에 따른 캐패시터 형성 방법은 Al2O3막을 캐패시터의 상부에 형성하므로 캐패시터 산화막의 측면을 통한 수소 이온의 확산을 방지하지 못한다.
본 발명은 이러한 문제를 해결하기 위해 금속 전극을 이용하는 캐패시터의 캐패시터 산화막의 측벽에 Al2O3막을 형성하므로써, 캐패시터 산화막의 측면을 통하여 확산되는 수소 이온을 방지하여 누설 전류를 방지하고 소자의 특성을 개선하는 반도체 소자의 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 캐패시터 형성 방법은 소정의 하부 구조를 구비한 반도체 기판 상부에 제1 산화막을 형성하는 단계와, 상기 제1 산화막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역과 전기적으로 접속되는 콘택 플러그를 형성하는 단계와, 상기 반도체 기판의 전면에 식각 정지층 및 제2 산화막을 순차적으로 형성하는 단계와, 상기 콘택 플러그 상부의 제2 산화막 및 식각 정지층을 식각하여 상기 콘택 플러그를 노출시키는 개구부를 형성하는 단계와, 상기 개구부를 포함한 상기 반도체 기판의 전면에 일정 두께의 Al2O3막을 형성하는 단계와, 상기 반도체 기판을 에치백하여 상기 콘택 플러그를 노출시키고 상기 개구부의 측벽에 일정 두께의 Al2O3막을 형성하는 단계와, 상기 반도체 기판의 전면에 상기 콘택 플러그와 전기적으로 접속되는 일정 두께의 하부 전극용 도전층을 형성하는 단계와, 평탄화 공정을 수행하여 상기 제2 산화막을 노출시켜 하부 전극을 형성하는 단계와, 상기 반도체 기판의 전면에 일정 두께의 고유전막을 형성하는 단계 및 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들이다. 도 2a 내지 도 2h를 참조하면, 소정의 하부 구조(미도시)를 구비한 반도체 기판(100) 상부에 제1 산화막(200)을 형성한 후 제1 산화막(200)의 소정 영역을 식각하여 반도체 기판(100)의 소정 영역, 예를 들면 소스/드레인 영역과 전기적으로 접속되는 콘택 플러그(300)를 형성한다(도 2a 참조).
다음에는, 반도체 기판(100)의 전면에 식각 정지층(400) 및 제2 산화막(500)을 순차적으로 형성한 후(도 2b 참조) 콘택 플러그(300) 상부의 제2 산화막(500) 및 식각 정지층(400)을 식각하여 콘택 플러그(300)를 노출시키는 개구부(600)를 형성한다(도 2c 참조). 여기서, 식각 정지층(400)은 200 내지 1500Å의 두께를 가지는 질화막으로 형성하는 것이 바람직하며, 제2 산화막(500)은 8000 내지 25000Å의 두께를 가지는 TEOS막 또는 PSG막으로 형성하는 것이 바람직하다.
그 다음에, 반도체 기판(100)의 전면에 일정 두께의 Al2O3막(700)을 형성한 후 개구부(600)의 측벽에 일정 두께의 Al2O3막(750)만 남도록 엣치-백하여 콘택 플러그(300)를 노출시킨다(도 2d 및 도 2e 참조). 여기서, Al2O3막(700)은 CVD 또는 ALD 공정을 이용하여 50 내지 200Å의 두께로 형성하는 것이 바람직하다.
다음에는, 반도체 기판(100)의 전면에 소정 두께의 하부 전극용 도전층(미도시), 예를 들면 폴리실리콘층을 형성하고 평탄화 공정, 예를 들면 CMP 공정을 수행하여 제2 산화막(500)을 노출시켜 캐패시터 하부 전극(800)을 형성한다(도 2f 참조). 여기서, 하부 전극용 도전층은 CVD 또는 ALD 공정을 이용하여 폴리실리콘막, TiN막, Ir막 또는 Pt막을 50 내지 400Å의 두께로 형성하는 것이 바람직하며 막질을 개선하기 위하여 하부 전극용 도전층 형성 후 하부 전극용 도전층을 400 내지 800℃의 온도에서 열처리하는 것이 바람직하다.
그 다음에, 반도체 기판(100)의 전면에 일정 두께의 고유전막(900)을 형성하고 그 상부에 상부 전극(1000)을 형성한다(도 2g 및 도 2h 참조). 여기서 고유전막(900)은 CVD 또는 ALD 공정을 이용하여 50 내지 400Å의 두께를 가지는 Ta2O5막, TaON막, BST막 또는 STO막으로 형성하는 것이 바람직하며, 막질의 개선을 위하여 고유전막(900)을 400 내지 800℃에서 열처리하는 것이 바람직하다. 또한 상부 전극(1000)은 CVD 공정을 이용하여 50 내지 2000Å의 두께를 가지는 Ru막, Pt막, Ir막, RuO2막 또는 IrO2막으로 형성하는 것이 바람직하며, 막질의 개선을 위하여 상부 전극(1000)을 400 내지 800℃에서 열처리하는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터 형성 방법은 금속 전극을 이용하는 캐패시터의 캐패시터 산화막의 측벽에 Al2O3막을 형성하므로써, 캐패시터 산화막의 측면을 통하여 확산되는 수소 이온을 방지하여 누설 전류를 방지하고 소자의 특성을 개선하는 효과가 있다.
Claims (12)
- 소정의 하부 구조를 구비한 반도체 기판 상부에 제1 산화막을 형성하는 단계;상기 제1 산화막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역과 전기적으로 접속되는 콘택 플러그를 형성하는 단계;상기 반도체 기판의 전면에 식각 정지층 및 제2 산화막을 순차적으로 형성하는 단계;상기 콘택 플러그 상부의 제2 산화막 및 식각 정지층을 식각하여 상기 콘택 플러그를 노출시키는 개구부를 형성하는 단계;상기 개구부를 포함한 상기 반도체 기판의 전면에 일정 두께의 Al2O3막을 형성하는 단계;상기 반도체 기판을 에치백하여 상기 콘택 플러그를 노출시키고 상기 개구부의 측벽에 일정 두께의 Al2O3막을 형성하는 단계;상기 반도체 기판의 전면에 상기 콘택 플러그와 전기적으로 접속되는 일정 두께의 하부 전극용 도전층을 형성하는 단계;평탄화 공정을 수행하여 상기 제2 산화막을 노출시켜 하부 전극을 형성하는 단계;상기 반도체 기판의 전면에 일정 두께의 고유전막을 형성하는 단계; 및상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 식각 정지층은 200 내지 1500Å의 두께를 가지는 질화막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 제2 산화막은 8000 내지 25000Å의 두께를 가지는 TEOS막 및 PSG막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 반도체 기판의 전면에 일정 두께의 Al2O3막을 형성하는 단계는 50 내지 200Å의 두께를 가지는 Al2O3막을 형성하는 CVD 및 ALD 공정 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 일정 두께의 하부 전극용 도전층을 형성하는 단계는 폴리실리콘막, TiN막, Ir막 및 Pt막 중 어느 하나를 50 내지 400Å의 두께로 형성하는 CVD 및 ALD 공정 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 평탄화 공정은 CMP 공정인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판의 전면에 상기 콘택 플러그와 전기적으로 접속되는 일정 두께의 하부 전극용 도전층을 형성하는 단계는 상기 하부 전극용 도전층을 400 내지 800℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판의 전면에 일정 두께의 고유전막을 형성하는 단계는 50 내지 400Å의 두께를 가지는 Ta2O5막, TaON막, BST막 및 STO막 중 어느 하나를 형성하는 CVD 및 ALD 공정 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판의 전면에 일정 두께의 고유전막을 형성하는 단계는 상기 고유전막을 400 내지 800℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 상부 전극을 형성하는 단계는 50 내지 2000Å의 두께를 가지는 Ru막, Pt막, Ir막, RuO2막 및 IrO2막 중 어느 하나를 형성하는 CVD 공정인 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 상부 전극을 형성하는 단계는 상기 상부 전극을 400 내지 800℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020039942A KR100881828B1 (ko) | 2002-07-10 | 2002-07-10 | 반도체 소자의 캐패시터 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020039942A KR100881828B1 (ko) | 2002-07-10 | 2002-07-10 | 반도체 소자의 캐패시터 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040005399A KR20040005399A (ko) | 2004-01-16 |
| KR100881828B1 true KR100881828B1 (ko) | 2009-02-03 |
Family
ID=37315725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020039942A KR100881828B1 (ko) | 2002-07-10 | 2002-07-10 | 반도체 소자의 캐패시터 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100881828B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287270B2 (en) | 2013-10-02 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040049879A (ko) * | 2002-12-05 | 2004-06-14 | 아남반도체 주식회사 | 반도체 장치 및 그의 제조 방법 |
| KR101873331B1 (ko) * | 2012-03-02 | 2018-07-02 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
| KR20220085525A (ko) | 2020-12-15 | 2022-06-22 | 한국원자력연구원 | 사건 수목을 기반으로 한 프로그램 코드의 테스팅 장치 및 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010010170A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 커패시터의 전극 제조 방법 |
| KR20010038052A (ko) * | 1999-10-21 | 2001-05-15 | 윤종용 | 실린더형 커패시터 제조방법 |
| KR20020050418A (ko) * | 2000-12-21 | 2002-06-27 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR20020052655A (ko) * | 2000-12-26 | 2002-07-04 | 윤종용 | 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법 |
-
2002
- 2002-07-10 KR KR1020020039942A patent/KR100881828B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010010170A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 커패시터의 전극 제조 방법 |
| KR20010038052A (ko) * | 1999-10-21 | 2001-05-15 | 윤종용 | 실린더형 커패시터 제조방법 |
| KR20020050418A (ko) * | 2000-12-21 | 2002-06-27 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR20020052655A (ko) * | 2000-12-26 | 2002-07-04 | 윤종용 | 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287270B2 (en) | 2013-10-02 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040005399A (ko) | 2004-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854555B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001196564A (ja) | 半導体装置及びその製造方法 | |
| KR20030035815A (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| US6849894B2 (en) | Semiconductor device with transistor and capacitor and its manufacture method | |
| KR20030058317A (ko) | 캐패시터의 제조 방법 | |
| KR100881828B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20100004981A (ko) | 반도체장치의 제조방법 | |
| KR20010113316A (ko) | 고유전체 캐패시터 및 그 제조 방법 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR20020002081A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100846384B1 (ko) | 반도체 장치의 제조방법 | |
| KR100734640B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100209377B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010113320A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100673204B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100463241B1 (ko) | 접착막의 산화를 방지할 수 있는 캐패시터 제조 방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100722986B1 (ko) | 캐패시터의 제조 방법 | |
| KR100338827B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR20020000047A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100868607B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040005400A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20050028387A (ko) | 귀금속 금속과 알루미늄을 상부전극으로 갖는 반도체메모리 소자 및 그 형성방법 | |
| KR20020015036A (ko) | 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |