KR100870246B1 - 반도체 장치의 제조방법 및 기판처리장치 - Google Patents

반도체 장치의 제조방법 및 기판처리장치 Download PDF

Info

Publication number
KR100870246B1
KR100870246B1 KR1020077006323A KR20077006323A KR100870246B1 KR 100870246 B1 KR100870246 B1 KR 100870246B1 KR 1020077006323 A KR1020077006323 A KR 1020077006323A KR 20077006323 A KR20077006323 A KR 20077006323A KR 100870246 B1 KR100870246 B1 KR 100870246B1
Authority
KR
South Korea
Prior art keywords
reactor
gas
temperature
pretreatment
substrate
Prior art date
Application number
KR1020077006323A
Other languages
English (en)
Other versions
KR20070040846A (ko
Inventor
다카시 오자키
오사무 카사하라
타카아키 노다
기요히코 마에다
아츠시 모리아
미노루 사카모토
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20070040846A publication Critical patent/KR20070040846A/ko
Application granted granted Critical
Publication of KR100870246B1 publication Critical patent/KR100870246B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판에 대한 열 손상이나 서멀 버짓의 증대를 방지하면서 기판과 박막 사이에 저산소, 탄소밀도로 고품질의 계면을 형성한다.
웨이퍼를 반응로 내에 반입하는 단계와, 반응로 내에서 웨이퍼에 대해 전처리를 하는 단계와, 반응로 내에서 전처리된 웨이퍼에 대하여 본처리를 하는 단계와, 본처리 후의 웨이퍼를 반응로로부터 반출하는 단계를 가지며, 전처리 단계 종료 후, 본처리 개시까지의 사이에 있어서, 적어도 반응로 내를 진공 배기할 때에는, 반응로 내에 항상 계속적으로 수소 가스를 공급한다.
기판, 반응로, 계면, 전처리

Description

반도체 장치의 제조방법 및 기판처리장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SUBSTRATE TREATING APPARATUS}
본 발명은, 반도체 장치(반도체 디바이스)의 제조방법 및 기판처리장치에 관하여, 예를 들면, 반도체 집적회로장치(이하, IC이라고 함)의 제조방법에 있어서, 반도체 소자를 포함하는 반도체 집적회로를 만드는 반도체 웨이퍼(이하, 웨이퍼라고 함)에 박막을 형성하는 공정에 사용하기 유효한 것으로서, 특히, 실리콘 웨이퍼와 박막과의 사이에 고품질의 계면을 형성하는 기술에 관한 것이다.
IC의 제조방법에 있어서는, 감압 CVD법(화학기상성장법)에 의하여 웨이퍼 위에 박막을 형성하고 있다.
최근, 반응로(反應爐)에 웨이퍼를 도입할 때의 자연 산화막의 증가나 불순물의 부착에 의한 반도체 열화 등의 문제를 해결하기 위하여, 반응로의 전단에 예비실을 설치하고, 예비실 내에서 충분히 산소나 수분 등을 제거하고, 예비실 내를 질소 가스로 치환한 후에, 웨이퍼를 반응로 내로 도입하는 방법이 사용되고 있다.
이 감압 CVD법을 실시하는 데에는, 반응로 예비실이 설치된 종형(縱型) 감압 CVD 장치(이하, 예비실 설치 CVD 장치라고 함)가 널리 사용되어 있다.
이 예비실 설치 CVD 장치에 있어서는, 반응로의 전단에 진공 배기 가능한 밀 폐 구조로 구성된 예비실이 설치되어 있다.
처리 전의 웨이퍼는 웨이퍼 반입 반출구로부터 예비실로 반입되어, 웨이퍼 처리용 치구인 보트(boat)에 세트된다. 그 후, 예비실은 기밀하게 닫혀지고, 진공 배기 및 질소 퍼지(purge)가 반복됨으로써, 산소나 수분 등이 제거된다. 그 후, 웨이퍼는 예비실로부터 반응로 내로 보트에 의해 반입〔보트 로딩(boat loading)〕된다.
그런데, 이 예비실 설치 CVD 장치에 있어서는, 웨이퍼 및 보트를 반응로 내에 반입하기 위한 구동축부나 보트 회전 기구부 및 배선부가 예비실 내에 설치되어 있기 때문에, 진공 배기시의 유기물 등의 오염 물질에 의한 웨이퍼 표면의 오염이 우려된다.
따라서, 웨이퍼가 반입된 반응로 내에 있어서, 반응 가스를 사용하여 웨이퍼 상의 자연 산화막 또는 불순물을 제거하는 방법으로서, 수소(H₂) 아닐(anneal)법이 사용되어 있다 (특허문헌 1 참조 ; 일본특허공개번호 제1993-29309호 공보)
그러나, 이 수소 아닐법에 있어서는, 일반적으로, 900∼1000℃의 고온처리가 필요하기 때문에, IC에 대해 열 손상 및 서멀 버짓(thermal budget) 증대의 문제를 생각하게 된다.
한편, 반도체 웨이퍼와 박막과의 사이에, 저산소탄소 밀도로 고품질의 계면을 형성하는 데에는, 예비실 설치 CVD 장치 내에 웨이퍼를 도입하고나서 반응로에 있어서 성막 직전까지의 웨이퍼 표면의 오염을 최소한으로 유지하는 것이 중요하다.
구체적으로는, 예비실에 있어서는 반응로에 웨이퍼 반입 전의 질소 치환시 및 반응로로부터의 웨이퍼 반출 시에 있어서, 구동축부 및 보트 회전 기구부 및 배선부에서의 유기물에 의한 웨이퍼 표면의 오염을 억제할 필요가 있다.
또한, 반응로 내에 있어서는, 비교적 저온인 노구(爐口)부로부터의 오염을 억제할 필요가 있다.
또한, 웨이퍼에 대한 박막 형성 직전까지, 노내(爐內) 분위기의 높은 청정화 및 표면에 흡착한 오염 물질의 환원·탈리(脫離)를 실시할 필요가 있다.
본 발명의 목적은, 기판에 대한 열 손상이나 서멀 버짓 증대의 발생을 방지하면서, 기판과 박막 사이에 저산소·탄소 밀도로 고품질의 계면을 형성할 수 있는 반도체 장치의 제조방법 및 기판처리장치를 제공하는 데 있다.
상기한 과제를 해결하기 위한 수단 가운데 대표적인 것은 다음과 같다.
(1) 기판을 반응로 내에 반입하는 단계와, 상기 반응로 내에 전처리 가스를 공급하여 기판에 대하여 전처리(pretreatment) 하는 단계와, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 기판에 대하여 본처리(main process)를 하는 단계와, 상기 본처리 후의 기판을 상기 반응로로부터 반출하는 단계를 가지고, 상기 전처리 종료 후 상기 본처리 개시까지의 사이에, 적어도 상기 반응로 내를 진공 배기할 때에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
(2) 상기(1)에 있어서, 상기 전처리 종료 후 상기 본처리 개시까지의 사이에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
(3) 상기(1)에 있어서, 상기 전처리를 할 때에는, 상기 반응로 내의 온도를 제1 온도로 설정하고, 상기 본처리를 할 때에는, 상기 반응로 내의 온도를 상기 제1 온도와는 다른 제2 온도로 설정하는 반도체 장치의 제조방법.
(4) 상기(1)에 있어서, 상기 기판을 상기 반응로 내에 반입한 후, 상기 반응로 내의 온도를 상기 전처리시의 온도까지 승온(昇溫)시키는 단계를 더 포함하며, 이 승온 단계에 있어서도 상기 반응로 내에 상기 전처리 가스를 공급하는 반도체 장치의 제조방법.
(5) 상기(1)에 있어서, 상기 전처리는, 상기 반응로 내의 온도를 승온하면서 수행하는 반도체 장치의 제조방법.
(6) 상기(1)에 있어서, 상기 전처리를 할 때에는, 상기 반응로 내의 온도를 200℃ 이상 430℃ 이하의 온도로 설정 하고, 상기 반응로 내의 압력을 1Pa 이상 10Pa 이하의 압력으로 설정하는 반도체 장치의 제조방법.
(7) 상기(1)에 있어서, 상기 전처리 단계에서는, 상기 반응로 내에 상기 전처리 가스로서 실란(silane)계 가스를 공급하는 반도체 장치의 제조방법.
(8) 상기(1)에 있어서, 상기 전처리 단계에서는, 상기 반응로 내에 상기 전처리 가스로서 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하는 반도체 장치의 제조방법.
(9) 기판을 반응로 내에 반입하는 단계와, 상기 반응로 내의 온도를 전처리 온도까지 승온시키는 단계와, 상기 전처리 온도까지 승온시킨 상기 반응로 내에 전처리 가스를 공급하여 상기 기판에 대하여 전처리를 하는 단계와, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하는 단계와, 상기 본처리 후의 상기 기판을 상기 반응로로부터 반출하는 단계를 가지며, 상기 반응로 내의 온도를 상기 전처리 온도까지 승온시키는 단계에 있어서도, 상기 반응로 내에 상기 전처리 가스를 공급하는 반도체 장치의 제조방법.
(10) 기판을 반응로 내에 반입하는 단계와, 상기 반응로 내에 전처리 가스를 공급하여 상기 기판에 대하여 전처리를 하는 단계와, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하는 단계와, 상기 본처리 후의 상기 기판을 상기 반응로로부터 반출하는 단계를 가지며, 상기 전처리는, 상기 반응로 내의 온도를 승온하면서 수행하는 반도체 장치의 제조방법.
(11) 기판을 반응로 내에 반입하는 단계와, 상기 반응로 내에서 상기 기판에 대하여 전처리를 하는 단계와, 상기 반응로 내에서 상기 전처리된 상기 기판에 대하여 본처리를 하는 단계와, 상기 본처리 후의 상기 기판을 상기 반응로로부터 반출하는 단계를 가지며, 상기 전처리 단계에서는, 상기 반응로 내에 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하는 반도체 장치의 제조방법.
(12) 상기(11)에서, 상기 전처리 단계에 있어서, 상기 반응로 내에 실리콘 원자를 포함하는 가스를 공급할 때에는 반응로 내의 온도를 제1 온도로 설정 하고, 상기 반응로 내에 염소 원자를 포함하는 가스를 공급할 때에는 상기 반응로 내 온도를 상기 제1 온도와는 다른 제2 온도로 설정하는 반도체 장치의 제조방법.
(13) 상기(12)에 있어서, 상기 본처리 단계에서는, 상기 반응로 내의 온도를 상기 제2 온도와는 다른 제3의 온도로 설정하는 반도체 장치의 제조방법.
(14) 상기(12)에 있어서, 상기 반응로 내의 온도를 상기 제1 온도로부터 상기 제2 온도까지 변경할 때에는, 상기 반응로 내에 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
(15) 상기(13)에 있어서, 상기 반응로 내의 온도를 상기 제1 온도로부터 상기 제2 온도까지 변경할 때, 및 상기 반응로 내의 온도를 상기 제2 온도로부터 상기 제3의 온도까지 변경하는 때에는, 상기 반응로 내에 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
(16) 상기(11)에 있어서, 상기 실리콘 원자를 포함하는 가스는, 모노실란(monosilane)(SiH₄) 가스 및 디실란(disilane)(Si2H6) 가스로 구성되는 군(群)으로부터 선택되는 적어도 하나의 가스이고, 상기 염소 원자를 포함하는 가스는, 염화수소(HCl) 가스 및 디클로로실란(dichlorosilane)(SiH₂Cl₂) 가스로 구성되는 군으로부터 선택되는 적어도 하나의 가스인 반도체 장치의 제조방법.
(17) 기판을 반응로 내에 반입하는 단계와, 상기 반응로 내에 전처리 가스를 공급하여 상기 기판에 대하여 전처리를 하는 단계와, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하는 단계와, 상기 본처리 후의 상기 기판을 상기 반응로로부터 반출하는 단계를 가지며, 상기 전처리 단계에서는, 상기 반응로 내의 온도를 200℃ 이상 430℃ 이하의 온도로 설정하고, 상기 반응로 내의 압력을 1Pa 이상 10Pa 이하의 압력으로 설정하는 반도체 장치의 제조방법.
(18) 기판을 처리하는 반응로와, 상기 반응로 내에 전처리 가스를 공급하는 전처리 가스공급라인과, 상기 반응로 내에 수소 가스를 공급하는 수소 가스공급라인과, 상기 반응로 내에 처리 가스를 공급하는 처리 가스공급라인과, 상기 반응로 내를 배기하는 배기라인과, 상기 배기라인에 설치되어 상기 반응로 내를 진공으로 배기하는 진공 펌프와, 상기 반응로 내에 전처리 가스를 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하도록 제어함과 동시에, 상기 전처리 종료 후 상기 본처리 개시까지의 사이에서, 적어도 상기 반응로 내를 진공으로 배기할 때에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하도록 제어하는 컨트롤러(controller)를 가지는 기판처리장치.
(19) 기판을 처리하는 반응로와, 상기 반응로 내에 전처리 가스를 공급하는 전처리 가스공급라인과, 상기 반응로 내에 처리 가스를 공급하는 처리 가스공급라인과, 상기 반응로 내를 배기하는 배기라인과, 상기 배기라인에 설치되어 상기 반응로 내를 진공배기하는 진공 펌프와, 상기 반응로 내에 전처리 가스를 공급하면서 상기 반응로 내의 온도를 상기 전처리 온도까지 승온시킨 후, 상기 반응로 내에 전처리 가스를 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하도록 제어하는 컨트롤러를 가지는 기판처리장치.
(20) 기판을 처리하는 반응로와, 상기 반응로 내에 전처리 가스를 공급하는 전처리가스 공급라인과, 상기 반응로 내에 처리 가스를 공급하는 처리가스 공급라인과, 상기 반응로 내를 배기하는 배기라인과, 상기 배기라인에 설치되어 상기 반응로 내를 진공으로 배기하는 진공 펌프와, 상기 반응로 내를 승온하면서 상기 반응로 내에 전처리 가스를 공급함으로써 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하도록 제어하는 컨트롤러를 가지는 기판처리장치.
(21) 기판을 처리하는 반응로와, 상기 반응로 내에 실리콘 원자를 포함하는 가스를 공급하는 실리콘 함유 가스 공급라인과, 상기 반응로 내에 염소 원자를 포함하는 가스를 공급하는 염소 함유 가스 공급라인과, 상기 반응로 내에 처리 가스를 공급하는 처리 가스 공급라인과, 상기 반응로 내를 배기하는 배기라인과, 상기 배기라인에 설치되어 상기 반응로 내를 진공으로 배기하는 진공 펌프와, 상기 반응로 내에 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 기판에 대하여 본처리를 하도록 제어하는 컨트롤러를 가지는 기판처리장치.
(22) 기판을 처리하는 반응로와, 상기 반응로 내에 전처리 가스를 공급하는 전처리 가스공급라인과, 상기 반응로 내에 처리 가스를 공급하는 처리 가스 공급라인과, 상기 반응로 내를 배기하는 배기라인과, 상기 배기라인에 설치되어 상기 반응로 내를 진공배기하는 진공 펌프와, 상기 반응로 내의 온도를 200℃ 이상 430℃ 이하의 온도로 설정 하고, 반응로 내의 압력을 1Pa 이상 10Pa 이하의 압력으로 설정한 상태에서, 상기 반응로 내에 전처리 가스를 공급함으로써 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리가 된 상기 기판에 대하여 본처리를 하도록 제어하는 컨트롤러를 가지는 기판처리장치.
도 1은 본 발명의 제1 실시예에 따른 기판처리장치를 나타내는 개략단면도.
도 2는 본 발명의 제1 실시예에 따른 계면 산소밀도의 SiH₄ 퍼지 온도 의존성(SIMS 결과)를 나타내는 도면.
도 3은 본 발명의 제1 실시예에 따른 계면 산소밀도의 SiH₄ 퍼지 압력 의존성(SIMS결과)을 나타내는 도면.
도 4는 본 발명의 제2 실시예에 따른 접촉저항의 SiH₄ 퍼지 온도 의존성을 나타내는 도면.
도 5는 본 발명의 제3 실시예에 따른 계면 산소밀도의 웨이퍼 입로(入爐)로부터 SiH₄ 퍼지 이벤트까지의 시간 의존성(SIMS 결과)을 나타내는 도면.
도 6은 본 발명의 하나의 실시 형태인 CVD 장치를 나타내는 일부 절단 측면도.
도 7은 본 발명의 하나의 실시 형태인 CVD 장치의 주요부를 나타내는 정면 단면도.
도 8은 본 발명의 하나의 실시 형태인 lC의 제조방법의 성막공정을 나타내는 프로세스 플로우 챠트(process flow chart).
도 9는 전처리 단계를 포함하는 처리 순서(sequence)의 제2 실시 형태를 나타내는 타임 차트(time chart).
도 10은 전처리 단계를 포함하는 처리 순서의 제3 실시 형태를 나타내는 타임 차트.
도 11은 전처리 단계를 포함하는 처리 순서의 제4 실시 형태를 나타내는 타임 차트.
도 12는 전처리 단계를 포함하는 처리 순서의 제5 실시 형태를 나타내는 타임 차트.
도 13은 CVD 장치의 구성의 차이에 따른 계면산소·탄소 밀도의 저감 효과를 나타내는 그래프.
도 14는 모노실란 가스 퍼지 온도의 차이에 따른 계면 산소·탄소 밀도의 저감 효과를 나타내는 그래프.
도 15는 모노실란 가스 퍼지에 염화수소가스 또는 디클로로실란가스 퍼지를 조합시켰을 경우의 계면 산소·탄소 밀도의 저감 효과를 나타내는 그래프.
도 16은 계면 산소·탄소 밀도의 수소 가스 퍼지 온도 및 CVD 장치의 구성의 차이에 따른 효과를 나타내는 그래프.
도 17은 전처리 단계를 포함하는 처리 순서의 제6 실시 형태를 나타내는 타임 차트.
도 18은 전처리 단계를 포함하는 처리 순서의 제7 실시 형태를 나타내는 타임 차트.
도 19는 전처리 단계를 포함하는 처리 순서의 제8 실시 형태를 나타내는 타임 차트.
<부호의 설명>
61 : 반응관, 62 : 노구(爐口) 플렌지(flange), 63 : 내관(內管), 64 : 히터, 65 : ·반응실, 66 : 예비실, 67 : 로드록(Loadlock) 실, 68 : 보트(기판보지구), 69 : 노구 덮개, 70 : 웨이퍼(기판), 71 : 제1 가스 도입 라인, 72 : 제2 가스 도입 라인, 73 : 제1 배기라인, 74 : 제2 배기라인, 75 : 제1 에어 밸브(air valve), 76 : 제2 에어 밸브, 77 : 제1 압력 검지기, 78 : 제2 압력 검지기, 79 : 압력 제어부, 80 : 제1 유량 제어기, 81 : 제2 유량 제어기, 82 : 진공 펌프, 83 : 보트 엘리베이터(노 입출 수단), 84 : 주 제어수단(컨트롤러). 1 : CVD 장치(반도체 제조장치), 2 : 광체(筐體), 3 : 대기실(예비실), 4 : 웨이퍼 반입 반출구, 5 : 게이트(gate), 6 : 웨이퍼(기판), 7 : 보트(기판처리용 치구), 8 : 보트 반입 반출구, 9 : 셔터(shutter), 10 : 반응로, 11 : 히터 유닛, 12 : 프로세스 튜브, 13 : 처리실, 14 : 매니폴드(manifold), 15 : 배기라인, 16 : 메커니컬 부스터 펌프(mechanical booster pump)(진공 펌프), 17 : 드라이 펌프(진공 펌프), 18 : 노즐(nozzle), 19 : 컨트롤러, L1 : 제1 공급라인(반응로 내에 실리콘 원자를 포함하는 가스를 공급하는 실리콘 함유 가스공급라인), T1 : 실리콘 함유 가스 공급원, V1 : 제1 개폐변, M1 : 제1 유량 제어기(가변유량 제어기. 매스 플로 컨트롤러), L2 : 제2 공급라인(반응로 내에 염소 원자를 포함하는 가스를 공급하는 염소함유 가스공급라인), T2 : 염소함유 가스 공급원, V2 : 제2 개폐변, M2 : 제2 유량 제어 기, L3 : 제3 공급라인(반응로 내에 수소 가스를 공급하는 수소 가스공급라인), T3 : 수소 가스 공급원, V3 : 제3 개폐변, M3 : 제3 유량 제어기, L4 : 제4 공급라인(반응로 내에 질소 가스를 공급하는 질소 가스 공급라인), T4 : 질소 가스 공급원, V4 : 제4 개폐변, M4 : 제4 유량 제어기, 20A : 거치대 , 20 : 보트 엘리베이터, 21 : 상측 취부판, 22 : 하측 취부판, 23 : 가이드 레일, 24 : 이송나사축, 25 : 승강체(昇降體), 26 : 모터, 27 : 암(arm), 28 : 승강 샤프트, 29 : 중공부(中空部), 30 : 내통(內筒), 31 : 삽통공(揷通孔), 32 : 벨로즈(bellows), 33 : 승강대, 34 : 본체, 35 : 덮개몸체, 36 : 씰 링(seal ring), 37 : 기밀실, 38 : 자성 유체 씰 장치, 39 : 베어링 장치, 40 : 회전축, 41 : 보트 회전 구동용 모터, 42, 42A : 씰 링, 43 : 씰 캡(seal cap), 44 : 냉각장치, 45 : 냉각수 공급관, 46 : 가변 유량 제어변, 47 : 냉각수 공급원, 48 : 냉각수, 49 : 통수로, 50 : 도입측 연락관, 51 : 도출측 연락관, 52 : 냉각수 배출관, 53 : 전력공급전선, 54 : 배기라인, 55 : 질소 가스 공급라인.
이하, 본 발명의 하나의 실시 형태를 도면에 따라 설명한다.
도 1에 의하여, 본 실시 형태에 따른 종형 반응로를 가지는 기판처리장치의 개요에 대하여 설명한다.
반응관(61)은 노구 플렌지(62)에 입설(立設)되어 있고, 노구 플렌지(매니폴드)(62)에는 반응관(61)과 동심으로 내관(內管)(63)이 지지되어 있다. 또한, 반응관(61)을 둘러싸도록 원통상의 히터(64)가 설치되어 있다. 히터(64), 반응관(61), 내관(63) 및 노구 플렌지 등에 의하여 종형 반응로가 구성되어 있다.
반응관(61)〔내관(63)〕의 내부는 기밀인 반응실(65)로 되어 있으며, 반응실(65)에는 기밀인 예비실(66)이 연통(連通)하고 있다. 예비실(66)은 노구 플렌지(62)에 연설(連設)된 로드록 실(67)에 의하여 형성되어 있다.
로드록 실(67)에는 노(爐) 입출 수단인 보트 엘리베이터(83)가 설치되어 있고, 보트 엘리베이터(83)에 의하여 기판보지구(68)〔이하, 보트(68)라고 함)가 반응실(65)에 대하여 장입 및 인출된다.
또한, 보트(68)를 장입한 상태에서는 노구 덮개(69)에 의하여 반응실(65)이 기밀로 폐색하게 되어 있다.
로드록 실(67)에는 게이트변(도시하지 않음)이 설치되고, 로드록 실(67)의 외부에는, 도시하지 않은 웨이퍼 이재(移載)장치(wafer transfer equipment)가 설치되어 있다.
보트(68)가 강하(인출)되어, 로드록 실(67)에 수납되어 있는 상태에서, 보트(68)에 웨이퍼 이재기에 의해 게이트변을 통하여 실리콘 웨이퍼 등의 기판(70)〔이하, 웨이퍼(70)라고 함]이 이재되도록 되어 있다.
노구 플렌지(62)에는 제1 가스 도입 라인(71)이 연통되어 있고, 제1 가스 도입 라인(71)은 내관(63)의 하방으로부터 가스를 반응실(65)에 도입하도록 되어 있다. 로드록 실(67)에는 제2 도입 라인(72)이 연통되어 있다.
노구 플렌지(62)에는 제1 배기라인(73)이 연통되어 있고, 로드록 실(67)에는 제2 배기라인(74)이 연통되어 있다. 제1 배기라인(73) 및 제2 배기라인(74)은 제1 에어밸브(75) 및 제2 에어밸브(76)를 개재하여 배기장치로서의 진공 펌프(82)에 접속되어 있다.
제1 배기라인(73)에는 제1 압력 검지기(77)가 설치되고, 제2 배기라인(74)에는 제2 압력 검지기(78)가 설치되어 있다. 제1 압력 검지기(77) 및 제2 압력 검지기(78)의 압력검지 결과는, 압력 제어부(79)에 입력된다.
제1 가스 도입 라인(71)에는 제1 유량 제어기(매스 플로 컨트롤러)(80)가 설치되어 있고, 제2 도입 라인(72)에는 제2 유량 제어기(81)가 설치되어 있다. 제1 유량 제어기(80) 및 제2 유량 제어기(81)는 압력 제어부(79)로부터의 지령에 따라 제1 가스 도입 라인(71)으로부터 반응실(65)에 공급되는 가스의 유량을 제어하고, 제2 도입 라인(72)으로부터 예비실(66)로 공급되는 가스의 유량을 제어한다.
압력 제어부(79)에 의하여, 제1 유량 제어기(80) 및 제2 유량 제어기(81)를 폐쇄하고, 가스의 공급을 정지하여, 제1 에어밸브(75) 및 제2에어밸브(76)를 열고, 진공 펌프(82)에 의하여 진공배기함으로써, 반응실(65) 및 예비실(66)을 진공 상태 또는 감압 상태로 할 수 있다.
또한, 제1 에어밸브(75) 및 제2 에어밸브(76)를 열어, 진공 펌프(82)에 의하여 진공배기한 상태에서, 제1 압력 검지기(77) 및 제2 압력 검지기(78)로부터의 압력 검지신호는 압력 제어부(79)로 피드백 된다.
압력 제어부(79)에서는 제1 압력 검지기(77) 및 제2 압력 검지기(78)가 검지하는 압력이 설정 압력으로 되도록 , 제1 유량 제어기(80) 및 제2 유량 제어기(81)를 제어하고, 가스 도입 유량을 조정한다.
한편, 압력 조정 과정이나 유지 과정에서 공급되는 가스는, 기판에 대한 산화막의 형성을 억제하기 위하여 불활성 가스, 예를 들면 질소 가스가 사용된다.
제1 가스 도입 라인(71)과 제2 도입 라인(72)의 2계통에서 반응실(65) 및 예비실(66)에 가스가 공급되고, 또한, 제1 배기라인(73)과 제2 배기라인(74)의 2계통으로 배기된다.
아울러, 반응실(65)은 개폐 가능하므로, 반응실(65) 및 예비실(66)은 개별적으로 압력제어 및 압력관리가 가능함과 동시에, 반응실(65)과 예비실(66)이 연통되어 있는 상태에서는, 반응실(65)과 예비실(66)이 일체로 압력제어, 압력관리가 가능하다.
컨트롤러(84)는 상술한 기판처리장치를 구성하는 각부의 동작을 제어하도록 구성되어 있다.
다음에, 상술한 기판처리장치를 사용하여, 반도체 장치(디바이스)의 제조공정의 하나의 공정으로서, 웨이퍼를 처리하는 방법에 대하여 설명한다. 여기에서는, 전처리 단계를 포함하는 처리 절차의 제1 실시 형태로서, 예를 들면 웨이퍼 위에 D-poly Si 막(phosphorus-dope polysilicon 막)을 성막하는 방법에 대하여 설명한다.
한편, 이하의 설명에 있어서, 기판처리장치를 구성하는 각부의 동작은, 컨트롤러(84)에 의하여 컨트롤 된다.
D-polySi 막(phosphorus-dope polysilicon 막)의 성막에서는 반응실(65)내의 온도는, 예를 들면 530℃로 일정하게 유지된다.
그러나, 본 실시 형태에 있어서는, 성막 이벤트에 들어가기 전에, 전처리(pretreatment)로서 기판 위에 형성된 미량의 자연 산화막을 환원하여 제거하기 위하여, 성막온도보다 낮은 온도로 모노실란(SiH₄)을 포함하는 가스를 사용하여 퍼지를 한다.
이 때문에, 반응실(65) 내의 온도는, 웨이퍼 반입 전에, 전처리를 하기 위한 온도인 200℃ 이상 430℃ 이하의 온도로 일정하게 유지된다.
반응실(65)이 폐색된 상태에서, 예비실(66) 내에 수납된 보트(68)에 웨이퍼(70)가 장전되고, 예비실(66)이 폐색된 후에, 반응실(65) 및 예비실(66)의 양쪽 모두가 진공으로 배기되어 고진공 상태가 된다.
여기에서 말하는 진공이란, 가스의 공급을 정지한 상태에서 배기라인에 의하여 진공 배기를 하는 것으로서, 진공시의 압력은 성막시의 압력보다 낮다. 고진공 상태로 함으로써 웨이퍼(70)의 자연 산화막의 생성이 제어된다.
압력 제어부(79)에 의하여 제1 유량 제어기(80) 및 제2 유량 제어기(81)를 제어하고, 불활성 가스를 반응실(65) 및 예비실(66)에 도입하고, 반응실(65) 및 예비실(66)의 압력을 650Pa∼3000Pa로 한다.
분위기 압력이 650Pa∼3000Pa인 상태에서 반응실(65)을 개방하여 보트(68)를 전처리 온도로 유지된 반응실(65)에 장입(裝入)한다.
반응실(65)의 개방 및 보트(68)의 장입에 의해 반응실(65)의 온도가 저하한다.
보트(68)의 장입에 의하여 저하한 노내 온도가 전처리 온도까지 상승(회복) 하는 온도 회복(recovery) 시에 있어서 압력은, 압력 제어부(79)에 의하여 제1 유량 제어기(80)를 개재하여 1300Pa∼3000Pa로 제어된다.
반응실(65) 내의 온도가 전처리 온도까지 회복해 안정화하면, 전처리 단계가 실시된다.
전처리 단계에 있어서는, D-poly Si 막(phosphorus-dope polysilicon 막)의 성막 가스와 동일한 가스인 SiH₄를 포함하는 가스가, 제1 가스 도입 라인(71)으로부터 제1 유량 제어기(80)를 개재하여 반응실(65)내로 도입된다(이하, SiH₄ 퍼지라고도 함).
SiH₄는, 특정 조건하에서는 성막보다 분해한 수소나 SiHx에 의한 환원 효과가 높다. 이 환원 효과 쪽이 높아지는 조건하에서 SiH₄퍼지함으로써 웨이퍼(70) 위에 형성된 자연 산화막이 환원되어 제거된다.
SiH₄를 포함하는 가스로서는, 100% SiH₄ 이외에, 질소(N2) 등의 불활성 가스로 희석한 SiH₄ 등을 사용해도 된다.
전처리 단계시의 반응실(65) 내의 온도는 200℃ 이상 430℃ 이하, 압력은 SiH₄ 분압에서 1Pa 이상 10Pa 이하로 하는 것이 바람직하다. 즉, 전처리 단계는, 후술하는 본처리 단계(성막 단계)보다 저온이며 저압인 조건 하에서 실시하는 것이 바람직하다.
또한, 웨이퍼(70)를 입로(入爐)하고 나서 SiH₄ 퍼지 단계에 들어갈 때까지의 시간은 15분 이내로 하는 것이 바람직하다.
SiH₄퍼지를 이러한 조건 하에서 함으로써, 서멀 버짓을 억제하면서, SiH₄ 의 환원 효과를 높일 수 있어, 후술하는 것과 같이, 계면 산소밀도(농도)를 저감할 수 있고, 또한, 계면 접촉저항(contact resistance)을 저감할 수 있어, 디바이스의 전기 특성을 향상시킬 수 있다.
또한, SiH₄ 퍼지는 비교적 저온(Si이 결정화하는 온도보다 낮은 온도)에서 실시되므로, 바탕을 결정화시키지 않고(amorphous상태를 유지한 채), 계면 산소밀도를 저감할 수 있는 이점이 있다.
또한, 전처리 단계에서, 성막 가스와 동일한 가스를 사용함으로써, 별도로 전처리용의 가스 공급계를 설치할 필요가 없다는 이점도 있다.
전처리 단계가 완료하면, 반응실(65)내는 질소(N2)로 퍼지되고 반응실(65)내의 잔류 가스가 제거된다.
그 후, 반응실(65) 내의 온도는, 전처리 온도인 200℃ 이상 430℃ 이하의 온도에서, D-poly Si 막(phosphorus-dope polysilicon 막)의 성막온도, 예를 들면 530℃까지 승온된다. 이 때, 반응실(65) 내의 압력은 압력 제어부(79)에 의하여 제1 유량 제어기(80)를 통해 1300Pa∼3000Pa로 제어된다.
반응실(65) 내의 온도가 성막온도까지 상승하여 안정화하면, 본처리 단계로서의 성막처리 단계(이하, 성막 단계라고 함)가 실시된다.
성막 단계에 있어서는, 제1 가스 도입 라인(71)보다 제1 유량 제어기(80)를 개재하여 반응실(65) 내에 성막 가스인 SiH₄를 포함하는 가스와, 도펀트 가스(dopant gas)인 포스핀(phosphine, PH3)을 포함하는 가스가 도입된다.
이에 의하여, 전처리 단계에서 자연 산화막이 제거된 웨이퍼(70) 상에 D- poly Si 막(phosphorus-dope polysilicon 막)이 형성된다.
SiH₄를 포함하는 가스로서는, 100% SiH₄ 이외에, 질소 등의 불활성 가스로 희석한 SiH₄ 등을 사용하도록 해도 된다.
또한, PH3를 포함하는 가스로서는, 질소(N2), 헬륨(He), 아르곤(Ar) 등의 불활성 가스로 희석한 PH3을 사용하는 것이 좋다.
성막 단계 시의 반응실(65) 내의 온도 및 압력은, 전처리 단계 시의 반응실(65) 내의 온도 및 압력보다 높게 하는 것이 바람직하다. 예를 들면, 온도는 530℃、압력은 110Pa 정도로 한다.
성막 단계가 완료하면, 반응실(65)내는 처리 압력에 의해 다시 저압에서 질소 퍼지되고, 반응실(65)이 650Pa∼3000Pa로 제어됨과 동시에 예비실(66)도 반응실(65)과 동일한 압력으로 제어된다.
분위기 압력이 650Pa∼3000Pa로 유지된 상태에서, 반응실(65)이 개방되고, 보트(68)가 반응실(65)로부터 예비실(66)로 인출된다.
예비실(66) 내에서 보트(68) 및 웨이퍼(70)가 냉각된다.
냉각 후, 로드록 실(67)이 개방되고, 웨이퍼 이재기(도시하지 않음)에 의하여 처리 완료된 웨이퍼(70)가 반출되고, 미처리의 웨이퍼(70)가 보트(68)로 이재된다.
상기 실시 형태에서는, 온도 회복시의 분위기 압력이 1300Pa∼3000Pa로 제어되고, 보트(68)의 장입시에는 분위기 압력이 650Pa∼3000Pa로 제어되어, 전처리 온도로부터 성막온도까지의 승온 때에는 분위기 압력이 1300Pa∼3000Pa로 제어되고 있으므로, 고진공의 경우에 비하여, 웨이퍼(70)와 보트(68)의 웨이퍼 지지부 간의 마찰력을 저감할 수 있으며, 보트 장입시, 온도 회복시 및 승온시에 웨이퍼와 보트간에 변위가 생겼을 경우라도 파티클의 발생을 저감할 수 있다. .
한편, 상기 실시 형태에서는, 웨이퍼 위에 D-poly Si 막(phosphorous-dope polysilicon 막)을 형성할 경우에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 다른 여러 가지의 막종(膜種)에 있어서도 적용할 수 있다.
또한, 상기 실시 형태에서는, 종형 반응로를 가지는 장치를 사용하는 경우에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 매엽(枚葉) 반응로를 가지는 장치를 사용할 경우에도 적용할 수 있다.
<실시예 1>
다음에, 제1 실시예로서, SiH₄ 퍼지에 있어서 계면 산소밀도(농도)의 온도 의존성 및 압력 의존성을 규명하기 위하여 수행한 실험에 대하여 설명한다.
저산소 밀도 계면을 필요로 하는 반도체 디바이스의 하나의 예로서, DRAM 소스(source) 및 드레인(drain)으로부터의 인출 전극(extractor electrode)부를 들 수 있다. 이 계면 특성은 접촉 저항이라고 불리며, 이 부분의 자연 산화막이 미량일수록 접촉저항은 저감되고, 전기특성은 향상한다.
본 실시예에 있어서 평가 실험으로서는, 이것을 목표로 하여 D-poly Si 막(phosphorous-dope polysilicon 막)과 D-poly Si 막(phosphorous-dope polysilicon 막) 사이의 계면 특성을, SIMS(secondary ionization mass spectrometer)로 측정했다.
한편 평가 장치로서는, 상기 실시 형태의 장치, 즉 계면 산소밀도 저감에 유효하다는 로드록식의 장치를 사용했다.
또한, 평가 샘플은 상기 실시 형태의 장치를 사용하고, 상기 실시 형태의 방법에 의하여 SiH₄ 퍼지에 있어서 온도 또는 압력을 변경하여 몇 종류 작성했다.
도 2에, 계면 산소밀도의 SiH₄ 퍼지 온도 의존성(SIMS결과)을 나타낸다.
횡축은 SiH₄ 퍼지 온도(℃)를 나타내고, 종축은 계면 산소밀도(atoms/cm2)를 나타내고 있다.
도 2에 나타내고 있는 바와 같이, 평가는, SiH₄ 퍼지 온도를, 230℃、330℃、430℃、530℃ 및 630℃로 바꾸어 나갔다. 노내압력은 10Pa로 했다.
한편, 도면에서 ‘없음’이라는 것은 SiH₄ 퍼지를 실시하지 않았을 경우의 참고(reference)이다.
도 2로부터 SiH₄ 퍼지 온도가 저온일수록 그 효과가 높은 것을 알 수 있다.
특히, SiH₄ 퍼지 온도를 430℃ 이하로 하면, 530℃(성막온도와 동일한 온도)로 할 경우보다, 계면 산소밀도를 대폭으로(적어도 34.7% 이상) 저감할 수 있는 것을 알 수 있다.
또한, SiH₄ 퍼지를 하지 않을 경우와 비교하더라도, 계면 산소밀도를 대폭으로(적어도 27.3% 이상) 저감할 수 있는 것을 알 수 있다.
도 3에, 계면 산소밀도의 SiH₄ 퍼지 압력 의존성(SIMS결과)을 나타낸다.
횡축은 SiH₄ 퍼지 압력(SiH₄ 분압)을 나타내고 있으며, 종축은 계면 산소밀도(atoms/cm2)를 나타내고 있다.
도 3에 나타내고 있는 바와 같이, 평가는, SiH₄ 퍼지 압력을 메커니컬 부스터 펌프(이하, MBP라고 함)를 사용하여 감압했을 때(12Pa), 터보몰리큘러 펌프(turbomolecular pump)(이하, TMP이라고 함)를 사용하여 감압했을 때(10Pa), TMP를 사용하여 감압했을 때(2.7Pa)의 3가지에 걸쳐 수행했다. SiH₄ 퍼지 온도는 430℃로 했다.
한편, 도면에서 ‘없음’이란 SiH₄ 퍼지를 실시하지 않았을 경우의 참고(reference)이다.
도 3로부터 MBP를 사용하여 12Pa 이하의 감압 하에서 SiH₄ 퍼지를 실시하면, SiH₄ 퍼지를 실시하지 않을 경우와 비교하여 계면 산소밀도를 적어도 14.8% 이상 저감할 수 있는 것을 알 수 있다.
또한, TMP를 사용하여 10Pa 이하로 고진공 SiH₄ 퍼지를 실시하면, 더욱 양호한 결과가 되는 것을 알 수 있다. 이 경우, MBP를 사용할 경우보다 계면 산소밀도를 대폭(적어도 14.7% 이상) 저감할 수 있는 것을 알 수 있다.
또한, SiH₄ 퍼지를 실시하지 않을 경우와 비교하더라도, 계면 산소밀도를 대폭(적어도 27.3% 이상) 저감할 수 있는 것을 알 수 있다.
또한, TMP를 사용하여 2.7Pa 이하의 감압 하에서 SiH₄ 퍼지를 실시하면, 10Pa 이하의 감압 하에서 SiH₄ 퍼지를 실시할 경우보다, 계면 산소밀도를 더욱 대폭(적어도 73.4% 이상) 저감할 수 있는 것을 알 수 있다.
SiH₄ 퍼지를 실시하지 않을 경우와 비교하더라도 계면 산소밀도를 더욱 대폭(적어도 80.7% 이상) 저감할 수 있는 것을 알 수 있다.
이상으로부터, D-poly Si 막(phosphorous-dope polysilicon 막)의 성막 전에 SiH₄ 퍼지를 함으로써 계면의 산소밀도가 감소하고, 또한 저온이며 고진공일수록 그 효과가 높고, 특히, 온도를 200℃ 이상 430℃ 이하, 압력(SiH₄ 분압)을 1Pa 이상 10Pa 이하로 함으로써, 계면 산소밀도를 대폭 저감할 수 있는 것을 알 수 있다.
이와 같이, 저온(430℃ 이하)이며 고진공(10Pa 이하)일수록 산소 제거 효과가 높은 것은, 다음 이유에 의한 것으로 생각된다.
즉, 저온(430℃ 이하) 쪽이 기판표면에 있어서 O 원자와 Si 원자와의 결합이 취약하기 때문에, H 원자에 의한 표면의 환원·이탈 효과가 비교적 크고, 또한, 고진공(10Pa 이하)으로 하는 쪽이 SiH₄ 분압이 내려가기 때문에, H 원자에 의한 표면의 환원·이탈 효과를 방해하는 요인이 되는 Si 원자의 실리콘 웨이퍼 표면으로의 흡착을 억제할 수 있다. 이에 따라, 보다 효과적으로 웨이퍼 상의 불순물 제거 효과를 얻을 수 있는 것으로 생각된다.
한편, SiH₄ 퍼지 온도의 하한을 200℃로 하고 있는 것은, CVD막, 예를 들면 PolySi 막(폴리실리콘 막)의 성막에 따르는 처리를 실시하는 경우, 노내 온도를 지나치게 강하시키면 (20O℃보다 낮은 온도로 하면), 노내에 부착한 퇴적막의 응력이 증대하여 퇴적막이 벗겨지기 쉽게 되어 파티클이 발생하기 쉬워지기 때문이다.
또한, 압력의 하한을 1Pa로 하고 있는 것은, 1Pa보다 낮은 압력, 예를 들면 0.1Pa로 하면, 가스 공급측과 배출측과의 압력차가 지나치게 크게 되어, 가스 공급측과 배출측에서 산소 제거 효과가 불균일하게 되기 때문이다. 특히, 반응로 내에 복수 매의 기판을 수평 다단으로 배치하여 처리하기 위한 배치 처리를 하는 경우에 는, 기판 배열 영역의 상부와 하부에서 제거 효과가 현저히 불균일한 현상이 일어난다.
또한, SiH₄ 퍼지를 실시하지 않을 경우, 계면에 있어서 결정 방위가 변하기 때문에 계면이 확실히 판별되지만, SiH₄ 퍼지를 실시할 경우, 계면에 있어서 결정 방위가 동일하기 때문에, 결정 방위의 동일화에 의하여 계면의 판별이 어려워지는 것도 확인할 수 있다.
<실시예 2>
다음에, 제2 실시예로서, SiH₄ 퍼지에 있어서 접촉저항의 온도 의존성을 규명하기 위하여 수행한 실험에 대하여 설명한다.
제2 실시예는, 제1 실시예의 SIMS 평가 결과를 바탕으로, 실제의 디바이스를 사용하여 계면 접촉저항 평가를 실시한 것이다.
제1 실시예의 SIMS 결과에 의해 저온이며 고진공에서의 SiH₄ 퍼지가 효과적이었던 관계로, 압력은 TMP를 사용하여 10Pa로 고정하고, 온도는 성막온도(530℃)보다 저온인 330℃、430℃의 2종류로 평가를 실시했다.
도 4에, 계면 접촉저항의 SiH₄ 퍼지 온도 의존성을 나타낸다.
횡축은 SiH₄ 퍼지 온도(℃)를 나타내고 있으며, 종축은 계면 접촉저항(Ω/개)을 나타내고 있다.
전술한 것과 같이, 평가는, SiH₄ 퍼지 온도를 330℃、430℃로 바꾸어 나간다.
도면에서 ‘없음’이라는 것은 SiH₄ 퍼지를 실시하지 않았을 경우의 참고이 다.
도 4에서, SIMS의 평가 결과와 마찬자지로, SiH₄ 퍼지 온도가 저온일수록 접촉저항이 저감하고 있는 것이 확인되고, 실제의 디바이스에 있어서 전기특성에 있어서도 저온이며 저압에서 SiH₄ 퍼지가 유효한 것이 증명되었다.
<실시예 3>
다음에, 제3의 실시예로서, SiH₄ 퍼지에 있어서 계면 산소밀도의, 웨이퍼를 입로하고 나서 SiH₄ 퍼지 이벤트에 들어갈 때까지의 시간 의존성을 규명하기 위해 한 실험에 대하여 설명한다.
도 5에, 계면 산소밀도의, 웨이퍼 입로 완료시로부터 SiH₄ 퍼지 이벤트까지의 시간 의존성(SIMS 결과)을 나타낸다.
횡축은 웨이퍼 입로 완료시부터 SiH₄ 퍼지 이벤트까지의 시간(분)을 나타내고 있으며, 종축은 계면 산소밀도(atoms/cm2)를 나타내고 있다.
도 5에 나타내고 있는 바와 같이, 평가는, 입로시로부터 SiH₄ 퍼지 이벤트까지의 시간을, 50분, 15분으로 바꾸어 갔다.
도 5로부터, 입로하고 나서 SiH₄ 퍼지 이벤트에 들어갈 때까지의 시간이 짧은 쪽이 보다 계면 산소밀도가 적어지는 것을 알 수 있다. 이는, 다음 이유에 의한 것으로 생각된다.
즉, 입로 직후의 웨이퍼의 온도는 노내 온도보다 낮으므로, 탈(脫) 가스한 수분이나 산소 등이 매우 흡착하기 쉽고, 또한, 수분이나 산소분압이 높아 웨이퍼에 대한 수분이나 산소 등의 흡착을 촉진하는 요인으로 생각된다. 따라서, 입로 직 후에는 될 수 있는 데로 신속하게 노내 온도를 낮추고, SiH₄나 H₂ 등의 환원성 가스로 노내를 퍼지함으로써 계면 산소밀도를 낮게 할 수 있는 것으로 생각된다.
본 실시예에 있어서 평가에서는, SiH₄ 퍼지 조건은 어느 것이나 온도 430℃、압력은 TMP 사용 시의 10Pa로 했다.
이하, 본 발명의 다른 실시 형태를 도면에 따라 설명한다.
본 실시 형태에 있어서, 본 발명에 따른 기판처리장치는, IC의 제조방법에 있어서 웨이퍼에 CVD 막을 형성하는 배치식 종형 핫월(hot wall)형 감압 CVD 장치(이하, CVD장치라고 함)로서 구성되어 있다.
도 6에 나타나 있는 것과 같이, CVD 장치(1)는 광체(2)를 갖추고 있으며, 광체(2)에는 기판처리용 치구로서의 보트가 대기하는 대기실(3)이 형성되어 있다. 대기실(3)은 대기압 미만의 압력을 유지할 수 있는 기밀성능을 가지는 밀폐실에 구축되어 있고, 반응로의 전단에 설치된 예비실을 구성하고 있다.
광체(2) 전면벽에는 웨이퍼 반입 반출구(4)가 개설되어 있고, 웨이퍼 반입 반출구(4)는 게이트(5)에 의하여 개폐되도록 되어 있다.
광체(2)의 천장벽에 있어서 웨이퍼 반입 반출구(4)측 근처의 위치에는 웨이퍼(6)를 보지한 보트(7)가 출입하는 보트 반입 반출구(8)가 개설되어 있고, 보트 반입 반출구(8)는 셔터(9)에 의하여 개폐되도록 되어 있다.
도 7에 나타나 있는 것과 같이, 광체(2) 위에는 기판으로서의 웨이퍼를 처리하는 반응로(10)가 보트 반입 반출구(8)에 대향하도록 설치되어 있다.
반응로(10)는 4∼5 구역(zone)으로 나뉘어진 히터 유닛(11)을 구비하고 있고, 히터 유닛(11)의 내부에는 프로세스 튜브(12)가 설치되어 있다. 프로세스 튜브(12)는 석영 또는 탄화 실리콘이 사용되고, 상단이 폐쇄하고 하단이 개구한 원통 형상으로 형성되어 있으며, 히터 유닛(11)과 동심 원상으로 배치되어 있다.
프로세스 튜브(12)의 원통 중공부에 의하여 처리실(13)이 구성되어 있다.
프로세스 튜브(12) 밑에는 매니폴드(14)가 배치되어 있고, 프로세스 튜브(12)는 매니폴드(14)를 개재하여 광체(2) 위에 수직으로 입설되어 있다.
매니폴드(14)에는 처리실(13) 내를 배기하기 위한 배기라인(15)의 일단이 접속되어 있고, 배기라인(15)의 타단은 반응로 내를 진공으로 배기하는 진공 펌프로서의 메커니컬 부스터 펌프(16) 및 드라이 펌프(17)에 접속되어 있다.
매니폴드(14)에 있어서 배기라인(15)의 접속부와 반대측의 부위에는, 각종 가스를 처리실(13) 내에 공급하는 노즐(18)이 수직으로 부설되어 있고, 노즐(18)은 그 하단부가 매니폴드(14)에 고정됨으로써 수직으로 지지되어 있다.
노즐(18)의 취출구(吹出口)는 웨이퍼 배열 방향으로 뻗은 노즐(18)의 상단에 배치되어 있고, 노즐(18)의 취출구로부터 불어낸 가스는 처리실(13)의 상단부로부터 처리실(13)내를 흘러 내려가도록 되어 있다.
노즐(18)에는, 반응로(10) 내에 실리콘 원자를 포함하는 가스를 공급하는 실리콘 함유 가스공급라인(이하, 제1공급라인이라고 함)(L1)과, 반응로(10) 내에 염소 원자를 포함한 가스를 공급하는 염소 함유 가스공급라인(이하, 제2공급라인이라고 함)(L2)과, 반응로(10) 내에 수소 가스를 공급하는 수소 가스공급라인(이하, 제 3공급라인이라고 함)(L3) 과, 반응로(10) 내에 질소 가스를 공급하는 질소 가스 공급라인(이하, 제4공급라인이라고 함)(L4)이 각각 병렬로 접속되어 있다.
제1 공급라인(L1)의 상류측단은 실리콘 함유 가스 공급원(T1)에 접속되어 있고, 제1 공급라인(L1)의 도중에는 개폐변(V1) 및 유량 제어장치(매스 플로 컨트롤러. 이하, 유량 제어기라고 함)(M1)가, 실리콘 함유 가스 공급원(T1) 측으로부터 순차적으로 개설(介設)되어 있다.
제2 공급라인(L2)의 상류측단은 염소함유 가스 공급원(T2)에 접속되어 있고, 제2 공급라인(L2)의 도중에는 개폐변(V2) 및 유량 제어기(M2)가, 염소함유 가스 공급원(T2) 측으로부터 순차적으로 개설되어 있다.
제3 공급라인(L3)의 상류측단은 수소 가스 공급원(T3)에 접속되어 있고, 제3 공급라인(L3)의 도중에는 개폐변(V3) 및 유량 제어기(M3)가, 수소 가스 공급원(T3) 측으로부터 순차적으로 개설되어 있다.
제4 공급라인(L4)의 상류측단은 질소 가스 공급원(T4)에 접속되어 있고, 제4 공급라인(L4)의 도중에는 개폐변(V4) 및 유량 제어기(M4)가, 질소 가스 공급원(T4) 측으로부터 순차적으로 개설되어 있다.
제1공급라인(L1)의 개폐변(이하, 제1 개폐변이라고 함)(V1) 및 유량 제어기(이하, 제1 유량 제어기라고 함)(M1), 제2 공급라인(L2)의 개폐변(이하, 제2 개폐변라고 함)(V2) 및 유량 제어기(이하, 제2 유량 제어기라고 함)(M2), 제3 공급라인(L3)의 개폐변(이하, 제3 개폐변이라고 함)(V3) 및 유량 제어기(이하, 제3 유량 제어기라고 함)(M3), 제4 공급라인(L4)의 개폐변(이하, 제4 개폐변라고 함)(V4) 및 유량 제어기(이하, 제4 유량 제어기라고 함)(M4)는, 컨트롤러(19)에 전기적으로 접속되어 있다.
컨트롤러(19)는, 반응로(10) 내에 전처리 가스, 즉 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하여 웨이퍼에 대하여 전처리를 하고, 그 후에, 반응로(10) 내에 처리 가스를 공급하여, 전처리된 웨이퍼에 대하여 본처리를 하도록 제어하기 위해 구성되어 있다.
또한, 컨트롤러(19)는, 반응로(10) 내에 전처리 가스를 공급하여 웨이퍼에 대하여 전처리를 하고, 그 후에, 반응로(10) 내에 처리 가스를 공급하여, 전처리된 웨이퍼에 대하여 본처리를 하도록 제어하는 동시에, 전처리 종료 후 본처리 개시까지의 사이에 있어서, 적어도 반응로(10) 내를 진공 배기할 때에는, 반응로(10) 내에 항상 수소 가스를 계속 공급하고 제어하도록 구성되어 있다.
한편, 도시하지 않지만, 컨트롤러(19)는, 그 이외에도 히터 유닛(11)이나, 메커니컬 부스터 펌프(16)나, 드라이 펌프(17)나, 후술하는 보트 엘리베이터(20)나 보트 회전 구동용 모터(41) 등, CVD 장치(1)를 구성하는 각부에 전기적으로 접속되어 있고, 이들 각부의 동작을 제어하도록 구성되어 있다.
도 6에 나타나 있는 것과 같이, 광체(2)의 대기실(3)의 외부에는 거치대(20A)가 설치되어 있고, 거치대(20A) 위에는 보트를 승강시키기 위한 보트 엘리베이터(20)가 설치되어 있다.
보트 엘리베이터(20)는 상측 취부판(21) 및 하측 취부판(22)에 의하여 수직으로 각각 부설된 가이드 레일(23) 및 이송나사축(24)을 구비하고 있으며, 가이드 레일(23)에는 승강체(25)가 수직방향으로 승강 자재하도록 감합(嵌合)되어 있다. 승강체(25)는 이송나사축(24)에 수직방향으로 진퇴 자재하도록 나합(螺合)되고 있다.
작동이나 백레시(backlash)를 양호하게 하기 위하여, 이송나사축(24)과 승강체(25)의 나합부에는 볼 나사 기구가 사용되고 있다.
이송나사축(24)의 상단부는 상측 취부판(21)을 관통하고 있으며, 상측 취부판(21)에 설치된 모터(26)에 의하여 정역(正逆) 회전 구동되도록 연결되어 있다.
승강체(25)의 측면에는 암(27)이 수평으로 돌설(突設)되어 있고, 암(27)의 선단에는 원통 형상으로 형성된 승강 샤프트(28)가 수직방향의 하향으로 고정되어 있다.
승강 샤프트(28)의 중공부(29)에는 승강 샤프트(28)의 내경보다 작은 외경을 가지는 원통 형상으로 형성된 내통(內筒)(30)이 동심원으로 배치되어 고정되어 있다.
승강 샤프트(28)의 하단부는 광체(2)의 천장벽에 개설된 삽통공(31)을 삽통하여 대기실(3)에 삽입되어 있다. 광체(2)의 천장벽의 상면과 암(27)의 하면과의 사이에는, 삽통공(31)을 기밀봉지할 벨로즈(32)가 개설되어 있다.
승강 샤프트(28) 대기실(3)의 하단에는 보트를 승강시키기 위한 승강대(33)가 수평으로 배치되고 고정되어 있다. 승강대(33)는 상면이 개구한 상자 모양으로 형성된 본체(34)와, 평면 형상이 본체(34)와 동일한 평판 형상으로 형성된 덮개몸체(35)를 구비하고 있다. 덮개몸체(35)는 씰 링(36)을 사이에 끼이구 본체(34)를 덮도록 되어 있으므로, 승강대(33)는 기밀실(37)을 형성하도록 되어 있다.
승강대(33)의 기밀실(37)의 천정면인 덮개몸체(35)의 하면에는, 자성 유체 씰 장치(38)에 의하여 씰된 베어링 장치(39)가 설치되어 있고, 베어링 장치(39)는 덮개몸체(35)가 수직방향으로 삽통한 회전축(40)을 회전 자재하도록 지지하고 있다. 회전축(40)은 보트 회전 구동용 모터(41)에 의하여 회전 구동되게 되어 있다.
회전축(40)의 상단에는 보트(7)가 수직으로 입각하도록 설치되어 있다.
보트(7)는 복수 매(예를 들면, 25장, 50장, 75장, 100장, 200장 등)의 웨이퍼(6)를 그 중심을 가지런히 하여 수평으로 보지하도록 구성되어 있다. 그리고, 보트(7)는 프로세스 튜브(12)의 처리실(13)에 대하여 보트 엘리베이터(20)에 의한 승강대(33)의 승강에 따라 반입 반출하도록 구성되어 있다.
승강대(33)의 상면에는 씰 캡(43)이 씰 링(42)을 개재하여 설치되어 있다. 씰 캡(43)은 처리실(13)의 노구가 되는 광체(2)의 보트 반입 반출구(8)를 씰 링(42A)을 통해 씰하도록 구성되어 있다.
자성 유체 씰 장치(38)의 외측에는 냉각장치(44)가 설치되어 있고, 냉각장치(44)에는 냉각수 공급관(45)이 접속되어 있다. 냉각장치(44)는 자성 유체 씰 장치(38)나 베어링 장치(39) 및 보트 회전 구동용 모터(41)를 냉각하도록 구성되어 있다.
냉각수 공급관(45)은 기밀실(37)로부터 내통(30)의 중공부를 개재하여 대기실(3)의 외부로 인출되고, 가변 유량 제어변(46)을 개재하여 냉각수 공급원(47)에 접속되도록 되어 있다.
씰 캡(43)의 내부에는 냉각수(48)가 유통하는 통수로(49)가 개설되어 있으며, 통수로(49)에는 냉각장치(44)의 냉각수가 도입측 연락관(50)에 의하여 도입되도록 되어 있다. 통수로(49)는 씰 링(42, 42A)을 냉각하도록 되어 있다.
통수로(49)에는 도출측 연락관(51)의 일단이 접속되어 있고, 도출측 연락관(51)의 타단은 승강 샤프트(28)의 중공부(29)의 하단에 접속되어 있다.승강 샤프트(28)의 중공부(29)의 상단에는 냉각수 배출관(52)이 접속되어 있고, 냉각수 배출관(52)은 냉각수 공급원(47)에 접속되도록 되어 있다.
따라서, 승강 샤프트(28)의 중공부(29)에는 냉각수(48)가 하단의 도출측 연락관(51)으로부터 도입되어 상단의 냉각수 배출관(52)으로부터 배출됨으로써 유통하도록 되어 있다.
한편, 내통(30)의 중공부에는 보트 회전 구동용 모터(41)의 전력공급 전선(53)이 삽통되어, 외부로 인출되어 있다.
한편, 도 6에 나타나 있는 것과 같이, 광체(2)에는 대기실(3) 내의 분위기를 배기하는 배기라인(54)의 일단이 접속되어 있고, 배기라인(54)의 타단은 배기장치(도시하지 않음)에 접속되어 있다.
또한, 광체(2)에는 대기실(3) 내에 퍼지 가스로서의 질소 가스를 공급하는 질소 가스 공급라인(55)의 일단이 접속되어 있고, 질소 가스 공급라인(55)의 타단은 질소 가스 공급원(도시하지 않음)에 접속되어 있다.
이하, 본 발명의 하나의 실시 형태인 IC 제조방법에 있어서 성막공정을, 상기 구성에 관련되는 CVD 장치를 사용하여 웨이퍼 위에 폴리실리콘(PolySi) 막을 형 성할 경우에 대하여, 도 8에 보인 프로세스 플로우에 따라 설명한다.
이하의 설명에 있어서, CVD 장치(1)를 구성하는 각부의 동작은 컨트롤러(19)에 의하여 제어된다.
도 8에 나타낸 웨이퍼의 희불산 세정 단계에 있어서, 지금부터 성막할 웨이퍼는, 미리 표면의 자연 산화막이 희불산(HF)에 의하여 제거됨과 동시에, 표면이 수소 종단화(終端化)된다.
미리 표면의 자연 산화막이 제거되고 표면이 수소 종단화된 웨이퍼는, 성막공정을 실시하는 CVD 장치(1)에 공정 내 반송 장치에 의하여 반송되어 온다.
도 8에 나타낸 보트로의 웨이퍼 차지 단계에 있어서는, 지금부터 성막해야 웨이퍼(6)는 광체(2)의 웨이퍼 반입 반출구(4)를 통해 대기실(3)로 웨이퍼 이재장치(도시하지 않음)에 의하여 반입되고, 보트(7)에 장전(charge)된다.
이때, 도 6에 나타나 있는 것과 같이, 보트 반입 반출구(8)가 셔터(9)에 의하여 폐쇄됨에 따라, 처리실(13)의 고온 분위기가 대기실(3)로 유입하는 것은 방지되고 있다. 그 때문에, 장전 도중의 웨이퍼(6) 및 장전된 웨이퍼(6)가 고온 분위기에 노출됨이 없어, 웨이퍼(6)의 고온 분위기 노출로 인한 자연산화 등의 폐해의 발생은 방지된다.
미리 지정된 매수의 웨이퍼(6)가 보트(7)에 장전되면, 도 6에 나타나 있는 것과 같이, 웨이퍼 반입 반출구(4)는 게이트(5)에 의하여 폐쇄된다.
뒤이어, 대기실 사이클 퍼지 단계에 있어서, 대기실(3) 내가 배기라인(54)에 의하여 진공배기 되고, 또한, 대기실(3) 내에 질소 가스가 질소 가스 공급라인(55) 으로부터 공급됨으로써, 대기실(3) 내의 진공배기 및 질소 가스 퍼지가 반복해 실시된다.
이 대기실 사이클 퍼지 단계에서의 진공 및 질소 가스 퍼지의 사이클에 의하여, 대기실(3) 내 분위기 속의 산소 및 수분이 제거된다.
그 후, 대기실(3) 내의 압력이 처리실(13) 내의 압력과 동일하게 되도록 조정된 후에, 보트 반입 반출구(8)가 셔터(9)에 의하여 개방된다.
뒤이어, 보트 로딩 단계에 있어서, 씰 캡(43)을 개재하여 승강대(33)에 지지된 보트(7)가 보트 엘리베이터(20)의 모터(26)에 의하여 승강체(25) 및 승강 샤프트(28)을 통해 상승되고, 프로세스 튜브(12)의 처리실(13) 내로 보트 반입 반출구(8)로부터 반입(boat loading) 된다.
이 보트 로딩시에 있어서 보트(7) 위의 웨이퍼(6)의 표면 산화를 막기 위해, 처리실(13) 내의 온도는, 100∼400℃의 범위 내의 소정 온도, 예를 들면, 200℃가 되도록 제어된다.
보트(7)가 상한에 도달하면, 씰 캡(43)의 상면의 주변부가 씰 링(42A)를 개재하여 보트 반입 반출구(8)를 씰 상태로 폐색하기 때문에, 프로세스 튜브(12)의 처리실(13)은 기밀하게 닫힌 상태가 된다.
보트(7)가 처리실(13)로 반입될 때, 승강 샤프트(28)가 상승하면, 베로즈(32)는 상방향으로 신장한다.
[0059] 다음에, 도 8에 나타낸 처리실 내 리크 체크 단계에 있어서, 처리실(13) 내의 리크 체크가 실시된다.
그 후에, 도 8에 나타낸 처리실내 진공배기 단계에 있어서, 처리실(13) 내가 메커니컬 부스터 펌프(16) 및 드라이 펌프(17)에 의하여 배기라인(15)을 통하여 예를 들면 1Pa 정도의 압력이 되도록 진공으로 배기된다.
그 후, 제3 개폐변(V3)이 열리고, 진공배기된 상태의 처리실(13) 내에 캐리어 가스로서의 수소 가스가 수소 가스 공급원(T3)로부터 제3 공급라인(L3), 제3 개폐변(V3) 및 제3 유량 제어기(M3)를 개재하여 공급되고 처리실(13) 내에 수소 가스 퍼지가 이루어진다.
한편, 캐리어 가스로서는 질소 가스를 사용해도 된다.
이에 의하여, 처리실(13) 내의 압력은, 대기압보다 낮고 성막(본처리)단계시의 압력보다 높은 압력 즉 30∼10000Pa의 범위 내의 소정의 압력, 예를 들면 45Pa가 되도록 제어된다.
또한, 보트(7)가 보트 회전 구동용 모터(41)에 의하여 소정의 회전속도로 회전된다
그 후, 도 8에 나타낸 전처리 단계에 있어서, 진공배기한 상태의 처리실(13) 내로의 수소 가스 공급을 유지한 상태에서, 처리실(13) 내에 실리콘 원자를 포함하는 가스나, 염소 원자를 포함하는 가스, 예를 들면, 실란계 가스나 할로겐 함유 실란계 가스나 염화수소 가스가 공급된다.
이들 가스는 제1 개폐변(V1)∼제4 개폐변(V4) 및 제1 유량 제어기(M1)∼ 제4유량 제어기(M4)가 컨트롤러(19)에 의하여 제어됨으로써, 제1공급라인(L1)∼제4공급라인(L4)으로부터 처리실(13) 내로 적절히 공급된다.
한편, 전처리 단계의 절차는, 뒤에 도4∼도7에 따라 상세히 설명한다.
전처리가 완료하면, 성막온도에서의 처리실 내 안정화 단계에 있어서, 처리실(13) 내의 온도는, 전처리 온도로부터 성막온도, 예를 들면, 폴리실리콘막의 성막의 경우에는, 620℃까지 승온되도록 온도 조정된다.
이 때, 후술하는 바와 같이, 배기라인(15)에 의하여 진공배기한 상태의 처리실(13) 내에는 캐리어 가스로서 수소 가스를 계속하여 흘려보내, 처리실(13) 내의 잔류 가스를 제거함과 동시에, 배기라인(15)으로부터의 역확산에 의한 오염을 방지한다.
처리실(13) 내의 온도가 성막온도까지 상승하여 안정화하면, 처리실내 압력의 안정화 단계에 있어서, 처리실(13)내가 메커니컬 부스터 펌프(16) 및 드라이 펌프(17)에 의하여 배기라인(15)을 통해 배기됨으로써, 처리실(13) 내의 압력이 소정의 처리 압력, 예를 들면, 20Pa 정도의 압력이 되도록 조정된다.
이 때에도 진공배기한 상태의 처리실(13) 내에는 수소 가스를 계속하여 흘려보내, 배기라인(15)로부터의 역확산에 의한 오염을 방지한다.
한편, 성막온도에서의 처리실내 안정화 단계와, 처리실내 압력의 안정화 단계는 동시에 해도 된다.
다음에, 본처리 단계인 성막(deposition) 단계에 있어서, 제1 개폐변(V1)이 열리고, 처리실(13) 내에 원료 가스로서, 예를 들면, 모노실란 가스가 실리콘 함유 가스 공급원(T1)으로부터 제1공급라인(L1), 제1 개폐변(V1) 및 제1 유량 제어기(M1)를 통해 공급된다. 이 때, 제3 개폐변(V3)이 닫혀짐으로써, 처리실(13) 내로 의 수소 가스의 공급은 정지된다.
이에 따라, 미리 설정 된 처리조건에 대응하는 폴리실리콘 막이 웨이퍼(6) 상에 형성된다.
이때, 보트(7)가 보트 회전 구동용 모터(41)에 의하여 회전됨으로써, 원료 가스가 웨이퍼(6)의 표면에 균일하게 접촉되기 때문에, 웨이퍼(6) 상에는 폴리실리콘 막이 균일하게 형성된다.
여기에서, 냉각수(48)가 냉각수 공급관(45) 및 냉각수 배출관(52)을 통해 냉각장치(44) 및 씰 캡(43)의 통수로(49)로 유통됨으로써, 열에 의한 씰 캡(43)의 씰 링(42, 42A), 자성 유체 씰 장치(38) 및 베어링 장치(39)의 열화가 방지된다. 이 때, 냉각수(48)가 승강 샤프트(28)의 중공부(29)를 유통하기 때문에, 승강 샤프트(28) 및 내통(30)도 냉각되게 된다.
미리 설정된 처리 시간이 경과하면, 제1 개폐변(V1)을 닫음으로써, 원료 가스의 처리실(13) 내로의 공급이 정지된다. 또한, 사이클 퍼지 단계에 있어서, 제4 개폐변(V4)이 열려, 처리실(13) 내부 및 노즐(18) 내부는 질소 가스에 의하여 사이클 퍼지된다.
뒤이어, 처리실 내로의 질소 가스 리크 단계에 있어서, 질소 가스에 의하여 처리실(13) 내는 대기압으로 되돌아온다.
다음으로, 보트 언로딩 단계에 있어서, 씰 캡(43) 및 보트(7)를 지지한 승강대(33)가 승강 샤프트(28) 및 승강체(25)를 개재하여 보트 엘리베이터(20)의 모터(26)에 의하여 하강됨으로써, 처리 완료된 웨이퍼(6)를 보지한 보트(7)가 대기 실(3)로 반출(보트 언로딩)된다.
이때, 베로즈(32)는 승강 샤프트(28)의 하강에 따라 하방향으로 단축한다.
보트(7)가 처리실(13)로부터 대기실(3)로 반출되면, 보트 반입 반출구(8)가 셔터(9)에 의하여 폐쇄된다.
대기실(3) 내가 배기라인(54)에 의하여 배기되면서, 대기실(3) 내에 질소 가스가 질소 가스 공급라인(55)로부터 공급되고, 질소 가스가 대기실(3) 내에 유통됨으로써, 처리완료된 웨이퍼(6)가 강제적으로 냉각된다(웨이퍼 냉각 단계).
그 후, 웨이퍼 디스차지 단계에 있어서, 대기실(3)의 웨이퍼 반입 반출구(4)가 게이트(5)에 의하여 개방되고, 보트(7)에 보지되어 있는 처리 완료된 웨이퍼(6)가 웨이퍼 이재장치에 의하여 탈장(디스차징)된다.
이때, 승강 샤프트(28)의 열팽창이 방지되는 것에 의해 보트(7)의 기준 높이가 어긋나는 것을 방지하고 있기 때문에, 웨이퍼 이재장치에 의한 처리 완료된 웨이퍼(6)의 보트(7)로부터의 탈장작업은 적정하고 신속히 실행되게 된다.
이후, 전술한 작용이 반복됨으로써, 웨이퍼(6)가 복수 매(예를 들면, 25매, 50매, 75장, 100매, 200매 등)씩 CVD 장치(1)에 의하여 배치 처리 되어 간다.
이하, 본 발명의 하나의 실시 형태인 IC의 제조방법의 성막공정에 있어서 전처리 단계를 포함하는 처리 순서의 실시 형태를 도 9∼도 12에 각기 보인 타임 차트(시계열도)를 사용해 상세히 설명한다.
한편, 모노실란 가스를 사용하여 수행하는 전처리 단계는, 상기 제1 실시 형태에 있어서 밝혀낸 전처리 조건(200℃ 이상 430℃ 이하, 1Pa 이상 10Pa 이하)의 범위 내의 조건에 의하여 실시하고 있다.
도 9∼도 12는 전처리 단계를 포함한 처리 절차의 제2 실시 형태∼제5 실시 형태를 각각 나타내고 있다.
도 9∼도 12는 반응로 내에 있어서 웨이퍼 상에 폴리실리콘 막을 형성할 때의 처리실내 온도변화, 프로세스 절차, 각 가스의 공급 타이밍, 처리실 내 압력변화를 나타내는 각 타임 차트이다.
도 9에 나타낸 전처리 단계를 포함하는 처리 순서의 제2 실시 형태에 있어서는, 보트 로딩(보트 로드) 단계 후에, 처리실(13) 내의 압력을 소정의 압력, 예를 들면 45Pa로 한 후에, 노내 온도인 처리실(13) 내의 온도를 웨이퍼 반입 온도인 보트 로딩시의 온도, 예를 들면 200℃로부터, 반응로 내에 실리콘 원자를 포함하는 가스를 공급할 때의 제1 온도, 예를 들면 300∼430℃ 정도의 온도까지 상승시킨다(퍼지 & 램프 업).
이 제1 온도로의 승온시에는, 진공으로 배기한 상태의 처리실(13) 내로의 수소 가스의 공급을 개시한다. 본 실시 형태에서는, 제1 온도로의 승온 개시 전부터 처리실(13) 내로의 수소 가스의 공급(수소 퍼지)을 개시하고 있다.
처리실(13) 내로의 수소 가스의 공급은 본처리 단계(deposition)가 개시되기 전까지 계속된다.
처리실(13) 내의 온도가 제1 온도에 달하면, 처리실(13) 내로의 수소 가스의 공급을 유지한 상태에서, 처리실(13) 내에 실리콘 원자를 포함하는 가스를 공급한다.
본 실시 형태에 있어서는, 실리콘 원자를 포함하는 가스로서는 실란계 가스인 모노실란 가스가 사용된다(모노실란 퍼지). 제1 온도는 200℃ 이상 430℃ 이하, 바람직하게는, 300℃ 이상 430℃ 이하의 범위 내의 소정의 온도(예를 들면300℃)로 하는 것이 바람직하다.
이는, 폴리실리콘 막을 형성할 경우에 있어서 처리실(13) 내의 온도를 너무 강하시키면, 즉, 200℃보다 낮은 온도, 예를 들면 100℃로 하면, 처리실(13) 내에 부착된 퇴적막의 응력이 증대하여 퇴적막이 벗겨지기 쉽게 되어 파티클이 발생하기 쉽게 되기 때문이다.
한편, 430℃보다 높은 온도에서 전처리를 실시하면, Si-H 결합의 실란 분자의 실리콘 웨이퍼 표면으로의 흡착이, H 원자에 의한 표면의 환원·이탈 효과를 상회하여, 충분히 웨이퍼 상의 자연 산화막 또는 불순물 제거 효과를 얻을 수 없기 때문이다.
도 9에 나타나 있는 것과 같이, 모노실란 가스의 공급시(모노실란 가스 퍼지시)에도, 수소 가스는 계속하여 공급된다.
모노실란 가스의 공급시에는 처리실(13) 내의 압력은 제1 압력, 예를 들면 1Pa 이상 10Pa 이하의 범위 내의 소정의 압력(예를 들면 2.7Pa)로 강하되어서 유지된다.
이와 같은 온도 및 압력으로 유지된 처리실(13) 내로의 모노실란 가스 및 수소 가스의 공급이 소정 시간 유지됨으로써, 웨이퍼에 대한 자연 산화막 및 오염 물질 제거처리가 소정 시간 이루어진다. 즉, 실리콘 원자(Si)를 주체로 하는 제1 클 리닝 단계가 실시된다.
제1 클리닝 단계를 모노실란 가스를 사용하여 실시했을 경우의 반응 메커니즘은 다음과 같다. 즉, 상기와 같은 온도 및 압력으로 보지된 처리실(13) 내로 모노실란을 공급하면, 주로 다음과 같은 반응이 일어난다고 생각된다.
(1) SiH₄ → SiH₂+H₂
(2) SiH₄ → SiH₃+H*
↓
(3) SiH₂+H₂O↑ → SiO↑+2H₂
(4) 2Si2H+O₂ → 2SiO↑+2H₂
(5) 2H*+O → H₂O↑
(6) SiH₄+SiO₂→ 2SiO↑+2H₂
먼저, 모노실란 가스는 300∼430℃라는 비교적 저온 영역에 있어서는 완전히 분해되지 않고, SiH₂와 H₂의 형태 또는 SiH₃와 H*의 형태로 분리하고 있다고 예측된다[반응식(1) 및 (2)].
이들은 처리실(13) 내 분위기 중에 잔류하거나, 웨이퍼 표면에 흡착한 수분이나 산소와 반응함으로써, 각각 SiO의 형태나 H₂O의 형태로 기화되어 제거된다고 생각된다[반응식(3)(4)(5)].
한편, 비교적 저온이기 때문에, 반응식(6)과 같은 반응은 소량 일어나고, 웨이퍼 표면에 형성된 자연 산화막(SiO₂)은 소량 제거되는 것으로 생각된다.
또한, 이 때, SiO₂ 표면에 흡착한 C도 함께 제거되는 것으로 생각된다.
도 9에 나타나 있는 것과 같이, 모노실란 가스의 공급이 정지됨으로써, 실리콘 원자(Si)를 주체로 하는 제1 클리닝 단계가 종료한다.
실리콘 원자(Si)를 주체로 하는 제1 클리닝 단계가 종료한 후에, 도 9에 나타나 있는 것과 같이, 노내 온도가 제1 온도로부터 제1 온도와는 다른 제2 온도까지 상승된다(퍼지 & 램프 업).
도 9에 나타나 있는 것과 같이, 이 제1 온도로부터 제2 온도로의 승온 시에도 진공배기한 상태의 처리실(13) 내로 수소 가스의 공급은 계속된다.
한편, 이때, 처리실(13) 내의 압력은, 제1 압력으로부터 제1 압력과는 다른 제2 압력까지 상승된다.
이 제2 온도는 반응로 내에 염소 원자를 포함하는 가스를 공급하여 제2 클리닝 단계를 실시할 때의 온도이다.
본 실시 형태에 있어서는, 염소 원자를 포함하는 가스로서는 염화수소 가스가 사용된다.
제2 온도는 650℃ 이상 725℃ 이하인 범위 내의 소정의 온도로 하는 것이 바람직하다. 도 9에 나타나 있는 것과 같이, 염화수소 가스의 공급 시(염화수소 가스 퍼지시)에도, 처리실(13) 내로의 수소 가스의 공급은 계속되고 있다.
염화수소 가스의 공급시에는, 처리실(13) 내의 압력은 제2 압력(예를 들면 45Pa)으로 유지된다.
이와 같은 온도 및 압력으로 유지된 처리실(13) 내로 염화수소 가스 및 수소 가스의 공급이 소정 시간 유지됨으로써, 웨이퍼에 대한 오염 물질제거 처리가 소정 시간 수행된다. 즉, 염소 원자(Cl)를 주체로 하는 제2 클리닝 단계가 실시된다.
제2 클리닝 단계를 염화수소 가스를 사용하여 실시한 경우의 반응 메커니즘은 아래와 같다. 즉, 상기와 같은 온도 및 압력으로 유지된 처리실(13) 내로 염화수소 가스를 공급하면, 주로 다음과 같은 반응이 일어나는 것으로 생각된다.
(7) HCl → 2H₂+2Cl₂
(8) 2H₂+C → CH₄↑
(9) 2H₂+O₂ → 2H₂O↑
(10) 2Cl₂+Si → SiCl₄↑
HCl은, H₂과 Cl₂로 분해되고[반응식(7)], 분해에 의해 생긴 H₂는 처리실(13) 내 분위기 중에 잔류하거나, 웨이퍼 표면에 흡착한 C와 반응하여 CH₄의 형태로 기화되어 제거되는 것으로 생각된다[반응식(8)].
또한, 분해에 의하여 생긴 H₂는, 처리실(13) 내 분위기 중에 잔류하거나, 웨이퍼 표면에 흡착한 산소와 반응하여 H₂O 형태로 기화되어 제거되는 것으로 생각된다[반응식(9)].
또한, 분해에 의하여 생긴 Cl₂는, Si 표면을 소량 제거하고, 이때, Si 표면에 흡착한 C나 SiO₂이 함께 제거되는 것으로 생각된다[반응식(10)].
모노실란 가스와 염화수소 가스를 교대로(별도로) 다른 온도대역에서 공급함으로써, O, C를 보다 효율적으로 제거할 수 있다.
한편, 제1 클리닝 단계 및 제2 클리닝 단계에서는, 수소 가스의 공급도 계속적으로 이루어지고 있으며, 수소 가스에 의한 클리닝도 이루어진다.
수소 가스에 의한 클리닝의 반응 메커니즘은 다음과 같다. 즉, 처리실(13) 내에서는 주로 다음과 같은 반응이 일어난다고 생각된다.
(11) SiO₂+H* → SiO↑+OH↑
(12) SiO₂+H₂ → SiO↑+H₂O↑
(13) C+2H₂ → CH₄↑
(14) O+H* → OH↑
H₂는 반응로 내 분위기 중에 잔류한 산소, 탄소와 반응하여, 각각 CH₄나 OH의 형태로 기화되어 제거되는 것으로 생각된다[반응식(13)(14)].
또한 (11)(12)와 같은 메커니즘으로 자연 산화막을 SiO나 OH나 H₂O의 형태로 제거하고 있는 것으로 생각된다.
제2 클리닝 단계가 종료한 후, 도 9에 나타나 있는 것과 같이, 노내 온도가 제2 온도로부터 제2 온도와는 다른 제3의 온도로까지 강하되고(램프 다운), 처리실(13) 내의 압력은 제2 압력으로부터 제2 압력과는 다른 제3의 압력으로까지 강하된다.
이 제2 온도 및 압력으로부터 제3의 온도 및 압력으로의 온도 및 압력변경시에도 진공배기된 상태의 처리실(13) 내로의 수소 가스의 공급은 계속된다.
이 제3의 온도 및 압력은, 본처리 단계 즉 성막(deposition) 단계를 실시할 때의 온도 및 압력이다.
도 10은 전처리 단계를 포함하는 처리 절차의 제3 실시 형태를 나타내고 있다.
이 제3 실시 형태가 제2 실시 형태와 다른 점은, 제2 클리닝 단계에 있어서, 염소 원자를 포함한 가스로서 염화수소 가스 대신에, 디클로로실란 가스(이하, DCS 가스라고도 함)가 사용되는 점이다.
이 경우에는, 제2 온도는 650℃ 정도, 제2 압력은 100Pa 정도로 하는 것이 바람직하다.
도 10에 나타나 있는 것과 같이, 디클로로실란 가스의 공급 시(DCS 퍼지 시)에도, 처리실(13) 내로의 수소 가스의 공급은 계속되고 있다. 이와 같은 온도 및 압력으로 유지된 처리실(13) 내로의 디클로로실란 가스 및 수소 가스의 공급이 소정 시간 유지됨으로써, 웨이퍼에 대한 오염물질 제거 처리가 소정 시간 이루어진다.
제2 클리닝 단계를 디클로로실란 가스를 사용하여 실시한 경우의 반응 메커니즘은 아래와 같다. 즉, 상기와 같은 온도 및 압력으로 유지된 처리실(13) 내로 디클로로실란을 공급하면, 주로 다음과 같은 반응이 생기는 것으로 생각된다.
(15) SiH₂+Cl₂ → SiH₂+Cl₂
↓
(16) SiH₂+H₂O↑ → SiO↑+2H₂
(17) 2SiH₂+O₂ → 2SiO↑+2H₂
(18) 2Cl₂+Si→SiCl4↑
SiH₂Cl₂는 SiH₂와 Cl₂로 분해되고[반응식(15)], 분해에 의하여 생긴 SiH₂는 처리실(13) 내 분위기 중에 잔류하거나, 웨이퍼 표면에 흡착한 H₂O나 O₂와 반응하여 SiO의 형태나 H₂의 형태로 기화되어 제거되는 것으로 생각된다[반응식(16)(17)].
또한, 분해에 의하여 생긴 Cl₂는 Si 표면을 소량 제거하고, 이때, Si 표면에 흡착한 C나 SiO₂가 함께 제거되는 것으로 생각된다[반응식(18)].
모노실란 가스와 디클로로실란 가스를 교대로(별도로) 다른 온도대역에서 공급함으로써, O, C를 보다 높은 효율로 제거할 수 있다.
한편, 제3의 실시 형태에 있어서도, 제2 실시 형태와 마찬가지로, 제1 클리닝 단계 및 제2 클리닝 단계에서는 수소 가스의 공급은 계속적으로 이루어지고 있으며, 수소 가스에 의한 클리닝도 이루어진다.
이상의 제2 실시 형태 및 제3 실시 형태에 의하면, 다음 효과를 거둘 수 있다.
1) 전처리 단계에 있어서, 반응로 내에 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급함으로써, 실리콘 원자를 주체로 하는 클리닝 단계와, 염소 원자를 주체로 하는 클리닝 단계를 별도로(2단계로) 수행할 수 있으므로 산소 원자나 탄소 원자의 제거 효율을 높일 수 있다.
2) 전처리 단계에 있어서, 반응로 내에 실리콘 원자를 포함하는 가스를 공급할 때에는, 반응로 내 온도를 제1 온도로 설정하고, 반응로 내에 염소 원자를 포함하는 가스를 공급할 때에는, 반응로 내 온도를 상기 제1 온도와는 다른 제2 온도로 설정함으로써, 각 가스의 온도를 클리닝 작용을 효과적으로 일으키는 온도로 설정 가능하기 때문에, 산소 원자나 탄소 원자 등 오염 물질의 제거 효율을 높일 수 있 다.
3) 염소 원자를 포함하는 가스에 의한 제2 클리닝을 실시하는 제2 온도를 본처리 단계인 성막(deposition) 단계의 처리 온도인 제3의 온도와 다른 온도로 설정함으로써, 제2 클리닝에 있어서 클리닝 작용을 효과적으로 수행할 수 있으므로, O나 C 등 오염 물질의 제거 효율을 높일 수 있다.
4) 전처리 단계에 있어서, 반응로 내 온도를 제1 온도로부터 제2 온도로까지 변경할 때에는 반응로 내에 수소 가스를 계속하여 공급함으로써, 실리콘 원자를 포함한 가스에 의하여 제거된 오염 물질이, 반응로 내 온도를 제1 온도로부터 제2 온도로 변경될 때 배기 계통 등으로부터 웨이퍼 표면에 날아 들어와 웨이퍼 표면을 다시 오염시키는 것을 방지할 수 있다.
5) 전처리 단계에 있어서, 반응로 내의 온도를 제1 온도로부터 제2 온도로까지 변경할 때 및 반응로 내의 온도를 제2 온도로부터 제3의 온도로까지 변경할 때, 반응로 내에 수소 가스를 계속적으로 공급함으로써, 실리콘 원자를 포함한 가스에 의하여 제거된 오염 물질이, 반응로 내의 온도를 제1 온도로부터 제2 온도까지 변경할 때에 배기 계통 등으로부터 웨이퍼 표면에 날아 들어와 웨이퍼 표면을 다시 오염시키는 것을 방지할 수 있다.
또한, 실리콘 원자를 포함하는 가스와 염소 원자를 포함하는 가스를 사용한 전처리에 의하여 제거된 O나 C 등의 오염 물질이, 반응로 내 온도를 제2 온도로부터 제3의 온도까지 변경할 때 배기 계통 등으로부터 웨이퍼 표면에 날아 들어와 웨이퍼 표면을 다시 오염시키는 것을 방지할 수 있다.
6) 전처리 단계의 종료 후로부터 본처리 단계(성막 단계) 개시까지의 사이에서, 적어도 반응로 내를 진공 배기할 때에는 반응로 내에 항상 수소 가스를 계속적으로 공급함으로써, 전처리에 의하여 제거한 오염 물질이 전처리 종료 후부터 본처리 개시시까지 반응로 내를 진공 배기할 때, 배기 계통 등으로부터 웨이퍼 표면에 날아 들어와 웨이퍼 표면을 다시 오염시키는 것을 방지할 수 있다.
한편, 제1 클리닝 단계에 사용되는 실리콘 원자를 포함하는 가스로서는, 예를 들면 모노실란 가스(SiH₄) 및 디실란 가스(Si2H6)로 구성되는 군(群)으로부터 선택되는 적어도 하나의 가스가 바람직하다.
제2 클리닝 단계에 사용되는 염소 원자를 포함하는 가스로서는, 예를 들면, 염화수소 가스(HCl) 및 디클로로실란 가스(SiH₂Cl₂)로 구성되는 군으로부터 선택되는 적어도 하나의 가스가 바람직하다.
제1 클리닝 단계의 제1 온도와 제2 클리닝 단계의 제2 온도는 온도대역이 다르기 때문에, 사용하는 가스의 조합이 가능하고, 이에 따라, 더욱 높은 자연 산화막 또는 불순물 제거효과를 얻을 수 있다.
도 11은 전처리 단계를 포함하는 처리 절차의 제4 실시 형태를 나타내고 있다.
이 제4 실시 형태가 제2 실시 형태와 다른 점은, 제2 클리닝 단계를 생략하고, 제1 클리닝 단계만을 하도록 한 점이다. 즉, 염소 원자를 주체로 하는 클리닝 단계를 생략하고, 실리콘 원자를 주체로 하는 클리닝 단계만을 수행하도록 한 점이다.
본 실시 형태에 있어서도, 전처리 단계 종료후부터 본처리 단계인 성막(deposition) 단계의 개시까지 사이에, 처리실(13) 내를 진공 배기할 때에는 수소 가스가 처리실(13) 내로 항상 계속 공급된다.
그런데, 보트 로딩(보트 로드) 단계 후, 진공 배기 단계가 종료한 후에 처리실(13) 내 온도를 전처리 온도까지 승온할 때에는, 반응로의 저온부에 흡착한 O나 C가 이탈(탈 가스)하여, 웨이퍼에 흡착하고 웨이퍼 표면을 오염시킬 우려가 있다.
또한, 처리실(13) 내를 진공으로 함으로써, 배기라인으로부터의 역확산에 의한 웨이퍼 표면의 오염도 생각된다.
따라서, 보트(7)를 처리실(13) 내로 반입(보트 로딩)한 후에, 처리실(13)내를 진공 배기하고, 제1 온도(전처리 온도)로의 승온 개시 전부터, 예를 들면 처리실(13) 내의 압력이 1330Pa 이하의 소정 압력에 도달한 시점에서 즉시 수소 가스를 진공 배기한 상태의 처리실(13) 내로 공급한다.
따라서, 완전히 처리실(13) 내를 수소 가스로 치환한 후에, 처리실(13)로의 수소 가스의 공급을 계속하면서 처리실(13) 내를 진공 배기한 상태에서 전처리 단계 제1 온도까지 승온하여 전처리 단계를 실시한다.
처리실(13) 내를 완전히 수소 가스 환원 분위기로 하고, 수소 가스를 퍼지하면서 승온함으로써, 이탈된 O나 C를 트랩(trap)하고, 웨이퍼에 흡착시킴이 없이 제거할 수 있다.
또한, 웨이퍼 상에 잔류·흡착한 O나 C를 제거할 수도 있어 전술한 전처리의 효과를 보다 높일 수 있다.
본 실시 형태에 있어서는, 전처리 단계를 실시하는 가스로서는, 실란계 가스인 모노실란 가스가 사용된다.
그리하여, 모노실란 가스에 의한 전처리 단계가 실시되는 때에는, 처리실(13) 내의 온도를 제1 온도, 예를 들면, 300∼430℃의 범위 내의 소정의 온도로 설정하고, 본처리 단계인 성막 단계가 실시되는 때에는, 처리실(13) 내의 온도는 제1 온도와는 다른 제2 온도인 620℃로 승온된다.
본 실시 형태에 따르면, 이 제1 온도로부터 제2 온도로의 승온 단계에 있어서도 처리실(13) 내에는 수소 가스가 계속하여 공급되므로, 실리콘 원자를 포함한 가스인 모노실란 가스에 의하여 제거된 O나 C가 처리실(13) 내의 온도를 제1 온도로부터 제2 온도로까지 변경할 때에 배기 계통 등으로부터 웨이퍼 표면으로 날아 들어와 웨이퍼 표면을 다시 오염시키는 것을 방지할 수 있다.
[0085] 도 12는 전처리 단계를 포함하는 처리 순서의 제5 실시 형태를 나타내고 있다.
이 제5 실시 형태가 제4 실시 형태와 다른 점은, 전처리 단계를 실시하는 가스로서 모노실란 대신에, 할로겐 함유 실란계 가스인 디클로로실란 가스가 사용되고 있는 점이다.
제4 실시 형태 및 제5 실시 형태는, 전처리 단계에 있어서, 전처리 가스로서 실리콘 원자를 포함하는 가스 또는 염소 원자를 포함하는 가스를 사용하는 예이다.
이상의 제4 실시 형태 및 제5의 실시 형태에 따르면, 다음 효과가 있다.
1) 전처리 단계 종료 후, 본처리 단계 개시까지의 사이에서, 적어도 반응로 내를 진공 배기할 때에는, 반응로 내에 항상 수소 가스를 계속 공급함으로써, 전처리에 의하여 제거된 오염 물질이, 전처리 종료 후 본처리 개시시까지, 반응로 내를 진공 배기할 때 배기 계통 등으로부터 웨이퍼 표면으로 날아 들어와, 웨이퍼 표면이 다시 오염되는 것을 방지할 수 있다.
2) 전처리를 할 때, 반응로 내 온도를 제1 온도로 설정하고, 본처리를 할 때에는 반응로 내 온도를 상기 제1 온도와는 다른 제2 온도로 설정함으로써, 실리콘 원자를 포함하는 가스에 의하여 제거된 오염 물질이, 반응로 내 온도를 제1 온도로부터 제2 온도로까지 변경할 때에 배기 계통 등으로부터 웨이퍼 표면에 날아 들어와 웨이퍼 표면이 다시 오염되는 것을 방지할 수 있다.
이하, 상기 제2∼제5 실시 형태의 효과를, 실험에 의하여 얻은 도 13∼도 16의 그래프를 사용하여 설명한다.
도 13은 CVD 장치 구성의 차이에 따른 계면 산소·탄소 밀도의 저감 효과를 나타내는 그래프이다.
횡축은 실험에 사용한 3종류의 CVD 장치를 나타내고 있다.
실험장치(A)는, 보트 엘리베이터가 예비실(대기실) 내에 설치되어 있고, 반응로가 아우터 튜브(outer tube)와 이너 튜브(inner tube)를 가지는 종래의 예비실 설치 CVD 장치이다.
실험장치(A')는, 보트 엘리베이터가 예비실 내에 설치되어 있고, 반응로만이 상기 실시 형태에 따른 반응로(10)와 동일한 예비실 설치 CVD 장치이다.
실험장치(B)는, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형 태에 따른 CVD 장치이다.
종축은 계면 산소·탄소 밀도(atoms/cm2)를 나타내고 있다.
하얀 막대는 계면 산소밀도를 나타내고 있고, 검은 막대(그물 무늬)는 계면 탄소밀도를 나타내고 있다. 실험은 다음과 같이 했다.
즉, 전처리를 제4 실시 형태의 순서에 따라 수행하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 230∼300℃、모노실란 가스 퍼지 시간을 30분으로 하여, 전처리후에 에피택셜 막을 약100㎚만큼 형성했다.
계면 특성은, SIMS(secondary ionization mass spectrometer)로 측정했다.
모노실란 가스 퍼지 온도가 230∼300℃로 분산되어 있으나, 이 온도차에 의한 계면 오염 밀도의 변화는, 본 결과에 있어서 계면오염 밀도의 변화와 비교하여 근소하기 때문에 고려하지 않는다.
도 13에 의하면, 실험장치(A)의 구성에 대하여 실험장치(A')와 같은 구성, 즉, 반응로만 상기 실시 형태에 따른 반응로(10)와 동일한 구성으로 함으로써, 산소밀도에서 약 35%, 탄소 밀도에서 약 82%, 오염 밀도가 저감되고 있는 것을 알 수 있다.
또한, 실험장치(A')의 구성에 대하여, 실험장치(B)와 같은 구성, 즉, 반응로(10)의 전단에 설치되는 예비실(대기실)(3)의 밖에 보트 엘리베이터(20)를 배치하도록 하는 구성으로 함으로써 산소밀도에서 약 89%, 탄소 밀도에서 약 97%, 오염 밀도가 대폭 저감되는 것을 알 수 있다.
도 14는 모노실란 가스 퍼지 온도의 차이에 따른 계면 산소·탄소 밀도의 저 감 효과를 나타내는 그래프이다.
횡축은 모노실란 가스 퍼지 온도를 나타내고, 종축은 계면 산소·탄소 밀도를 나타내고 있다.
실험장치에는, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형태에 관련되는 CVD 장치를 사용했다. 실험은 다음과 같이 했다.
즉, 전처리를 제4 실시 형태의 순서에 따라 수행하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 300∼400℃、모노실란 가스 퍼지 시간을 30분으로 하여, 전처리후에 에피택셜 막을 약 100㎚만큼 형성했다.
도 14에 따르면, 모노실란 가스 퍼지 온도는 저온 쪽이 계면 산소 밀도의 저감 효과가 보다 높고, 모노실란 가스 퍼지 온도를 400℃에서 300℃로 저하시킴으로써 산소밀도에서 약 54%, 오염 밀도가 저감되어 있는 것을 알 수 있다.
도 15는 전처리로서, 모노실란 가스 퍼지에 염화수소 가스 퍼지 또는 디클로로실란 가스 퍼지를 조합시켰을 경우의 계면 산소·탄소 밀도의 저감 효과를 나타내는 그래프이다.
횡축은 전처리 조건을 나타내고, 종축은 계면 산소·탄소 밀도를 나타내고 있다.
실험장치에는, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형태에 따른 CVD 장치를 사용했다.
실험은 다음과 같이 했다.
<전처리 조건 1>
전처리를 제4 실시 형태의 순서에 따라 실시하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 350℃、모노실란 가스 퍼지 시간을 30분으로 하여, 전처리 후에 에피택셜 막을 약100㎚만큼 형성했다.
<전처리 조건 2>
전처리를 제2 실시 형태의 순서에 따라 실시하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 350℃、모노실란 가스 퍼지 시간을 30분으로 하고, 염화수소 가스 퍼지 온도를 650℃、염화수소 가스 퍼지 시간을 30분으로 하여, 전처리 후에 에피택셜 막을 약100㎚만큼 형성했다.
<전처리 조건 3>
전처리를 제2 실시 형태의 순서에 따라 실시하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 350℃、모노실란 가스 퍼지 시간을 30분으로 하고, 염화수소 가스 퍼지 온도를 750℃、염화수소 가스 퍼지 시간을 30분으로 하여, 전처리 후에 에피택셜 막을 약100㎚만큼 형성했다.
<전처리 조건 4>
전처리를 제3 실시 형태의 순서에 따라 실시하고, 전처리에 있어서 모노실란 가스 퍼지 온도를 350℃、모노실란 가스 퍼지 시간을 30분으로 하고, 디클로로실란 가스 퍼지 온도를 650℃、디클로로 실란 가스 퍼지 시간을 30분으로 하여, 전처리 후에 에피택셜 막을 약100㎚만큼 형성했다.
도 15에 따르면, 모노실란 가스 퍼지에 염화수소 가스 퍼지를 조합시킨 경우에는, 염화수소 가스의 퍼지 온도는 650℃(전처리 조건 2)보다 750℃(전처리 조건 3) 쪽이 계면 산소·탄소 밀도의 저감 효과가 높고, 350 ℃ 에서의 모노실란 가스 퍼지만인 경우(전처리 조건 1)와 비교하여, 산소밀도에서 약 72%, 탄소 밀도에서 약 36%, 오염 밀도가 더욱 저감되어 있는 것을 알 수 있다.
모노실란 가스 퍼지에 디클로로실란 가스 퍼지를 조합시키고, 아울러, 디클로로실란 가스 퍼지 온도를 650℃로 한 경우 (전처리 조건 4)에는, 350℃에서의 모노실란 가스 퍼지만의 경우(전처리 조건1)와 비교하여, 산소밀도에서 약 92%, 탄소 밀도에서 약 31%, 오염 밀도가 더욱 저감되어 있는 것을 안다.
이들 전처리 온도에 의한 저감 효과의 차이는, 전처리 가스의 열분해 온도의 차이에 기인하고 있는 것으로 생각된다.
예를 들면, 모노실란 가스의 경우에는, 250℃ 부근에서 Si-H 결합의 실란분자와, Si나 H의 원자 또는 분자로 열분해되고, 이들이 표면에 물리 흡착한 H₂O나 분위기 중의 O₂ 또는 H₂O와 결합하여 클리닝 효과를 나타낸다고 생각된다.
또한, 염화수소 가스나 디클로로실란 가스의 경우에는, 650℃ 부근에서 열분해되고, 열분해에 의하여 생긴 물질이 처리실 내 분위기 중에 잔류하거나 웨이퍼 표면 상에 흡착한 H₂O나 O₂나 C와 결합하여, 클리닝 효과를 나타낸다고 생각된다.
즉, 모노실란 가스 퍼지에 염화수소 가스 퍼지 또는 디클로로 실란 가스 퍼지를 조합시킨 경우에는, 실리콘 원자를 주체로 하는 클리닝 단계와 염소 원자를 주체로 하는 클리닝 단계가 다른 온도대역에서 별도로(2단계로) 실시되기 때문에, 산소원자나 탄소원자의 제거 효율을 높일 수 있다.
도 16은 계면 산소·탄소 밀도의 수소 가스 퍼지 온도 및 CVD 장치의 구성의 차이에 따른 효과를 나타내는 그래프이다.
횡축은 수소 가스 퍼지 온도 및 CVD 장치의 형태를 나타내고 있다.
실험장치(A)는, 보트 엘리베이터가 예비실(대기실) 내에 설치되어 있고, 반응로가 아우터 튜브와 이너 튜브를 갖는 종래의 예비실 설치 CVD 장치이다.
실험장치(B)는, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형태에 따른 CVD 장치이다.
종축은 계면 산소·탄소 밀도를 나타내고 있다. 실험은 다음과 같이 했다.
즉, 전처리로서 수소 가스 퍼지만을 하고 수소 가스 퍼지 온도를 600∼800℃ 사이에서 변화시켰다. 수소 가스 퍼지 시간은 30분으로 하고, 전처리 후에 에피택셜 막을 약100㎚만큼 형성했다.
도 16에 의하면, 수소 가스 퍼지 온도는 고온 쪽이 계면 산소 밀도의 저감 효과가 보다 높고, 수소 가스 퍼지 온도를 800℃로 하고, 아울러, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형태에 따른 CVD 장치를 사용함으로써, 계면 산소 밀도가 검출 하한 이하로 되고, 전혀 산소가 없는 극히 고품질의 계면을 형성할 수 있음을 알 수 있다.
또한, 보트 엘리베이터가 예비실 밖에 설치되어 있는 상기 실시 형태에 따른 CVD 장치를 사용함으로써, 비교적 저온인 600℃의 수소 가스 퍼지에서도, 실험장치(A)에 있어서 750℃의 수소 가스 퍼지의 경우보다 계면 산소·탄소 밀도의 저감 효과가 높고, 산소밀도에서 약 64%, 탄소 밀도에서 약 45%, 오염 밀도가 저감되는 것을 알 수 있다.
도 17은 전처리 단계를 포함하는 처리 순서의 제6 실시 형태를 나타내고 있다.
이 제6 실시 형태가 제4 실시 형태(도 11)와 다른 점은, 보트 로딩 후에, 처리실(13) 내의 온도를 보트 로딩시의 온도로부터 전처리 온도까지 승온시킬 때에, 처리실(13) 내로의 전처리 가스로서의 모노실란 가스의 공급을 개시하는 점이다.
즉, 제6 실시 형태에서는, 전처리 단계만이 아니라, 처리실(13) 내의 온도를 전처리 온도로까지 승온시키는 승온 단계에 있어서도 처리실(13) 내로 모노실란 가스를 공급하도록 하고 있다.
구체적으로는 다음과 같은 흐름으로 된다.
즉, 보트(7)를 처리실(13) 내로 반입(보트 로딩)한 후에, 처리실(13) 내를 진공 배기하여, 처리실(13) 내를 수소 가스로 치환한다.
그 후, 처리실(13) 내로의 수소 가스의 공급을 유지하면서, 처리실(13) 내의 온도를 전처리 온도로까지 승온시킨다.
이 승온 때부터 처리실(13) 내로의 모노실란 가스의 공급을 개시한다.
처리실(13) 내의 온도가 전처리 온도까지 도달한 후에도, 처리실(13) 내로의 수소 가스 및 모노실란 가스의 공급을 유지하고, 전처리를 한다.
전처리 종료 후, 수소 가스의 공급을 유지한 상태에서, 모노실란 가스의 공급을 정지하고, 전처리를 종료한다.
이와 같이, 처리실(13) 내의 온도를 전처리 온도로까지 승온시킬 때에, 처리 실(13) 내에 수소 가스뿐만 아니라 모노실란 가스도 흘리도록 하면, 수소 가스를 단독으로 흘릴 때보다, 승온시에 비교적 저온부로부터 이탈(탈 가스)하는 O나 C나 H₂O를 효율적으로 트랩할 수 있어 웨이퍼에 흡착시키지 않고 제거할 수 있다. 또한, 웨이퍼 상에 잔류·흡착된 O나 C나 H₂O를 고효율로 제거할 수도 있어 전처리의 효과를 보다 한층 높일 수 있다.
도 18은 전처리 단계를 포함하는 처리 절차의 제7 실시 형태를 나타내고 있다.
이 제7 실시 형태가 제6 실시 형태(도17)와 다른 점은, 수소 가스와 모노실란 가스를 사용하여 실시하는 전처리 단계를, 처리실(13) 내의 온도를 일정 온도로 유지하지 않고 승온하면서 실시하는 점이다.
구체적으로는 다음과 같은 흐름이 된다.
즉, 보트(7)을 처리실(13) 내로 반입(보트 로딩)한 후에, 처리실(13) 내를 진공 배기하고 처리실(13) 내를 수소 가스로 치환한다.
그 후, 처리실(13) 내로의 수소 가스의 공급을 유지하면서, 처리실(13) 내의 온도를 본처리 온도로까지 승온시킨다.
이 승온시부터 처리실(13) 내로의 모노실란 가스의 공급을 개시한다.
처리실(13) 내의 온도가 전처리가 실시 가능한 온도로 도달한 후에도, 처리실(13) 내를 승온하면서 처리실(13) 내로의 수소 가스 및 모노실란 가스의 공급을 유지하고 전처리를 한다.
처리실(13) 내의 온도가 예를 들면 400℃에 도달했을 때, 수소 가스의 공급 을 유지한 상태에서, 모노실란 가스의 공급을 정지하고, 전처리를 종료한다.
그 후에도, 처리실(13) 내의 온도를 승온시키고, 처리실(13) 내의 온도가 본처리 온도로 도달한 후에, 본처리를 실시한다.
그런데, 처리실(13) 내를 비교적 저온인 200℃ 이상 430℃ 이하의 범위 내의 일정 온도에 유지하여 전처리를 할 경우에는, 전처리 중에 비교적 트랩이 어려운 C가 저온부에 흡착하여 웨이퍼 상에 잔류할 경우가 있다.
이 경우에 있어서, 본 실시 형태와 같이, 처리실(13) 내의 온도를 승온시키면서 전처리를 하면, 전처리 중에 웨이퍼의 온도를 상승시킬 수 있고, 저온부에 비교적 흡착하기 쉬운 C를 웨이퍼에 흡착하기 전에 제거할 수 있다.
즉, 본 실시 형태에 따르면 특히, 비교적 트랩이 어려운 C를 고효율로 제거할 수 있어 웨이퍼의 표면에 흡착하는 C를 감소시킬 수 있다.
도 19는 전처리 단계를 포함하는 처리 절차의 제8 실시 형태를 나타내고 있다.
이 제8 실시 형태가 제7 실시 형태(도18)와 다른 점은, 처리실(13) 내의 온도를 본처리 온도까지 승온시키는 승온 단계의 개시로부터 본처리 단계가 종료할 때까지의 사이에 계속적으로 처리실(13) 내에 모노실란 가스를 공급하는 점이다.
구체적으로는, 다음과 같은 흐름이 된다.
즉, 보트(7)를 처리실(13) 내로 반입(보트 로딩)한 후에, 처리실(13) 내를 진공 배기하고, 처리실(13) 내를 수소 가스로 치환한다.
그 후, 처리실(13) 내로의 수소 가스의 공급을 유지한 상태에서, 처리실(13) 내의 온도를 본처리 온도까지 승온시킨다.
이 승온시부터 처리실(13) 내로 모노실란 가스의 공급을 개시한다. 이 승온과정에 있어서 전처리가 실시된다.
처리실(13) 내의 온도가 본처리 온도에 도달한 후에도, 잠시 동안(소정 시간) 처리실(13) 내로의 수소 가스 및 모노실란 가스의 공급을 유지한다.
소정의 시간 경과 후, 모노실란 가스의 공급을 유지한 상태에서, 수소 가스의 공급을 정지함으로써, 본처리가 이루어지게 된다.
본 실시 형태에 따르면, 처리실(13) 내의 온도를 승온시키면서 전처리를 함으로써 상기 제7 실시 형태와 같은 효과가 얻어진다.
또한, 처리실(13) 내의 온도를 본처리 온도까지 승온시키는 승온 단계의 개시시로부터 본처리 단계가 종료할 때까지의 사이에 처리실(13) 내에 모노실란 가스를 계속적으로 공급함으로써, 성막 직전까지 처리실(13) 내의 분위기 중에 잔류한 수분이나 산소를 SiH₄에 의하여 제거할 수 있게 되어 계면 산소 밀도를 저감할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 CVD 장치 및 IC의 제조방법을 사용함으로써, 수소 가스를 사용한 비교적 고온인 전처리(900∼1000℃)를 실시하지 않더라도, 실리콘 웨이퍼 상의 자연 산화막 또는 불순물을 제거하여, 저산소·탄소 밀도로 고품질인 계면을 형성할 수 있다.
본 발명은 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
예를 들면, 상기 실시 형태에 있어서는, 웨이퍼 상에 폴리실리콘 막을 형성할 경우에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 단결정막, 다결정막, 아모르포스(amorphous) 막, 또는 도핑(doping)된 단결정막, 다결정막, 아모르포스 막, 또는 질화막, 또는 산화막, 또는 금속막형성시에 있어서도 적용할 수 있다.
상기 실시 형태에 있어서는, CVD 장치에 대하여 설명했으나, 본 발명은 이에 국한하지 않고, 기판처리장치 전반에 적용할 수 있다.
특히, 본 발명은 기판과 박막과의 사이에 고품질인 계면을 형성할 필요가 있는 경우에 적용시켜 뛰어난 효과를 얻을 수 있다.
본 발명에 따르면, 저온도일 경우라도 양호한 클리닝(cleaning) 효과를 얻을 수 있으므로, 기판에 대한 열 손상이나 서멀 버짓 증대의 발생을 방지하면서, 기판과 박막과의 사이에 저산소·탄소 밀도로 고품질의 계면을 형성할 수 있다.

Claims (22)

  1. 기판을 반응로 내에 반입하는 단계와,
    상기 반응로 내에 전처리 가스로서 실란계 가스를 공급하여 기판에 대하여 전처리를 하는 단계와,
    상기 반응로 내에 처리 가스를 공급하여 상기 전처리가 이루어진 기판에 대하여 본처리를 하는 단계와,
    상기 본처리 후의 기판을 상기 반응로로부터 반출하는 단계를 포함하며,
    상기 전처리 종료 후, 상기 본처리 개시까지의 사이에 있어서, 적어도 상기 반응로 내를 진공 배기할 때에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
  2. 제 1항에 있어서, 상기 전처리 종료 후 상기 본처리 개시까지의 사이에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
  3. 제 1항에 있어서, 상기 전처리를 할 때에는 상기 반응로 내의 온도를 제1 온도로 설정하고, 상기 본처리를 할 때에는 상기 반응로 내의 온도를 상기 제1 온도와 다른 제2 온도로 설정하는 반도체 장치의 제조방법.
  4. 제 1항에 있어서, 상기 기판을 상기 반응로 내에 반입한 후, 상기 반응로 내 의 온도를 상기 전처리를 할 때의 온도까지 승온시키는 단계를 가지며, 이 승온 단계에 있어서도 상기 반응로 내에 상기 전처리 가스를 공급하는 반도체 장치의 제조방법.
  5. 제 1항에 있어서, 상기 전처리는, 상기 반응로 내의 온도를 승온하면서 실행하는 반도체 장치의 제조방법.
  6. 제 1항에 있어서, 상기 전처리를 할 때에는, 상기 반응로 내의 온도는 200℃ 이상 430℃ 이하의 온도로 설정하고, 상기 반응로 내의 압력은 1Pa 이상 10Pa 이하의 압력으로 설정하는 반도체 장치의 제조방법.
  7. 삭제
  8. 기판을 반응로 내에 반입하는 단계와,
    상기 반응로 내에 전처리 가스로서 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하여 기판에 대하여 전처리를 하는 단계와,
    상기 반응로 내에 처리 가스를 공급하여 상기 전처리가 이루어진 기판에 대하여 본처리를 하는 단계와,
    상기 본처리 후의 기판을 상기 반응로로부터 반출하는 단계를 포함하며,
    상기 전처리 종료 후, 상기 본처리 개시까지의 사이에 있어서, 적어도 상기 반응로 내를 진공 배기할 때에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
  9. 기판을 반응로 내에 반입하는 단계와,
    상기 반응로 내의 온도를 전처리 온도로까지 승온시키는 단계와,
    상기 전처리 온도까지 승온시킨 상기 반응로 내에 전처리 가스로서 실란계 가스를 공급하여 상기 기판에 대하여 전처리를 하는 단계와,
    상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하는 단계와,
    상기 본처리 후의 상기 기판을 상기 반응로로부터 반출하는 단계를 포함하고,
    상기 반응로 내의 온도를 상기 전처리 온도까지 승온시키는 단계에 있어서도, 상기 반응로 내에 상기 전처리 가스를 공급하는 반도체 장치의 제조방법.
  10. 삭제
  11. 삭제
  12. 제 8항에 있어서, 상기 전처리 단계에 있어서, 상기 반응로 내에 실리콘 원자를 포함하는 가스를 공급할 때에는, 반응로 내 온도를 제1 온도로 설정하고, 상기 반응로 내에 염소 원자를 포함하는 가스를 공급할 때에는, 상기 반응로 내 온도를 상기 제1 온도와는 다른 제2 온도로 설정하는 반도체 장치의 제조방법.
  13. 제 12항에 있어서, 상기 본처리 단계에서는, 상기 반응로 내 온도를 상기 제2 온도와는 다른 제3의 온도로 설정하는 반도체 장치의 제조방법.
  14. 제 12항에 있어서, 상기 반응로 내 온도를 상기 제1 온도로부터 상기 제2 온도까지 변경할 때에는, 상기 반응로 내에 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
  15. 제 13항에 있어서, 상기 반응로 내의 온도를 상기 제1 온도로부터 상기 제2 온도까지 변경할 때, 및 상기 반응로 내의 온도를 상기 제2 온도로부터 상기 제3의 온도까지 변경할 때에는, 상기 반응로 내에 수소 가스를 계속하여 공급하는 반도체 장치의 제조방법.
  16. 제 8항에 있어서, 상기 실리콘 원자를 포함하는 가스는, 모노실란(SiH₄) 가스 및 디실란(Si2H6) 가스로 구성되는 군(群)으로부터 선택되는 적어도 하나의 가스이며, 상기 염소 원자를 포함하는 가스는, 염화수소(HCl) 가스 및 디클로로실란(SiH₂Cl₂) 가스로 구성되는 군으로부터 선택되는 적어도 하나의 가스인 반도체 장치의 제조방법.
  17. 삭제
  18. 기판을 처리하는 반응로와,
    상기 반응로 내에 전처리 가스로서 실란계 가스를 공급하는 전처리 가스 공급라인과,
    상기 반응로 내에 수소 가스를 공급하는 수소 가스 공급라인과,
    상기 반응로 내에 처리 가스를 공급하는 처리 가스 공급라인과,
    상기 반응로 내를 배기하는 배기라인과,
    상기 배기라인에 설치되어 상기 반응로 내를 진공 배기하는 진공 펌프와,
    상기 반응로 내에 상기 전처리 가스로서 상기 실란계 가스를 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하도록 제어하는 동시에, 상기 전처리 종료 후, 상기 본처리 개시까지의 사이에서, 적어도 상기 반응로 내를 진공 배기하는 때에는, 상기 반응로 내에 항상 수소 가스를 계속하여 공급하도록 제어하는 컨트롤러
    를 포함하는 기판처리장치.
  19. 기판을 처리하는 반응로와,
    상기 반응로 내에 전처리 가스로서 실란계 가스를 공급하는 전처리 가스 공급라인과,
    상기 반응로 내에 처리 가스를 공급하는 처리 가스 공급라인과,
    상기 반응로 내를 배기하는 배기라인과,
    상기 배기라인에 설치되어 상기 반응로 내를 진공 배기하는 진공 펌프와,
    상기 반응로 내에 전처리 가스로서 상기 실란계 가스를 공급하면서 상기 반응로 내의 온도를 상기 전처리 온도로까지 승온시킨 후, 상기 반응로 내에 전처리 가스를 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 상기 기판에 대하여 본처리를 하도록 제어하는 컨트롤러
    를 포함하는 기판처리장치.
  20. 삭제
  21. 기판을 처리하는 반응로와,
    상기 반응로 내에 실리콘 원자를 포함하는 가스를 공급하는 실리콘 함유 가스 공급라인과,
    상기 반응로 내에 염소 원자를 포함하는 가스를 공급하는 염소 함유 가스공급라인과,
    상기 반응로 내에 수소 가스를 공급하는 수소 가스 공급라인과,
    상기 반응로 내에 처리 가스를 공급하는 처리 가스 공급라인과,
    상기 반응로 내를 배기하는 배기라인과,
    상기 배기라인에 설치되어 상기 반응로 내를 진공 배기하는 진공 펌프와,
    상기 반응로 내에 전처리 가스로서 실리콘 원자를 포함하는 가스와, 염소 원자를 포함하는 가스를 교대로 공급하여 기판에 대하여 전처리를 하고, 그 후, 상기 반응로 내에 처리 가스를 공급하여 상기 전처리된 기판에 대하여 본처리를 하도록 제어하며, 상기 전처리 종료 후, 상기 본처리 개시까지의 사이에서, 적어도 상기 반응로 내를 진공 배기할 때에는, 상기 반응로 내에 항상 수소 가스를 계속 공급할 수 있도록 제어하는 컨트롤러
    를 포함하는 기판처리장치.
  22. 삭제
KR1020077006323A 2004-11-08 2005-11-02 반도체 장치의 제조방법 및 기판처리장치 KR100870246B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00324067 2004-11-08
JP2004324067 2004-11-08
JP2005259894 2005-09-07
JPJP-P-2005-00259894 2005-09-07

Publications (2)

Publication Number Publication Date
KR20070040846A KR20070040846A (ko) 2007-04-17
KR100870246B1 true KR100870246B1 (ko) 2008-11-25

Family

ID=36319230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006323A KR100870246B1 (ko) 2004-11-08 2005-11-02 반도체 장치의 제조방법 및 기판처리장치

Country Status (5)

Country Link
US (1) US8293646B2 (ko)
JP (3) JPWO2006049225A1 (ko)
KR (1) KR100870246B1 (ko)
TW (1) TWI350554B (ko)
WO (1) WO2006049225A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809175B2 (ja) 2006-09-28 2011-11-09 株式会社日立国際電気 半導体装置の製造方法
US8282733B2 (en) * 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP5227003B2 (ja) * 2007-11-19 2013-07-03 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8716147B2 (en) * 2007-11-19 2014-05-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
JP5805461B2 (ja) * 2010-10-29 2015-11-04 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5570468B2 (ja) * 2011-04-14 2014-08-13 パナソニック株式会社 プラズマ処理装置及び残留ガスの排気方法
US8926321B2 (en) * 2011-04-25 2015-01-06 Institute of Microelectronics, Chinese Academy of Sciences Heating method for maintaining a stable thermal budget
CN102760638B (zh) * 2011-04-25 2015-02-25 中国科学院微电子研究所 用于保持热预算稳定的加热方法
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101271247B1 (ko) * 2011-08-02 2013-06-07 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
KR101271248B1 (ko) * 2011-08-02 2013-06-07 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
KR101427726B1 (ko) 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
JP2013143429A (ja) * 2012-01-10 2013-07-22 Sharp Corp シリコン含有膜の製造方法および光電変換装置の製造方法
JP6107327B2 (ja) * 2013-03-29 2017-04-05 東京エレクトロン株式会社 成膜装置及びガス供給装置並びに成膜方法
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
KR20180000928A (ko) * 2016-06-24 2018-01-04 세메스 주식회사 가열 처리 유닛, 이를 갖는 베이크 장치 및 이를 이용한 기판 처리 방법
TWI616555B (zh) * 2017-01-17 2018-03-01 漢民科技股份有限公司 應用於半導體設備之噴氣裝置
KR102494377B1 (ko) 2019-08-12 2023-02-07 커트 제이. 레스커 컴파니 원자 스케일 처리를 위한 초고순도 조건
US11569102B2 (en) * 2020-02-14 2023-01-31 Applied Materials, Inc. Oxidation inhibiting gas in a manufacturing system
JP7375069B2 (ja) 2022-03-07 2023-11-07 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102187A (ja) * 1991-10-07 1993-04-23 Seiko Epson Corp 薄膜半導体装置の製造方法及び減圧化学気相堆積装置
KR20040003232A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645257A (ja) * 1992-07-21 1994-02-18 Oki Electric Ind Co Ltd 半導体薄膜形成方法
JPH0669131A (ja) 1992-08-17 1994-03-11 Oki Electric Ind Co Ltd 半導体薄膜形成方法
JP3263176B2 (ja) * 1993-04-16 2002-03-04 株式会社東芝 半導体装置の製造方法、半導体装置の製造装置および自然酸化膜を除去する方法
JPH0927457A (ja) * 1995-07-12 1997-01-28 Sony Corp 薄膜堆積方法
JPH0963955A (ja) * 1995-08-23 1997-03-07 Toyota Central Res & Dev Lab Inc 成膜装置、成膜方法および単結晶膜の製造方法
JP2000182967A (ja) * 1998-12-15 2000-06-30 Sony Corp 気相成長方法および気相成長装置
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
JP2003197547A (ja) 2001-12-28 2003-07-11 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
WO2004044970A1 (ja) 2002-11-11 2004-05-27 Hitachi Kokusai Electric Inc. 基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102187A (ja) * 1991-10-07 1993-04-23 Seiko Epson Corp 薄膜半導体装置の製造方法及び減圧化学気相堆積装置
KR20040003232A (ko) * 2002-07-02 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성방법

Also Published As

Publication number Publication date
JP5303510B2 (ja) 2013-10-02
KR20070040846A (ko) 2007-04-17
JP2010226133A (ja) 2010-10-07
JP2010232672A (ja) 2010-10-14
JP5286328B2 (ja) 2013-09-11
US20090117752A1 (en) 2009-05-07
WO2006049225A1 (ja) 2006-05-11
JPWO2006049225A1 (ja) 2008-05-29
TWI350554B (en) 2011-10-11
TW200629354A (en) 2006-08-16
US8293646B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
KR100870246B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
US8716147B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
JP3023982B2 (ja) 成膜方法
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
US20120312235A1 (en) Manufacturing method of semiconductor apparatus
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR101550590B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
KR101066137B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2010219561A (ja) 基板処理装置及び半導体デバイスの製造方法
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
CN109891555B (zh) 低温外延层形成方法
JP2009044088A (ja) 半導体装置の製造方法
JP2006135296A (ja) 半導体装置の製造方法および熱処理装置
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置
JP2018160585A (ja) 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
JP2004022919A (ja) 半導体装置の製造方法
JP2006216586A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 12