KR100866680B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100866680B1
KR100866680B1 KR1020070057394A KR20070057394A KR100866680B1 KR 100866680 B1 KR100866680 B1 KR 100866680B1 KR 1020070057394 A KR1020070057394 A KR 1020070057394A KR 20070057394 A KR20070057394 A KR 20070057394A KR 100866680 B1 KR100866680 B1 KR 100866680B1
Authority
KR
South Korea
Prior art keywords
gate
pattern
semiconductor device
manufacturing
layer
Prior art date
Application number
KR1020070057394A
Other languages
English (en)
Inventor
김경민
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070057394A priority Critical patent/KR100866680B1/ko
Application granted granted Critical
Publication of KR100866680B1 publication Critical patent/KR100866680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자 공정 시 스페이서 월에서 생기는 mobile ion의 Vt 변화를 막기 위해 HCl을 확산시켜 고정전하로 만들기 위한 것으로, 이를 위한 본 발명은, 반도체 기판 상에 게이트 패턴을 형성하고, 게이트 패턴이 형성된 반도체 기판 전면에 절연 물질을 형성하며, 형성된 절연 물질 상에 HCl 확산 공정을 실시하며, HCl 확산 공정이 실시된 상태에서 식각 공정을 선택적으로 실시하여 형성된 게이트 패턴 측벽에 스페이서 월을 형성한다. 따라서, 확산된 HCl이 mobile ion인 Na+(혹은 K+)와 결합하여 NaCl(혹은 KCl)을 형성하게 되어 고정전하로 만들어 Vt의 영향을 최소화할 수 있으며, 이러한 Vt의 최소화로 인하여 mobile ion의 오염을 효율적으로 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 극대화시킬 수 있다.
스페이서 월, HCl, 확산, 식각

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING OF SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 수직 단면도,
도 2a 내지 도 2b는 종래 플래쉬 메모리 소자에서 이동성 이온(mobile ion)(e 혹은 e-)의 영향에 의한 오염을 도식화한 도면,
도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 각 공정별 수직 단면도,
도 4는 본 발명에 따른 확산된 HCl이 이동성 이온인 Na+와 결합하여 NaCl을 형성하게 되어 이동성 이온으로 작용하지 못하게 되는 도면.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 플래쉬 메모리 소자의 스페이서 월(spacer wall) 공정에서 염화수소(HCl)를 이용하여 이동성 이온의 오염(contamination)을 방지할 수 있는 방법에 관한 것이다.
주지된 바와 같이, 반도체 메모리 소자들 중에서 플래쉬 메모리 소자는 전원 이 공급되지 않을지라도 메모리 셀에 저장된 정보가 소멸되지 않는 특성을 갖는다. 따라서 컴퓨터에 사용되는 메모리 카드 등에 널리 사용되고 있다. 이러한 플래쉬 메모리 소자의 단위 셀로서 부유(Floating) 게이트와 제어(Control) 게이트 전극이 차례로 적층된 구조를 갖는 메모리 셀이 널리 채택되고 있다.
즉, 도 1a 및 도 1b는 종래 기술에 따른 플래쉬 메모리를 위한 반도체 소자의 제조 방법을 순차적으로 도시한 단면도이다.
먼저, 반도체 기판(P-Substrate)(101) 상에 게이트 산화막층과, 부유 게이트층, 그리고 ONO(Oxide- Nitride-Oxide)층과 제어 게이트층을 순차적으로 증착한 상태에서, 목표로 하는 임의의 패턴으로 설계된 레티클을 이용하는 노광 공정과 현상 공정인 포토 리소그라피(Photo lithography) 공정을 실시하여 전면 증착된 감광막(Photo Resist, PR)의 일부를 선택적으로 제거하여 PR 패턴을 형성하고, 이 형성된 PR 패턴을 마스크로 식각 공정을 실시하여 일 예로, 도 1a에 도시된 바와 같이, 게이트 패턴으로 구분된 게이트 산화막(103)과 부유 게이트(105) 그리고 ONO(107)와 제어 게이트(109)를 형성한다.
다음에, 게이트 패턴이 형성된 반도체 기판(101) 전면에 절연 물질, 예컨대 실리콘 산화막(SiO2)을 증착하고 이를 식각(예컨대, 건식 방식)하여 일 예로, 도 1b에 도시된 바와 같이 게이트 패턴 측벽에 스페이서 월(111)을 형성한다.
그러나, 상술한 바와 같이 종래 기술에 따른 부유 게이트 타입의 플래쉬 메모리를 위한 반도체 소자의 제조 방법에서 용량 보존 성능(charge retention)은 용 량 이득(charge gain), 용량 손실(charge loss), 이동성 이온에 큰 영향을 받는다.
다시 말하여, 용량 이득 및 용량 손실의 주 원인은 ONO 및 산화막(oxide)의 영향 그리고 이동성 이온(e 혹은 e-)에 의한 오염 때문이다. 이중, 도 2a 내지 도 2b는 종래 플래쉬 메모리 소자에서 이동성 이온의 영향에 의한 오염을 도식화한 도면으로서, 먼저 도 2a를 참조하면 부유 게이트(105)에서 스페이서 월(111)(SiO2 내부에 Na+의 이온이 존재함)의 방향으로 e-의 이온이 이동되고, 도 2b를 참조하면 Na+의 ion이 존재하는 스페이서 월(111)에서 부유 게이트(105)의 방향으로 e의 이온이 이동되어 된 것으로, 이와 같이 이동성 이온으로 인하여 용량 이득 및 용량 손실이 생겨 소자의 용량 보존 성능에 악영향을 끼치게 되어 반도체 소자의 수율 및 신뢰성을 감소시키게 되는 문제점을 갖는다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 플래쉬 메모리 소자 공정 시 스페이서 월에서 생기는 이동성 이온의 임계전압(Vt) 변화(shift)를 막기 위해 HCl을 확산시켜 고정전하로 만들어 Vt의 영향을 최소화하여 이동성 이온의 오염을 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 반도체 소자의 제조 방법은 반도체 기판 상에 게이트 패턴을 형성하는 단계와, 게이트 패턴이 형성된 반도체 기판 전면에 절연 물질을 형성하는 단계와, 형성된 절연 물질 상에 확산 공정을 실시하는 단계와, 확산 공정이 실시된 상태에서 식각 공정을 선택적으로 실시하여 형성된 게이트 패턴 측벽에 스페이서 월을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해하게 될 것이다.
본 발명의 핵심 기술요지를 살펴보면, 반도체 기판(301) 상에 게이트 산화막층과, 부유 게이트층, 그리고 ONO층과 제어 게이트층을 순차적으로 증착한 상태에서, 전면 증착된 PR의 일부를 선택적으로 제거하여 PR 패턴을 형성하고, 이 형성된 PR 패턴을 마스크로 식각 공정을 실시하여 게이트 패턴으로 구분된 게이트 산화막(303)과 부유 게이트(305) 그리고 ONO(307)와 제어 게이트(309)를 형성한다.
다음에, 게이트 패턴이 형성된 반도체 기판(301) 전면에 절연 물질, 예컨대 실리콘산화막(SiO2)을 증착한 후, 퍼니스 등의 열처리 장비를 이용하여 기설정된 온도(예컨대, 200℃∼500℃) 동안 유지시키면서 HCl을 확산(diffusion)(313)시킨다.
마지막으로, HCl이 확산된 상태에서 식각 공정을 선택적으로 실시하여 게이트 패턴 측벽에 스페이서 월(311a)을 형성할 수 있는 것으로, 이러한 기술적 작용을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 각 공정별 수직 단면도이다.
먼저, 도 3a를 참조하면, 반도체 기판(예컨대, 실리콘 기판, 세라믹 기판, 고분자 기판 등)(301) 상에 게이트 산화막층과, 부유 게이트층, 그리고 ONO층과 제어 게이트층을 순차적으로 증착한 상태에서, 목표로 하는 임의의 패턴으로 설계된 레티클을 이용하는 노광 공정과 현상 공정인 포토 리소그라피(Photo lithography) 공정을 실시하여 전면 증착된 PR의 일부를 선택적으로 제거하여 PR 패턴을 형성하고, 이 형성된 PR 패턴을 마스크로 식각 공정을 실시하여 일 예로, 도 3a에 도시된 바와 같이 게이트 패턴으로 구분된 게이트 산화막(303)과 부유 게이트(305) 그리고 ONO(307)와 제어 게이트(309)를 형성한다.
다음에, 게이트 패턴이 형성된 반도체 기판(301) 전면에 절연 물질, 예컨대 실리콘산화막(SiO2)을 일 예로, 도 3b에 도시된 바와 같이 증착한다.
이어서, 퍼니스 등의 열처리 장비를 이용하여 기설정된 온도(예컨대, 200℃∼500℃) 동안 유지시키면서 일 예로, 도 3c에 도시된 바와 같이 HCl을 확산(diffusion)(313)시킨다.
마지막으로, HCl이 확산된 상태에서 식각(예컨대, 반응성 이온 식각(RIE : Reactive Ion Etching)) 공정을 선택적으로 실시하여 일 예로, 도 3d에 도시된 바와 같이 게이트 패턴 측벽에 스페이서 월(311a)을 형성함에 따라 확산된 HCl이 스페이서 월(311a)의 특성을 향상시킬 수 있다.
즉, 도 4에 도시된 바와 같이, 확산된 HCl이 스페이서 월(311a)인 SiO2 내부 에 존재하는 이동성 이온 차지(charge)를 감소시키기 때문에 확산된 HCl은 이동성 이온인 Na+(혹은 K+)와 결합하여 NaCl(혹은 KCl)을 형성하게 되어 이동성 이온으로 작용하지 못하게 된다.
따라서, 플래쉬 메모리 소자 공정 시 스페이서 월에서 생기는 이동성 이온의 Vt 변화를 막기 위해 HCl을 확산시키는 공정을 추가 진행함으로써, 확산된 HCl이 이동성 이온인 Na+(혹은 K+)와 결합하여 NaCl(혹은 KCl)을 형성하게 되어 고정전하(charge)로 만들어 Vt의 영향을 최소화하여 이동성 이온의 오염을 방지할 수 있다.
또한, 본 발명의 사상 및 특허청구범위 내에서 권리로서 개시하고 있으므로, 본원 발명은 일반적인 원리들을 이용한 임의의 변형, 이용 및/또는 개작을 포함할 수도 있으며, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 특허청구범위의 제한 범위 내에 포함되는 모든 사항을 포함한다.
상기에서 설명한 바와 같이, 본 발명은 플래쉬 메모리 소자 공정 시 스페이서 월에서 생기는 이동성 이온의 Vt 변화를 막기 위해 HCl을 확산시키는 공정을 추가 진행하여 게이트 패턴 측벽에 스페이서 월을 형성함으로써, 확산된 HCl이 이동성 이온인 Na+(혹은 K+)와 결합하여 NaCl(혹은 KCl)을 형성하게 되어 고정전하로 만들어 Vt의 영향을 최소화할 수 있으며, 이러한 Vt의 최소화로 인하여 이동성 이온의 오염을 효율적으로 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 극대화시 킬 수 있는 효과가 있다.

Claims (7)

  1. (a) 반도체 기판 상에 게이트 패턴을 형성하는 단계와,
    (b) 상기 게이트 패턴이 형성된 반도체 기판 전면에 절연 물질을 형성하는 단계와,
    (c) 상기 (b)단계에서 형성된 절연 물질 상에 확산 공정을 실시하는 단계와,
    (d) 상기 (c)단계에서 확산 공정이 실시된 상태에서 식각 공정을 선택적으로 실시하여 상기 (a)단계에서 형성된 게이트 패턴 측벽에 스페이서 월을 형성하는 단계
    를 포함하며,
    상기 확산 공정은, HCl을 이용하여 진행하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 확산 공정은, 퍼니스를 이용하여 200℃∼500℃ 이내의 범위인 온도로 유지시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 게이트 패턴은, 게이트 산화막과 부유 게이트 그리고 ONO와 제어 게이트가 순차적으로 형성되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 삭제
KR1020070057394A 2007-06-12 2007-06-12 반도체 소자의 제조 방법 KR100866680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057394A KR100866680B1 (ko) 2007-06-12 2007-06-12 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057394A KR100866680B1 (ko) 2007-06-12 2007-06-12 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100866680B1 true KR100866680B1 (ko) 2008-11-04

Family

ID=40283551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057394A KR100866680B1 (ko) 2007-06-12 2007-06-12 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100866680B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053053A (ko) * 1995-12-29 1997-07-29 김주용 모스트랜지스터 제조 방법
KR20000073511A (ko) * 1999-05-11 2000-12-05 황인길 반도체 소자의 샐리사이드 형성 방법
KR20040002301A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20060076909A (ko) * 2004-12-29 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053053A (ko) * 1995-12-29 1997-07-29 김주용 모스트랜지스터 제조 방법
KR20000073511A (ko) * 1999-05-11 2000-12-05 황인길 반도체 소자의 샐리사이드 형성 방법
KR20040002301A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20060076909A (ko) * 2004-12-29 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
KR101170289B1 (ko) 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법
JP4659527B2 (ja) 半導体装置の製造方法
JP2008066689A (ja) 半導体素子の製造方法
US20080261389A1 (en) Method of forming micro pattern of semiconductor device
CN101728252B (zh) 形成快闪存储器栅极的方法以及快闪存储器
JP2007180482A (ja) フラッシュメモリ素子の製造方法
KR100771805B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20110076221A (ko) 반도체 소자 및 그 제조 방법
KR100650857B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2004104124A (ja) 側壁ゲートとｓｏｎｏｓセル構造を有する不揮発性メモリ素子の製造方法
KR100806785B1 (ko) 3차원 플래시 메모리 셀 형성 방법
KR100866680B1 (ko) 반도체 소자의 제조 방법
US9548310B2 (en) Semiconductor device
KR100555485B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100810417B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
KR100463184B1 (ko) 비휘발성 메모리 장치 제조 방법
JP2014053436A (ja) 半導体記憶装置の製造方法
Hu et al. Self-aligned double patterning (SADP) process even-odd uniformity improvement
KR100712820B1 (ko) 반도체 소자의 제조 방법
JP2011165933A (ja) 半導体装置の製造方法
KR100971206B1 (ko) 반도체 장치의 제조 방법
CN107078134A (zh) 用于制造在相邻底部电极之间具有增大的间隔的存储装置的方法
TWI525752B (zh) 非揮發性記憶體及其製作方法
KR100731057B1 (ko) 플래시 메모리 소자의 플로팅 게이트 패터닝 방법
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee