KR100463184B1 - 비휘발성 메모리 장치 제조 방법 - Google Patents
비휘발성 메모리 장치 제조 방법 Download PDFInfo
- Publication number
- KR100463184B1 KR100463184B1 KR10-2003-0006416A KR20030006416A KR100463184B1 KR 100463184 B1 KR100463184 B1 KR 100463184B1 KR 20030006416 A KR20030006416 A KR 20030006416A KR 100463184 B1 KR100463184 B1 KR 100463184B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor substrate
- sacrificial oxide
- gate
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 108010033145 microsomal ethanol-oxidizing system Proteins 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Abstract
SONOS 구조의 비휘발성 메모리 장치 및 그 제조 방법에 관한 것으로, 그 목적은 사진식각공정의 횟수를 대폭 줄여 간단하고도 저렴한 방법으로 SONOS 구조의 비휘발성 메모리 장치를 제조하는 것이다. 이를 위해 본 발명에서는, 반도체 기판 상에 희생산화막을 형성하고 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 단계; 노출된 반도체 기판 내로 제1도전형의 불순물 이온을 주입하여 제1반도체 영역을 형성하는 단계; 반도체 기판의 상부 전면에 추가산화막 및 질화막을 차례로 형성하는 단계; 질화막, 추가산화막, 및 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 게이트구를 형성하는 단계; 반도체 기판의 상부 전면에 게이트산화막을 형성하고, 게이트산화막 상에 다결정실리콘층을 형성하여 게이트구를 매립하는 단계; 희생산화막이 노출될 때까지 화학기계적 연마하는 단계; 희생산화막과, 다결정실리콘층의 측벽 상에 형성된 게이트산화막, 질화막 및 추가산화막을 제거하는 단계; 다결정실리콘층 외방의 반도체 기판 내에 제2도전형의 불순물 이온을 주입하여 소스 및 드레인 영역을 형성하는 단계를 포함하여 SONOS 구조의 비휘발성 메모리 장치를 제조한다.
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분된다. 휘발성 메모리 장치는 디램(DRAM : dynamic random access memory), 에스램(SRAM : static random access memory) 등의 램(RAM)이 대부분을 차지하고 있는 것으로서, 전원 인가시 데이터의 입력 및 보존이 가능하지만, 전원 제거시 데이터가 휘발되어버려 보존이 불가능한 특징을 가진다.
반면에, 비휘발성 메모리 장치는 롬(ROM : read only memory)이 대부분을 차지하고 있는 것으로서, 전원이 인가되지 않아도 데이터가 보존되는 특징을 가진다.
현재, 공정기술 측면에서 비휘발성 메모리 장치는 플로팅 게이트(floating gate) 계열과, 두 종류 이상의 유전막이 2층 또는 3층으로 적층된 엠아이에스(MIS : metal insulator semiconductor) 계열로 구분된다.
플로팅 게이트 계열의 비휘발성 메모리 장치는 전위우물(potential well)을 이용하여 기억 특성을 구현하며, 현재 플래쉬 이이프롬(EEPROM : electrically erasable programmable read only memory)으로 가장 널리 응용되고 있는 이티오엑스(ETOX : EPROM tunnel oxide) 구조가 대표적이다.
반면에, MIS 계열의 비휘발성 메모리 장치는 유전막 벌크, 유전막과 유전막 사이의 계면, 그리고 유전막과 반도체 사이의 계면에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 EEPROM으로 주로 응용되고 있는 엠오엔오에스/에스오엔오에스(MONOS/SONOS : metal/silicon ONO semiconductor) 구조가 대표적이다.
도 1은 종래 SONOS 구조의 비휘발성 메모리 장치를 도시한 단면도로서, 이에 도시된 바와 같이, 반도체 기판(1) 내에 인(P)을 주입하여 제1반도체영역(2)을 형성하고, 그 위에 산화막/질화막/산화막의 적층구조인 ONO층(3)을 형성한 후, ONO층(3) 위에 다결정 실리콘층(4)을 형성함으로써. 반도체/ONO/반도체 구조인 SONOS 구조를 완성하였다.
이러한 종래 SONOS 구조의 비휘발성 메모리 장치 제조 방법에서는 필수적으로 여러 번의 사진식각공정을 수행하여야만 했으므로 공정이 복잡하고 제조가 많이 시간과 비용이 드는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 사진식각공정의 횟수를 대폭 줄여 간단하고도 저렴한 방법으로 SONOS 구조의 비휘발성 메모리 장치를 제조하는 것이다.
도 1은 종래 비휘발성 메모리 장치를 도시한 단면도이다.
도 2a 내지 도 2f는 본 발명에 따른 비휘발성 메모리 장치의 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 다마신 공정을 이용하여 게이트를 형성하고, 따라서 단 2회의 사진식각공정만을 수행하여 SONOS 구조의 비휘발성 메모리 장치를 제조하는 것을 특징으로 한다.
즉, 본 발명에 따른 비휘발성 메모리 장치의 제조 방법은, 반도체 기판 상에 희생산화막을 형성하고 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 단계; 노출된 반도체 기판 내로 제1도전형의 불순물 이온을 주입하여 제1반도체 영역을 형성하는 단계; 반도체 기판의 상부 전면에 추가산화막 및 질화막을 차례로 형성하는 단계; 질화막, 추가산화막, 및 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 게이트구를 형성하는 단계; 반도체 기판의 상부 전면에 게이트산화막을 형성하고, 게이트산화막 상에 다결정실리콘층을 형성하여 게이트구를 매립하는 단계; 희생산화막이 노출될 때까지 화학기계적 연마하는 단계; 희생산화막과, 다결정실리콘층의 측벽 상에 형성된 게이트산화막, 질화막 및 추가산화막을 제거하는 단계; 다결정실리콘층 외방의 반도체 기판 내에 제2도전형의 불순물 이온을 주입하여 소스 및 드레인 영역을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명에 따른 비휘발성 메모리 장치 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 2f는 본 발명에 따른 비휘발성 메모리 장치 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11) 상에 희생산화막(12)을 형성한 후, 희생산화막(12)의 소정영역을 선택적으로 식각하는 제1차 사진식각공정을 수행하고, 식각된 부분을 통해 실리콘웨이퍼(11)를 노출시킨다.
이 때 희생산화막(12)을 선택적으로 식각하는 부분에는 이후 SONOS 소자가 형성될 것이므로 이를 고려하여 SONOS 소자에 알맞은 크기의 폭으로 식각하며, 마찬가지로 희생산화막(12)의 증착 두께 역시 SONOS 소자에 알맞은 크기의 두께로 정한다.
이어서, 노출된 실리콘웨이퍼(11) 내로 문턱전압 조절을 위한 제1도전형의 불순물 이온주입을 수행하여 제1반도체 영역(13)을 형성한다.
다음, 도 2b에 도시된 바와 같이, 노출된 실리콘웨이퍼(11)를 포함하여 희생산화막(12)의 상부 전면에 추가산화막(14) 및 질화막(15)을 적층하여 ON층을 형성한다.
이어서, 질화막(15) 상에 감광막을 도포하고 노광 및 현상하여 게이트 형성을 위한 감광막 패턴(16)을 형성한다.
다음, 도 2c에 도시된 바와 같이, 감광막 패턴(16)을 마스크로 하여 노출된 질화막(15), 추가산화막(14) 및 희생산화막(12)를 식각하는 제2차 사진식각공정을수행하고, 식각된 부분을 통해 실리콘웨이퍼(11)를 노출시킨다.
이어서, 실리콘웨이퍼(11)의 상부 전면에 게이트산화막(17)을 형성하고, 그 위에 다결정실리콘층(18)을 두껍게 증착한다.
이 때 다결정실리콘층(18)은 제2차 사진식각공정을 통해 식각된 부분을 완전히 매립하며, 이렇게 매립된 다결정실리콘층(18)은 이후 게이트로 작용할 것이다. 따라서 게이트로 작용할 다결정실리콘층을 매립에 의한 방법으로, 즉 다마신(damascene) 공정으로 형성한 것이다.
다음, 도 2d에 도시된 바와 같이, 희생산화막(12)이 노출될 때까지 화학기계적 연마하여 상면을 평탄화시킨다. 이 때 질화막(15)을 연마종료층으로 사용하여 질화막(15)이 노출되는 시점에 식각을 종료한 후 소정 시간 과식각하여 희생산화막(12)을 노출시킨다.
다음, 도 2e에 도시된 바와 같이, 희생산화막(12)과 다결정실리콘층(18)의 측벽에 형성된 게이트산화막(17), 질화막(15), 및 추가산화막(14)을 습식식각하여 제거한다.
다음, 도 2f에 도시된 바와 같이, 실리콘웨이퍼(11)의 상부전면에 보호막(19)을 형성한 후, 다결정실리콘층(18)을 마스크로 하여 실리콘웨이퍼(11) 내에 제1반도체 영역(13)에 주입된 불순물 이온과 반대 도전형을 가지는 불순물 이온을 저농도로 주입하여 엘디디영역을 형성한다.
이어서, 다결정실리콘층(18), 게이트산화막(17), 질화막(15), 및 추가산화막(14)의 측벽에 위치하는 보호막(19) 상에 사이드월(20)을 형성한 후, 사이드월(20) 및 다결정실리콘층(18)을 마스크로 하여 실리콘웨이퍼(11) 내에 엘디디영역에 주입된 불순물 이온과 동일 도전형을 가지는 불순물 이온을 고농도로 주입하여 소스 및 드레인 영역(21)을 형성함으로써 SONOS 구조의 비휘발성 메모리 장치의 제조를 완료한다.
상술한 바와 같이, 본 발명에 따른 방법에서는 2회의 사진식각공정만으로 SONOS 구조의 비휘발성 메모리 장치를 제조할 수 있다.
상술한 바와 같이, 본 발명에서는 다마신 공정을 이용하여 게이트를 형성하고, 따라서 단 2회의 사진식각공정만을 수행하여 SONOS 구조의 비휘발성 메모리 장치를 제조하기 때문에, 공정이 단순화되고 제조에 소요되는 비용과 시간을 줄일 수 있는 효과가 있다.
Claims (5)
- 반도체 기판 상에 희생산화막을 형성하고 상기 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 단계;상기 노출된 반도체 기판 내로 제1도전형의 불순물 이온을 주입하여 제1반도체 영역을 형성하는 단계;상기 반도체 기판의 상부 전면에 추가산화막 및 질화막을 차례로 형성하는 단계;상기 질화막, 추가산화막, 및 희생산화막을 선택적으로 식각하여 소정폭의 반도체 기판을 노출시키는 게이트구를 형성하는 단계;상기 반도체 기판의 상부 전면에 게이트산화막을 형성하고, 상기 게이트산화막 상에 다결정실리콘층을 형성하여 상기 게이트구를 매립하는 단계;상기 희생산화막이 노출될 때까지 화학기계적 연마하는 단계;상기 희생산화막과, 상기 다결정실리콘층의 측벽 상에 형성된 게이트산화막, 질화막 및 추가산화막을 제거하는 단계;상기 다결정실리콘층 외방의 반도체 기판 내에 제2도전형의 불순물 이온을 주입하여 소스 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제 1 항에 있어서,상기 희생산화막이 노출될 때까지 화학기계적 연마하는 단계에서는, 상기 질화막을 연마종료층으로 사용하여 상기 질화막이 노출되는 시점에 식각을 종료한 후 소정 시간 과식각하여 희생산화막을 노출시키는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제 2 항에 있어서,상기 희생산화막과, 상기 다결정실리콘층의 측벽 상에 형성된 게이트산화막, 질화막 및 추가산화막을 제거하는 단계에서는 습식식각으로 제거하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,상기 소스 및 드레인 영역을 형성하는 단계에서는, 상기 다결정실리콘층을 마스크로 하여 상기 반도체 기판 내에 제2도전형의 불순물 이온을 저농도로 주입하여 엘디디영역을 형성하고, 상기 다결정실리콘층의 측벽에 사이드월을 형성한 후, 상기 사이드월 및 다결정실리콘층을 마스크로 하여 상기 반도체 기판 내에 제2도전형의 불순물 이온을 고농도로 주입하여 소스 및 드레인 영역을 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제 4 항에 있어서,상기 엘디디영역을 형성하기 전에, 상기 반도체 기판의 상부 전면에 보호막을 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006416A KR100463184B1 (ko) | 2003-01-30 | 2003-01-30 | 비휘발성 메모리 장치 제조 방법 |
| US10/749,608 US7049195B2 (en) | 2003-01-30 | 2003-12-31 | Methods of fabricating non-volatile memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006416A KR100463184B1 (ko) | 2003-01-30 | 2003-01-30 | 비휘발성 메모리 장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069863A KR20040069863A (ko) | 2004-08-06 |
| KR100463184B1 true KR100463184B1 (ko) | 2004-12-23 |
Family
ID=32822625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006416A KR100463184B1 (ko) | 2003-01-30 | 2003-01-30 | 비휘발성 메모리 장치 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7049195B2 (ko) |
| KR (1) | KR100463184B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020004623A1 (ja) * | 2018-06-29 | 2021-04-30 | 三菱ケミカル株式会社 | 滑り止め加工剤、滑り止め加工された繊維加工品、及び滑り止め加工された繊維加工品の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546692B1 (ko) * | 2004-05-03 | 2006-01-26 | 동부아남반도체 주식회사 | 플래시 메모리 소자의 제조 방법 |
| JP5998521B2 (ja) | 2012-02-28 | 2016-09-28 | セイコーエプソン株式会社 | 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387534A (en) | 1994-05-05 | 1995-02-07 | Micron Semiconductor, Inc. | Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells |
| US6117730A (en) * | 1999-10-25 | 2000-09-12 | Advanced Micro Devices, Inc. | Integrated method by using high temperature oxide for top oxide and periphery gate oxide |
| US6444545B1 (en) | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
| DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
| US6440797B1 (en) | 2001-09-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory |
-
2003
- 2003-01-30 KR KR10-2003-0006416A patent/KR100463184B1/ko not_active IP Right Cessation
- 2003-12-31 US US10/749,608 patent/US7049195B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020004623A1 (ja) * | 2018-06-29 | 2021-04-30 | 三菱ケミカル株式会社 | 滑り止め加工剤、滑り止め加工された繊維加工品、及び滑り止め加工された繊維加工品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7049195B2 (en) | 2006-05-23 |
| US20040157451A1 (en) | 2004-08-12 |
| KR20040069863A (ko) | 2004-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100632634B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| US6790721B2 (en) | Metal local interconnect self-aligned source flash cell | |
| KR100771805B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100442883B1 (ko) | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
| US20080048253A1 (en) | Semiconductor device having a recess channel structure and method for manufacturing the same | |
| KR100643468B1 (ko) | 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법 | |
| KR100463184B1 (ko) | 비휘발성 메모리 장치 제조 방법 | |
| US7041555B2 (en) | Method for manufacturing flash memory device | |
| EP1898460B1 (en) | Semiconductor device and fabrication method thereof | |
| US8034681B2 (en) | Method of forming flash memory device having inter-gate plug | |
| US7005355B2 (en) | Method for fabricating semiconductor memories with charge trapping memory cells | |
| KR100806039B1 (ko) | 플래시 메모리 소자 및 이의 제조 방법 | |
| KR100545167B1 (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| KR100733228B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100620219B1 (ko) | 메모리 소자의 제조방법 | |
| KR100751661B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100489517B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR100423577B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100472009B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100472008B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR101001445B1 (ko) | 반도체 소자의 이온 주입 방법 | |
| KR100875023B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
| KR100932133B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |