KR100855193B1 - 허브-기반 메모리 서브-시스템에서 양방향 데이터 버스용데이터 바이패스 장치 및 방법 - Google Patents
허브-기반 메모리 서브-시스템에서 양방향 데이터 버스용데이터 바이패스 장치 및 방법 Download PDFInfo
- Publication number
- KR100855193B1 KR100855193B1 KR1020067018092A KR20067018092A KR100855193B1 KR 100855193 B1 KR100855193 B1 KR 100855193B1 KR 1020067018092 A KR1020067018092 A KR 1020067018092A KR 20067018092 A KR20067018092 A KR 20067018092A KR 100855193 B1 KR100855193 B1 KR 100855193B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- data
- coupled
- output
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Dram (AREA)
Abstract
Description
Claims (43)
- 허브-기반 메모리 모듈용 메모리 허브에 있어서,각 데이터 버스들에 연결하는 제 1 및 제 2 링크 인터페이스들;상기 제 1 및 제 2 링크 인터페이스들에 연결되어, 데이터를 상기 제 1 및 제 2 링크 인터페이스들 간에 전송하는 데이터 경로; 및상기 데이터 경로에 연결되어, 상기 데이터 경로 상에 기록 데이터를 연결하고 상기 기록 데이터를 일시적으로 저장시켜 상기 기록 데이터가 일시적으로 저장되는 동안 판독 데이터가 상기 데이터 경로를 통해서 전송되도록 하는 기록 바이패스 회로를 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 1 항에 있어서,상기 기록 바이패스 회로는:상기 데이터 경로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 데이터 경로에 연결되는 입력을 갖고 상기 멀티플렉서의 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는, 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 상기 제 2 입력을 상기 멀티플렉서의 출력에 연결하도록 활성화될 때 상기 선택 신호 및 상기 활성 신호를 발생시키는 선택 회로를 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 2 항에 있어서,상기 기록 바이패스 회로는 상기 데이터 경로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 1 항에 있어서,상기 데이터 경로에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치 인터페이스가 연결될 수 있는 적어도 하나의 메모리 장치에 연결하는, 허브-기반 메모리 모듈용 메모리 허브.
- 허브-기반 메모리 모듈용 메모리 허브에 있어서,제 1 데이터 버스에 연결하여 데이터를 상기 제 1 데이터 버스에 제공하고 상기 제 1 데이터 버스로부터 데이터를 수신하는 제 1 링크 인터페이스;제 2 데이터 버스에 연결하여 데이터를 상기 제 2 데이터 버스에 제공하고 상기 제 2 데이터 버스로부터 데이터를 수신하는 제 2 링크 인터페이스;상기 제 1 및 제 2 링크 인터페이스들에 연결되어 상기 제 1 및 제 2 링크 인터페이스들 간에 데이터를 연결하는 스위칭 회로; 및상기 스위칭 회로에 연결된 데이터 바이패스 회로로서, 상기 제 1 또는 제 2 링크 인터페이스들 중 어느 하나에 의해 수신되는 제 1 세트의 데이터를 저장하여 제 2 세트의 데이터가 상기 제 1 세트의 데이터에 의한 간섭없이 상기 제 1 및 제 2 링크 인터페이스들 간에 연결되도록 하는, 상기 데이터 바이패스 회로를 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 5 항에 있어서,상기 데이터 바이패스 회로는:상기 스위칭 회로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 스위칭 회로에 연결되는 입력을 갖고 상기 멀티플렉서의 상기 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는, 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 상기 제 2 입력을 상기 멀티플렉서의 출력에 연결하도록 활성화될 때 상기 선택 신호 및 활성 신호를 발생시키는 선택 회로를 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 6 항에 있어서,상기 데이터 바이패스 회로는 상기 스위칭 회로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 5 항에 있어서,상기 스위칭 회로에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치 인터페이스가 연결될 수 있는 적어도 하나의 메모리 장치에 연결하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 8 항에 있어서,상기 메모리 장치 인터페이스는:메모리 제어기 버스를 통해서 상기 데이터 경로에 연결되고 메모리 장치가 연결될 수 있는 메모리 장치 단자를 더 갖는 메모리 제어기;상기 메모리 제어기에 연결되어 메모리 요청들을 저장하는 기록 버퍼; 및상기 메모리 제어기에 연결되어 데이터를 저장하는 캐시를 포함하는, 허브-기반 메모리 모듈용 메모리 허브.
- 제 5 항에 있어서,상기 제 1 세트의 데이터는 기록 데이터를 나타내고 상기 제 2 세트의 데이터는 판독 데이터를 나타내는, 허브-기반 메모리 모듈용 메모리 허브.
- 메모리 모듈에 있어서,다수의 메모리 장치들; 및상기 다수의 메모리 장치들에 연결되는 메모리 허브를 포함하고:상기 메모리 허브는,각 데이터 버스들에 연결하는 제 1 및 제 2 링크 인터페이스들;상기 제 1 및 제 2 링크 인터페이스들에 연결되어 데이터를 상기 제 1 및 제 2 링크 인터페이스들 간에 전송하는 데이터 경로; 및상기 데이터 경로에 연결되어, 상기 데이터 경로 상에 기록 데이터를 연결하고 상기 기록 데이터를 일시적으로 저장시켜 상기 기록 데이터가 일시적으로 저장되는 동안 판독 데이터가 상기 데이터 경로를 통해서 전송되도록 하는 기록 바이패스 회로를 포함하는, 메모리 모듈.
- 제 11 항에 있어서,상기 메모리 허브의 기록 바이패스 회로는:상기 데이터 경로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 데이터 경로에 연결되는 입력을 갖고 상기 멀티플렉서의 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는, 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 상기 제 2 입력을 상기 멀티플렉서의 출력에 연결하도록 활성화될 때 상기 선택 신호 및 활성 신호를 발생시키는 선택 회로를 포함하는, 메모리 모듈.
- 제 12 항에 있어서,상기 메모리 허브의 상기 기록 바이패스 회로는 상기 데이터 경로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 메모리 모듈.
- 제 11 항에 있어서,상기 메모리 허브는 상기 데이터 경로 및 상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치에 연결하는, 메모리 모듈.
- 제 14 항에 있어서,상기 메모리 허브의 상기 메모리 장치 인터페이스는:메모리 제어기 버스를 통해서 상기 데이터 경로에 연결되고 메모리 장치 버스를 통해서 상기 다수의 메모리 장치들 중 적어도 하나에 더 연결되는 메모리 제어기;상기 메모리 제어기에 연결되어, 상기 메모리 제어기에 연결되는 상기 메모리 장치로 향하는 메모리 요청들을 저장하는 기록 버퍼; 및상기 메모리 제어기에 연결되어, 상기 메모리 장치에 제공되거나 상기 메모리 장치로부터 검색되는 데이터를 저장하는 캐시를 포함하는, 메모리 모듈.
- 메모리 모듈에 있어서,다수의 메모리 장치들; 및상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 허브를 포함하고,상기 메모리 허브는,제 1 데이터 버스에 연결하여 데이터를 상기 제 1 데이터 버스에 제공하고 상기 제 1 데이터 버스로부터 데이터를 수신하는 제 1 링크 인터페이스;제 2 데이터 버스에 연결하여 데이터를 상기 제 2 데이터 버스에 제공하고 상기 제 2 데이터 버스로부터 데이터를 수신하는 제 2 링크 인터페이스;상기 제 1 및 제 2 링크 인터페이스들에 연결되어 상기 제 1 및 제 2 링크 인터페이스들 간에 데이터를 연결하는 스위칭 회로; 및상기 스위칭 회로에 연결되어, 상기 제 1 또는 제 2 링크 인터페이스들 중 어느 하나에 의해 수신되는 제 1 세트의 데이터를 저장하여 제 2 세트의 데이터가 상기 제 1 세트의 데이터에 의한 간섭없이 상기 제 1 및 제 2 링크 인터페이스들 간에 연결되도록 하는 데이터 바이패스 회로를 포함하는, 메모리 모듈.
- 제 16 항에 있어서,상기 메모리 허브의 상기 데이터 바이패스 회로는:상기 스위칭 회로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 스위칭 회로에 연결되는 입력을 갖고 상기 멀티플렉서의 상기 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는, 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 제 2 입력을 상기 멀티플렉서의 출력에 연결하도록 활성화될 때 상기 선택 신호 및 활성 신호를 발생시키는 선택 회로를 포함하는, 메모리 모듈.
- 제 17 항에 있어서,상기 메모리 허브의 상기 데이터 바이패스 회로는 상기 스위칭 회로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 메모리 모듈.
- 제 16 항에 있어서,상기 메모리 허브는 상기 데이터 경로 및 상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치에 연결하는, 메모리 모듈.
- 제 16 항에 있어서,상기 제 1 세트의 데이터는 기록 데이터를 나타내고 상기 제 2 세트의 데이터는 판독 데이터를 나타내는, 메모리 모듈.
- 프로세서 기반 시스템에 있어서,프로세서 버스를 갖는 프로세서;상기 프로세서 버스에 연결되며, 시스템 메모리 포트 및 주변 장치 포트를 갖는 시스템 제어기;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 입력 장치;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 출력 장치;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 데이터 저장 장치; 및상기 시스템 제어기의 상기 시스템 메모리 포트에 연결되는 메모리 모듈을 포함하고,상기 메모리 모듈은:다수의 메모리 장치들; 및상기 다수의 메모리 장치들에 연결되는 메모리 허브를 포함하고,상기 메모리 허브는:각 데이터 버스들에 연결하는 제 1 및 제 2 링크 인터페이스들;상기 제 1 및 제 2 링크 인터페이스들에 연결되어 데이터가 상기 제 1 및 제 2 링크 인터페이스들 간에 전송되는 데이터 경로; 및상기 데이터 경로에 연결되어, 상기 데이터 경로 상에 기록 데이터를 연결하고 상기 기록 데이터를 일시적으로 저장시켜 상기 기록 데이터가 일시적으로 저장되는 동안 판독 데이터가 상기 데이터 경로를 통해서 전송되게 하는 기록 바이패스 회로를 포함하는, 프로세서-기반 시스템.
- 제 21 항에 있어서,상기 메모리 허브의 상기 기록 바이패스 회로는:상기 데이터 경로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 데이터 경로에 연결되는 입력을 갖고 상기 멀티플렉서의 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 상기 제 2 입력을 상기 멀티플렉서의 상기 출력에 연결하도록 활성화될 때 상기 선택 신호 및 활성 신호를 발생시키는 선택 회로를 포함하는, 프로세서 기반 시스템.
- 제 22 항에 있어서,상기 메모리 허브의 상기 기록 바이패스 회로는 상기 데이터 경로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 프로세서 기반 시스템.
- 제 21 항에 있어서,상기 메모리 허브는 상기 데이터 경로 및 상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치에 연결하는, 프로세서 기반 시스템.
- 제 24 항에 있어서,상기 메모리 허브의 상기 메모리 장치 인터페이스는:메모리 제어기 버스를 통해서 상기 데이터 경로에 연결되고 메모리 장치 버스를 통해서 상기 다수의 메모리 장치들 중 적어도 하나에 더 연결되는 메모리 제어기;상기 메모리 제어기에 연결되어, 상기 메모리 제어기에 연결되는 상기 메모리 장치로 향하는 메모리 요청들을 저장하는 기록 버퍼; 및상기 메모리 제어기에 연결되어, 상기 메모리 장치에 제공되거나 상기 메모리 장치로부터 검색되는 데이터를 저장하는 캐시를 포함하는, 프로세서 기반 시스템.
- 프로세서 기반 시스템에 있어서,프로세서 버스를 갖는 프로세서;상기 프로세서 버스에 연결되며, 시스템 메모리 포트 및 주변 장치 포트를 갖는, 시스템 제어기;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 입력 장치;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 출력 장치;상기 시스템 제어기의 상기 주변 장치 포트에 연결되는 적어도 하나의 데이터 저장 장치; 및상기 시스템 제어기의 상기 시스템 메모리 포트에 연결되는 메모리 모듈을 포함하고, 상기 메모리 모듈은:다수의 메모리 장치들; 및상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 허브를 포함하고, 상기 메모리 허브는:제 1 데이터 버스에 연결하여 데이터를 상기 제 1 데이터 버스에 제공하고 상기 제 1 데이터 버스로부터 데이터를 수신하는 제 1 링크 인터페이스;제 2 데이터 버스에 연결하여 데이터를 상기 제 2 데이터 버스에 제공하고 상기 제 2 데이터 버스로부터 데이터를 수신하는 제 2 링크 인터페이스;상기 제 1 및 제 2 링크 인터페이스들에 연결되어 상기 제 1 및 제 2 링크 인터페이스들 간에 데이터를 연결하는 스위칭 회로; 및상기 스위칭 회로에 연결되어, 상기 제 1 또는 제 2 링크 인터페이스들 중 어느 하나에 의해 수신되는 제 1 세트의 데이터를 저장하여 제 2 세트의 데이터가 상기 제 1 세트의 데이터에 의한 간섭없이 상기 제 1 및 제 2 링크 인터페이스들 간에 연결되도록 하는 데이터 바이패스 회로를 포함하는, 프로세서 기반 시스템.
- 제 26 항에 있어서,상기 메모리 허브의 상기 데이터 바이패스 회로는:상기 스위칭 회로에 연결되는 제 1 입력을 갖고 제 2 입력, 출력, 및 선택 단자를 더 갖는 멀티플렉서로서, 상기 선택 단자에 인가되는 선택 신호에 따라서 상기 출력을 상기 제 1 또는 제 2 입력에 연결하는, 상기 멀티플렉서;상기 스위칭 회로에 연결되는 입력을 갖고 상기 멀티플렉서의 상기 제 2 입력에 연결되는 출력을 더 갖는 선입 선출(FIFO) 레지스터;상기 멀티플렉서의 출력에 연결되는 버퍼 입력을 갖고 버퍼 출력과 활성 단자를 더 갖는 출력 버퍼로서, 상기 활성 단자에 인가되는 활성 신호에 따라서 상기 버퍼 입력을 상기 버퍼 출력에 연결하는 상기 출력 버퍼; 및상기 멀티플렉서에 연결되어, 상기 멀티플렉서의 상기 제 2 입력을 상기 멀티플렉서의 출력에 연결하도록 활성화될 때 상기 선택 신호 및 활성 신호를 발생시키는 선택 회로를 포함하는, 프로세서 기반 시스템.
- 제 27 항에 있어서,상기 메모리 허브의 상기 데이터 바이패스 회로는 상기 스위칭 회로에 연결되는 입력 및 상기 멀티플렉서와 상기 FIFO 레지스터의 입력들에 연결되는 출력을 갖는 입력 버퍼를 더 포함하는, 프로세서 기반 시스템.
- 제 26 항에 있어서,상기 메모리 허브는 상기 데이터 경로에 연결되고 상기 다수의 메모리 장치들 중 적어도 하나에 연결되는 메모리 장치 인터페이스를 더 포함하고, 상기 메모리 장치 인터페이스는 데이터를 상기 메모리 장치에 연결하는, 프로세서 기반 시스템.
- 제 29 항에 있어서,상기 메모리 허브의 상기 메모리 장치 인터페이스는:메모리 제어기 버스를 통해서 상기 데이터 경로에 연결되고 메모리 장치 버스를 통해서 상기 다수의 메모리 장치들 중 적어도 하나에 더 연결되는 메모리 제어기;상기 메모리 제어기에 연결되어, 상기 메모리 제어기에 연결되는 상기 메모리 장치로 향하는 메모리 요청들을 저장하는 기록 버퍼; 및상기 메모리 제어기에 연결되어, 상기 메모리 장치에 제공되거나 상기 메모리 장치로부터 검색되는 데이터를 저장하는 캐시를 포함하는, 프로세서 기반 시스템.
- 제 26 항에 있어서,상기 제 1 세트의 데이터는 기록 데이터를 나타내고 상기 제 2 세트의 데이터는 판독 데이터를 나타내는, 프로세서 기반 시스템.
- 메모리 버스에 연결되는 메모리 시스템 내의 메모리 위치에 데이터를 기록하는 방법에 있어서,상기 메모리 시스템에 판독 데이터를 액세스하는 단계;상기 메모리 버스 상의 상기 메모리 시스템에 기록 데이터를 제공하는 단계;상기 기록 데이터의 일시적 저장을 위하여 상기 메모리 시스템 내의 레지스터에 상기 기록 데이터를 연결하는 단계;상기 메모리 버스에 상기 판독 데이터를 연결하고 판독을 위하여 상기 판독 데이터를 제공하는 단계;상기 레지스터에 저장되는 상기 기록 데이터를 상기 메모리 버스에 연결하는 단계; 및상기 기록 데이터를 상기 메모리 위치에 기록하는 단계를 포함하는, 데이터 기록 방법.
- 제 32 항에 있어서,기록 명령을 상기 메모리 시스템에 발행하기 전에 판독 명령을 상기 메모리 시스템에 발행하는 단계를 더 포함하는, 데이터 기록 방법.
- 제 32 항에 있어서,상기 메모리 시스템에 상기 기록 데이터를 제공하는 단계는 상기 기록 데이터를 상기 레지스터에 연결하기 전에 상기 메모리 시스템의 적어도 하나의 메모리 모듈을 통해서 상기 기록 데이터를 제공하는 단계를 포함하는, 데이터 기록 방법.
- 제 32 항에 있어서,상기 메모리 시스템은 상기 메모리 버스 상에 직렬로 연결되는 다수의 메모리 모듈들을 포함하고, 상기 메모리 위치에 상기 기록 데이터를 기록하는 단계는 상기 판독 데이터가 액세스되는 상기 메모리 모듈의 다운스트림에 위치되는 메모리 모듈에 위치되는 메모리 위치에 상기 기록 데이터를 기록하는 단계를 포함하는, 데이터 기록 방법.
- 메모리 버스를 갖는 메모리 시스템에서 메모리 명령들을 실행하는 방법에 있어서,판독 명령을 상기 메모리 시스템에 발행하는 단계;상기 메모리 시스템 내의 메모리 위치에 기록 명령을 발행하고 상기 메모리 시스템의 상기 메모리 버스에 기록 데이터를 제공하는 단계;상기 메모리 시스템에 판독 데이터를 액세스하는 단계;상기 메모리 시스템에서, 상기 메모리 버스로부터 상기 기록 데이터를 분리하는 단계;상기 메모리 버스 상으로 상기 메모리 시스템으로부터 상기 판독 데이터를 수신하는 단계;상기 메모리 버스에 상기 기록 데이터를 재연결하는 단계; 및상기 메모리 위치에 상기 기록 명령을 재개하는 단계를 포함하는, 메모리 명령 실행 방법.
- 제 36 항에 있어서,상기 메모리 시스템에 상기 판독 명령을 발행하는 단계는 상기 메모리 시스템에 상기 기록 명령을 발행하는 단계보다 앞서는, 메모리 명령 실행 방법.
- 제 36 항에 있어서,상기 판독 데이터의 수신 동안 바이패스 버퍼에 상기 기록 데이터를 일시적으로 저장하는 단계를 더 포함하는, 메모리 명령 실행 방법.
- 제 36 항에 있어서,상기 기록 데이터를 상기 메모리 버스에 제공하는 단계는 상기 메모리 버스로부터 상기 기록 데이터를 분리하기 전에 상기 메모리 시스템의 적어도 하나의 메모리 모듈을 통해서 상기 기록 데이터를 제공하는 단계를 포함하는, 메모리 명령 실행 방법.
- 메모리 버스를 갖는 메모리 시스템에서 판독 및 기록 명령들을 실행하는 방법에 있어서,상기 메모리 시스템 내의 제 1 메모리 위치에 액세스하도록 판독 명령을 발행하는 단계;상기 판독 명령의 완료 전, 상기 메모리 시스템 내의 제 2 메모리 위치에 데이터를 기록하기 위하여 기록 명령을 스케줄링하는 단계;상기 제 1 메모리 위치로부터 판독 데이터를 검색하는 단계;상기 메모리 시스템의 상기 메모리 버스로 기록 데이터를 제공하는 단계;상기 메모리 시스템에서, 상기 메모리 버스 상에서 상기 판독 데이터를 바이패스하는 단계;상기 메모리 시스템으로부터 상기 메모리 버스 상으로 상기 판독 데이터를 수신하는 단계; 및상기 메모리 버스에 상기 기록 데이터를 제공하는 단계를 포함하는, 판독 및 기록 명령 실행 방법.
- 제 40 항에 있어서,상기 메모리 버스 상에서 상기 판독 데이터를 바이패스하는 단계는 상기 메모리 버스 상에서 데이터 충돌을 피하기 위하여 시간 기간 동안 상기 메모리 버스로부터 상기 기록 데이터를 분리하는 단계를 포함하는, 판독 및 기록 명령 실행 방법.
- 제 41 항에 있어서,상기 판독 데이터의 수신 동안 바이패스 버퍼에 상기 기록 데이터를 일시적으로 저장하는 단계를 더 포함하는, 판독 및 기록 명령 실행 방법.
- 제 41 항에 있어서,상기 메모리 버스에 상기 기록 데이터를 제공하는 단계는 상기 메모리 버스로부터 상기 기록 데이터를 분리하기 전에 상기 메모리 시스템의 적어도 하나의 메모리 모듈을 통해서 상기 기록 데이터를 제공하는 단계를 포함하는, 판독 및 기록 명령 실행 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/773,583 US7788451B2 (en) | 2004-02-05 | 2004-02-05 | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US10/773,583 | 2004-02-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060132925A KR20060132925A (ko) | 2006-12-22 |
KR100855193B1 true KR100855193B1 (ko) | 2008-09-01 |
Family
ID=34826794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067018092A KR100855193B1 (ko) | 2004-02-05 | 2005-01-25 | 허브-기반 메모리 서브-시스템에서 양방향 데이터 버스용데이터 바이패스 장치 및 방법 |
Country Status (7)
Country | Link |
---|---|
US (4) | US7788451B2 (ko) |
EP (2) | EP1725936B1 (ko) |
JP (1) | JP4568290B2 (ko) |
KR (1) | KR100855193B1 (ko) |
CN (1) | CN100578466C (ko) |
TW (1) | TWI321727B (ko) |
WO (1) | WO2005076816A2 (ko) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133991B2 (en) * | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US7366864B2 (en) | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
US7539812B2 (en) * | 2005-06-30 | 2009-05-26 | Intel Corporation | System and method to increase DRAM parallelism |
SG135073A1 (en) * | 2006-02-27 | 2007-09-28 | Trek 2000 Int Ltd | Method and apparatus for cascade memory |
DE102006051514B4 (de) * | 2006-10-31 | 2010-01-21 | Qimonda Ag | Speichermodul und Verfahren zum Betreiben eines Speichermoduls |
US8086936B2 (en) | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
US8082482B2 (en) | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
US7865674B2 (en) * | 2007-08-31 | 2011-01-04 | International Business Machines Corporation | System for enhancing the memory bandwidth available through a memory module |
US8019919B2 (en) * | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
US20100269021A1 (en) * | 2007-09-05 | 2010-10-21 | Gower Kevin C | Method for Performing Error Correction Operations in a Memory Hub Device of a Memory Module |
US7930470B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
US7925824B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency |
US7925826B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency |
US7925825B2 (en) | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to support a full asynchronous interface within a memory hub device |
US7930469B2 (en) * | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to provide memory system power reduction without reducing overall memory system performance |
US8140936B2 (en) | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
US8656082B2 (en) | 2008-08-05 | 2014-02-18 | Micron Technology, Inc. | Flexible and expandable memory architectures |
US8250328B2 (en) | 2009-03-24 | 2012-08-21 | Micron Technology, Inc. | Apparatus and method for buffered write commands in a memory |
US8803214B2 (en) | 2010-06-28 | 2014-08-12 | Micron Technology, Inc. | Three dimensional memory and methods of forming the same |
US8759895B2 (en) | 2011-02-25 | 2014-06-24 | Micron Technology, Inc. | Semiconductor charge storage apparatus and methods |
US8996822B2 (en) | 2011-07-29 | 2015-03-31 | Micron Technology, Inc. | Multi-device memory serial architecture |
CN103164366A (zh) * | 2011-12-09 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 具有通用输入输出扩展器的电子设备及信号侦测方法 |
US9190133B2 (en) * | 2013-03-11 | 2015-11-17 | Micron Technology, Inc. | Apparatuses and methods for a memory die architecture including an interface memory |
US9496052B2 (en) * | 2014-12-11 | 2016-11-15 | Freescale Semiconductor, Inc. | System and method for handling memory repair data |
US10339050B2 (en) | 2016-09-23 | 2019-07-02 | Arm Limited | Apparatus including a memory controller for controlling direct data transfer between first and second memory modules using direct transfer commands |
TWI640870B (zh) * | 2017-03-17 | 2018-11-11 | 新唐科技股份有限公司 | 集線器 |
TWI680374B (zh) * | 2017-10-20 | 2019-12-21 | 慧榮科技股份有限公司 | 儲存裝置以及其介面晶片 |
TWI658363B (zh) | 2017-10-20 | 2019-05-01 | 慧榮科技股份有限公司 | 儲存裝置以及其介面晶片 |
TWI721565B (zh) * | 2017-10-20 | 2021-03-11 | 慧榮科技股份有限公司 | 儲存裝置以及其介面晶片 |
JP2022185463A (ja) * | 2021-06-02 | 2022-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782435B2 (en) | 2001-03-26 | 2004-08-24 | Intel Corporation | Device for spatially and temporally reordering for data between a processor, memory and peripherals |
US20050105350A1 (en) | 2003-11-13 | 2005-05-19 | David Zimmerman | Memory channel test fixture and method |
US6901494B2 (en) | 2000-12-27 | 2005-05-31 | Intel Corporation | Memory control translators |
Family Cites Families (312)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US136683A (en) * | 1873-03-11 | Improvement in fastenings for railroad-rail joints | ||
US149603A (en) * | 1874-04-14 | Improvement in the manufacture of composition pipe | ||
US271746A (en) * | 1883-02-06 | Augustus sequeiea | ||
US294862A (en) * | 1884-03-11 | Hydrocarbon-gas generator | ||
US160206A (en) * | 1875-02-23 | Improvement in air-chambers for steam-pumps | ||
US149809A (en) * | 1874-04-14 | Improvement in station-indicators | ||
US294856A (en) * | 1884-03-11 | Inking-pad | ||
US225847A (en) * | 1880-03-23 | John f | ||
US22724A (en) * | 1859-01-25 | Bobing-machibte | ||
US174070A (en) * | 1876-02-29 | Improvement in electric fire-alarms | ||
US227798A (en) * | 1880-05-18 | Buckle | ||
US112119A (en) * | 1871-02-28 | Improvement in self-centering chucks for lathes | ||
US177695A (en) * | 1876-05-23 | Improvement in rotary knitting-machines | ||
US236885A (en) * | 1881-01-25 | Mineral paint | ||
US38611A (en) * | 1863-05-19 | Improved cut-off-valve gear | ||
US47169A (en) * | 1865-04-04 | Improvement in bee-hives | ||
US177320A (en) * | 1876-05-16 | Improvement in meal-chests | ||
US16885A (en) * | 1857-03-24 | Improvement in operating ships windlasses | ||
US86441A (en) * | 1869-02-02 | Improvement in bee-hives | ||
US177677A (en) * | 1876-05-23 | Improvement in watch-keys | ||
US126115A (en) * | 1872-04-23 | Improvement in vegetable-cutters | ||
US163649A (en) * | 1875-05-25 | Improvement in bale-ties | ||
US162882A (en) * | 1875-05-04 | Improvement in firemen s extension-ladders | ||
US213611A (en) * | 1879-03-25 | Improvement in door-holders | ||
US3742253A (en) | 1971-03-15 | 1973-06-26 | Burroughs Corp | Three state logic device with applications |
US4078228A (en) | 1975-03-24 | 1978-03-07 | Ohkura Electric Co., Ltd. | Loop data highway communication system |
US4045781A (en) | 1976-02-13 | 1977-08-30 | Digital Equipment Corporation | Memory module with selectable byte addressing for digital data processing system |
US4253146A (en) | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Module for coupling computer-processors |
US4253144A (en) | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Multi-processor communication network |
US4245306A (en) | 1978-12-21 | 1981-01-13 | Burroughs Corporation | Selection of addressed processor in a multi-processor network |
US4240143A (en) | 1978-12-22 | 1980-12-16 | Burroughs Corporation | Hierarchical multi-processor network for memory sharing |
JPH06104707B2 (ja) | 1984-05-31 | 1994-12-21 | 三井東圧化学株式会社 | 塩化ビニル樹脂の製造方法 |
US4608702A (en) | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
US4724520A (en) | 1985-07-01 | 1988-02-09 | United Technologies Corporation | Modular multiport data hub |
US4843263A (en) | 1986-01-10 | 1989-06-27 | Nec Corporation | Clock timing controller for a plurality of LSI chips |
US4707823A (en) | 1986-07-21 | 1987-11-17 | Chrysler Motors Corporation | Fiber optic multiplexed data acquisition system |
US4831520A (en) | 1987-02-24 | 1989-05-16 | Digital Equipment Corporation | Bus interface circuit for digital data processor |
JPH07117863B2 (ja) | 1987-06-26 | 1995-12-18 | 株式会社日立製作所 | オンラインシステムの再立上げ方式 |
US4891808A (en) | 1987-12-24 | 1990-01-02 | Coherent Communication Systems Corp. | Self-synchronizing multiplexer |
US5251303A (en) | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
US5442770A (en) | 1989-01-24 | 1995-08-15 | Nec Electronics, Inc. | Triple port cache memory |
US4953930A (en) | 1989-03-15 | 1990-09-04 | Ramtech, Inc. | CPU socket supporting socket-to-socket optical communications |
US4982185A (en) | 1989-05-17 | 1991-01-01 | Blh Electronics, Inc. | System for synchronous measurement in a digital computer network |
JPH03156795A (ja) | 1989-11-15 | 1991-07-04 | Toshiba Micro Electron Kk | 半導体メモリ回路装置 |
US5317752A (en) | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
US5327553A (en) | 1989-12-22 | 1994-07-05 | Tandem Computers Incorporated | Fault-tolerant computer system with /CONFIG filesystem |
US5313590A (en) | 1990-01-05 | 1994-05-17 | Maspar Computer Corporation | System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer |
JP2772103B2 (ja) | 1990-03-28 | 1998-07-02 | 株式会社東芝 | 計算機システム立上げ方式 |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5243703A (en) | 1990-04-18 | 1993-09-07 | Rambus, Inc. | Apparatus for synchronously generating clock signals in a data processing system |
BE1004668A3 (nl) | 1991-04-02 | 1993-01-05 | Bell Telephone Mfg | Beschermingsinrichting voor een optische zender/ontvangerinrichting. |
US5255239A (en) * | 1991-08-13 | 1993-10-19 | Cypress Semiconductor Corporation | Bidirectional first-in-first-out memory device with transparent and user-testable capabilities |
US5461627A (en) | 1991-12-24 | 1995-10-24 | Rypinski; Chandos A. | Access protocol for a common channel wireless network |
JP2554816B2 (ja) | 1992-02-20 | 1996-11-20 | 株式会社東芝 | 半導体記憶装置 |
US5355391A (en) | 1992-03-06 | 1994-10-11 | Rambus, Inc. | High speed bus system |
JP3517237B2 (ja) | 1992-03-06 | 2004-04-12 | ラムバス・インコーポレーテッド | 同期バス・システムおよびそのためのメモリ装置 |
JPH07505491A (ja) | 1992-03-25 | 1995-06-15 | サン マイクロシステムズ インコーポレイテッド | 光ファイバメモリ接続システム |
US5432907A (en) | 1992-05-12 | 1995-07-11 | Network Resources Corporation | Network hub with integrated bridge |
US5270964A (en) | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
JPH05342084A (ja) * | 1992-06-08 | 1993-12-24 | Matsushita Electric Ind Co Ltd | データ記憶装置及びデータ記憶方法 |
GB2270780A (en) | 1992-09-21 | 1994-03-23 | Ibm | Scatter-gather in data processing systems. |
JPH06104707A (ja) | 1992-09-24 | 1994-04-15 | Canon Inc | 遅延装置 |
JPH0713945A (ja) | 1993-06-16 | 1995-01-17 | Nippon Sheet Glass Co Ltd | 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造 |
US5497494A (en) | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
US5467455A (en) * | 1993-11-03 | 1995-11-14 | Motorola, Inc. | Data processing system and method for performing dynamic bus termination |
US5729709A (en) | 1993-11-12 | 1998-03-17 | Intel Corporation | Memory controller with burst addressing circuit |
US5502621A (en) | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
US5566325A (en) | 1994-06-30 | 1996-10-15 | Digital Equipment Corporation | Method and apparatus for adaptive memory access |
US6175571B1 (en) | 1994-07-22 | 2001-01-16 | Network Peripherals, Inc. | Distributed memory switching hub |
US5978567A (en) | 1994-07-27 | 1999-11-02 | Instant Video Technologies Inc. | System for distribution of interactive multimedia and linear programs by enabling program webs which include control scripts to define presentation by client transceiver |
US5801973A (en) | 1994-07-29 | 1998-09-01 | Discovision Associates | Video decompression |
US5553070A (en) | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
JPH08123717A (ja) | 1994-10-25 | 1996-05-17 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
US5715456A (en) | 1995-02-13 | 1998-02-03 | International Business Machines Corporation | Method and apparatus for booting a computer system without pre-installing an operating system |
US5638534A (en) * | 1995-03-31 | 1997-06-10 | Samsung Electronics Co., Ltd. | Memory controller which executes read and write commands out of order |
US5875352A (en) | 1995-11-03 | 1999-02-23 | Sun Microsystems, Inc. | Method and apparatus for multiple channel direct memory access control |
US5834956A (en) | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
US5966724A (en) | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
US7681005B1 (en) | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
US5832250A (en) | 1996-01-26 | 1998-11-03 | Unisys Corporation | Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits |
US5819304A (en) | 1996-01-29 | 1998-10-06 | Iowa State University Research Foundation, Inc. | Random access memory assembly |
US5659798A (en) | 1996-02-02 | 1997-08-19 | Blumrich; Matthias Augustin | Method and system for initiating and loading DMA controller registers by using user-level programs |
US5799048A (en) | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
US5687325A (en) | 1996-04-19 | 1997-11-11 | Chang; Web | Application specific field programmable gate array |
US6064706A (en) | 1996-05-01 | 2000-05-16 | Alcatel Usa, Inc. | Apparatus and method of desynchronizing synchronously mapped asynchronous data |
US5818844A (en) | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets |
US5900020A (en) | 1996-06-27 | 1999-05-04 | Sequent Computer Systems, Inc. | Method and apparatus for maintaining an order of write operations by processors in a multiprocessor computer to maintain memory consistency |
US5875454A (en) | 1996-07-24 | 1999-02-23 | International Business Machiness Corporation | Compressed data cache storage system |
JPH1049511A (ja) | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | 1チップマイクロコンピュータ |
JP4070255B2 (ja) | 1996-08-13 | 2008-04-02 | 富士通株式会社 | 半導体集積回路 |
TW304288B (en) | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
US5706224A (en) | 1996-10-10 | 1998-01-06 | Quality Semiconductor, Inc. | Content addressable memory and random access memory partition circuit |
US6272600B1 (en) | 1996-11-15 | 2001-08-07 | Hyundai Electronics America | Memory request reordering in a data processing system |
US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
KR19980064365A (ko) | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | 메모리 모듈로의 어드레스 및 데이타 분산용 장치 및 방법 |
KR100239716B1 (ko) * | 1996-12-30 | 2000-01-15 | 김영환 | 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치 |
US6308248B1 (en) | 1996-12-31 | 2001-10-23 | Compaq Computer Corporation | Method and system for allocating memory space using mapping controller, page table and frame numbers |
US6031241A (en) | 1997-03-11 | 2000-02-29 | University Of Central Florida | Capillary discharge extreme ultraviolet lamp source for EUV microlithography and other related applications |
US6271582B1 (en) | 1997-04-07 | 2001-08-07 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
US5946712A (en) | 1997-06-04 | 1999-08-31 | Oak Technology, Inc. | Apparatus and method for reading data from synchronous memory |
KR100202385B1 (ko) | 1997-06-04 | 1999-06-15 | 윤종용 | Hdlc를 이용한 반이중 통신용 송신 장치 |
US6044429A (en) | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
US6243769B1 (en) | 1997-07-18 | 2001-06-05 | Micron Technology, Inc. | Dynamic buffer allocation for a computer system |
US6073190A (en) | 1997-07-18 | 2000-06-06 | Micron Electronics, Inc. | System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair |
US6760833B1 (en) | 1997-08-01 | 2004-07-06 | Micron Technology, Inc. | Split embedded DRAM processor |
US6105075A (en) | 1997-08-05 | 2000-08-15 | Adaptec, Inc. | Scatter gather memory system for a hardware accelerated command interpreter engine |
US6137780A (en) | 1997-08-07 | 2000-10-24 | At&T Corp | Apparatus and method to monitor communication system status |
JP4014708B2 (ja) | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
US6249802B1 (en) | 1997-09-19 | 2001-06-19 | Silicon Graphics, Inc. | Method, system, and computer program product for allocating physical memory in a distributed shared memory network |
WO1999019806A1 (en) | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Method and apparatus for fail-safe resynchronization with minimum latency |
JPH11120120A (ja) | 1997-10-13 | 1999-04-30 | Fujitsu Ltd | カードバス用インターフェース回路及びそれを有するカードバス用pcカード |
FR2770008B1 (fr) | 1997-10-16 | 2001-10-12 | Alsthom Cge Alkatel | Dispositif de communication entre plusieurs processeurs |
US5987196A (en) | 1997-11-06 | 1999-11-16 | Micron Technology, Inc. | Semiconductor structure having an optical signal path in a substrate and method for forming the same |
US6098158A (en) | 1997-12-18 | 2000-08-01 | International Business Machines Corporation | Software-enabled fast boot |
US6014721A (en) | 1998-01-07 | 2000-01-11 | International Business Machines Corporation | Method and system for transferring data between buses having differing ordering policies |
US6023726A (en) | 1998-01-20 | 2000-02-08 | Netscape Communications Corporation | User configurable prefetch control system for enabling client to prefetch documents from a network server |
US6721860B2 (en) | 1998-01-29 | 2004-04-13 | Micron Technology, Inc. | Method for bus capacitance reduction |
GB2333896B (en) | 1998-01-31 | 2003-04-09 | Mitel Semiconductor Ab | Vertical cavity surface emitting laser |
US6742098B1 (en) | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
US6186400B1 (en) | 1998-03-20 | 2001-02-13 | Symbol Technologies, Inc. | Bar code reader with an integrated scanning component module mountable on printed circuit board |
US6038630A (en) | 1998-03-24 | 2000-03-14 | International Business Machines Corporation | Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses |
US6079008A (en) | 1998-04-03 | 2000-06-20 | Patton Electronics Co. | Multiple thread multiple data predictive coded parallel processing system and method |
US6247107B1 (en) | 1998-04-06 | 2001-06-12 | Advanced Micro Devices, Inc. | Chipset configured to perform data-directed prefetching |
JPH11316617A (ja) | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体回路装置 |
KR100283243B1 (ko) | 1998-05-11 | 2001-03-02 | 구자홍 | 운영체제의 부팅방법 |
US6167465A (en) | 1998-05-20 | 2000-12-26 | Aureal Semiconductor, Inc. | System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection |
SG75958A1 (en) | 1998-06-01 | 2000-10-24 | Hitachi Ulsi Sys Co Ltd | Semiconductor device and a method of producing semiconductor device |
US6405280B1 (en) | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
US6301637B1 (en) | 1998-06-08 | 2001-10-09 | Storage Technology Corporation | High performance data paths |
US6134624A (en) | 1998-06-08 | 2000-10-17 | Storage Technology Corporation | High bandwidth cache system |
US6067649A (en) | 1998-06-10 | 2000-05-23 | Compaq Computer Corporation | Method and apparatus for a low power self test of a memory subsystem |
US6453377B1 (en) | 1998-06-16 | 2002-09-17 | Micron Technology, Inc. | Computer including optical interconnect, memory unit, and method of assembling a computer |
US6289068B1 (en) | 1998-06-22 | 2001-09-11 | Xilinx, Inc. | Delay lock loop with clock phase shifter |
JP2000011640A (ja) | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体記憶装置 |
FR2780535B1 (fr) | 1998-06-25 | 2000-08-25 | Inst Nat Rech Inf Automat | Dispositif de traitement de donnees d'acquisition, notamment de donnees d'image |
JP3178423B2 (ja) | 1998-07-03 | 2001-06-18 | 日本電気株式会社 | バーチャルチャネルsdram |
US6912637B1 (en) | 1998-07-08 | 2005-06-28 | Broadcom Corporation | Apparatus and method for managing memory in a network switch |
US6286083B1 (en) | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
US6862622B2 (en) | 1998-07-10 | 2005-03-01 | Van Drebbel Mariner Llc | Transmission control protocol/internet protocol (TCP/IP) packet-centric wireless point to multi-point (PTMP) transmission system architecture |
JP3248617B2 (ja) | 1998-07-14 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置 |
US6272609B1 (en) | 1998-07-31 | 2001-08-07 | Micron Electronics, Inc. | Pipelined memory controller |
US6061296A (en) | 1998-08-17 | 2000-05-09 | Vanguard International Semiconductor Corporation | Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices |
US6219725B1 (en) | 1998-08-28 | 2001-04-17 | Hewlett-Packard Company | Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations |
US6029250A (en) | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
US6587912B2 (en) | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6622188B1 (en) * | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
US6910109B2 (en) | 1998-09-30 | 2005-06-21 | Intel Corporation | Tracking memory page state |
TW498215B (en) | 1998-10-30 | 2002-08-11 | Ind Tech Res Inst | Ring topology network switch using dual-port memory |
US6243831B1 (en) | 1998-10-31 | 2001-06-05 | Compaq Computer Corporation | Computer system with power loss protection mechanism |
JP3248500B2 (ja) | 1998-11-12 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置およびそのデータ読み出し方法 |
US6434639B1 (en) | 1998-11-13 | 2002-08-13 | Intel Corporation | System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation |
US6425021B1 (en) | 1998-11-16 | 2002-07-23 | Lsi Logic Corporation | System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts |
US6453370B1 (en) | 1998-11-16 | 2002-09-17 | Infineion Technologies Ag | Using of bank tag registers to avoid a background operation collision in memory systems |
US6438622B1 (en) | 1998-11-17 | 2002-08-20 | Intel Corporation | Multiprocessor system including a docking system |
US6100735A (en) | 1998-11-19 | 2000-08-08 | Centillium Communications, Inc. | Segmented dual delay-locked loop for precise variable-phase clock generation |
US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
US6463059B1 (en) | 1998-12-04 | 2002-10-08 | Koninklijke Philips Electronics N.V. | Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing |
US6349363B2 (en) | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
US6067262A (en) | 1998-12-11 | 2000-05-23 | Lsi Logic Corporation | Redundancy analysis for embedded memories with built-in self test and built-in self repair |
US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
FR2787600B1 (fr) | 1998-12-17 | 2001-11-16 | St Microelectronics Sa | Memoire tampon associee a plusieurs canaux de communication de donnees |
US6487556B1 (en) | 1998-12-18 | 2002-11-26 | International Business Machines Corporation | Method and system for providing an associative datastore within a data processing system |
US6191663B1 (en) | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
US6367074B1 (en) | 1998-12-28 | 2002-04-02 | Intel Corporation | Operation of a system |
US6598154B1 (en) | 1998-12-29 | 2003-07-22 | Intel Corporation | Precoding branch instructions to reduce branch-penalty in pipelined processors |
US6061263A (en) | 1998-12-29 | 2000-05-09 | Intel Corporation | Small outline rambus in-line memory module |
US6324485B1 (en) | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
CN100359601C (zh) | 1999-02-01 | 2008-01-02 | 株式会社日立制作所 | 半导体集成电路和非易失性存储器元件 |
US6327650B1 (en) | 1999-02-12 | 2001-12-04 | Vsli Technology, Inc. | Pipelined multiprocessing with upstream processor concurrently writing to local register and to register of downstream processor |
US6285349B1 (en) | 1999-02-26 | 2001-09-04 | Intel Corporation | Correcting non-uniformity in displays |
US6564329B1 (en) | 1999-03-16 | 2003-05-13 | Linkup Systems Corporation | System and method for dynamic clock generation |
US6496909B1 (en) | 1999-04-06 | 2002-12-17 | Silicon Graphics, Inc. | Method for managing concurrent access to virtual memory data structures |
US6249937B1 (en) * | 1999-04-14 | 2001-06-26 | Capewell Components Company Limited Partnership | Parachute canopy release |
US6381190B1 (en) | 1999-05-13 | 2002-04-30 | Nec Corporation | Semiconductor memory device in which use of cache can be selected |
US6233376B1 (en) | 1999-05-18 | 2001-05-15 | The United States Of America As Represented By The Secretary Of The Navy | Embedded fiber optic circuit boards and integrated circuits |
JP3376315B2 (ja) | 1999-05-18 | 2003-02-10 | 日本電気株式会社 | ビット同期回路 |
US6294937B1 (en) | 1999-05-25 | 2001-09-25 | Lsi Logic Corporation | Method and apparatus for self correcting parallel I/O circuitry |
US6449308B1 (en) | 1999-05-25 | 2002-09-10 | Intel Corporation | High-speed digital distribution system |
JP3721283B2 (ja) | 1999-06-03 | 2005-11-30 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム |
TW548547B (en) | 1999-06-18 | 2003-08-21 | Ibm | Method and system for maintaining cache coherency for write-through store operations in a multiprocessor system |
JP2001014840A (ja) | 1999-06-24 | 2001-01-19 | Nec Corp | 複数ラインバッファ型メモリlsi |
US6434736B1 (en) | 1999-07-08 | 2002-08-13 | Intel Corporation | Location based timing scheme in memory design |
US6401213B1 (en) | 1999-07-09 | 2002-06-04 | Micron Technology, Inc. | Timing circuit for high speed memory |
US6477592B1 (en) | 1999-08-06 | 2002-11-05 | Integrated Memory Logic, Inc. | System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream |
US6629220B1 (en) | 1999-08-20 | 2003-09-30 | Intel Corporation | Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type |
US6493803B1 (en) | 1999-08-23 | 2002-12-10 | Advanced Micro Devices, Inc. | Direct memory access controller with channel width configurability support |
US6539490B1 (en) | 1999-08-30 | 2003-03-25 | Micron Technology, Inc. | Clock distribution without clock delay or skew |
US6552564B1 (en) | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
US6307769B1 (en) | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
US6594713B1 (en) | 1999-09-10 | 2003-07-15 | Texas Instruments Incorporated | Hub interface unit and application unit interfaces for expanded direct memory access processor |
US6467013B1 (en) | 1999-09-30 | 2002-10-15 | Intel Corporation | Memory transceiver to couple an additional memory channel to an existing memory channel |
US6438668B1 (en) | 1999-09-30 | 2002-08-20 | Apple Computer, Inc. | Method and apparatus for reducing power consumption in a digital processing system |
US6636912B2 (en) | 1999-10-07 | 2003-10-21 | Intel Corporation | Method and apparatus for mode selection in a computer system |
US6421744B1 (en) | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
US6633576B1 (en) | 1999-11-04 | 2003-10-14 | William Melaragni | Apparatus and method for interleaved packet storage |
KR100319292B1 (ko) | 1999-12-02 | 2002-01-05 | 윤종용 | 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법 |
JP2001161912A (ja) | 1999-12-09 | 2001-06-19 | Maruhon Ind Co Ltd | パチンコ機における遊技球の発射異常報知装置 |
US6501471B1 (en) | 1999-12-13 | 2002-12-31 | Intel Corporation | Volume rendering |
JP3546788B2 (ja) | 1999-12-20 | 2004-07-28 | 日本電気株式会社 | メモリ制御回路 |
JP3356747B2 (ja) | 1999-12-22 | 2002-12-16 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
US6628294B1 (en) | 1999-12-31 | 2003-09-30 | Intel Corporation | Prefetching of virtual-to-physical address translation for display data |
KR100343383B1 (ko) | 2000-01-05 | 2002-07-15 | 윤종용 | 반도체 메모리 장치 및 이 장치의 데이터 샘플링 방법 |
US6297702B1 (en) | 2000-01-10 | 2001-10-02 | Honeywell International Inc. | Phase lock loop system and method |
US6745275B2 (en) | 2000-01-25 | 2004-06-01 | Via Technologies, Inc. | Feedback system for accomodating different memory module loading |
US6823023B1 (en) | 2000-01-31 | 2004-11-23 | Intel Corporation | Serial bus communication system |
US6185352B1 (en) | 2000-02-24 | 2001-02-06 | Siecor Operations, Llc | Optical fiber ribbon fan-out cables |
JP2001265539A (ja) | 2000-03-16 | 2001-09-28 | Fuji Xerox Co Ltd | アレイ型記憶装置及び情報処理システム |
JP2001274323A (ja) | 2000-03-24 | 2001-10-05 | Hitachi Ltd | 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法 |
US6728800B1 (en) | 2000-06-28 | 2004-04-27 | Intel Corporation | Efficient performance based scheduling mechanism for handling multiple TLB operations |
US6594722B1 (en) | 2000-06-29 | 2003-07-15 | Intel Corporation | Mechanism for managing multiple out-of-order packet streams in a PCI host bridge |
US6799268B1 (en) | 2000-06-30 | 2004-09-28 | Intel Corporation | Branch ordering buffer |
JP2002014875A (ja) | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6754812B1 (en) | 2000-07-06 | 2004-06-22 | Intel Corporation | Hardware predication for conditional instruction path branching |
US6816947B1 (en) | 2000-07-20 | 2004-11-09 | Silicon Graphics, Inc. | System and method for memory arbitration |
US6845409B1 (en) | 2000-07-25 | 2005-01-18 | Sun Microsystems, Inc. | Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices |
US6453393B1 (en) | 2000-09-18 | 2002-09-17 | Intel Corporation | Method and apparatus for interfacing to a computer memory |
US6625687B1 (en) | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US6526483B1 (en) | 2000-09-20 | 2003-02-25 | Broadcom Corporation | Page open hint in transactions |
US6523092B1 (en) | 2000-09-29 | 2003-02-18 | Intel Corporation | Cache line replacement policy enhancement to avoid memory page thrashing |
US6859208B1 (en) | 2000-09-29 | 2005-02-22 | Intel Corporation | Shared translation address caching |
US6523093B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Prefetch buffer allocation and filtering system |
US6658509B1 (en) | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
US7187742B1 (en) | 2000-10-06 | 2007-03-06 | Xilinx, Inc. | Synchronized multi-output digital clock manager |
US6792059B2 (en) | 2000-11-30 | 2004-09-14 | Trw Inc. | Early/on-time/late gate bit synchronizer |
US6631440B2 (en) | 2000-11-30 | 2003-10-07 | Hewlett-Packard Development Company | Method and apparatus for scheduling memory calibrations based on transactions |
TW502174B (en) | 2000-12-08 | 2002-09-11 | Silicon Integrated Sys Corp | Pipelined SDRAM memory controller to optimize bus utilization |
US6807630B2 (en) | 2000-12-15 | 2004-10-19 | International Business Machines Corporation | Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory |
US6801994B2 (en) | 2000-12-20 | 2004-10-05 | Microsoft Corporation | Software management systems and methods for automotive computing devices |
US6751703B2 (en) | 2000-12-27 | 2004-06-15 | Emc Corporation | Data storage systems and methods which utilize an on-board cache |
US6493250B2 (en) | 2000-12-28 | 2002-12-10 | Intel Corporation | Multi-tier point-to-point buffered memory interface |
US20020118692A1 (en) * | 2001-01-04 | 2002-08-29 | Oberman Stuart F. | Ensuring proper packet ordering in a cut-through and early-forwarding network switch |
US6889304B2 (en) | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
DE10110469A1 (de) | 2001-03-05 | 2002-09-26 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben |
US6877079B2 (en) | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
US6904499B2 (en) | 2001-03-30 | 2005-06-07 | Intel Corporation | Controlling cache memory in external chipset using processor |
US7107399B2 (en) | 2001-05-11 | 2006-09-12 | International Business Machines Corporation | Scalable memory |
US6670959B2 (en) | 2001-05-18 | 2003-12-30 | Sun Microsystems, Inc. | Method and apparatus for reducing inefficiencies in shared memory devices |
SE524110C2 (sv) | 2001-06-06 | 2004-06-29 | Kvaser Consultant Ab | Anordning och förfarande vid system med lokalt utplacerade modulenheter samt kontaktenhet för anslutning av sådan modulenhet |
US6697926B2 (en) | 2001-06-06 | 2004-02-24 | Micron Technology, Inc. | Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device |
US6920533B2 (en) | 2001-06-27 | 2005-07-19 | Intel Corporation | System boot time reduction method |
US20030005344A1 (en) | 2001-06-29 | 2003-01-02 | Bhamidipati Sriram M. | Synchronizing data with a capture pulse and synchronizer |
US6721195B2 (en) | 2001-07-12 | 2004-04-13 | Micron Technology, Inc. | Reversed memory module socket and motherboard incorporating same |
US6665498B1 (en) | 2001-07-20 | 2003-12-16 | Wenbin Jiang | High-speed optical data links |
US6792496B2 (en) | 2001-08-02 | 2004-09-14 | Intel Corporation | Prefetching data for peripheral component interconnect devices |
US6727609B2 (en) * | 2001-08-08 | 2004-04-27 | Hamilton Sundstrand Corporation | Cooling of a rotor for a rotary electric machine |
US6904556B2 (en) | 2001-08-09 | 2005-06-07 | Emc Corporation | Systems and methods which utilize parity sets |
US6681292B2 (en) | 2001-08-27 | 2004-01-20 | Intel Corporation | Distributed read and write caching implementation for optimized input/output applications |
CN100517215C (zh) | 2001-08-29 | 2009-07-22 | 联发科技股份有限公司 | 用于无线系统中定时及事件处理的方法和装置 |
US7941056B2 (en) | 2001-08-30 | 2011-05-10 | Micron Technology, Inc. | Optical interconnect in high-speed memory systems |
US6665202B2 (en) | 2001-09-25 | 2003-12-16 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices that can identify highest priority matches in non-sectored CAM arrays and methods of operating same |
US6718440B2 (en) | 2001-09-28 | 2004-04-06 | Intel Corporation | Memory access latency hiding with hint buffer |
DE10153657C2 (de) | 2001-10-31 | 2003-11-06 | Infineon Technologies Ag | Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür |
US6886048B2 (en) | 2001-11-15 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Techniques for processing out-of-order requests in a processor-based system |
US6646929B1 (en) | 2001-12-05 | 2003-11-11 | Lsi Logic Corporation | Methods and structure for read data synchronization with minimal latency |
KR100454123B1 (ko) | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
US6775747B2 (en) | 2002-01-03 | 2004-08-10 | Intel Corporation | System and method for performing page table walks on speculative software prefetch operations |
US6523483B1 (en) * | 2002-01-16 | 2003-02-25 | Holland Company | Cement hopper car hatch anti-accumulator |
US6804764B2 (en) | 2002-01-22 | 2004-10-12 | Mircron Technology, Inc. | Write clock and data window tuning based on rank select |
US6670833B2 (en) | 2002-01-23 | 2003-12-30 | Intel Corporation | Multiple VCO phase lock loop architecture |
US7006533B2 (en) | 2002-02-19 | 2006-02-28 | Intel Corporation | Method and apparatus for hublink read return streaming |
US6912612B2 (en) | 2002-02-25 | 2005-06-28 | Intel Corporation | Shared bypass bus structure |
US6774687B2 (en) | 2002-03-11 | 2004-08-10 | Micron Technology, Inc. | Method and apparatus for characterizing a delay locked loop |
US6795899B2 (en) | 2002-03-22 | 2004-09-21 | Intel Corporation | Memory system with burst length shorter than prefetch length |
US6735682B2 (en) | 2002-03-28 | 2004-05-11 | Intel Corporation | Apparatus and method for address calculation |
US7110400B2 (en) | 2002-04-10 | 2006-09-19 | Integrated Device Technology, Inc. | Random access memory architecture and serial interface with continuous packet handling capability |
JP2003309564A (ja) | 2002-04-17 | 2003-10-31 | Mitsubishi Electric Corp | マイクロコンピュータシステムおよびそれに使用されるトランシーバ |
US20030217223A1 (en) | 2002-05-14 | 2003-11-20 | Infineon Technologies North America Corp. | Combined command set |
US6731548B2 (en) | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
US7133972B2 (en) | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
US6898674B2 (en) | 2002-06-11 | 2005-05-24 | Intel Corporation | Apparatus, method, and system for synchronizing information prefetch between processors and memory controllers |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
DE10234934A1 (de) | 2002-07-31 | 2004-03-18 | Advanced Micro Devices, Inc., Sunnyvale | Antwortreihenwiederherstellungsmechanismus |
US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
US7149874B2 (en) | 2002-08-16 | 2006-12-12 | Micron Technology, Inc. | Memory hub bypass circuit and method |
US7836252B2 (en) | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
US6820181B2 (en) | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
US7102907B2 (en) | 2002-09-09 | 2006-09-05 | Micron Technology, Inc. | Wavelength division multiplexed memory module, memory system and method |
US6667926B1 (en) | 2002-09-09 | 2003-12-23 | Silicon Integrated Systems Corporation | Memory read/write arbitration method |
US6821029B1 (en) | 2002-09-10 | 2004-11-23 | Xilinx, Inc. | High speed serial I/O technology using an optical link |
US6811320B1 (en) | 2002-11-13 | 2004-11-02 | Russell Mistretta Abbott | System for connecting a fiber optic cable to an electronic device |
US6727600B1 (en) * | 2002-11-18 | 2004-04-27 | Ilich Abdurachmanov | Small underwater generator with self-adjusting axial gap |
DE10255937B4 (de) | 2002-11-29 | 2005-03-17 | Advanced Micro Devices, Inc., Sunnyvale | Ordnungsregelgesteuerte Befehlsspeicherung |
US6978351B2 (en) | 2002-12-30 | 2005-12-20 | Intel Corporation | Method and system to improve prefetching operations |
US7366423B2 (en) | 2002-12-31 | 2008-04-29 | Intel Corporation | System having multiple agents on optical and electrical bus |
US6961259B2 (en) | 2003-01-23 | 2005-11-01 | Micron Technology, Inc. | Apparatus and methods for optically-coupled memory systems |
US7469316B2 (en) * | 2003-02-10 | 2008-12-23 | Intel Corporation | Buffered writes and memory page control |
JP3841762B2 (ja) | 2003-02-18 | 2006-11-01 | ファナック株式会社 | サーボモータ制御システム |
US7020757B2 (en) | 2003-03-27 | 2006-03-28 | Hewlett-Packard Development Company, L.P. | Providing an arrangement of memory devices to enable high-speed data access |
US7366854B2 (en) | 2003-05-08 | 2008-04-29 | Hewlett-Packard Development Company, L.P. | Systems and methods for scheduling memory requests utilizing multi-level arbitration |
GB2416056B (en) | 2003-05-13 | 2006-08-23 | Advanced Micro Devices Inc | A system including a host connected to a plurality of memory modules via a serial memory interconnect |
US7386768B2 (en) | 2003-06-05 | 2008-06-10 | Intel Corporation | Memory channel with bit lane fail-over |
US6937076B2 (en) | 2003-06-11 | 2005-08-30 | Micron Technology, Inc. | Clock synchronizing apparatus and method using frequency dependent variable delay |
US20050015426A1 (en) | 2003-07-14 | 2005-01-20 | Woodruff Robert J. | Communicating data over a communication link |
US7174432B2 (en) | 2003-08-19 | 2007-02-06 | Nvidia Corporation | Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture |
US7133991B2 (en) | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US7098714B2 (en) | 2003-12-08 | 2006-08-29 | Micron Technology, Inc. | Centralizing the lock point of a synchronous circuit |
US7529800B2 (en) | 2003-12-18 | 2009-05-05 | International Business Machines Corporation | Queuing of conflicted remotely received transactions |
US7181584B2 (en) | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
US7412574B2 (en) | 2004-02-05 | 2008-08-12 | Micron Technology, Inc. | System and method for arbitration of memory responses in a hub-based memory system |
US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
US7447240B2 (en) | 2004-03-29 | 2008-11-04 | Micron Technology, Inc. | Method and system for synchronizing communications links in a hub-based memory system |
US6980042B2 (en) | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
US7046060B1 (en) | 2004-10-27 | 2006-05-16 | Infineon Technologies, Ag | Method and apparatus compensating for frequency drift in a delay locked loop |
US7116143B2 (en) | 2004-12-30 | 2006-10-03 | Micron Technology, Inc. | Synchronous clock generator including duty cycle correction |
JP4812016B2 (ja) | 2006-07-25 | 2011-11-09 | ダイコク電機株式会社 | 遊技機用ドラム式表示装置 |
US7768325B2 (en) | 2008-04-23 | 2010-08-03 | International Business Machines Corporation | Circuit and design structure for synchronizing multiple digital signals |
-
2004
- 2004-02-05 US US10/773,583 patent/US7788451B2/en active Active
-
2005
- 2005-01-25 KR KR1020067018092A patent/KR100855193B1/ko active IP Right Grant
- 2005-01-25 CN CN200580010700A patent/CN100578466C/zh active Active
- 2005-01-25 WO PCT/US2005/002410 patent/WO2005076816A2/en active Application Filing
- 2005-01-25 EP EP05712043.8A patent/EP1725936B1/en active Active
- 2005-01-25 JP JP2006552148A patent/JP4568290B2/ja active Active
- 2005-01-25 EP EP12194174.4A patent/EP2565794B1/en active Active
- 2005-02-05 TW TW094104058A patent/TWI321727B/zh active
-
2010
- 2010-07-20 US US12/840,007 patent/US8291173B2/en not_active Expired - Lifetime
-
2012
- 2012-09-12 US US13/612,490 patent/US8694735B2/en not_active Expired - Lifetime
-
2014
- 2014-03-24 US US14/223,443 patent/US9164937B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901494B2 (en) | 2000-12-27 | 2005-05-31 | Intel Corporation | Memory control translators |
US6782435B2 (en) | 2001-03-26 | 2004-08-24 | Intel Corporation | Device for spatially and temporally reordering for data between a processor, memory and peripherals |
US20050105350A1 (en) | 2003-11-13 | 2005-05-19 | David Zimmerman | Memory channel test fixture and method |
Also Published As
Publication number | Publication date |
---|---|
EP2565794B1 (en) | 2014-07-16 |
WO2005076816A3 (en) | 2007-03-15 |
US9164937B2 (en) | 2015-10-20 |
US8291173B2 (en) | 2012-10-16 |
US8694735B2 (en) | 2014-04-08 |
WO2005076816A2 (en) | 2005-08-25 |
CN100578466C (zh) | 2010-01-06 |
EP1725936A4 (en) | 2009-12-02 |
EP1725936B1 (en) | 2014-12-31 |
US20140207993A1 (en) | 2014-07-24 |
CN101084489A (zh) | 2007-12-05 |
US7788451B2 (en) | 2010-08-31 |
EP2565794A2 (en) | 2013-03-06 |
US20100287323A1 (en) | 2010-11-11 |
KR20060132925A (ko) | 2006-12-22 |
TW200606636A (en) | 2006-02-16 |
EP2565794A3 (en) | 2013-03-13 |
JP2007520826A (ja) | 2007-07-26 |
US20050177695A1 (en) | 2005-08-11 |
EP1725936A2 (en) | 2006-11-29 |
JP4568290B2 (ja) | 2010-10-27 |
US20130007384A1 (en) | 2013-01-03 |
TWI321727B (en) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100855193B1 (ko) | 허브-기반 메모리 서브-시스템에서 양방향 데이터 버스용데이터 바이패스 장치 및 방법 | |
US7966430B2 (en) | Apparatus and method for direct memory access in a hub-based memory system | |
US7434081B2 (en) | System and method for read synchronization of memory modules | |
EP1665058B1 (en) | Memory module and method having on-board data search capabilites and processor-based system using such memory modules | |
KR100873829B1 (ko) | 단방향 데이터 버스를 가진 메모리 시스템 및 방법 | |
US20050210185A1 (en) | System and method for organizing data transfers with memory hub memory modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140808 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 10 |