KR100855114B1 - 반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료 - Google Patents

반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료 Download PDF

Info

Publication number
KR100855114B1
KR100855114B1 KR1020077007087A KR20077007087A KR100855114B1 KR 100855114 B1 KR100855114 B1 KR 100855114B1 KR 1020077007087 A KR1020077007087 A KR 1020077007087A KR 20077007087 A KR20077007087 A KR 20077007087A KR 100855114 B1 KR100855114 B1 KR 100855114B1
Authority
KR
South Korea
Prior art keywords
underfill material
delete delete
filler particles
exposed
minutes
Prior art date
Application number
KR1020077007087A
Other languages
English (en)
Other versions
KR20070051926A (ko
Inventor
송-후아 시
티안-안 첸
제이슨 장
카트리나 세르테자
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070051926A publication Critical patent/KR20070051926A/ko
Application granted granted Critical
Publication of KR100855114B1 publication Critical patent/KR100855114B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전자 구조체는 도전성 범프들 및 볼 리미팅 메탈러지(BLM)에 의해 기판에 결합된 전자 디바이스를 포함한다. 충전재 입자들을 갖는 언더필 재료는 전자 디바이스와 기판 사이의 공간에 배치된다. 충전재 입자들의 중량 백분율은 대략 60% 이상이다. 충전재 입자들의 90wt% 이상의 입자 사이즈는 대략 2㎛ 보다 작고/작거나 충전재 입자들은 유기 결합제에 의해 코팅된다. 일단 언더필 재료가 충분히 경화되면, 그 열팽창 계수는 30 PPM/℃ 이하이고, 그 유리 전이 온도는 100℃ 이상이고, 전자 디바이스의 패시베이션층, 기판 및 전자 디바이스에 대한 그 에지들에서의 접착은 볼 리미팅 메탈러지의 박리없이 전자 구조체가 표준화된 신뢰도 시험을 통과할 수 있을 정도의 것이다.
Figure R1020077007087
언더필 재료, 충전재 입자, 유기 결합제

Description

반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료{UNDERFILL MATERIAL TO REDUCE BALL LIMITING METALLURGY DELAMINATION AND CRACKING POTENTIAL IN SEMICONDUCTOR DEVICE}
플립 칩 마이크로전자 어셈블리는 칩 본드 패드들 상의 도전성 범프들을 통한 기판들 상으로의 하향 (즉 "플립형(flipped)") 전자 디바이스들의 직접적인 전기적 접속이다. 전자 디바이스들은 통상적으로 반도체 디바이스들이지만, 수동 필터들, 검출기 어레이들, 및 마이크로전자기계적 시스템(MEMS) 디바이스들일 수도 있다. 칩이 도전성 범프들에 의해 기판에 직접 부착되므로, 플립 칩은 DCA(Direct Chip Attach)라고도 알려져 있다.
도전성 범프들은 언더 범프 메탈러지(UBM: under bump metallurgy) 및 패드 리미팅 메탈러지(PLM: pad limiting metallurgy) 로 알려진 볼 리미팅 메탈러지(BLM: ball limiting metallurgy)에 의해 전자 디바이스에 부착될 수도 있다.
전자 디바이스가 기판에 부착되면, 기계적 스트레인들(strains)이 발생할 수도 있는데, 이는 시간이 경과함에 따라 전자 디바이스의 도전성 범프들 및/또는 BLM 및/또는 패시베이션층에 대한 손상으로 귀결된다.
전자 디바이스와 기판 사이의 공간에 도입되는 비도전성 언더필 재료가 습기 또는 다른 환경적 위험으로부터 범프들을 보호할 수도 있으며, 전자 구조체에 추가적인 기계적 강도를 제공할 수도 있고, 칩과 기판 사이의 임의의 열팽창 차이를 보상할 수도 있다.
본 발명의 실시예들은 예시의 방식으로 설명되며, 동일한 참조부호가 이에 대응하는 유사하거나 동일한 요소를 나타내는 첨부 도면에 한정되지 않는다.
도 1은 본 발명의 몇몇 실시예들에 따른 예시적인 인쇄 회로 보드를 포함하는 예시적인 장치의 평면도이고, 이러한 예시적인 인쇄 회로 보드는 그 위에 설치된 디바이스들을 갖는다.
도 2는 본 발명의 몇몇 실시예들에 따른 인쇄 회로 보드 및 그 위에 설치된 플립 칩의 예시적이고 단순화된 단면도이다.
예시의 단순함과 명료성을 위하여, 도면에 도시한 요소들은 반드시 일정한 비율로 도시될 필요가 없다. 예를 들어, 몇몇 요소들의 치수는 명료성을 위해 다른 요소들에 비해 과장될 수도 있다.
이하의 상세한 설명에서, 본 발명의 실시예들의 충분한 이해를 제공하기 위하여 다양한 구체적인 사항들을 설명할 것이다. 그러나, 당업자라면 이러한 상세한 사항들 없이 본 발명의 실시예들을 실시할 수도 있을 것이다. 다른 예에서, 공지의 방법들, 절차들, 요소들 및 회로들은 본 발명의 실시예들이 모호해지지 않도록 상세히 설명하지 않는다.
본 발명의 몇몇 실시예들에 따르면, 반도체 디바이스와 같은 전자 디바이스는 하나 이상의 반도체 다이(die)들을 포함할 수도 있으며 볼 격자 어레이(BGA: ball grid array) 배열 또는 임의의 다른 적절한 배열로 도전성 범프들(예를 들어, 솔더(solder) 볼)을 포함할 수도 있다. 이러한 범프들 중 모두 또는 임의의 것은 반도체 디바이스의 외부의 전기적 및/또는 기계적 말단(terminations)으로서의 역할을 할 수도 있다.
이하의 설명은 반도체 디바이스들을 언급하지만, 본 발명의 실시예들은 수동 필터들, 검출기 어레이들 및 마이크로전자기계적 시스템(MEMS) 디바이스 등과 같은 전자 디바이스에 동등하게 적용될 수 있다.
이하의 설명은 솔더 범프들을 언급하지만, 본 발명의 실시예들은 도금 범프들, 스터드(stud) 범프들, 접착(adhesive) 범프들, 논(non)-솔더 금속 합금 범프들 등을 포함하는 다른 유형의 범프들에 동등하게 적용될 수 있다.
이하의 설명은 플립 칩들을 언급하지만, 본 발명의 실시예들은 볼 격자 어레이(BGA) 디바이스들, 칩 스케일 패키지(CSP: chip scale package) 디바이스들 등을 포함하는 다른 유형의 디바이스들에 동등하게 적용될 수 있다.
반도체 다이는 내부 신호 트레이스(trace)들을 위해 그 내부에 형성된 금속 도전체들의 패턴들을 가질 수도 있고, 이러한 금속 도전체들 중 적어도 몇몇은 범프들에 기계적 및 전기적으로 결합되는 볼 본딩 패드들을 포함할 수도 있다. BLM은 볼 본딩 패드들 중 적어도 몇몇에 기계적 및 전기적으로 결합될 수도 있고, 대응하는 범프들에 기계적 및 전기적으로 결합될 수도 있다.
인쇄 회로 보드(PCB: printed circuit board)와 같은 기판은 프리-솔더(pre-solder)를 포함할 수 있거나 포함하지 않을 수도 있는 패드들을 포함할 수 있고, 반도체 디바이스는 예를 들어, 리플로우(reflow) 공정과 같은 납땜(soldering) 공정에서 패드들에 납땜될 수도 있다. 납땜 공정 동안에, 범프들은 패드들에 기계적 및/또는 전기적으로 부착될 수도 있다. 이하의 설명에서, 볼 본딩 패드, 대응하는 BLM 및 범프, 그리고 범프에 납땜되는 PCB 패드에 의해 형성된 기계적 구조를 "상호 연결 접합부(interconnection joint)"라 표기한다.
납땜 공정동안, 범프들은 녹을 수도 있고, 그 형태가 변할 수도 있어, 반도체 디바이스는 그 자신의 중량으로 인해 침강(sink)할 것이다. 균일하거나 균일하지 않을 수도 있는 기계적 스트레인들이 상호 연결 접합부들에서 반도체 다이를 따라 나타날 수도 있고, 범프들 및/또는 BLM 및/또는 볼 본딩 패드들 및/또는 실리콘 다이 및/또는 패시베이션층에 영향을 미칠 수도 있다.
반도체 디바이스가 상부에 설치된 PCB는 전류를 이용하여 동작될 수도 있는 장치의 일부로서 포함될 수도 있다. 장치가 동작하고 전류가 반도체 디바이스를 통해 흐르는 동안, 상호 연결 접합부에서의 온도 및 반도체 디바이스에 따른 온도가 변할 수도 있으므로, 추가적인 기계적 스트레인들이 상호 연결 접합부들에서 나타날 수도 있다.
반도체 다이 및 상호 연결 접합부들에 영향을 미칠 수도 있는 기계적 스트레인들이 본원에서 구체화하지 않은 추가적인 이유에 의해 나타날 수도 있다는 것을 이해해야 한다.
기계적 스트레인들은 상호 연결 접합부들 및/또는 패시베이션층(passivation layer) 또는 반도체 다이에 대한 손상으로 귀결될 수도 있다. 예를 들어, 균열들(cracks)이 패시베이션층에 나타날 수 있고/있거나, BLM이 박리될(delaminated) 수도 있다. 이러한 손상은 예를 들어 반도체 디바이스의 기능을 저하시키고 장치의 기능을 저하시킬 수도 있다.
반도체 디바이스가 PCB에 납땜된 후에, 비도전성 언더필 재료가 반도체 디바이스와 PCB 사이에 형성된 갭에 도입될 수도 있다. 이러한 언더필 재료는 경화될 수도 있고, 고체가 될 수도 있다. 일단 경화되면, 고체 언더필 재료는 접촉하고 있는 표면들에 접착될 수 있다(glued). 예를 들어, 고체 언더필 재료가 PCB, 범프들, BLM 및 반도체 디바이스에 접착될 수도 있다.
반도체 디바이스의 여러 상호 연결 접합부 및 여러 부분들에서 국부적으로 나타나는 기계적 스트레인들은 반도체 디바이스를 따라 언더필 재료에 의해 재분포될 수도 있다. 따라서, 반도체 디바이스 및 상호 연결 접합부들은 언더필 재료가 도입되지 않은 경우보다 예를 들어 온도 변화로 인한 기계적 스트레인들을 더 양호하게 견뎌낼 수도 있다.
반도체 디바이스들의 기계적 구조들이 다른 종류일 수도 있고, 반도체 디바이스들을 제조하는데 이용되는 재료들이 다른 종류일 수도 있다. 예를 들어, BLM, 범프들 및 패시베이션층을 구성하는데 이용되는 재료들이 반도체 디바이스들마다 다를 수도 있다. 또한, 범프들 사이즈와 범프들 간 피치(pitch)가 반도체 디바이스들마다 다를 수도 있다.
재료들 및 기계적 구조들의 상이한 조합으로 인해, 반도체 디바이스의 몇몇 부분들이 기계적 스트레인들로 인한 손상을 다른 부분들보다 받기 쉬울 수도 있다. 예를 들어, 재료들 및 기계적 구조들의 몇몇 조합으로 인해, 반도체 디바이스의 패시베이션층은 반도체 디바이스의 다른 부분들이 손상을 입기 전에 균열을 나타내기 쉬울 수도 있다. 다른 예에서, 재료들 및 기계적 구조들의 몇몇 다른 조합으로 인해, 반도체 디바이스의 다른 부분들이 손상을 입기 전에 BLM이 박리되기 쉬울 수도 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 예시적인 장치(2)를 도시한다. 장치(2)는 예를 들어 마더보드(motherboard)인 인쇄 회로 보드(PCB)(4)와 같은 전자 구조체를 포함할 수도 있고, 오디오 출력 디바이스(6)를 선택적으로 포함할 수도 있다. 장치(2)에 대한 예로서는 개인용 컴퓨터(PC), 노트패드 컴퓨터, 노트북 컴퓨터, 랩탑 컴퓨터, 서버 컴퓨터, 포켓(pocket) PC, 개인용 휴대 단말기(PDA), 개인용 정보 매니저(PIM), 셀 폰, 페이저, 이동식 또는 비이동식 메모리 저장 디바이스, 하드 디스크 드라이브(HDD), 플로피 디스크 드라이브(FDD), 모니터, 프로젝터, 디지털 비디오 디스크(DVD) 플레이어, 비디오 컴팩트 디스크(VCD) 플레이어, MP3 플레이어, 이동식 미디어 플레이어, 계산기, 무선 이동국, 무선 기지국 등을 포함하지만, 이들에만 한정되는 것은 아니다.
PCB(4)는 각각의 전자 디바이스들용으로 예를 들어 "풋프린트들(footprints)"(8, 10, 12, 14 및 16)을 포함할 수도 있다. PCB(4)는 그 위에 몇몇 디바이스들을 설치하였을 수도 있다. 예를 들어, 전자 디바이스들(18, 20, 22 및 24)은 풋프린트들(8, 10, 12 및 14) 상에 각각 설치될 수도 있고, 메모리 디바이스(26)가 풋프린트(16) 상에 선택적으로 설치될 수도 있다. 예를 들어 추가적인 풋프린트들, 트레이스들, 관통 홀들(through holes)과 같은 PCB(4)의 기계적 특징부들(features)과 풋프린트들(8, 10, 12 및 16) 및 전자 디바이스들(18, 10, 22 및 26)의 기계적 특징부들은 명료성을 위해 도시하지 않았다.
메모리 디바이스(26)에 대한 예로서는 a)컴팩트 플래시(CF) 메모리 카드, 개인용 컴퓨터 메모리 카드 국제 협회(PCMCIA) 메모리 카드, 보안 아이덴티티 모듈(SIM) 카드, MEMORY STICK® 디바이스, 범용 직렬 버스(USB) KEY® 메모리 디바이스 등과 같은 탈착가능 메모리 디바이스, b)판독 전용 메모리(ROM) 디바이스, 마스크 ROM 디바이스, 전기적으로 소거가능한 프로그래머블 판독 전용 메모리 디바이스(EEPROM), 불휘발성 랜덤 액세스 메모리 디바이스(NVRAM), 낸드형(NAND) 플래시 메모리 디바이스, 노아형(NOR) 플래시 메모리 디바이스, 동기식 동적 랜덤 액세스 메모리(SDRAM) 디바이스, RAMBUS® 동적 랜덤 액세스 메모리(RDRAM) 디바이스, 더블 데이터 레이트(DDR) 메모리 디바이스, 정적 랜덤 액세스 메모리(SRAM) 디바이스 등과 같은 반도체 디바이스를 포함하지만 이들에만 한정되는 것은 아니다.
전자 디바이스(24)는 하나 이상의 반도체 다이들을 포함할 수도 있고, 전자 디바이스(24)의 바닥면 상에 위치되거나 바닥면에 부분적으로 매립되고(embedded), 하나 이상의 반도체 다이들에 전기적으로 결합된 범프들(28)을 포함할 수도 있다. 범프들(28)은 예를 들어 20㎛ 내지 200㎛ 의 범위의 직경을 가질 수도 있고, 범프들(28) 사이의 피치는 예를 들어 50㎛ 내지 300㎛ 의 범위 내에 있을 수도 있다.
범프들(28)을 제조할 수 있는 예시적인 재료로서는, 예를 들어 주석-납(SnPb), 주석-납-은(SnPbAg)과 같은 납이 들어간 재료들; 예를 들어 주석-은(SnAg), 주석-은-구리(SnAgCu)와 같은 납이 없는 재료들; 또는 임의의 다른 적절한 용융(eutectic) 소프트 납땜 도전성 재료를 포함하지만 이들에만 한정되는 것은 아니다.
풋프린트(14)는 각각의 범프들(28)에 납땜되기에 적절한 패드들(30)을 포함할 수도 있고, 패드들(30) 중 적어도 일부는 각각의 범프들(28)에 납땜될 수도 있다. PCB(4)는 패드들(30) 중 모두 또는 임의의 것에 대하여 물리적인 트레이스들 및/또는 매립된 비아들(vias)(미도시)을 포함할 수도 있다.
또한, 본 발명의 몇몇 실시예들에 따른 비도전성 언더필 재료(32)가 디바이스(24)의 주변 및 PCB(4)와 디바이스(24)의 바닥면 사이의 갭에 존재할 수도 있다.
명료성을 위해, 디바이스(24)가 3행과 4열의 어레이로 배열된 12개의 범프들(28)을 포함하는 것으로 도시하였다. 이는 단지 예시일 뿐이며, 디바이스(24)의 바닥면 상에 위치하거나 바닥면에 일부 매립된 범프들(28)의 임의의 개수 및 임의의 배열이 가능하다는 것에 주목해야 한다. 또한, 도면의 명료성을 위해, 범프(28) 및 패드들(30)이 원형을 갖는 것으로 도시하였고, 패드들(30)이 범프(28)보다 더 큰 직경을 갖는 것으로 도시하였다. 범프(28) 및 패드들(30)의 임의의 다른 형태들 및 범프(28)와 패드들(30) 사이의 임의의 다른 사이즈 비율이 본 발명의 범위 내에 있다는 것에 주목해야 한다.
이하, 도 1에 도시한 단면 A를 따라 절취한 PCB(4), 반도체 디바이스(24), 범프들(28A, 28B 및 28C), PCB 패드들(30A, 30B 및 30C) 및 언더필 재료(32)의 예시적이고 단순화된 단면도인 도 2 를 참조한다. 예시적인 도 2 에서, 반도체 디바이스(24)는 플립 칩 디바이스이지만, 이것은 단지 예일뿐, 디바이스(24)는 다른 종류일 수도 있다는 것을 이해해야 한다.
도 2 는 도 1 에 도시하지 않은 반도체 디바이스(24)의 구성요소, 즉 반도체 다이(34), 패시베이션층(38), 본드 패드들(40A, 40B 및 40C) 및 볼 리미팅 재료들(BLM)(42A, 42B 및 42C)을 도시한다.
본드 패드들(40A, 40B 및 40C)은 반도체 다이(34)의 외부 금속층(미도시)의 부분들일 수도 있다. BLM(42A, 42B 및 42C)은 기계적 및 전기적으로 본드 패드들(40A, 40B 및 40C)에 각각 결합되거나, 범프들(28A, 28B 및 28C)에 각각 결합될 수도 있고, 반도체 다이(34)와 범프들 사이의 기계적 인터페이스들로서 역할을 할 수도 있다.
범프들(28)이 구형을 갖는 것으로 도시하였지만, 이는 단지 예시일 뿐이며, 임의의 형태가 가능하다. 또한 범프들(28)의 형태는 반도체 디바이스(24)의 PCB(4)로의 납땜 동안 변할 수도 있다.
반도체 다이(34)는 회로(44)를 포함할 수 있다. 회로(44)가 구현하는 예시적인 기능부로서는 프로세서, 그래픽 프로세서, 주변 장치 배선(PCI) 노스 브릿지(north bridge), PCI 사우스 브릿지(south bridge), 통신 프로세서, 메모리 컨트롤러, 무선 근거리 통신망(LAN) 컨트롤러, 무선 주파수(RF) 컨트롤러, 비디오 프로세서 등을 포함하지만 이들에 한정되는 것은 아니다. 또한, 반도체 디바이스(24)는 예를 들어, 주문형 반도체(ASIC), 특정 용도 표준 제품(ASSP: application specific standard product), 필드 프로그래머블 게이트 어레이(FPGA) 등일 수도 있다.
언더필 재료(32)는 충전재 입자들(filler particles)을 포함할 수도 있다. 다이 패시베이션층(38), PCB(4) 및 반도체 다이(34)에 대한 다이 에지들에서의 언더필 재료(32)의 접착은 PCB(4) 상에 설치된 반도체 디바이스(24)가 JEDEC Solid State Technology Association에 의해 2004년 4월에 발행되고 "Reliability Qualification of Semiconductor Devices Based on Physics of Failure and Risk and Opportunity Assessment"라 칭하는 JEDEC 표준 "JEP 148"에 규정된 시험을 통과할 수 있게 한다.
몇몇 실시예들에서, 특정 응용에 대한 품질 및 신뢰도 요구조건의 일예는 BLM의 어떠한 박리 없이, 2000년 7월에 발행되고 "Temperature Cycling"이라는 표제의 JEDEC 표준 "JESD22-A104-B" 시험 조건 B 하에서 500회의 열 사이클을 통과하고, 2000년 12월에 발행되고 "Accelerated Moisture Resistance-Unbiased HAST"라는 표제의 JEDEC 표준 "JESD22-A118" 의 고속으로 가속화된 스트레스 시험(HAST)의 조건 A 에서 75시간을 통과하는 것이다.
다른 실시예에서, 특정 응용에 대한 품질 및 신뢰도 요구조건의 일예는 BLM의 어떠한 박리 없이, 조건 B 시험(JESD22-A104-B) 하에서 750회의 열 사이클을 통과하고, HAST 조건 A(JESD22-A118)에서 100시간을 통과하는 것이다.
언더필 재료(32) 내의 충전재 입자들의 중량 백분율은 몇몇 실시예에서 대략 60% 이상이거나, 다른 실시예들에서는 대략 65% 이상일 수도 있다. 충전재 입자들의 90wt% 의 입자 사이즈는 몇몇 실시예들에서는 대략 2㎛ 미만이거나, 다른 실시예들에서는 대략 1㎛ 미만일 수도 있다. 충전재 입자들은 몇몇 실시예들에서 유기 결합제(organic coupling agent)에 의해 코팅될 수도 있다. 충전재 입자들은 몇몇 실시예들에서 실리카 충전재 입자들이다. 충전재 입자들은 다른 실시예들에서는 알루미나 또는 다른 금속 산화물 입자들일 수도 있다. 유기 결합제에 대한 예로서는 실란(silane) 결합제, 티타네이트(titanate) 결합제 및 알루미네이트(aluminate) 결합제를 포함하지만 이들에 한정되는 것은 아니다.
일단 언더필 재료(32)가 충분히 경화되면, 언더필 재료(32)의 열팽창 계수는 몇몇 실시예들에서 30 PPM/℃ 이하이거나, 다른 실시예들에서는 25 PPM/℃ 이하일 수도 있다.
몇몇 실시예들에서, 언더필 재료(32)가 5분 이하동안 110℃ 까지의 온도에 노출된다면, 언더필 재료의 점도(viscosity)가 20% 이하만큼 증가할 수도 있다. 다른 실시예들에서, 언더필 재료(32)가 5분 이하동안 120℃ 까지의 온도에 노출된다면, 언더필 재료의 점도가 20% 이하만큼 증가할 수도 있다.
몇몇 실시예들에서 언더필 재료(32)가 20분 이상동안 180℃ 아래의 온도에 노출되거나, 다른 실시예들에서 5분 이상동안 180℃ 아래의 온도에 노출되거나, 다른 실시예들에서 20분 이상동안 150℃ 아래의 온도에 노출되거나, 다른 실시예들에서 5분 이상동안 150℃ 아래의 온도에 노출된다면, 언더필 재료(32)의 교차결합 밀도(cross-linking density)가 적어도 50% 가 될 수 되거나, 언더필 재료(32)가 흐르지 않을 수도 있다.
몇몇 실시예들에서 3시간 미만동안 180℃ 아래의 온도에 노출되거나, 다른 실시예들에서 1시간 미만동안 150℃ 아래의 온도에 노출된다면, 언더필 재료(32)는 충분히 경화될 수도 있다.
일단 언더필 재료(32)가 충분히 경화되면, 언더필 재료(32)의 유리 전이(glass transition) 온도는 몇몇 실시예들에서는 100℃ 이상일 수 있거나, 다른 실시예들에서는 130℃ 이상일 수도 있다.
본 발명의 소정의 특징들이 여기에 설명되고 예시되었지만, 이제 당업자에게 많은 수정, 치환, 변화, 및 등가물이 발생할 것이다. 따라서, 첨부된 청구범위는 본 발명의 진정한 사상의 범위 내에 속하는 이러한 수정 및 변화 모두를 포함하도록 의도된다.

Claims (51)

  1. 반도체 다이 디바이스를 도전성 범프들과 볼 리미팅 메탈러지(ball limiting metallurgy)에 의해 기판에 결합할 때 사용하기 위한 언더필(underfill) 재료로서,
    상기 언더필 재료는 충전재 입자들을 포함하며,
    상기 언더필 재료 내의 상기 충전재 입자들의 중량 백분율은 60% 이상이고,
    상기 충전재 입자들의 90wt% 이상의 입자 사이즈는 2㎛ 보다 작거나, 상기 충전재 입자들은 유기 결합제에 의해 코팅되고,
    일단 상기 언더필 재료가 충분히 경화되면, 상기 언더필 재료의 열팽창 계수는 30 PPM/℃ 이하이고,
    상기 언더필 재료가 5분 이하동안 110℃ 까지의 온도에 노출된다면, 상기 언더필 재료의 점도는 20% 이하만큼 증가하고,
    상기 언더필 재료가 20분 이상동안 180℃ 아래의 온도에 노출된다면, 상기 언더필 재료의 교차결합 밀도는 50% 이상이 되거나, 상기 언더필 재료가 흐르지 않고,
    상기 언더필 재료가 3시간 미만동안 180℃ 아래의 온도에 노출된다면, 상기 언더필 재료는 충분히 경화되고,
    일단 상기 언더필 재료가 충분히 경화되면, 상기 언더필 재료의 유리 전이 온도는 100℃ 이상인 언더필 재료.
  2. 제1항에 있어서,
    상기 언더필 재료의 상기 충전재 입자들의 상기 중량 백분율은 65% 이상인 언더필 재료.
  3. 제1항에 있어서,
    상기 충전재 입자들의 90 wt% 이상의 입자 사이즈는 1㎛ 보다 작은 언더필 재료.
  4. 제1항에 있어서,
    상기 충전재 입자들은 실리카(silica) 충전재 입자들인 언더필 재료.
  5. 제4항에 있어서,
    상기 실리카 충전재 입자들은 유기 결합제에 의해 코팅되고, 상기 유기 결합제는 실란(silane) 결합제인 언더필 재료.
  6. 제4항에 있어서,
    상기 실리카 충전재 입자들은 유기 결합제에 의해 코팅되고, 상기 유기 결합제는 티타네이트(titanate) 결합제인 언더필 재료.
  7. 제4항에 있어서,
    상기 실리카 충전재 입자들은 유기 결합제에 의해 코팅되고, 상기 유기 결합제는 알루미네이트(aluminate) 결합제인 언더필 재료.
  8. 제1항에 있어서,
    상기 충전재 입자들은 금속 산화물 입자들인 언더필 재료.
  9. 제1항에 있어서,
    일단 상기 언더필 재료가 충분히 경화되면, 상기 언더필 재료의 상기 열팽창 계수는 25 PPM/℃ 이하인 언더필 재료.
  10. 제1항에 있어서,
    상기 언더필 재료가 12시간 이하동안 40℃ 까지의 온도에 노출된다면, 상기 언더필 재료의 점도는 50% 이하만큼 증가하는 언더필 재료.
  11. 제1항에 있어서,
    상기 언더필 재료가 12시간 이하동안 60℃ 까지의 온도에 노출된다면, 상기 언더필 재료의 점도는 50% 이하만큼 증가하는 언더필 재료.
  12. 제1항에 있어서,
    상기 언더필 재료가 5분 이하동안 120℃ 까지의 온도에 노출된다면, 상기 언더필 재료의 점도는 20% 이하만큼 증가하는 언더필 재료.
  13. 제1항에 있어서,
    상기 언더필 재료가 5분 이상동안 180℃ 아래의 온도에 노출된다면, 상기 언더필 재료의 상기 교차결합 밀도는 50% 이상이 되는 언더필 재료.
  14. 제1항에 있어서,
    상기 언더필 재료가 5분 이상동안 180℃ 아래의 온도에 노출된다면, 상기 언더필 재료가 흐르지 않는 언더필 재료.
  15. 제1항에 있어서,
    상기 언더필 재료가 20분 이상동안 150℃ 아래의 온도에 노출된다면, 상기 언더필 재료의 상기 교차결합 밀도는 50% 이상이 되는 언더필 재료.
  16. 제1항에 있어서,
    상기 언더필 재료가 20분 이상동안 150℃ 아래의 온도에 노출된다면, 상기 언더필 재료가 흐르지 않는 언더필 재료.
  17. 제1항에 있어서,
    상기 언더필 재료가 5분 이상동안 150℃ 아래의 온도에 노출된다면, 상기 언더필 재료의 상기 교차결합 밀도는 50% 이상이 되는 언더필 재료.
  18. 제1항에 있어서,
    상기 언더필 재료가 5분 이상동안 150℃ 아래의 온도에 노출된다면, 상기 언더필 재료가 흐르지 않는 언더필 재료.
  19. 제1항에 있어서,
    상기 언더필 재료가 1시간 미만동안 150℃ 아래의 온도에 노출된다면, 상기 언더필 재료가 충분히 경화되는 언더필 재료.
  20. 제1항에 있어서,
    일단 상기 언더필 재료가 충분히 경화되면, 상기 언더필 재료의 상기 유리 전이 온도는 130℃ 이상인 언더필 재료.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 제1항에 있어서,
    상기 언더필 재료가 일단 충분히 경화되면, a) 도전성 범프들 및 볼 리미팅 메탈러지에 의해 기판에 결합된 전자 디바이스의 패시베이션층, b) 상기 기판, 및 c) 상기 전자 디바이스에 대한 상기 전자 디바이스의 에지들에서의 상기 언더필 재료의 접착은, 상기 결합된 전자 디바이스가 상기 볼 리미팅 메탈러지의 박리없이 JEDEC 표준에 정의된 신뢰도 시험을 통과할 정도로 이루어지는 언더필 재료.
  50. 삭제
  51. 삭제
KR1020077007087A 2004-09-28 2005-09-12 반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료 KR100855114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/950,691 US7218007B2 (en) 2004-09-28 2004-09-28 Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
US10/950,691 2004-09-28

Publications (2)

Publication Number Publication Date
KR20070051926A KR20070051926A (ko) 2007-05-18
KR100855114B1 true KR100855114B1 (ko) 2008-08-28

Family

ID=35482256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007087A KR100855114B1 (ko) 2004-09-28 2005-09-12 반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료

Country Status (7)

Country Link
US (1) US7218007B2 (ko)
JP (1) JP2008514004A (ko)
KR (1) KR100855114B1 (ko)
CN (1) CN101031612A (ko)
DE (1) DE112005002371T5 (ko)
TW (1) TWI300612B (ko)
WO (1) WO2006036505A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI264788B (en) * 2005-12-22 2006-10-21 Advanced Semiconductor Eng Chip structure and chip manufacturing process
US7256503B2 (en) * 2006-02-27 2007-08-14 International Business Machines Corporation Chip underfill in flip-chip technologies
CN101432861B (zh) * 2006-04-27 2011-02-09 松下电器产业株式会社 连接构造体及其制造方法
MY151034A (en) * 2006-12-05 2014-03-31 Sumitomo Bakelite Co Semicondutor package, core layer material, buildup layer material, and sealing resin composition
CN102051143A (zh) * 2007-01-10 2011-05-11 日立化成工业株式会社 电路部件连接用粘接剂及使用该粘接剂的半导体装置
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
KR20120093589A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US8831021B2 (en) * 2011-09-25 2014-09-09 Qualcomm Incorporated System and method for dynamically configurable multi-window divergent protocol bridge
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
CN104081885B (zh) * 2012-12-26 2017-12-08 株式会社村田制作所 元器件内置基板
TWI508258B (zh) * 2013-12-19 2015-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638630A1 (de) 1996-09-20 1998-04-02 Siemens Ag UV- und thermisch härtbare Epoxidharze zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
WO2000034032A1 (en) * 1998-12-07 2000-06-15 Dexter Corporation Underfill film compositions

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL124742C (ko) * 1959-07-29
US5340781A (en) * 1986-07-14 1994-08-23 Showa Denko Kabushiki Kaisha Spherical corundum particles, process for preparation thereof and rubber or plastic composition having high thermal conductivity and having spherical corundum paticles incorporated therein
US5567792A (en) * 1990-05-28 1996-10-22 W. R. Grace & Co.-Conn. Spherical curing agent for epoxy resin, curing agent masterbatch for epoxy resin and their preparation
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies
US5985043A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Polymerizable fluxing agents and fluxing adhesive compositions therefrom
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6297564B1 (en) * 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
US6376160B1 (en) * 2000-10-30 2002-04-23 Eastman Kodak Company Protective epoxy overcoat for photographic elements
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6943058B2 (en) * 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638630A1 (de) 1996-09-20 1998-04-02 Siemens Ag UV- und thermisch härtbare Epoxidharze zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
WO2000034032A1 (en) * 1998-12-07 2000-06-15 Dexter Corporation Underfill film compositions

Also Published As

Publication number Publication date
KR20070051926A (ko) 2007-05-18
WO2006036505A1 (en) 2006-04-06
CN101031612A (zh) 2007-09-05
DE112005002371T5 (de) 2007-08-30
TW200620591A (en) 2006-06-16
US7218007B2 (en) 2007-05-15
TWI300612B (en) 2008-09-01
JP2008514004A (ja) 2008-05-01
US20060071337A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
KR100855114B1 (ko) 반도체 디바이스에서 볼 리미팅 메탈러지 박리와 균열 포텐셜을 감소시키는 언더필 재료
US7214561B2 (en) Packaging assembly and method of assembling the same
US6475830B1 (en) Flip chip and packaged memory module
US7453155B2 (en) Method for fabricating a flip chip package
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
US8379400B2 (en) Interposer mounted wiring board and electronic component device
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
TWI655733B (zh) 扇出型半導體封裝
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
CN110911362B (zh) 半导体装置
CN101414590A (zh) 用于半导体晶粒封装的互连结构及其方法
KR102055595B1 (ko) 반도체 패키지
US20160343646A1 (en) High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
KR20080017162A (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
TW200830509A (en) Microelectronic die including solder caps on bumping sites thereof and method of making same
US20180331061A1 (en) Integrated device comprising bump on exposed redistribution interconnect
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
WO2005008730A2 (en) Low cost, high performance flip chip package structure
KR100833209B1 (ko) 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자
JP2016514367A (ja) ファインピッチトレース上にテスト用パッドを有するパッケージ基板
US6266249B1 (en) Semiconductor flip chip ball grid array package
US7601612B1 (en) Method for forming solder joints for a flip chip assembly
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003297977A (ja) 電子部品の製造方法
US20150296630A1 (en) Ball grid array mounting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee