KR100833406B1 - Flash memory device and method for manufacturing the same, and method for forming dielectric film - Google Patents

Flash memory device and method for manufacturing the same, and method for forming dielectric film Download PDF

Info

Publication number
KR100833406B1
KR100833406B1 KR1020027011936A KR20027011936A KR100833406B1 KR 100833406 B1 KR100833406 B1 KR 100833406B1 KR 1020027011936 A KR1020027011936 A KR 1020027011936A KR 20027011936 A KR20027011936 A KR 20027011936A KR 100833406 B1 KR100833406 B1 KR 100833406B1
Authority
KR
South Korea
Prior art keywords
film
electrode
gas
silicon
plasma
Prior art date
Application number
KR1020027011936A
Other languages
Korean (ko)
Other versions
KR20020086638A (en
Inventor
다다히로 오미
스가와시게토시
Original Assignee
다다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다다히로 오미 filed Critical 다다히로 오미
Publication of KR20020086638A publication Critical patent/KR20020086638A/en
Application granted granted Critical
Publication of KR100833406B1 publication Critical patent/KR100833406B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

플래시 메모리의 제조 방법은, Kr와 산화 가스 혹은 질화 가스에 의해 이루어지는 혼합 가스에 고밀도 플라즈마를 마이크로파 여기에 의해 형성하고, 형성된 플라즈마에 수반하는 원자상태 산소 O* 혹은 질화 수소 라디칼 NH*에 의해, 폴리실리콘 전극 표면을 질화 혹은 산화한다. 또, 이 플라즈마 처리에 의한 폴리실리콘막 상에의 산화막 및 질화막의 형성 방법을 개시한다.In the flash memory manufacturing method, a high-density plasma is formed by microwave excitation in a mixed gas composed of Kr and an oxidizing gas or a nitridation gas, and the polyoxygen is formed by atomic oxygen O * or hydrogen nitride radical NH * accompanying the formed plasma. Nitriding or oxidizing the silicon electrode surface. Moreover, the formation method of the oxide film and the nitride film on a polysilicon film by this plasma process is disclosed.

Description

플래시 메모리 소자 및 그 제조 방법, 유전체막의 형성 방법{FLASH MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR FORMING DIELECTRIC FILM} Flash memory device, manufacturing method thereof, and dielectric film formation method {FLASH MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR FORMING DIELECTRIC FILM}             

본 발명은 일반적으로 반도체 장치 및 그 제조 방법과 관한 것으로, 특히 유전체막의 형성 방법, 및 플래시 메모리 소자를 포함하는 전기적으로 정보의 개서가 가능한 비휘발성 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to semiconductor devices and methods of manufacturing the same, and more particularly, to a method of forming a dielectric film, and a nonvolatile semiconductor memory device capable of rewriting electrically information including a flash memory device and a method of manufacturing the same.

반도체 메모리 장치에는 휘발성 메모리 장치인 DRAM나 SRAM, 비휘발성 메모리인 마스크(mask) ROM나 PROM, EPROM, EEPROM 등이 포함되지만, 메모리 셀 1개당 1개의 트랜지스터(transistor)를 갖는 EEPROM인 이른바 플래시 메모리는 소형·대용량·저소비 전력을 특징으로 하고 그 개량을 위해 막대한 노력이 이루어지고 있다. 특히, 플래시 메모리를 저전압으로 장기간에 걸쳐 안정하게 구동하는데는 균일하고 뛰어난 막질의 절연막이 필요 불가결하다.
Semiconductor memory devices include DRAM or SRAM, which is a volatile memory device, and mask ROM, PROM, EPROM, and EEPROM, which are nonvolatile memory, and so-called flash memory, which is an EEPROM having one transistor per memory cell. It is characterized by small size, large capacity and low power consumption, and enormous efforts are being made to improve it. In particular, in order to drive the flash memory stably over a long period of time at a low voltage, a uniform and excellent insulating film is indispensable.

우선, 종래의 플래시 메모리 소자를 일반적인 적층형 게이트(stacked-gate) 구조를 갖는 플래시 메모리 소자의 개념을 나타내는 도 1을 참조하면서 설명한다. First, a conventional flash memory device will be described with reference to FIG. 1 which shows the concept of a flash memory device having a general stacked-gate structure.                 

도 1을 참조하면, 플래시 메모리 소자는 실리콘 기판(1700) 상에 구성되어 있고, 상기 실리콘 기판(1700) 중에 형성된 소스 영역(1701) 및 드레인 영역(1702)과, 상기 실리콘 기판(1700) 상에 있어서 상기 소스 영역(1701)과 드레인 영역(1702)의 사이에 형성된 터널 게이트 산화막(1703)과, 상기 터널 게이트 산화막(1703) 상에 형성된 플로팅 게이트(1704)를 포함하고, 상기 플로팅 게이트(1704) 상에는 실리콘 산화막(1705)과 실리콘 질화막(1706)과 실리콘 산화막(1707)이 순차 적층되고, 또한 상기 실리콘 산화막(1707) 상에는 컨트롤 게이트(1708)가 형성되어 있다. 즉, 이 적층 구조의 플래시 메모리 셀에서는, 도 1에 나타내듯이, 플로팅 게이트(1704)와 컨트롤 게이트(1708)가 절연막(1705, 1706 및 1707)에 의해 이루어지는 절연 구조를 사이에 끼우듯이 적층되어 있다.Referring to FIG. 1, a flash memory device is formed on a silicon substrate 1700, a source region 1701 and a drain region 1702 formed in the silicon substrate 1700, and on the silicon substrate 1700. And a tunnel gate oxide film 1703 formed between the source region 1701 and the drain region 1702, and a floating gate 1704 formed on the tunnel gate oxide film 1703, and the floating gate 1704. The silicon oxide film 1705, the silicon nitride film 1706, and the silicon oxide film 1707 are sequentially stacked on the silicon oxide film 1707, and a control gate 1708 is formed on the silicon oxide film 1707. That is, in this stacked structure flash memory cell, as shown in FIG. 1, the floating gate 1704 and the control gate 1708 are stacked so as to sandwich the insulating structures formed by the insulating films 1705, 1706, and 1707. .

상기 플로팅 게이트(1704)와 컨트롤 게이트(1705) 사이에 설치되는 상기 절연 구조는, 플로팅 게이트(1704)와 컨트롤 게이트(1705)의 사이의 누설 전류를 억제하기 위해, 이와 같이 질화물막(1706)을 산화물막(1705 및 1707)으로 사이에 끼워 가지는, 이른바 ONO(Oxide Nitride Oxide) 구조를 가지는 것이 일반적이다. 통상의 플래시 메모리 소자에서는 터널 게이트 산화막(1703) 및 실리콘 산화막(1705)은 열산화법으로, 또 실리콘 질화막(1706) 및 실리콘 산화막(1707)은 CVD법으로 형성된다. 실리콘 산화막(1705)은 CVD로 형성되는 경우도 있다. 터널 게이트 산화막(1703)의 막 두께는 8㎚ 정도이고 및 절연막(1705, 1706, 1707)의 막 두께의 총계는 산화막 두께 환산으로 15㎚ 정도이다. 또, 이 메모리 셀 이외 3∼7㎚ 정도의 두께의 게이트 산화막을 갖는 저전압용 트랜지스터와 15∼30㎚ 두께의 게이트 산화막을 갖는 고전압용 트랜지스터가 동일 실리콘 상에 형성된다.The insulating structure provided between the floating gate 1704 and the control gate 1705 is used to provide the nitride film 1706 in this manner so as to suppress leakage current between the floating gate 1704 and the control gate 1705. It is common to have a so-called ONO (Oxide Nitride Oxide) structure sandwiched between the oxide films 1705 and 1707. In a conventional flash memory device, the tunnel gate oxide film 1703 and the silicon oxide film 1705 are formed by the thermal oxidation method, and the silicon nitride film 1706 and the silicon oxide film 1707 are formed by the CVD method. The silicon oxide film 1705 may be formed by CVD. The film thickness of the tunnel gate oxide film 1703 is about 8 nm, and the total of the film thicknesses of the insulating films 1705, 1706, and 1707 is about 15 nm in terms of oxide film thickness. Besides the memory cell, a low voltage transistor having a gate oxide film having a thickness of about 3 to 7 nm and a high voltage transistor having a gate oxide film having a thickness of 15 to 30 nm are formed on the same silicon.

이와 같이 구성된 적층 구조의 플래시 메모리 셀에서는, 예를 들면 일례로서 정보의 기입시에 드레인(1702)에 약 5∼7V를 인가하고, 또한, 컨트롤 게이트(1708)에 12V 정도 이상의 고전압을 인가함으로써, 드레인 영역(1702) 부근에 발생하는 채널 핫 전자(channel hot electron)를 터널 절연막(1703)을 통해 플로팅 게이트에 축적한다. 또, 이와 같이 하여 축적된 전자를 소거할 때에는, 드레인 영역(1702)을 플로팅(floating)으로 하고, 컨트롤 게이트(control gate)(1708)를 접지하고, 소스 영역(1701)에 12V 정도 이상의 고전압을 인가함으로써, 상기 플로팅 게이트(1704)에 축적된 전자를 상기 소스 영역(1701)으로 뽑아 낸다.In the stacked flash memory cell configured as described above, for example, by applying about 5 to 7 V to the drain 1702 at the time of writing information, and applying a high voltage of about 12 V or more to the control gate 1708, Channel hot electrons generated near the drain region 1702 are accumulated in the floating gate through the tunnel insulating film 1703. When the electrons thus accumulated are erased, the drain region 1702 is floating, the control gate 1708 is grounded, and a high voltage of about 12V or more is applied to the source region 1701. By applying, electrons accumulated in the floating gate 1704 are extracted to the source region 1701.

그러나, 이 종래의 플래시 메모리 소자는, 정보의 기입 및 소거 동작시에 고전압을 필요로 하고, 이 고전압의 인가에 의해 다량의 기판 전류가 발생하여 터널 절연막이 열화하고, 소자 특성의 저하를 초래한다고 하는 문제점이 있었다. 또, 고전압 인가가 원인으로 되어, 개서 회수의 제한이나 과소거(過消去 ) 등의 문제가 내포되어 있다.However, this conventional flash memory device requires a high voltage at the time of writing and erasing information, and the application of this high voltage generates a large amount of substrate current, resulting in deterioration of the tunnel insulating film and deterioration of device characteristics. There was a problem. In addition, the application of a high voltage causes a problem such as a restriction on the number of times of rewriting and an over erasure.

종래의 플래시 메모리 소자에 있어서 고전압을 인가하지 않으면 안되는 원인은, 절연막(1705, 1706 및 1707)으로 이루어지는 ONO(Oxide Nitride Oxide) 막의 막 두께가 두꺼운데 있다.The reason that a high voltage must be applied in the conventional flash memory device is that the ONO (Oxide Nitride Oxide) film made of the insulating films 1705, 1706, and 1707 is thick.

종래의 막 형성 기술에서는, 플로팅 게이트(1704) 상에 상기 절연막(1705)으로서 산화막을 형성할 때에 열산화 등의 고온 처리를 사용하면, 폴리 실리콘 게이트(1704)와 상기 산화막의 계면(界面)이 서말 버짓(thermal budget) 등의 영향으로 투박하게 되어 버리는 문제가 생기고 있었다. 한편, 이 문제를 회피하기 위해서 CVD 등의 저온 처리로 이 산화막을 형성하려고 할 경우, 고품질로 박막의 산화막을 형성하는 것이 곤란했다. 이러한 이유로 종래의 플래시 메모리 소자에서는 절연막(1705, 1706, 1707)의 막 두께를 두껍게 함으로써 절연막의 누설 전류를 억제하지 않을 수 없었다.In the conventional film forming technique, when a high temperature treatment such as thermal oxidation is used to form an oxide film as the insulating film 1705 on the floating gate 1704, an interface between the polysilicon gate 1704 and the oxide film is formed. There has been a problem of becoming crude due to the influence of thermal budget. On the other hand, when this oxide film is to be formed by low temperature treatment such as CVD in order to avoid this problem, it is difficult to form an oxide film of a thin film with high quality. For this reason, in the conventional flash memory device, it is inevitable to suppress the leakage current of the insulating film by increasing the thickness of the insulating films 1705, 1706 and 1707.

그러나, 절연막(1705, 1706, 1707)의 막 두께를 두껍게 하지 않으면 안되기 때문에, 이 종래의 플래시 메모리 소자에서는 기입 및 소거 전압이 필연적으로 높아져 버리고, 그 결과 상기 터널 게이트 절연막(1703)도 고전압에 견디도록 두껍게 할 필요가 있었다.
However, since the thicknesses of the insulating films 1705, 1706, and 1707 must be increased, the write and erase voltages inevitably increase in this conventional flash memory device, and as a result, the tunnel gate insulating film 1703 also withstands high voltage. I needed to thicken it.

그래서, 본 발명은 상기의 과제를 해결한 신규하고 유용한 플래시 메모리 소자 및 그 제조 방법, 및 절연막의 형성 방법을 제공하는 것을 개괄적인 과제로 한다.Therefore, the present invention is to provide a novel and useful flash memory device, a method for manufacturing the same, and a method for forming an insulating film that solve the above problems.

본 발명의 보다 구체적인 과제는, 누설 전류를 일으키는 일 없이 터널 게이트 절연막이나 플로팅 게이트와 컨트롤 게이트의 사이의 절연막의 막 두께를 감소시킬 수 있고, 저전압으로 기입 소거가 가능한, 저온에서 형성된 고품질인 절연막을 갖는 신뢰성 높은 고성능인 플래시 메모리 소자, 및 그 제조 방법을 제공하는데 있다.A more specific object of the present invention is to provide a high quality insulating film formed at a low temperature, which can reduce the thickness of the tunnel gate insulating film or the insulating film between the floating gate and the control gate without causing leakage current, and enables address erasure at low voltage. To provide a reliable high performance flash memory device, and a method of manufacturing the same.

본 발명의 다른 과제는, 폴리실리콘 상에 있어서 고품질인 절연막을 형성할 수 있는 절연막의 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a method for forming an insulating film capable of forming a high quality insulating film on polysilicon.

본 발명의 다른 과제는, 실리콘 기판과, 상기 실리콘 기판상에 터널 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자에 있어서, 상기 제 1의 전극 표면에는 폴리실리콘이 존재하고, 상기 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 가지고, 상기 실리콘 산화막의 적어도 일부에 1010㎝-2 이상의 면 밀도의 Kr를 함유하는 것을 특징으로 하는 플래시 메모리 소자를 제공하는데 있다.Another object of the present invention is a flash memory comprising a silicon substrate, a first electrode formed on the silicon substrate via a tunnel insulating film, and a second electrode formed by sandwiching an insulating film on the first electrode. In the device, polysilicon is present on the surface of the first electrode, and the insulating film has a laminated structure including at least one silicon oxide film and one silicon nitride film, and at least a part of the silicon oxide film having a surface of 10 10 cm -2 or more. There is provided a flash memory device characterized by containing Kr of density.

본 발명에 의하면, 플래시 메모리 소자에 있어서 플로팅 게이트 전극과 컨트롤 게이트 전극과의 사이의 절연막을, 원자상태 산소 O* 혹은 질화 수소 라디칼(radical) NH*를 효율적으로 형성하는 Ar 또는 Kr 플라즈마중에 있어서의 산화 반응 혹은 질화 반응에 의해 형성함으로써, 상기 절연막의 막질이 향상하고, 이에 수반하여 누설 전류를 증가시키는 일 없이 상기 절연막의 막 두께를 저감할 수 있다. 그 결과, 본 발명의 플래시 메모리 소자는 저전압에서 고속 동작이 가능하고, 또 긴 수명을 가진다.According to the present invention, in the flash memory device, an insulating film between the floating gate electrode and the control gate electrode is formed in an Ar or Kr plasma that efficiently forms atomic oxygen O * or hydrogen nitride radical NH * . By forming by an oxidation reaction or a nitriding reaction, the film quality of the said insulating film improves, and with this, the film thickness of the said insulating film can be reduced, without increasing a leakage current. As a result, the flash memory device of the present invention can operate at high speed at low voltage, and has a long lifetime.

본 발명의 그 외의 과제는, 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 되는 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서, 상기 실리콘 산화막은, CVD법에 의해 퇴적된 실리콘 산화막을, 산소를 포함하는 가스와 Kr 가스를 주체로 하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성되는 원자상태 산소 O*에 노출함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a first electrode made of a silicon substrate, a polysilicon formed on the silicon substrate via an insulating film, and an interelectrode insulating film formed on the first electrode. A method of manufacturing a flash memory device having a laminated structure comprising two electrodes, wherein the inter-electrode insulating film includes at least one silicon oxide film and one silicon nitride film, wherein the silicon oxide film is a silicon oxide film deposited by a CVD method. And exposure to atomic oxygen O * formed by exciting plasma with microwaves in a mixed gas composed of a gas containing oxygen and an inert gas mainly composed of Kr gas. To provide.

본 발명에 의하면, 상기 전극간 절연막으로서 뛰어난 누설 전류 특성을 갖는 산화막이 얻어지기 때문에, 간단한 구성으로 플로팅 게이트 전극 중에 안정하게 전하를 보유할 수 있고, 저전압 구동이 가능한 플래시 메모리를 실현할 수 있다.According to the present invention, since an oxide film having excellent leakage current characteristics is obtained as the inter-electrode insulating film, a flash memory capable of stably retaining charge in the floating gate electrode with a simple configuration and enabling low voltage driving can be realized.

본 발명의 그 외의 과제는, 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서, 상기 실리콘 질화막은, CVD법에 의해 퇴적된 실리콘 질화막을, NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 주체로 하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성된 질화 수소 라디칼 NH*에 노출함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.Another object of this invention is the 1st electrode which consists of a silicon substrate, the polysilicon formed through the insulating film on the said silicon substrate, and the 2nd electrode formed between the interelectrode insulation film on the said 1st electrode between them. A method of manufacturing a flash memory device having a laminated structure comprising at least one silicon oxide film and a silicon nitride film, wherein the inter-electrode insulating film comprises at least one silicon nitride film deposited by a CVD method. Formed by exposure to a hydrogen nitride radical NH * formed by exciting plasma with microwaves in a mixed gas composed of NH 3 gas or a gas containing N 2 and H 2 and a gas mainly composed of Ar or Kr gas. To provide a method of manufacturing a flash memory device.

본 발명에 의하면, 상기 전극간 절연막으로서 뛰어난 누설 전류 특성을 갖는 질화막이 얻어지기 때문에, 간단한 구성으로 플로팅 게이트 전극 중에 안정하게 전하를 보유할 수 있고, 저전압 구동이 가능한 플래시 메모리를 실현할 수 있다. According to the present invention, since a nitride film having excellent leakage current characteristics is obtained as the inter-electrode insulating film, it is possible to realize a flash memory capable of stably retaining charge in the floating gate electrode with a simple configuration and enabling low voltage driving.                 

본 발명의 그 외의 과제는, 기판상에 폴리실리콘막을 퇴적하는 공정과, 상기 폴리실리콘막의 표면을, 산소를 포함하는 가스와 Kr 가스를 주체로 하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성되는 원자상태 산소 O*에 노출함으로써, 상기 폴리실리콘막의 표면에 실리콘 산화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산화막의 형성 방법을 제공하는데 있다.Another object of the present invention is to plasma by means of microwaves into a mixed gas comprising a step of depositing a polysilicon film on a substrate and an inert gas mainly composed of oxygen-containing gas and Kr gas on the surface of the polysilicon film. It is provided by the process of forming a silicon oxide film on the surface of the said polysilicon film by exposing to the atomic oxygen O * formed by excitation of the silicon oxide film.

본 발명에 의하면, 원자상태 산소 O*에 노출함으로써, 폴리실리콘막 상에 실리콘 결정의 방위에 의존하지 않고, 한결같이 균질한 실리콘 산화막을 형성하는 것이 가능하게 된다. 이 실리콘 산화막은 열산화막에 필적하는 뛰어난 누설 전류 특성을 가지고, 열산화막의 경우와 같은 파울러·노르트하임(Fowler.Nordheim) 형의 터널링(tunneling)을 일으킨다.According to the present invention, exposure to atomic oxygen O * makes it possible to form a uniform homogeneous silicon oxide film on the polysilicon film without depending on the orientation of the silicon crystals. This silicon oxide film has excellent leakage current characteristics comparable to that of a thermal oxide film, and causes tunneling of the Fowler-Nordheim type as in the case of the thermal oxide film.

본 발명의 그 외의 과제는, 기판상에 폴리실리콘막을 퇴적하는 공정과, 상기 폴리실리콘막의 표면을, 질소와 수소를 성분 원소로서 포함하는 가스와 Ar 또는 Kr 가스를 주체로 하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성되는 질화 수소 라디칼 NH*에 노출함으로써, 상기 폴리실리콘막의 표면에 질화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 질화막의 형성 방법을 제공하는데 있다.Another object of the present invention is a process of depositing a polysilicon film on a substrate, and a surface of the polysilicon film comprising a gas containing nitrogen and hydrogen as component elements and an inert gas mainly composed of Ar or Kr gas. A method of forming a silicon nitride film, which is performed by a step of forming a nitride film on the surface of the polysilicon film by exposing to a mixed gas to hydrogen nitride radical NH * formed by exciting plasma with microwaves.

본 발명에 의하면, 폴리실리콘막의 표면에 뛰어난 특성의 질화막을 형성하는 것이 가능하게 된다. According to this invention, it becomes possible to form the nitride film of the outstanding characteristic on the surface of a polysilicon film.                 

본 발명의 그 외의 과제는, 기판상에 폴리실리콘층을 퇴적하는 공정과, 상기 폴리실리콘층을, Ar 또는 Kr를 주로 하는 불활성 가스와 산소를 성분 원소로서 포함하는 가스와 질소를 성분 원소로서 포함하는 가스와의 혼합 가스중에 마이크로파에 의해 여기 형성된 플라즈마에 노출하고, 상기 폴리실리콘막의 표면을 유전체막으로 변환하는 공정에 의해 이루어지는 것을 특징으로 하는 유전체막의 형성 방법을 제공하는데 있다.The other subject of this invention is the process of depositing a polysilicon layer on a board | substrate, and the said polysilicon layer containing gas and nitrogen which contain an inert gas and oxygen which are mainly Ar or Kr as a component element, as a component element The present invention provides a method for forming a dielectric film, the method comprising exposing to a plasma excited by microwaves in a mixed gas with a gas, and converting the surface of the polysilicon film into a dielectric film.

본 발명에 의하면, 상기 폴리실리콘막의 표면에 뛰어난 특성의 산질화막(酸窒化膜)을 형성하는 것이 가능하게 된다.According to the present invention, it is possible to form an oxynitride film having excellent properties on the surface of the polysilicon film.

본 발명의 그 외의 과제는,　실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 산화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, 상기 전극간 산화막은, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과, 상기 폴리실리콘막의 표면을, 산소를 포함하는 가스와 Kr 가스를 주체로 하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성되는 원자상태 산소 O*에 노출함으로써 형성되는 것을 특징으로 하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.Another object of this invention is the 1st electrode which consists of a silicon substrate, the polysilicon formed through the insulating film on the said silicon substrate, and the 2nd electrode formed on the said 1st electrode by sandwiching the inter-electrode oxide film between them. A method of manufacturing a flash memory device comprising an electrode of claim 1, wherein the inter-electrode oxide film comprises a step of depositing a polysilicon film on the silicon substrate as the first electrode, and a gas containing oxygen on the surface of the polysilicon film. And exposure to atomic oxygen O * formed by exciting plasma with microwaves in a mixed gas composed of an inert gas mainly composed of and Kr gas. It is.

본 발명에 의하면, 상기 전극간 산화막으로서 뛰어난 누설 전류 특성을 갖는 산화막이 얻어지기 때문에, 간단한 구성으로 플로팅 게이트 전극 중에 안정하게 전 하를 보유할 수 있고, 저전압 구동이 가능한 플래시 메모리를 실현할 수 있다.According to the present invention, since an oxide film having excellent leakage current characteristics is obtained as the inter-electrode oxide film, a flash memory capable of stably retaining charge in the floating gate electrode with a simple configuration and enabling low voltage driving can be realized.

본 발명의 그 외의 과제는, 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간질화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, 상기 전극간 질화막은, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과, 상기 폴리실리콘막의 표면을, 질소와 수소를 포함하는 가스와 Ar 또는 Kr 가스를 주체로 하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기함으로써 형성되는 질화 수소 라디칼 NH*에 노출함으로써 형성되는 것을 특징으로 하는 실리콘 질화막의 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a first electrode made of a silicon substrate, a polysilicon formed on the silicon substrate via an insulating film, and a second electrode formed between the electrode interlayer nitride film on the first electrode. A method of manufacturing a flash memory device comprising an electrode of claim 1, wherein the inter-electrode nitride film comprises a step of depositing a polysilicon film on the silicon substrate as the first electrode, and a surface of the polysilicon film containing nitrogen and hydrogen. It provides a method for forming a silicon nitride film, characterized in that it is formed by exposure to a hydrogen nitride radical NH * formed by exciting a plasma with a microwave to a mixed gas composed of a gas and an inert gas mainly composed of Ar or Kr gas. have.

본 발명에 의하면, 상기 전극간 질화막으로서 뛰어난 누설 전류 특성의 질화막이 얻어지기 때문에, 간단한 구성으로 플로팅 게이트 전극 중에 안정하게 전하를 보유할 수 있고, 저전압 구동이 가능한 플래시 메모리 소자를 실현할 수 있다.According to the present invention, since a nitride film having excellent leakage current characteristics is obtained as the inter-electrode nitride film, it is possible to realize a flash memory device capable of stably retaining charge in the floating gate electrode with a simple configuration and enabling low voltage driving.

본 발명의 다른 과제는, 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 산질화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, 상기 전극간 산질화막은, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과, 상기 폴리실리콘층을, Ar 또는 Kr를 주체로 하는 불활성 가스와 산소 및 질소를 포함하는 가스와의 혼합 가스중에 마이크로파에 의해 여기 형성된 플라즈마에 노출하고, 상기 폴리실리콘막의 표면을 실리콘 산질화막으로 변환하는 공정에 의해 형성되는 것을 특징으로 하는 플래시 메모리의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a first electrode made of a silicon substrate, a polysilicon formed on the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode oxynitride film on the first electrode. A method of manufacturing a flash memory device comprising an electrode of Claim 1, wherein the inter-electrode oxynitride film comprises a step of depositing a polysilicon film on the silicon substrate as the first electrode, and the polysilicon layer mainly comprising Ar or Kr. A flash memory formed by a process of exposing to a plasma excited by microwaves in a mixed gas of an inert gas and a gas containing oxygen and nitrogen, and converting the surface of the polysilicon film into a silicon oxynitride film. It is to provide a method for producing.

본 발명에 의하면, 전극간 산질화막으로서 뛰어난 누설 전류 특성을 갖는 산질화막이 얻어지기 때문에, 플로팅 게이트 전극 중에 안정하게 전하를 보유할 수 있고, 저전압 구동이 가능한 플래시 메모리 소자를 실현하는 것이 가능하다.According to the present invention, since an oxynitride film having excellent leakage current characteristics is obtained as an inter-electrode oxynitride film, it is possible to realize a flash memory device capable of stably retaining charge in the floating gate electrode and capable of low voltage driving.

본 발명의 그 외의 과제는, 폴리실리콘막 상에의 실리콘 산화막의 형성 방법으로서, 처리 용기를 갖추고, 또한 상기 처리 용기의 일부에 피처리 기판에 평행으로 뻗고, 플라즈마 가스를 상기 피처리 기판을 향해 공급하는 다수의 개구부를 갖는 샤워 플레이트를 갖추고, 또한 상기 샤워 플레이트를 개재하여 처리 용기내에 마이크로파를 조사하는 마이크로파 방사 안테나를 갖춘 마이크로파 처리 장치의 처리 용기중에 있어서, 상기 샤워 플레이트로부터 상기 처리 용기중에, Kr를 주체로 하는 가스와 산소를 포함하는 가스를 공급하고, 상기 마이크로파 방사 안테나로부터 상기 샤워 플레이트를 개재하여 상기 처리 용기중에 마이크로파를 공급하고, 상기 처리 용기중에 있어서 원자상태 산소 O*를 포함하는 플라즈마를 형성하는 공정과, 상기 처리 용기중에 있어서, 기판상에 형성된 폴리실리콘막의 표면을, 상기 플라즈마에 의해 산화시키고, 실리콘 산화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산화막의 형성 방법을 제공하는데 있다.Another object of the present invention is a method of forming a silicon oxide film on a polysilicon film, comprising a processing container, and a part of the processing container extends in parallel to the substrate to be processed, and the plasma gas is directed toward the substrate to be processed. In the processing container of the microwave processing apparatus provided with the shower plate which has a several opening part which supplies, and the microwave radiation antenna which irradiates a microwave in a processing container via the said shower plate, Kr from the shower plate to the processing container, Kr Supplying a gas containing oxygen and a gas containing oxygen, and supplying microwaves from the microwave radiation antenna to the processing vessel via the shower plate, and plasma containing atomic oxygen O * in the processing vessel. Forming process and the processing container In, the polysilicon film surface formed on a substrate, and oxidized by the plasma, there is provided a method of forming a silicon oxide film, characterized in that formed by the step of forming a silicon oxide film.

본 발명에 의하면, 샤워 플레이트로부터 한결같이 공급되는 플라즈마 가스를 마이크로파에 의해 여기함으로써, 처리실 안에 전자 온도가 낮은 고밀도 플라즈마를 형성할 수 있고, 이 플라즈마에 의해, 폴리실리콘막을 산화하는 원자상태 산소가 효율적으로 형성된다. 이와 같이 하여 Kr 플라즈마에 의해 형성된 실리콘 산화막은 기초로 되어 Si 결정의 방위에 의존하지 않고, 따라서 폴리실리콘막 상에 한결같이 형성된다. 이 실리콘 산화막은 계면 준위가 적고, 누설 전류가 적은 바람직한 특징을 가진다. 본 발명에서는 상기 폴리실리콘의 산화 처리가 550℃ 이하의 저온에서 가능하고, 그 결과, 이 산화 처리를 해도 폴리실리콘막 중에 실질적인 입자 성장이 생기는 일이 없고, 이 입자 성장에 수반하는 산화막으로의 전계(電界) 집중 등의 문제가 회피된다.According to the present invention, by irradiating the plasma gas uniformly supplied from the shower plate with microwaves, a high-density plasma having a low electron temperature can be formed in the processing chamber, whereby the atomic oxygen for oxidizing the polysilicon film can be efficiently Is formed. In this way, the silicon oxide film formed by the Kr plasma is formed on the basis of the polysilicon film without depending on the orientation of the Si crystals as a basis. This silicon oxide film has a desirable feature of low interface level and low leakage current. In the present invention, the oxidation treatment of the polysilicon is possible at a low temperature of 550 ° C. or lower. As a result, even when the oxidation treatment is performed, substantial grain growth does not occur in the polysilicon film, and the electric field to the oxide film accompanying the grain growth is obtained. Problems such as concentration are avoided.

본 발명의 그 외의 과제는, 폴리실리콘막 상에의 실리콘 질화막의 형성 방법으로서, 처리 용기를 갖추고, 또한 상기 처리 용기의 일부에 피처리 기판에 평행하게 뻗고, 플라즈마 가스를 상기 피처리 기판을 향해 공급하는 다수의 개구부를 갖는 샤워 플레이트를 갖추고, 또한 상기 샤워 플레이트를 개재하여 처리 용기내에 마이크로파를 조사하는 마이크로파 방사 안테나를 갖춘 마이크로파 처리 장치의 처리 용기중에 있어서, 상기 샤워 플레이트로부터 상기 처리 용기중에, Ar 또는 Kr를 주체로 하는 가스와 질소와 수소를 포함하는 가스를 공급하고, 상기 마이크로파 방사 안테나로부터 상기 샤워 플레이트를 개재하여 상기 처리 용기중에 마이크로파를 공급하고, 상기 처리 용기중에 있어서 질화 수소 라디칼 NH*를 포함하는 플라즈마를 형성하는 공정과, 상기 처리 용기중에 있어서, 기판상에 형성된 폴리실리콘막의 표면을, 상기 플라즈마에 의해 질화시키고, 실리콘 질화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 질화막의 형성 방법을 제공하는데 있다.Another object of the present invention is a method of forming a silicon nitride film on a polysilicon film, comprising a processing container, and extending a part of the processing container in parallel with the substrate to be processed, and directing plasma gas toward the substrate to be processed. In the processing container of the microwave processing apparatus provided with the shower plate which has a several opening part which supplies, and is equipped with the microwave radiation antenna which irradiates a microwave in a processing container via the said shower plate, From the shower plate, In the processing container, Ar Or a gas mainly containing Kr and a gas containing nitrogen and hydrogen, and supplying microwaves from the microwave radiation antenna to the processing vessel via the shower plate, and introducing hydrogen nitride radical NH * in the processing vessel. Forming a plasma containing , While in the processing tank, and the polysilicon film surface formed on a substrate, and nitrided by the plasma, to provide a method of forming a silicon nitride film, characterized in that formed by the step of forming a silicon nitride film.

본 발명에 의하면, 샤워 플레이트로부터 한결같이 공급되는 플라즈마 가스를 마이크로파에 의해 여기함으로써, 처리실 안에 전자 온도가 낮은 고밀도 플라즈마를 형성할 수 있고, 이 플라즈마에 의해, 폴리실리콘막을 질화하는 질화 수소 라디칼 NH*가 효율적으로 형성된다. 이와 같이 하여 Kr 플라즈마에 의해 형성된 실리콘 질화막은 저온에서 형성되고 있음에도 불구하고, 누설 전류가 적은 바람직한 특징을 가진다.According to the present invention, by exciting the plasma gas uniformly supplied from the shower plate with microwaves, a high density plasma having a low electron temperature can be formed in the processing chamber, and by this plasma, hydrogen nitride radical NH * for nitriding the polysilicon film is added. It is formed efficiently. The silicon nitride film formed by the Kr plasma in this manner has a desirable feature of low leakage current, even though it is formed at low temperature.

본 발명의 다른 과제는, 실리콘 기판과, 상기 실리콘 기판상에 터널 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서, 상기 실리콘 산화막은, 처리실 안에 산소를 포함하는 가스와 Kr 가스를 주체로 하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 있어서 플라즈마를 여기함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.Another object of the present invention is achieved by a silicon substrate, a first electrode formed on the silicon substrate via a tunnel insulating film, and a second electrode formed by sandwiching an insulating film on the first electrode, The insulating film is a method of manufacturing a flash memory device having a stacked structure including at least one silicon oxide film and one silicon nitride film, wherein the silicon oxide film introduces a gas containing oxygen and a gas mainly containing Kr gas into a processing chamber, The present invention provides a method of manufacturing a flash memory device, characterized in that it is formed by exciting plasma in the processing chamber by microwaves.

본 발명에 의하면, 상기 제 1의 전극 표면을 원자상태 산소 O*를 효율적으로 형성하는 Kr 플라즈마중에 있어서, 저온으로 산화 처리하는 것이 가능하게 되고, 그 결과 상기 실리콘 산화막으로서 계면 준위가 적고, 또 누설 전류의 작은 산화막을 얻을 수 있다.According to the present invention, it is possible to oxidize the first electrode surface at a low temperature in Kr plasma which efficiently forms atomic oxygen O * . As a result, the silicon oxide film has little interface level and leaks. A small oxide film of the current can be obtained.

본 발명의 다른 과제는, 실리콘 기판과, 상기 실리콘 기판상에 터널 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서, 상기 실리콘 질화막은, 처리실 안에 NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 주체로 하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.Another object of the present invention is achieved by a silicon substrate, a first electrode formed on the silicon substrate via a tunnel insulating film, and a second electrode formed by sandwiching an insulating film on the first electrode, The insulating film is a method of manufacturing a flash memory device having a stacked structure including at least one silicon oxide film and one silicon nitride film, wherein the silicon nitride film includes NH 3 gas or a gas containing N 2 and H 2 and Ar or Kr in a processing chamber. The present invention provides a method for manufacturing a flash memory device, wherein a gas mainly composed of gas is introduced and excited by plasma to excite a plasma in the processing chamber.

본 발명에 의하면, 상기 제 1의 전극 표면을 질화 수소 라디칼 NH*를 효율적으로 형성하는 Ar 또는 Kr 플라즈마중에 있어서, 저온으로 질화 처리하는 것이 가능하게 되고, 그 결과 상기 실리콘 질화막으로서 누설 전류의 적은 질화막을 얻을 수 있다.According to the present invention, the first electrode surface can be nitrided at a low temperature in an Ar or Kr plasma which efficiently forms hydrogen nitride radicals NH * . As a result, the nitride film having a small leakage current as the silicon nitride film can be obtained. Can be obtained.

본 발명의 그 외의 특징 및 이점은, 이하에 도면을 참조하면서 행하는 발명의 상세한 설명에 의해 분명하게 될 것이다.
Other features and advantages of the present invention will become apparent from the following detailed description of the invention made with reference to the drawings.

도 1은 종래의 플래시 메모리 소자의 단면 구조의 개략 단면 구조를 나타낸 도이다. 1 is a diagram showing a schematic cross-sectional structure of a cross-sectional structure of a conventional flash memory device.                 

도 2는 래디얼 라인 슬롯 안테나(radial line slot antenna)를 이용한 플라즈마 장치의 개념을 나타낸 도이다.2 is a diagram illustrating a concept of a plasma apparatus using a radial line slot antenna.

도 3은 본 발명의 제 1 실시예에 의해 형성된 산화막에 대해서 얻어진 산화막 두께와 처리실 내의 가스 압력과의 관계를 나타낸 도이다.3 is a diagram showing the relationship between the oxide film thickness obtained for the oxide film formed by the first embodiment of the present invention and the gas pressure in the processing chamber.

도 4는 본 발명의 제 1 실시예에 의해 형성된 산화막에 대해서 얻어진 산화막 두께의 산화 시간 의존성을 나타낸 도이다.4 is a diagram showing the oxidation time dependence of the oxide film thickness obtained with respect to the oxide film formed by the first embodiment of the present invention.

도 5는 본 발명의 제 1 실시예에 의한 실리콘 산화막중의 Kr 밀도의 깊이 방향 분포를 나타낸 도이다.Fig. 5 is a diagram showing the distribution in the depth direction of Kr density in the silicon oxide film according to the first embodiment of the present invention.

도 6은 본 발명의 제 1 실시예에 의한 실리콘 산화막의 계면 준위 밀도를 나타낸 도이다.6 is a diagram showing the interface state density of the silicon oxide film according to the first embodiment of the present invention.

도 7은 본 발명의 제 1 실시예에 의한 실리콘 산화막중의 계면 준위 밀도와 절연 내압과의 관계를 나타낸 도이다.Fig. 7 is a diagram showing the relationship between the interfacial density and the breakdown voltage in the silicon oxide film according to the first embodiment of the present invention.

도 8A, 8B는 본 발명의 제 1 실시예에 있어서 얻어진 실리콘 산화막중의 계면 준위 밀도 및 절연 내압과 처리실 내의 전압과의 관계를 나타낸 도이다.8A and 8B are diagrams showing the relationship between the interface state density and the dielectric breakdown voltage in the silicon oxide film obtained in the first embodiment of the present invention and the voltage in the process chamber.

도 9는 본 발명의 제 2 실시예에 의해 형성된 질화막에 대해서 질화막 두께의 처리실내 가스 압력 의존성을 나타낸 도이다.Fig. 9 is a diagram showing the gas pressure dependency in the processing chamber of the nitride film thickness with respect to the nitride film formed by the second embodiment of the present invention.

도 10은 본 발명의 제 2 실시예에 의한 실리콘 질화막의 전류 전압 특성을 나타내는 도이다.10 is a diagram showing the current-voltage characteristics of the silicon nitride film according to the second embodiment of the present invention.

도 11A, 11B는 본 발명의 제 3 실시예에 의한 폴리실리콘막의 산화 처리, 질화 처리 및 산질화 처리를 나타낸 도이다. 11A and 11B are views showing oxidation treatment, nitriding treatment and oxynitriding treatment of the polysilicon film according to the third embodiment of the present invention.                 

도 12는 본 발명의 제 3 실시예에 의한 폴리실리콘막의 산화 처리에 대해서 얻어진 산화막 두께의 산화 시간 의존성을 나타낸 도이다.Fig. 12 is a diagram showing the oxidation time dependence of the oxide film thickness obtained for the oxidation treatment of the polysilicon film according to the third embodiment of the present invention.

도 13A∼13C는 본 발명의 제 3 실시예에 의한 폴리실리콘막의 산화 처리에 수반하는 표면 상태의 변화를 나타낸 도이다.13A to 13C are diagrams showing the change of the surface state accompanying the oxidation treatment of the polysilicon film according to the third embodiment of the present invention.

도 14A, 14B는 폴리실리콘막을 열산화 처리한 경우의 표면 상태의 변화를 나타낸 도이다.14A and 14B are diagrams showing the change of the surface state when the polysilicon film is thermally oxidized.

도 15A, 15B는 본 발명의 제 3 실시예에 의해 형성된 폴리실리콘막의 투과형태 전자현미경 상을 나타낸 도이다.15A and 15B are diagrams showing transmission electron microscope images of the polysilicon film formed according to the third embodiment of the present invention.

도 16∼17은 본 발명의 제 3 실시예에 의해 폴리실리콘 상에 형성된 산화막의 전기적 특성을 열산화막과 비교하여 나타낸 도이다.16 to 17 are diagrams showing the electrical characteristics of the oxide film formed on the polysilicon in comparison with the thermal oxide film according to the third embodiment of the present invention.

도 18은 본 발명의 제 4 실시예에 의한 플래시 메모리 소자의 단면 구조를 나타낸 도이다.18 is a cross-sectional view of a flash memory device according to a fourth embodiment of the present invention.

도 19는 본 발명의 제 5 실시예에 의한 플래시 메모리 소자의 단면 구조를 나타낸 도이다.19 is a cross-sectional view of a flash memory device according to a fifth embodiment of the present invention.

도 20∼23은 본 발명의 제 5 실시예에 의한 플래시 메모리 소자의 제조 공정을 나타낸 도이다.20 to 23 illustrate a manufacturing process of a flash memory device according to a fifth embodiment of the present invention.

도 24는 본 발명의 제 6 실시예에 의한 플래시 메모리 소자의 단면 구조를 나타낸 도이다.24 is a diagram showing a cross-sectional structure of a flash memory device according to the sixth embodiment of the present invention.

도 25는 본 발명의 제 7 실시예에 의한 플래시 메모리 소자의 단면 구조를 나타낸 도이다.25 is a sectional view showing the structure of a flash memory device according to the seventh embodiment of the present invention.

이하, 본 발명을 실시예를 들어 상세하게 설명한다.
Hereinafter, an Example is given and this invention is demonstrated in detail.

<제 1 실시예><First Embodiment>

우선, 플라즈마를 이용한 저온의 산화막 형성에 대해서 설명한다.First, low temperature oxide film formation using plasma will be described.

도 2는 본 발명의 산화 방법을 실현하기 위한 래디얼 라인 슬롯 안테나를 이용한 마이크로파 플라즈마 처리 장치의 일례를 나타내는 단면도이다(WO98/33362호 공보 참조). 본 실시예에 있어서 산화막 형성시를 위해서 Kr를 플라즈마 여기 가스로서 사용하고 있는데 신규한 특징이 있다.Fig. 2 is a sectional view showing an example of a microwave plasma processing apparatus using a radial line slot antenna for realizing the oxidation method of the present invention (see WO98 / 33362). In the present embodiment, Kr is used as the plasma excitation gas for forming the oxide film, but there is a novel feature.

도 2를 참조하면, 상기 마이크로파 플라즈마 처리 장치는 피처리 기판(103)을 보유하는 시료대(104)를 갖춘 진공 용기(처리실)(101)를 가지고, 상기 처리실(101) 내를 진공으로 하고, 상기 처리실(101)의 벽면의 일부에 형성한 샤워 플레이트(102)로부터 Kr 가스 및 O2 가스를 도입함으로써 처리실 내의 압력을 1Torr(약 133Pa) 정도로 설정한다. 또한, 실리콘웨이퍼 등의 원형 모양의 기판을 상기 피처리 기판(103)으로서 가열 기구를 가지는 시료대(104)에 두고, 시료의 온도를 400℃정도로 설정한다. 이 온도 설정은 200∼550℃의 범위인 것이 바람직하고, 이 범위내이면 이하에 언급하는 결과는 거의 같은 것으로 된다.Referring to FIG. 2, the microwave plasma processing apparatus has a vacuum container (process chamber) 101 having a sample stage 104 holding a substrate 103 to be processed, and the inside of the process chamber 101 is vacuumed. The pressure in the processing chamber is set to about 1 Torr (about 133 Pa) by introducing Kr gas and O 2 gas from the shower plate 102 formed on a part of the wall surface of the processing chamber 101. Further, a circular substrate such as a silicon wafer is placed on the sample stage 104 having the heating mechanism as the substrate to be processed 103, and the temperature of the sample is set to about 400 ° C. It is preferable that this temperature setting is the range of 200-550 degreeC, and if it exists in this range, the result mentioned below will become substantially the same.

다음에 외부의 마이크로파 원(source)에 접속된 동축 도파관(105)으로부터, 래디얼 라인 슬롯 안테나(106) 및 유전체판(107)을 통해 처리실(101) 내에 2.45㎓의 마이크로파를 공급하고, 처리실(101) 내에 고밀도의 플라즈마를 생성한다. 공급하는 마이크로파의 주파수가 900㎒ 이상 10㎓ 이하의 범위에 있으면, 이하에 말하는 결과는 거의 같은 것으로 된다. 샤워 플레이트(102)와 기판(103)의 간격은 본 실시예에서는 6㎝로 하고 있다. 이 간격은 좁은 편이 보다 고속의 막 형성을 가능하게 한다.Next, microwaves of 2.45 GHz are supplied from the coaxial waveguide 105 connected to the external microwave source through the radial line slot antenna 106 and the dielectric plate 107 into the processing chamber 101, thereby processing chamber 101. To generate a high density plasma. When the frequency of the microwave to be supplied is in the range of 900 MHz or more and 10 Hz or less, the following results are almost the same. The distance between the shower plate 102 and the substrate 103 is set to 6 cm in this embodiment. This gap allows for a faster film formation on a narrower side.

도 2의 마이크로파 플라즈마 처리 장치에서는, 상기 피처리 기판(103)의 표면에 있어서 1×1012㎝-3을 넘는 플라즈마 밀도를 실현할 수 있다. 또, 형성되는 고밀도 플라즈마는 마이크로파에 의해 여기되기 때문에 전자 온도가 낮고, 피처리 기판(103)의 표면에 있어서의 플라즈마 전위는 10V 이하로 된다. 이 때문에 피처리 기판(103) 표면이 플라즈마에 의해 손상되는 일이 없고, 또, 처리실(101)의 플라즈마 스퍼터링(sputtering)이 생기지 않기 때문에, 피처리 기판(103)이 오염되는 일도 없다. 또 플라즈마 처리가 샤워 플레이트(102)와 피처리 기판(103) 사이의 좁은 공간에 있어서 이루어지기 때문에, 반응 생성물은 상기 공간을 신속하게 측방으로 흘리고, 시료 보유대(104)의 주위에 형성된 대용적의 공간으로부터 배기되기 때문에 매우 균일한 처리가 가능하다.In the microwave plasma processing apparatus of FIG. 2, a plasma density of more than 1 × 10 12 cm −3 can be realized on the surface of the target substrate 103. In addition, since the formed high density plasma is excited by microwaves, the electron temperature is low, and the plasma potential on the surface of the substrate 103 to be processed is 10 V or less. For this reason, since the surface of the to-be-processed substrate 103 is not damaged by a plasma, and plasma sputtering of the process chamber 101 does not occur, the to-be-processed substrate 103 does not become contaminated. In addition, since the plasma treatment is performed in a narrow space between the shower plate 102 and the substrate to be processed 103, the reaction product flows laterally quickly into the space, and a large volume formed around the sample holder 104 is provided. Since it is exhausted from the space, a very uniform treatment is possible.

이와 같이 하여 형성된 Kr 가스와 O2 가스가 혼합된 고밀도 여기 플라즈마중에서는, 중간 여기 상태에 있는 Kr*와 O2 분자가 충돌하여 원자상태 산소 O*가 효율적으로 발생하고, 이 원자상태 산소에 의해 기판 표면이 산화된다. 종래의 실리콘 표면의 산화는 H2O 분자 혹은 O2 분자에 의해 행해지고, 처리 온도는 800℃ 이상으로 지극히 높은 것이었지만, 본 발명의 원자상태 산소에 의한 산화는 550℃ 이하로 충분히 낮은 온도에서 가능하다.In the high density excitation plasma in which Kr gas and O 2 gas thus formed are mixed, Kr * and O 2 molecules in an intermediate excited state collide with each other, and atomic oxygen O * is generated efficiently. The substrate surface is oxidized. Conventional silicon surface oxidation is performed by H 2 O molecules or O 2 molecules, and the treatment temperature is extremely high at 800 ° C. or higher, but the oxidation by atomic oxygen of the present invention is possible at a sufficiently low temperature at 550 ° C. or lower. Do.

Kr*와 O2의 충돌 기회를 크게 하는데는, 처리실(101) 내의 압력이 높은 편이 바람직하지만, 너무 높게 하면 발생한 O* 끼리가 충돌하여 O2 분자로 되돌아와 버린다. 이 때문에 당연하면서 최적 가스 압력이 존재한다.In order to increase the chance of collision between Kr * and O 2 , it is preferable that the pressure in the processing chamber 101 is higher, but if it is too high, the generated O * collide with each other and return to O 2 molecules. For this reason, there is a natural optimum gas pressure.

도 3에 상기 처리실(101) 내에서의 Kr와 산소의 압력비를 Kr 97%, 산소 3%에 유지하면서 처리실(101)의 전체 압을 바꾸었을 때 얻어지는 산화막의 두께를 나타낸다. 다만, 도 3의 실험에서는, 실리콘 기판 온도를 400℃로 설정하고 산화 처리를 10분간 행하고 있다.3 shows the thickness of the oxide film obtained when the total pressure of the processing chamber 101 is changed while maintaining the pressure ratio of Kr and oxygen in the processing chamber 101 at Kr 97% and oxygen 3%. However, in the experiment of FIG. 3, the silicon substrate temperature is set to 400 ° C. and the oxidation treatment is performed for 10 minutes.

도 3을 참조하면, 상기 처리실(101) 내의 가스압이 1Torr일 때 얻어지는 산화막의 막 두께는 최대로 되고, 이 압력 내지는 그 근방의 산화 조건이 최적인 것을 알 수 있다. 또한, 이 최적 압력은 기판 실리콘의 면 방위가 (100)면에서도 (111)면에서도 바뀌지 않는다.Referring to FIG. 3, it can be seen that the film thickness of the oxide film obtained when the gas pressure in the processing chamber 101 is 1 Torr is maximum, and the oxidation conditions at or near this pressure are optimal. This optimum pressure does not change in the (100) plane or the (111) plane of the surface silicon of the substrate silicon.

도 4는 상기 Kr/O2 고밀도 플라즈마를 이용한 실리콘 기판 표면의 산화 처리 시에 얻어지는 산화막의 막 두께와 산화 시간과의 관계를 나타낸다. 다만, 도 4중에는 실리콘 기판의 면 배향이 (100)면과 (111)면의 경우의 양쪽 모두의 결과를 나타내고 있다. 또, 도 4에는 종래의 900℃의 드라이(dry) 열산화에 의한 산화 시간 의존성도 나타내고 있다.Fig. 4 shows the relationship between the film thickness of the oxide film and the oxidation time obtained during the oxidation treatment of the surface of the silicon substrate using the Kr / O 2 high density plasma. 4 shows the results of both the surface orientation of the silicon substrate in the case of the (100) plane and the (111) plane. Moreover, FIG. 4 also shows the dependence of oxidation time by the dry thermal oxidation at 900 degreeC in the related art.

도 4를 참조하면, 기판 온도 400℃, 처리실 내 압력 1Torr에서의 Kr/O2 고밀도 플라즈마 산화 처리에 의한 산화 속도는 기판 온도 900℃에서의 대기압 드라이 O2 산화때의 산화 속도보다 빠른 것을 알 수 있다.Referring to FIG. 4, it can be seen that the oxidation rate by Kr / O 2 high density plasma oxidation treatment at a substrate temperature of 400 ° C. and a pressure of 1 Torr in the processing chamber is faster than that at atmospheric pressure dry O 2 oxidation at a substrate temperature of 900 ° C. FIG. have.

또, 종래의 900℃ 드라이 열산화에서는 (111)면 방위 실리콘 쪽이 (100)면 방위 실리콘보다 산화막의 성장 속도가 빠르지만, Kr/O2 고밀도 플라즈마 산화에서는 반대로 (111)면 방위 실리콘 쪽이 (100)면 방위 실리콘보다 성장 속도가 늦어지고 있는 것을 알 수 있다. 본래 Si기판에서는 (111)면 방위 쪽이 (100)면보다 실리콘의 면 원자 밀도가 많기 때문에, 산소 라디칼의 공급량이 같다면 산화 속도는(111)면 쪽이 (100)면보다 늦어질 것이다. Kr/O2 고밀도 플라즈마를 이용한 실리콘 기판 표면 산화에서는, 이 예측대로 되어 있고, (111)면에도 (100)면과 같이 치밀한 산화막이 형성되어 있는 것으로 생각된다. 이에 대해 종래의 열산화 처리에서는 (111)면의 산화 속도 쪽이 (100)면의 산화 속도보다 커지고 있지만, 이는 형성되고 있는 (111)면의 산화막이 (100)면에 형성된 산화막에 비해 거칠다는 것을 나타내고 있다.In the conventional 900 ° C dry thermal oxidation, the (111) plane orientation silicon has a faster growth rate of the oxide film than the (100) plane orientation silicon, whereas in the Kr / O 2 high density plasma oxidation, the (111) plane orientation silicon is the opposite. It can be seen that the growth rate is slower than that of the (100) plane orientation silicon. In the Si substrate, since the orientation of the (111) plane is higher than that of the (100) plane, the silicon atom has a higher atomic density, so the oxidation rate will be slower than the (100) plane if the oxygen radicals are equal. In the silicon substrate surface oxidation using Kr / O 2 high-density plasma, this prediction is expected, and it is considered that a dense oxide film is formed on the (111) plane as on the (100) plane. On the other hand, in the conventional thermal oxidation treatment, the oxidation rate of the (111) plane is larger than the oxidation rate of the (100) plane, but this means that the oxide film on the (111) plane being formed is rougher than the oxide film formed on the (100) plane. It is shown.

도 5는 상기의 순서로 형성되는 실리콘 산화막중의 Kr 밀도의 깊이 방향 분포를 전반사 형광 X선 분광 장치를 이용하여 조사한 것이다. 다만, 도 5의 실험에서는 실리콘 산화막의 형성은, Kr중의 산소 분압을 3%, 처리실 내의 압력을 1Torr(약 133 Pa)로 하고, 기판 온도를 400℃로 설정하여 행하고 있다. FIG. 5 shows the depth direction distribution of Kr density in the silicon oxide film formed in the above order using a total reflection fluorescence X-ray spectrometer. In the experiment of FIG. 5, the silicon oxide film is formed by setting the oxygen partial pressure in Kr to 3%, the pressure in the processing chamber to 1 Torr (about 133 Pa), and the substrate temperature at 400 ° C.                 

도 5를 참조하면, Kr의 면 밀도는 실리콘/실리콘 산화막 계면에 근접함에 따라 감소하지만, 실리콘 산화막 표면에서는 2×1011㎝-2 정도의 밀도로 포함된다. 즉, 도 5는 Kr/O2 고밀도 플라즈마를 이용한 실리콘 기판 표면 산화로 형성되는 실리콘 산화막은, 막 두께가 4㎚ 이상인 경우에는 Kr 농도가 실질적으로 일정하게, 실리콘/실리콘 산화막의 계면으로 향해 Kr 농도가 감소하는 막으로 되는 것을 나타내고 있다. 본 발명의 실리콘 산화막 형성 방법에 의하면, 1010㎝-2 이상의 면 밀도의 Kr이 실리콘 산화막중에 함유된다. 도 5의 결과는 (100)면에 있어서도, 또 (111)면에 있어서도 마찬가지로 얻어진다.Referring to FIG. 5, the surface density of Kr decreases as it approaches the silicon / silicon oxide film interface, but is included at a density of about 2 × 10 11 cm −2 on the silicon oxide film surface. That is, FIG. 5 shows that the silicon oxide film formed by surface oxidation of a silicon substrate using Kr / O 2 high density plasma has a Kr concentration toward the interface of the silicon / silicon oxide film with a Kr concentration substantially constant when the film thickness is 4 nm or more. Indicates that the film decreases. According to the silicon oxide film forming method of the present invention, Kr having a surface density of 10 10 cm -2 or more is contained in the silicon oxide film. The result of FIG. 5 is similarly obtained also in (100) plane and in (111) plane.

도 6은 산화막의 계면 준위 밀도를 저주파 C-V 측정으로부터 구한 결과이다. 실리콘 산화막의 형성은 도 2에 나타낸 장치를 이용하여 기판 온도 400℃로 막 형성했다. 희(希)가스 중의 산소의 분압은 3%, 처리실 내의 압력은 1Torr(약 133 Pa)로 고정했다. 비교를 위해서, 900℃ 산소 100%의 분위기에서 막 형성한 열산화막의 계면 준위 밀도도 동시에 나타낸다.Fig. 6 shows the result of obtaining the interfacial density of an oxide film from low frequency C-V measurement. The silicon oxide film was formed at a substrate temperature of 400 ° C. using the apparatus shown in FIG. 2. The partial pressure of oxygen in the rare gas was 3% and the pressure in the processing chamber was fixed at 1 Torr (about 133 Pa). For comparison, the interface state density of the thermal oxide film formed in an atmosphere of 100% oxygen at 900 ° C is also shown at the same time.

도 6을 참조하면, Kr 가스를 이용하여 막 형성한 산화막의 계면 준위 밀도는 (100)면, (111)면 모두 낮고, 900℃의 드라이 산화 분위기로 막 형성한 (100)면에 형성한 열산화막의 계면 준위 밀도와 동등한 것을 알 수 있다. 이에 대해, (111)면에 형성한 열산화막의 계면 준위 밀도는 이에 비해 1자리 수 이상 크다.Referring to FIG. 6, the interfacial density of the oxide film formed using Kr gas is low on both the (100) plane and the (111) plane, and the heat formed on the (100) plane formed by the dry oxidation atmosphere at 900 ° C. It can be seen that it is equivalent to the interface state density of the oxide film. In contrast, the interface state density of the thermal oxide film formed on the (111) plane is larger by one order or more.

이는 다음과 같은 기구에 의한 것으로 생각된다.This is considered to be due to the following mechanism.

실리콘 결정을 산화막측에서 보면, (100)면에서는 실리콘 원자의 결합이 2 개, (111)면에서는 실리콘의 결합이 1개와 3개가 교대로 나타난다. 그래서, 종래의 (111)면의 열산화 처리에서는, (111)면에 있는 실리콘 원자의 3개의 결합에 산소 원자가 결합해 버리면, 그 실리콘 원자의 뒤쪽의 결합이 신장하여 위크본드(weak bond)로 되거나, 끊어져 댕들링본드(dangling)로 되거나 하여 계면 준위가 증가하여 버린다.When the silicon crystal is viewed from the oxide film side, two bonds of silicon atoms appear on the (100) plane, and one and three bonds of silicon appear alternately on the (111) plane. Therefore, in the conventional thermal oxidation treatment of the (111) plane, when an oxygen atom bonds to three bonds of the silicon atom on the (111) plane, the bond behind the silicon atom is elongated to form a weak bond. Or the interface level increases due to breakage and dangling.

이에 대해, Kr와 O2의 혼합 가스의 고밀도 여기 플라즈마 산화를 하면, 중간 여기 상태에 있는 Kr*와 O2 분자가 충돌하여 원자상태 산소 O*가 효율적으로 발생하고, 이 원자상태 산소가 위크본드나 댕들링본드인 곳에 효율적으로 이르러 실리콘-산소의 새로운 결합을 만듬으로써, (111)면에 있어서도 계면 준위를 저감한다고 생각된다.On the other hand, when high-density excitation plasma oxidation of the mixed gas of Kr and O 2 is carried out, Kr * and O 2 molecules in an intermediate excited state collide with each other, and atomic oxygen O * is efficiently generated, and the atomic oxygen is weak bond. It is thought that the interface level is also reduced in the (111) plane by efficiently reaching a dangling bond and creating a new bond of silicon-oxygen.

실리콘 산화막 막 형성 분위기에 있어서의 Kr중에서의 산소의 분압과 실리콘 산화막의 절연 내압, 및 막 형성된 실리콘 산화막중의 계면 순위 밀도의 관계를 처리실 내의 압력을 1Torr(약 133 Pa)로 막 형성하여 측정하면, (100)면, (111)면모두 동일한 결과가 얻어지고, Kr중의 산소 분압이 3%일 때, 계면 순위 밀도는 최소로 되고, 열산화막 중에서의 계면 순위 밀도와 동등의 값이 얻어진다. 또, 실리콘 산화막의 절연 내압도, 산소 분압 3% 부근에서 최대로 된다. 이로부터, Kr/O2혼합 가스를 이용하여 산화를 할 때의 산소 분압은 2∼4%가 매우 적합하다.When the relationship between the partial pressure of oxygen in Kr in the silicon oxide film forming atmosphere, the dielectric breakdown pressure of the silicon oxide film, and the interface rank density in the silicon oxide film formed is measured by forming the pressure in the processing chamber at 1 Torr (about 133 Pa), , (100) plane and (111) plane have the same result, and when the oxygen partial pressure in Kr is 3%, the interface rank density becomes minimum, and a value equivalent to the interface rank density in the thermal oxide film is obtained. In addition, the dielectric breakdown voltage of the silicon oxide film is also maximized at around 3% oxygen partial pressure. From this, the oxygen partial pressure at the time of the oxidation using Kr / O 2 mixed gas is well-suited is 2-4%.

도 7은 실리콘 산화막 막 형성시의 압력과 실리콘 산화막의 절연 내압, 계면 순위 밀도의 관계이다. 이때 산소의 분압은 3%로 하고 있다. 7 shows the relationship between the pressure at the time of forming the silicon oxide film, the dielectric breakdown voltage of the silicon oxide film, and the interface rank density. At this time, the partial pressure of oxygen is 3%.                 

도 7을 참조하면, 막 형성시의 압력이 1Torr 부근에서 실리콘 산화막의 절연 내압은 최대로 되고, 계면 순위 밀도는 최소로 되는 것을 알 수 있다. 도 7의 결과로부터, Kr/O2 혼합 가스를 이용하여 산화막을 형성하는 경우의 압력은, 800∼1200mTorr가 최적인 것을 알 수 있다. 도 7의 결과는 (100)면에 있어서도, 또 (111)면에 있어서도 마찬가지로 얻어진다.Referring to FIG. 7, it can be seen that the dielectric breakdown voltage of the silicon oxide film is maximum and the interface rank density is minimum when the pressure at the time of film formation is around 1 Torr. From the results in FIG. 7, it can be seen that the pressure in the case of forming an oxide film using the Kr / O 2 mixed gas is 800 to 1200 mTorr is optimal. The result of FIG. 7 is similarly obtained also in (100) plane and in (111) plane.

이외 산화막의 내압 특성, 누설 특성, 핫 캐리어 내성, 스트레스 전류(stress current)를 흘렸을 때의 실리콘 산화막이 파괴에 이를 때까지의 전하량 QBD(Charge-to-Breakdown) 등의 전기적 특성, 신뢰성 특성에 관해서, Kr/O2 고밀도 플라즈마를 이용한 실리콘 기판 표면 산화에 의한 산화막은 900℃의 열산화와 같은 양호한 특성이 얻어졌다.The electrical and reliability characteristics of the oxide film include breakdown voltage characteristics, leakage characteristics, hot carrier resistance, and charge-to-breakdown (QBD) when the silicon oxide film breaks down when a stress current flows. , The oxide film by oxidation of the silicon substrate surface using Kr / O 2 high density plasma had good characteristics such as thermal oxidation at 900 ° C.

도 8A, 8B는 얻어진 실리콘 산화막의 스트레스 전류 유기(誘起) 누설 전류 특성을 종래의 열산화막의 경우와 비교하여 나타낸다. 다만, 도 8A, 8B에 있어서 산화막의 막 두께는 3.2㎚로 하고 있다.8A and 8B show the stress current induced leakage current characteristics of the obtained silicon oxide film in comparison with the case of the conventional thermal oxide film. 8A and 8B, the film thickness of the oxide film is 3.2 nm.

도 8A, 8B를 참조하면, 종래의 열산화막에서는 전하를 주입하면 누설 전류가 증가하는데 대해, 본 발명의 Kr/O2에 의한 플라즈마 산화에서는 100C/㎝2의 전하를 주입해도 전류 특성에 변화가 없는 것을 알 수 있다. 즉, 본 발명의 실리콘 산화막에서는 터널 전류를 흘려도 산화막이 열화에 이를 때까지의 수명이 지극히 길고, 플래시 메모리 소자의 터널 산화막으로서 이용하는데 최적이다.8A and 8B, in the conventional thermal oxidation film, leakage current increases when charge is injected, whereas in plasma oxidation by Kr / O 2 of the present invention, even when charge of 100 C / cm 2 is injected, the current characteristic is changed. It can be seen that there is no. That is, in the silicon oxide film of the present invention, even if a tunnel current flows, the lifetime until the oxide film deteriorates is extremely long, and is suitable for use as a tunnel oxide film of a flash memory device.

상술한 것처럼, Kr/O2 고밀도 플라즈마에 의해 성장한 산화막은 400℃라는 저온에서 산화하고 있음에도 불구하고, (100)면, (111)면 모두 종래의 (100)면의 고온열 산화막과 동등 내지 보다 뛰어난 특성을 나타내고 있다. 이러한 효과가 얻어지는 것은, 산화막중에 Kr이 함유되는데도 기인하고 있다. 산화막중에 Kr이 함유됨으로서, 막중이나 Si/SiO2 계면에서의 스트레스가 완화되고, 막중 전하나 계면 준위 밀도가 저감되고, 실리콘 산화막의 전기적 특성이 큰 폭으로 개선되기 때문으로 생각된다. 특히, 도 5에 나타내듯이, 밀도에 있어서 1010㎝-2 이상의 Kr를 포함하는 것이 실리콘 산화막의 전기적 특성, 신뢰성 특성의 개선에 기여하고 있는 것으로 생각된다.As described above, although the oxide film grown by Kr / O 2 high density plasma is oxidized at a low temperature of 400 ° C, both the (100) plane and the (111) plane are equivalent to or higher than the high-temperature thermal oxide film of the conventional (100) plane. It shows outstanding characteristics. This effect is obtained even when Kr is contained in the oxide film. It is considered that the inclusion of Kr in the oxide film reduces stress in the film and at the Si / SiO 2 interface, reduces the density of the charge and the interface state in the film, and greatly improves the electrical characteristics of the silicon oxide film. In particular, as shown in FIG. 5, it is considered that the inclusion of Kr of 10 10 cm −2 or more in the density contributes to the improvement of the electrical characteristics and the reliability characteristics of the silicon oxide film.

<제 2 실시예>Second Embodiment

다음에, 고밀도 마이크로파 플라즈마를 이용한 저온에서의 질화막 형성에 대해서 설명한다.Next, formation of a nitride film at low temperature using a high density microwave plasma will be described.

질화막 형성에 사용되는 장치는 도 2의 장치와 같고, 질화막 형성시를 위해서 Ar 또는 Kr를 플라즈마 여기 가스로서 사용한다.The apparatus used for forming the nitride film is the same as that of Fig. 2, and Ar or Kr is used as the plasma excitation gas for forming the nitride film.

즉, 상기 진공 용기(처리실)(101) 내를 고진공 상태에 배기하고, 샤워 플레이트(102)로부터, 일례로서 Ar 가스 및 NH3 가스를 도입함으로써 처리실(101) 내의 압력을 100mTorr(약 13Pa) 정도로 설정한다. 또한, 실리콘웨이퍼 등의 원형 모양의 기판(103)을 상기 시료대(104) 상에 두고, 기판 온도를 약 500℃로 설정한다. 다 만, 기판 온도가 400∼550℃의 범위내이면 거의 같은 결과가 얻어진다.That is, the inside of the vacuum vessel (process chamber) 101 is exhausted in a high vacuum state, and the pressure in the process chamber 101 is about 100 mTorr (about 13 Pa) by introducing Ar gas and NH 3 gas from the shower plate 102 as an example. Set it. Further, a circular substrate 103 such as a silicon wafer is placed on the sample stage 104, and the substrate temperature is set to about 500 占 폚. However, almost the same result is obtained as long as the substrate temperature is in the range of 400 to 550 ° C.

다음에, 상기 동축 도파관(105)로부터 래디얼 라인 슬롯 안테나(106) 및 유전체판(107)을 통해 처리실 내에 2.45㎓의 마이크로파를 공급하고, 처리실 내에 고밀도 플라즈마를 생성한다. 공급하는 마이크로파의 주파수가 900㎒ 이상 10㎓ 이하의 범위에 있으면 거의 같은 결과가 얻어진다. 또 샤워 플레이트(102)와 기판(103)의 간격은 본 실시예에서는 6㎝로 설정하고 있다. 이 간격은 좁은 편이 보다 고속의 막 형성을 가능하게 한다. 본 실시예에서는, 래디얼 라인 슬롯 안테나를 이용한 플라즈마 장치를 이용하여 막 형성한 예를 나타내지만, 다른 방법을 이용하여 마이크로파를 처리실 내에 도입해도 좋다.Next, microwaves of 2.45 GHz are supplied from the coaxial waveguide 105 through the radial line slot antenna 106 and the dielectric plate 107 into the processing chamber to generate a high density plasma in the processing chamber. When the frequency of the microwave to be supplied is in the range of 900 MHz to 10 kHz, almost the same result is obtained. In addition, the space | interval of the shower plate 102 and the board | substrate 103 is set to 6 cm in this embodiment. This gap allows for a faster film formation on a narrower side. In the present embodiment, an example in which a film is formed by using a plasma apparatus using a radial line slot antenna is shown. Alternatively, microwaves may be introduced into the processing chamber using another method.

본 실시예에서는, 플라즈마 여기 가스로 Ar를 사용하고 있지만, Kr를 이용해도 같은 결과가 얻어진다. 또, 본 실시예에서는 플라즈마 프로세스 가스로 NH3을 이용하고 있지만, N2와 H2 등의 혼합 가스를 이용해도 좋다.In the present embodiment, Ar is used as the plasma excitation gas, but the same result is obtained even when Kr is used. In addition, although NH 3 is used as the plasma process gas in this embodiment, a mixed gas such as N 2 and H 2 may be used.

Ar 또는 Kr와 NH3(또는, N2와 H2)의 혼합 가스에 여기된 고밀도 플라즈마중에서는, 중간 여기 상태에 있는 Ar* 또는 Kr*에 의해 NH* 라디칼이 효율적으로 발생하고, 이 NH* 라디칼에 의해 기판 표면이 질화된다. 종래에 의한 실리콘 표면의 직접 질화에 대해서의 보고는 없고, 질화막은 플라즈마 CVD법 등에 의해 형성되고 있지만, 이 방법에서는 트랜지스터의 게이트막으로 사용할 수 있는 고품질인 질화막은 얻어지지 않았다. 이에 대해, 본 실시예의 실리콘 질화에 의하면, 실리콘의 면 방위를 선택하지 않고, (100)면에서도 (111)면에서도 저온으로 고품질인 질화막을 형성하는 것이 가능하게 된다.The high-density plasma from where a mixed gas of Ar or Kr and NH 3 (or, N 2 and H 2), the middle by the excited state Ar * or Kr * in the NH * radicals are generated efficiently, and the NH * The surface of the substrate is nitrided by radicals. There is no conventional report on direct nitriding of the silicon surface, and the nitride film is formed by the plasma CVD method or the like. However, in this method, a high quality nitride film that can be used as the gate film of the transistor has not been obtained. On the other hand, according to the silicon nitride of the present embodiment, it is possible to form a high quality nitride film at low temperature on both the (100) plane and the (111) plane without selecting the plane orientation of the silicon.

그런데, 본 발명의 실리콘 질화막 형성에 있어서는, 수소가 존재하는 것이 하나의 중요한 요건이다. 플라즈마중에 수소가 존재함으로써, 실리콘 질화막중 및 계면의 댕들링본드가 Si-H, N-H 결합을 형성하여 종단되고, 그 결과 실리콘 질화막 및 계면의 전자 트랩(trap)이 없어진다. Si-H 결합, N-H 결합이 본 발명의 질화막에 존재하는 것은 각각 적외선 흡수 스펙트럼, X선 광전자 분광 스펙트럼을 측정함으로써 확인되고 있다. 수소가 존재함으로써 CV 특성의 히스테리시스도 없어지고, 실리콘/실리콘 질화막 계면 밀도도 기판 온도를 500℃ 정도 이상으로 하면 3×1010㎝-2로 낮게 억제하는 것이 가능하다. 희가스(Ar 또는 Kr)와 N2/H2의 혼합 가스를 사용하여 실리콘 질화막을 형성하는 경우에는 수소 가스의 분압을 0.5% 이상으로 함으로써 막중의 전자나 정공의 트랩이 급격하게 감소한다.By the way, in the formation of the silicon nitride film of the present invention, the presence of hydrogen is one important requirement. The presence of hydrogen in the plasma causes the dangling bonds in the silicon nitride film and at the interface to form Si—H, NH bonds and terminate, resulting in no electron traps at the silicon nitride film and the interface. The presence of Si-H bonds and NH bonds in the nitride film of the present invention has been confirmed by measuring infrared absorption spectra and X-ray photoelectron spectroscopy, respectively. The presence of hydrogen also eliminates the hysteresis of the CV characteristic, and the silicon / silicon nitride film interface density can be suppressed to 3 × 10 10 cm -2 as low as the substrate temperature is about 500 ° C or higher. In the case of forming a silicon nitride film using a rare gas (Ar or Kr) and a mixed gas of N 2 / H 2 , the partial pressure of hydrogen gas is made 0.5% or more, and the trap of electrons and holes in the film is drastically reduced.

도 9는 상술의 순서로 작성한 실리콘 질화막 두께의 압력 의존성을 나타낸다. 다만, Ar：NH3의 분압비는 98：2, 막 형성 시간은 30분으로 했다.9 shows the pressure dependence of the silicon nitride film thickness created in the above-described order. However, Ar: partial pressure of NH 3 98: 2, the film formation time was 30 minutes.

도 9를 참조하면, 질화막의 성장 속도는 처리실(101) 내의 압력을 내려 희가스(Ar 또는 Kr)가 NH3(또는, N2/H2)에게 주는 에너지를 늘리는 쪽이 빨라지는 것을 알 수 있다. 질화의 효율화의 관점으로부터는, 가스 압력은 50∼100mTorr(약 7∼13Pa)가 바람직하다. 또, 희가스중의 NH3(또는, N2/H2)의 분압은 1∼10%의 범위가 좋고, 더 바람직하게는 2∼6%가 좋다.Referring to FIG. 9, it can be seen that the growth rate of the nitride film is lowered by lowering the pressure in the process chamber 101 to increase the energy given to the NH 3 (or N 2 / H 2 ) by the rare gas (Ar or Kr). . From the viewpoint of the efficiency of nitriding, the gas pressure is preferably 50 to 100 mTorr (about 7 to 13 Pa). The partial pressure of NH 3 (or N 2 / H 2 ) in the rare gas is preferably in the range of 1 to 10%, more preferably in the range of 2 to 6%.

본 실시예의 실리콘 질화막의 유전율은 7.9이고 실리콘 산화막의 약 2배의 것이 얻어졌다.The dielectric constant of the silicon nitride film of this embodiment was 7.9, and about twice that of the silicon oxide film was obtained.

도 10은 본 실시예의 실리콘 질화막의 전류 전압 특성을 나타낸다. 다만, 도 10에 나타내는 결과는 Ar/N2/H2 가스를 이용하고, Ar：N2：H2의 분압비를 93：5：2로 설정하고, 두께가 4.2㎚의 실리콘 질화막(유전율 환산 산화막 2.1㎚에 상당)을 막 형성했을 때의 것이고, 이 결과를 도 10에서는 두께가 2.1㎚의 열산화막과 비교하여 나타내고 있다.10 shows current voltage characteristics of the silicon nitride film of this embodiment. However, the result shown in FIG. 10 uses the Ar / N 2 / H 2 gas, sets the partial pressure ratio of Ar: N 2 : H 2 to 93: 5: 2, and has a thickness of 4.2 nm of silicon nitride film (dielectric constant conversion). 10 nm), and the result is shown in FIG. 10 in comparison with a thermal oxide film having a thickness of 2.1 nm.

도 10을 참조하면, 1V의 전압 인가시에 실리콘 산화막보다 4자리 수 이상이나 낮은 누설 전류 특성이 얻어지는 것을 알 수 있다. 이는 얻어진 실리콘 질화막이 플래시 메모리 소자에 있어서 플로팅 게이트 전극과 컨트롤 게이트 전극간의 누설 전류를 억제하는데 적합한 절연막인 것을 나타내고 있다.Referring to FIG. 10, it can be seen that a leakage current characteristic of four orders of magnitude lower than that of a silicon oxide film is obtained when a voltage of 1 V is applied. This indicates that the obtained silicon nitride film is an insulating film suitable for suppressing leakage current between the floating gate electrode and the control gate electrode in the flash memory device.

상술한 막 형성 조건, 물성적·전기적 특성은 실리콘의 면 방위에 의존하지 않고, (100)면에서도 (111)면에서도 마찬가지이고, 본 실시예에 의하면, 어느 면 방위에 있어서도 뛰어난 막질의 실리콘 질화막을 얻을 수 있다. 본 발명의 효과는, 산화막중에 Si-H 결합, N-H 결합뿐만이 아니고 Ar 또는 Kr 가 함유되는데도 관계하고 있고, 질화막중이나 실리콘/질화막 계면에서의 스트레스가 완화되고, 실리콘 질화막중의 고정 전하나 계면 준위 밀도가 저감되어, 전기적 특성, 신뢰성 특성이 큰 폭으로 개선되는 것으로 생각된다. 특히, 도 5에 나타난 실리콘 산화막의 경우와 같이, 밀도에 있어서 1010㎝-2 이상의 Ar 또는 Kr를 포함하는 것이 실리콘 질화막의 전기적 특성, 신뢰성 특성의 개선에 기여하고 있는 것으로 생각된다.
The film forming conditions, physical properties, and electrical properties described above do not depend on the surface orientation of silicon, but also on the (100) plane and the (111) plane, and according to the present embodiment, a film-quality silicon nitride film excellent in any plane orientation Can be obtained. The effects of the present invention are related to not only Si-H bonds and NH bonds but also Ar or Kr contained in the oxide film, and stress at the nitride film and at the silicon / nitride interface is alleviated, and the fixed charge or interface level in the silicon nitride film is reduced. It is thought that the density is reduced and the electrical characteristics and the reliability characteristics are greatly improved. In particular, as in the case of the silicon oxide film shown in FIG. 5, it is considered that the inclusion of Ar or Kr in the density of 10 10 cm −2 or more contributes to the improvement of the electrical and reliability characteristics of the silicon nitride film.

<제 3 실시예>Third Embodiment

이상 설명한 산화막 및 질화막 형성 방법은, 폴리실리콘의 산화·질화에 대해서도와 마찬가지로 적용되고, 양질인 산화막, 질화막을 폴리실리콘 상에 형성하는 것이 가능하다.The oxide film and nitride film forming method described above is similarly applied to the oxidation and nitriding of polysilicon, and it is possible to form a high quality oxide film and a nitride film on polysilicon.

이하, 본 발명의 제 3 실시예에 의한 폴리실리콘막 상에의 유전체막의 형성 방법을 도 11(A), (B)를 참조하면서 설명한다.Hereinafter, a method of forming a dielectric film on a polysilicon film according to a third embodiment of the present invention will be described with reference to FIGS. 11A and 11B.

도 11(A)을 참조하면, 절연막(202)으로 덮여진 실리콘 기판(201) 상에는 폴리실리콘막(203)이 퇴적된다. 그래서, 이 폴리실리콘막(203)을 도 11(B)의 공정으로, 도 2로 설명한 마이크로파 플라즈마 처리 장치의 처리 용기(101) 내에 있어서 Kr 혹은 Ar와 산소의 고밀도 혼합 가스 플라즈마에 노출함으로써, 폴리실리콘막(203)의 표면에 막질이 뛰어난, 즉 계면 준위 밀도가 작고 누설 전류가 적은 실리콘 산화막(204)을 얻을 수 있다.Referring to FIG. 11A, a polysilicon film 203 is deposited on the silicon substrate 201 covered with the insulating film 202. Thus, the polysilicon film 203 is exposed to a high density mixed gas plasma of Kr or Ar and oxygen in the processing vessel 101 of the microwave plasma processing apparatus described with reference to FIG. A silicon oxide film 204 having excellent film quality on the surface of the silicon film 203, that is, having a low interface state density and a low leakage current can be obtained.

또, 도 11(B)의 공정에서, 상기 폴리실리콘막(203)을 Kr 혹은 Ar와 NH3 혹은 N2와 H2의 고밀도 혼합 가스 플라즈마에 노출함으로써, 상기 폴리실리콘막(203)의 표면에 동일한 막질이 뛰어난 질화막(205)을 얻을 수 있다.In the process of Fig. 11B, the polysilicon film 203 is exposed to the surface of the polysilicon film 203 by exposing the polysilicon film 203 to a high density mixed gas plasma of Kr or Ar and NH 3 or N 2 and H 2 . A nitride film 205 having excellent film quality can be obtained.

또, 도 11(B)의 공정에서, 상기 폴리실리콘막(203)을 Kr 혹은 Ar와 산소 및 NH3, 혹은 N2와 H2의 고밀도 혼합 가스 플라즈마에 노출함으로써, 상기 폴리실리콘막(203)의 표면에 막질이 뛰어난 산질화막(206)을 얻을 수 있다.In the process shown in Fig. 11B, the polysilicon film 203 is exposed to a high density mixed gas plasma of Kr or Ar and oxygen and NH 3 , or N 2 and H 2 . An oxynitride film 206 having excellent film quality on the surface of the film can be obtained.

절연막 상에 형성되는 폴리실리콘은, (111)면 방위가 절연막에 대해서 수직 방향으로 된 상태가 안정하고, 한편 치밀하고 결정성이 좋고 고품질인 것으로 되지만, 실제로는 다른 면 방위를 가진 결정 입자도 폴리실리콘 내에 존재한다. 본 실시예에 의한 산화막, 질화막 혹은 산질화막의 형성 방법에 의하면, 위에 설명한 것처럼, 실리콘의 면 방위에 의존하지 않고 고품질인 산화막, 질화막 혹은 산질화막을 형성할 수 있다. 이 때문에, 도 11(A), (B)의 프로세스는 플래시 메모리의 플로팅 전극인 제 1 폴리실리콘 게이트 전극 등의 폴리실리콘막 상에 얇은 고품질인 산화막, 질화막 및 산질화막을 저온으로 형성하는데 최적이다. 또, 본 발명의 산화막, 질화막 및 산질화막은 550℃ 이하의 저온에서 형성할 수 있으므로, 폴리실리콘 표면이 거칠어지는 일이 없다.In the polysilicon formed on the insulating film, the state in which the (111) plane orientation is perpendicular to the insulating film is stable, while the polysilicon formed on the insulating film is high in density, crystallinity and high quality. Present in the silicone. According to the method for forming the oxide film, nitride film or oxynitride film according to the present embodiment, as described above, a high quality oxide film, nitride film or oxynitride film can be formed without depending on the surface orientation of silicon. For this reason, the process of Figs. 11A and 11B is optimal for forming a thin, high quality oxide film, nitride film and oxynitride film at low temperature on a polysilicon film such as a first polysilicon gate electrode which is a floating electrode of a flash memory. . Moreover, since the oxide film, nitride film, and oxynitride film of this invention can be formed at low temperature below 550 degreeC, the surface of a polysilicon does not become rough.

도 12는 (100)면 방위를 가지는 Si 기판상에 두께가 100㎚인 열산화막을 형성하고, 이 열산화막 상에 더 형성된 두께가 200㎚인 n형 폴리실리콘막에 대해서 행해진 산화막 형성 실험의 결과를, Si 기판의 (100)면 및 (111)면을 직접 산화한 경우와 비교하여 나타낸다. 다만, 도 12 중 세로축은 형성된 산화막의 두께를, 또 가로축은 시간을 나타낸다. 또, 도 12중 ▲은 이와 같이 하여 형성된 폴리실리콘막 표면을 Kr/O2 플라즈마에 의해 처리하여 산화막을 형성한 경우를, ●은 Si기판의 (100)면을 Kr/O2 플라즈마에 의해 처리하여 산화막을 형성한 경우를, 또한, ■는 Si 기판의 (111)면을 Kr/O2 플라즈마에 의해 처리하여 산화막을 형성한 경우를 나타낸다. 한편, 도 12중 ○은 Si 기판의 (100)면을 열산화한 경우를, □은 Si 기판의 (111)면을 열산화한 경우를, 또한, △는 폴리실리콘막의 표면을 열산화한 경우를 나타낸다. 상기 Kr/O2 플라즈마 처리는 먼저 도 2에서 설명한 장치를 사용하고, 처리실(101)의 내압을 1Torr(약 133 Pa)로, 또, 공급되는 Kr 가스와 산소 가스의 유량비를 97：3으로 설정하고, 온도를 400℃로 설정하여 행하고 있다. 이에 대해, 상기 열처리 공정은 900℃의 100% 산소 분위기중에 있어서 행하고 있다. 도 12의 실험에서는, 상기 폴리실리콘막은 1020㎝-3을 넘는 캐리어(carrier) 농도로 도프(dope)되어 있다.FIG. 12 shows the results of an oxide film formation experiment performed on an n-type polysilicon film having a thickness of 100 nm on a Si substrate having a (100) plane orientation and further formed on the thermal oxide film. Is shown in comparison with the case where the (100) plane and the (111) plane of the Si substrate are directly oxidized. 12, the vertical axis represents the thickness of the formed oxide film and the horizontal axis represents time. In Fig. 12, the surface of the polysilicon film thus formed is treated with Kr / O 2 plasma to form an oxide film. The (100) plane of the silver Si substrate is treated with Kr / O 2 plasma. Indicates a case where an oxide film is formed by treating the (111) plane of the Si substrate with Kr / O 2 plasma. In Fig. 12, ○ indicates thermal oxidation of the (100) plane of the Si substrate, □ indicates thermal oxidation of the (111) plane of the Si substrate, and Δ indicates thermal oxidation of the surface of the polysilicon film. Indicates. In the Kr / O 2 plasma treatment, first, the apparatus described with reference to FIG. 2 is used, and the internal pressure of the processing chamber 101 is set to 1 Torr (about 133 Pa), and the flow rate ratio of the supplied Kr gas and oxygen gas is set to 97: 3. And the temperature is set to 400 ° C. In contrast, the heat treatment step is performed in a 900% 100% oxygen atmosphere. In the experiment of FIG. 12, the polysilicon film is doped at a carrier concentration of more than 10 20 cm −3 .

도 12를 참조하면, 산화 처리에 Kr/O2 플라즈마를 사용한 경우에는 먼저도 설명한 것처럼 (100)면과 (111)면의 면 방위 의존성은 거의 보여지지 않고, 폴리실리콘막 표면을 산화한 경우에도 거의 같은 산화 속도가 얻어지고 있는 것을 알 수 있다. 또, 이 산화 속도는 폴리실리콘막을 열산화 처리한 경우와 거의 같은 것을 알 수 있다. 이에 대해, 종래의 열산화 처리에서는 Si 기판 표면을 산화할 경우에는 산화 속도가 매우 늦고, 형성되는 산화막의 두께가 얇은 것을 알 수 있다.Referring to FIG. 12, when Kr / O 2 plasma is used for the oxidation treatment, as described above, the plane orientation dependence between the (100) plane and the (111) plane is hardly seen, and even when the surface of the polysilicon film is oxidized. It can be seen that almost the same oxidation rate is obtained. In addition, this oxidation rate is found to be almost the same as when the polysilicon film is thermally oxidized. On the other hand, in the conventional thermal oxidation process, when oxidizing a Si substrate surface, it turns out that oxidation rate is very slow and the thickness of the oxide film formed is thin.

도 12에 의해, 산화 처리에 Kr/O2 플라즈마를 사용한 경우, 산화되는 Si 표면이 어느 면 방위의 단결정 표면이어도, 또 입자 경계(grain boundary)를 포함한 다결정 표면이어도, 거의 동일한 산화 속도를 얻을 수 있는 것을 알 수 있다.According to FIG. 12, when Kr / O 2 plasma is used for the oxidation treatment, almost the same oxidation rate can be obtained even if the Si surface to be oxidized is a single crystal surface in any surface orientation or a polycrystalline surface including grain boundaries. I can see that there is.

도 13A는 이와 같이 하여 형성된 폴리실리콘막의 표면을 산화 처리를 하기 전에 원자간력현미경(原子間力顯微鏡 : Atomic Force Microscope))으로 검사한 결과를 나타낸다.Fig. 13A shows the result of inspection of the surface of the polysilicon film thus formed by an atomic force microscope before oxidation treatment.

이에 대해서 13B는 도 13A의 표면을 Kr/O2 플라즈마에 의해 처리한 상태, 즉 표면에 산화막이 형성되어 있는 폴리실리콘 표면의 상태를 나타낸다. 또한, 도 13C는 도 13B의 표면으로부터 산화막을 HF 처리에 의해 제거한 상태의 폴리실리콘 표면의 표면을 나타낸다.On the other hand, 13B shows a state in which the surface of Fig. 13A is treated with Kr / O 2 plasma, that is, the state of the surface of polysilicon in which an oxide film is formed on the surface. 13C shows the surface of the polysilicon surface with the oxide film removed from the surface of FIG. 13B by HF treatment.

도 13A∼도 13C를 참조하면, 상기 Kr/O2 플라즈마를 사용한 산화 처리는 400℃ 정도의 저온에서도 효율적으로 실효되기 때문에, 폴리실리콘막 중에 있어서 결정자의 성장이 거의 생기고 있지 않고, 표면의 거침이 억제되어 형성되는 산화막은 거의 한결같은 두께를 갖는 것을 알 수 있다.13A to 13C, since the oxidation treatment using the Kr / O 2 plasma is effectively effective even at a low temperature of about 400 ° C, almost no growth of crystallites occurs in the polysilicon film, and roughness of the surface is observed. It can be seen that the oxide film formed by being suppressed has an almost constant thickness.

이에 대해서 14A는 도 13A의 폴리실리콘막을 900℃로 열산화한 경우의 산화막을 포함한 표면 상태를, 또, 도 14B는 도 14A에 있어서 산화막을 제거한 표면 상태를 나타낸다.On the other hand, 14A shows the surface state including the oxide film when the polysilicon film of FIG. 13A is thermally oxidized at 900 ° C, and FIG. 14B shows the surface state from which the oxide film is removed in FIG. 14A.

도 14A, 14B를 참조하면, 폴리실리콘막 중에는 열처리에 의해 실질적인 결정 입자 성장이 생기고 있고, 그 결과 폴리실리콘막의 표면이 거칠어지고 있는 것을 알 수 있다. 이와 같이 거칠어진 표면에 얇은 산화막을 형성한 경우에는 전계 집중의 영향을 받기 쉽고, 누설 전류 특성 혹은 내압 특성에 문제가 생긴다.14A and 14B, it can be seen that substantial crystal grain growth occurs in the polysilicon film by heat treatment, and as a result, the surface of the polysilicon film is roughened. When a thin oxide film is formed on such a rough surface, it is easily affected by electric field concentration, and a problem occurs in leakage current characteristics or breakdown voltage characteristics.

도 15A, 15B는 폴리실리콘막 표면에 상기 Kr/O2 플라즈마 처리에 의해 산화막을 형성한 시료의 단면을 투과형태 전자현미경에 의해 관찰한 결과를 나타낸다. 다만, 도 15B는 도 15A의 일부의 확대도로 되어 있다.15A and 15B show the results of observing a cross section of a sample in which an oxide film was formed on the surface of a polysilicon film by the Kr / O 2 plasma treatment with a transmission electron microscope. 15B is an enlarged view of a part of FIG. 15A.

도 15A를 참조하면, 상기 산화막(polyoxide로 표기) 상에는 Al층이 형성되어 있지만, 상기 산화막은 폴리실리콘막 표면에 한결같은 두께로 형성되어 있는 것을 알 수 있다. 또, 도 15B의 확대도를 참조하면, 상기 산화막은 한결같은 것을 알 수 있다.Referring to FIG. 15A, although an Al layer is formed on the oxide film (denoted polyoxide), it can be seen that the oxide film is formed to have a uniform thickness on the surface of the polysilicon film. Referring to the enlarged view of Fig. 15B, it can be seen that the oxide film is the same.

도 16은 이와 같이 하여 폴리실리콘막 상에 얻어진 실리콘 산화막의 전류 밀도와 인가 전계의 관계를 열산화막과 비교하여 나타낸다. 또, 도 17은 도 16을 파울러·노르트하임 플롯(plot)으로 나타낸 도이다.Fig. 16 shows the relationship between the current density and the applied electric field of the silicon oxide film thus obtained on the polysilicon film in comparison with the thermal oxide film. FIG. 17 is a diagram showing FIG. 16 as a Fowler Nordheim plot.

도 16, 17을 참조하면, 폴리실리콘막의 Kr/O2 플라즈마에 의한 산화 처리에 의해 형성된 산화막에서는 터널 전류는 인가 전계가 5MV/㎝를 넘은 근처에서 상승하고, 도 17의 플롯에 의해, 막중을 흐르는 터널 전류는, 열산화막의 경우와 같이 파울러·노르트하임 형의 터널 전류인 것을 알 수 있다. 또 ,도 17에 의해 Kr/O2 플라즈마에 의한 산화 처리에서 형성된 산화막에서는 터널 전류의 장벽(barrier) 높이 φB가 열산화막의 경우보다도 커지게 되고, 또 항복 전압도 종래의 열산화막보다 커지고 있는 것을 알 수 있다.Referring to FIGS. 16 and 17, in the oxide film formed by the oxidation treatment by Kr / O 2 plasma of the polysilicon film, the tunnel current rises near the applied electric field exceeding 5 MV / cm, and the film in FIG. It can be seen that the flowing tunnel current is a Fowler-Nordheim-type tunnel current as in the case of the thermal oxide film. 17, in the oxide film formed by the oxidation treatment by Kr / O 2 plasma, the barrier height φ B of the tunnel current is larger than that of the thermal oxide film, and the breakdown voltage is also larger than that of the conventional thermal oxide film. It can be seen that.

<제 4 실시예>Fourth Embodiment

다음에, 상술한 마이크로파 플라즈마를 이용한 저온에서의 산화막 형성 기술을 사용한 본 발명의 제 4 실시예에 의한 플래시 메모리 소자의 구성을 도 18을 참조하면서 설명한다.Next, the configuration of the flash memory device according to the fourth embodiment of the present invention using the oxide film formation technique at low temperature using the microwave plasma described above will be described with reference to FIG.

도 18을 참조하면, 플래시 메모리 소자는 실리콘 기판(1001) 상에 구성되어 있고, 상기 실리콘 기판(1001)에 형성된 터널 산화막(1002)과, 상기 터널 산화막(1002) 상에 형성되고 플로팅 게이트 전극으로 되는 제 1의 폴리실리콘 게이트 전극(1003)을 포함하고, 상기 폴리실리콘 게이트 전극(1003) 상에는 실리콘 산화막(1004)이 형성되고, 또한 상기 실리콘 산화막(1004) 상에는 컨트롤 게이트 전극으로 되는 제 2의 폴리실리콘 게이트 전극(1008)이 형성되어 있다. 도 18중 소스 영역, 드레인 영역, 컨택트 홀(contact hole), 배선 패턴 등의 도시는 생략하여 기재하고 있다.Referring to FIG. 18, a flash memory device is formed on a silicon substrate 1001 and includes a tunnel oxide film 1002 formed on the silicon substrate 1001 and a tunnel gate film formed on the tunnel oxide film 1002. A first polysilicon gate electrode 1003, wherein a silicon oxide film 1004 is formed on the polysilicon gate electrode 1003, and a second poly silicon that is a control gate electrode on the silicon oxide film 1004. The silicon gate electrode 1008 is formed. 18, illustration of the source region, the drain region, the contact hole, the wiring pattern, and the like is omitted.

이 구성의 플래시 메모리 소자에 있어서, 상기 폴리실리콘 게이트 전극(1003)을 도 2의 마이크로파 플라즈마 처리 장치중에 있어서, Kr/O2를 플라즈마 가스로 하는 고밀도 플라즈마에 노출함으로써, 상기 산화막(1004)으로서 누설 전류가 적은 뛰어난 막이 얻어지기 때문에, 상기 산화막(1004)의 막 두께를 감소시키는 것이 가능하게 되고, 플래시 메모리 소자를 저전압으로 구동하는 것이 가능하게 된다.In the flash memory device having this configuration, the polysilicon gate electrode 1003 is leaked as the oxide film 1004 by exposing the polysilicon gate electrode 1003 to a high density plasma using Kr / O 2 as a plasma gas in the microwave plasma processing apparatus of FIG. 2. Since an excellent film with a small current is obtained, it is possible to reduce the film thickness of the oxide film 1004 and to drive the flash memory element at a low voltage.

또한, 도 18의 플래시 메모리 소자에 있어서, 상기 산화막(1004) 대신에, 먼저 설명한 Kr/NH3 플라즈마 처리 공정에 의해 형성된 질화막(1005), 혹은 앞의 실시예에서 설명한 산질화막(1009)을 사용하는 것도 가능하다.In the flash memory device of FIG. 18, instead of the oxide film 1004, a nitride film 1005 formed by the Kr / NH 3 plasma treatment process described above, or the oxynitride film 1009 described in the previous embodiment is used. It is also possible.

<제 5 실시예>Fifth Embodiment

다음에, 상술한 마이크로파 플라즈마를 이용한 저온의 산화막과 질화막의 형성 기술을 사용한, 폴리실리콘/실리사이드 적층 구조의 게이트 전극을 갖는 고전압용 트랜지스터와 저전압용 트랜지스터를 포함하는 본 발명의 제 5 실시예에 의한 플래시 메모리 소자의 제조 공정을 설명한다.Next, according to the fifth embodiment of the present invention, a high voltage transistor having a polysilicon / silicide laminated structure gate electrode and a low voltage transistor using a low-temperature oxide film and a nitride film formation technique using the above-described microwave plasma are provided. A manufacturing process of the flash memory device will be described.

도 19는 본 실시예에 의한 플래시 메모리 소자(1000)의 개략 단면 구조를 나타낸다.19 shows a schematic cross-sectional structure of the flash memory device 1000 according to the present embodiment.

도 19를 참조하면, 플래시 메모리 소자(1000)는 실리콘 기판(1001) 상에 구성되어 있고, 상기 실리콘 기판(1001)에 형성된 터널 산화막(1002)과, 상기 터널 산화막(1002) 상에 형성되고 플로팅 게이트 전극으로 되는 제 1의 폴리실리콘 게이트 전극(1003)을 포함하고, 상기 폴리실리콘 게이트 전극(1003) 상에는 실리콘 질화막(1004)과, 실리콘 산화막(1005)과, 실리콘 질화막(1006)과, 실리콘 산화막(1007)이 순차 형성되고, 또한 상기 실리콘 질화막(1007) 상에는 컨트롤 게이트 전극으로 되는 제 2의 폴리실리콘 게이트 전극(1008)이 형성되어 있다. 도 19중 소스 영역, 드레인 영역, 컨택트 홀(contact hole), 배선 패턴 등의 도시는 생략하여 기재하고 있다.Referring to FIG. 19, a flash memory device 1000 is formed on a silicon substrate 1001, and is formed on the tunnel oxide film 1002 and the tunnel oxide film 1002 and floated on the silicon substrate 1001. A first polysilicon gate electrode 1003 serving as a gate electrode, comprising: a silicon nitride film 1004, a silicon oxide film 1005, a silicon nitride film 1006, and a silicon oxide film on the polysilicon gate electrode 1003. 1007 is sequentially formed, and a second polysilicon gate electrode 1008 serving as a control gate electrode is formed on the silicon nitride film 1007. In FIG. 19, illustrations of the source region, the drain region, the contact hole, the wiring pattern, and the like are omitted and described.

본 실시예의 플래시 메모리에서는, 상기 실리콘 산화막(1002, 1005, 1007)이 먼저 설명한 실리콘 산화막 형성 방법에 의해, 또, 실리콘 질화막(1004, 1006)이 먼저 설명한 실리콘 질화막 형성 방법에 의해 형성되므로, 이러한 막의 막 두께를 종래의 산화막, 질화막의 약 반까지 감소시켜도 양호한 전기적 특성이 보증된다. In the flash memory of this embodiment, the silicon oxide films 1002, 1005, and 1007 are formed by the silicon oxide film forming method described above, and the silicon nitride films 1004 and 1006 are formed by the silicon nitride film forming method described above. Even if the film thickness is reduced to about half of the conventional oxide film and nitride film, good electrical characteristics are ensured.                 

다음에, 본 실시예의 플래시 메모리 소자를 포함한 반도체 집적회로의 제조 방법을 도 20∼도 25를 참조하면서 설명한다.Next, a method for manufacturing a semiconductor integrated circuit including the flash memory element of the present embodiment will be described with reference to FIGS. 20 to 25.

도 20을 참조하면, 실리콘 기판(1101) 상에는 필드 산화막(1102)에 의해 플래시 메모리 셀 영역 A와, 고전압용 트랜지스터 영역 B와, 저전압용 트랜지스터 영역 C가 구획 형성되어 있고, 각각의 영역 A∼C에는 실리콘 산화막(1103)이 형성되어 있다. 상기 필드 산화막(1102)은 선택 산화법(LOCOS법)이나 STI(Shallow Trench Isolation)법으로 형성할 수 있다.Referring to FIG. 20, a flash memory cell region A, a high voltage transistor region B, and a low voltage transistor region C are partitioned on the silicon substrate 1101 by a field oxide film 1102, and regions A to C are respectively formed. A silicon oxide film 1103 is formed in this. The field oxide film 1102 may be formed by a selective oxidation method (LOCOS method) or a shallow trench isolation (STI) method.

본 실시예에 있어서는, 산화막 및 질화막 형성을 위해서 Kr를 플라즈마 여기 가스로서 사용한다. 산화막 및 질화막의 형성에는 도 2의 마이크로파 플라즈마 처리 장치를 사용한다.In this embodiment, Kr is used as the plasma excitation gas for forming the oxide film and the nitride film. The microwave plasma processing apparatus of FIG. 2 is used to form the oxide film and the nitride film.

다음에 도 21의 공정에 있어서, 상기 메모리 셀 영역 A에 있어서 실리콘 산화막(1103)을 제거하고, 또한 상기 메모리 셀 영역 A에 터널 산화막(1104)을 약 5㎚의 두께로 형성한다. 상기 터널 산화막(1104)을 형성할 때에는, 진공 용기(처리실)(101) 내를 진공으로 하고, 샤워 플레이트(102)로부터 Kr 가스 및 O2 가스를 도입하고, 처리실 내의 압력을 1Torr(약 133Pa) 정도, 실리콘웨이퍼의 온도를 450℃로 설정하고, 동축 도파관(105)으로부터 공급되는 주파수가 2.56㎓인 마이크로파를 래디얼 라인 슬롯 안테나(106) 및 유전체판(107)을 통해 처리실 내에 공급하고, 고밀도의 플라즈마를 생성한다.Next, in the process of Fig. 21, the silicon oxide film 1103 is removed in the memory cell region A, and the tunnel oxide film 1104 is formed in the memory cell region A with a thickness of about 5 nm. When the tunnel oxide film 1104 is formed, the vacuum chamber (process chamber) 101 is vacuumed, Kr gas and O 2 gas are introduced from the shower plate 102, and the pressure in the process chamber is 1 Torr (about 133 Pa). The temperature of the silicon wafer is set to 450 ° C., and a microwave having a frequency of 2.56 kHz supplied from the coaxial waveguide 105 is supplied into the process chamber through the radial line slot antenna 106 and the dielectric plate 107, and the Create a plasma.

도 21의 공정에서는, 상기 터널 산화막(1104)의 형성 후, 또한 제 1의 폴리 실리콘층(1105)을, 상기 터널 산화막(1104)을 덮도록 퇴적하고, 또한 수소 라디칼 처리에 의해 퇴적한 폴리실리콘층(1105)의 표면을 평탄화한다. 다음에, 상기 고전압용 트랜지스터 영역 B 및 저전압용 트랜지스터 영역 C로부터 상기 제 1 폴리실리콘층(1105)을 패턴닝(patterning)에 의해 제거하고, 상기 메모리 셀 영역 A의 터널 산화막(1104) 상에만 상기 제 1 폴리실리콘(1105)을 남긴다.In the process of FIG. 21, after the tunnel oxide film 1104 is formed, the first polysilicon layer 1105 is deposited so as to cover the tunnel oxide film 1104 and further deposited by hydrogen radical treatment. The surface of layer 1105 is planarized. Next, the first polysilicon layer 1105 is removed from the high voltage transistor region B and the low voltage transistor region C by patterning, and only on the tunnel oxide film 1104 of the memory cell region A. The first polysilicon 1105 is left.

다음에, 도 22의 공정에 있어서 상기 도 21의 구조상에, 하부 질화막(1106A)과, 하부 산화막(1106B)과, 상부 질화막(1106C)과, 상부 산화막(1106D)을 순차 형성하고, NONO(Nitride Oxide Nitride Oxide) 구조를 갖는 절연막(1106)을 도 2의 마이크로파 플라즈마 처리 장치를 사용하여 형성한다.Next, in the process of FIG. 22, the lower nitride film 1106A, the lower oxide film 1106B, the upper nitride film 1106C, and the upper oxide film 1106D are sequentially formed on the structure of FIG. 21, and NONO (Nitride) is formed. An insulating film 1106 having an Oxide Nitride Oxide structure is formed using the microwave plasma processing apparatus of FIG. 2.

보다 상세하게 설명하면, 도 2의 마이크로파 플라즈마 처리 장치에 있어서 진공 용기(처리실)(101) 내를 고진공 상태에 배기하고, 또한 샤워 플레이트(102)로부터 Kr 가스, N2 가스, H2 가스를 도입하고, 처리실 내의 압력을 100mTorr(약 13Pa) 정도로, 또 실리콘 웨이퍼의 온도를 500℃로 설정한다. 그리고, 이 상태에서 상기 동축 도파관(105)으로부터의 주파수가 2.45㎓인 마이크로파를 래디얼 라인 슬롯 안테나(106) 및 유전체판(107)을 통해 처리실 내에 공급하고, 처리실 내에 고밀도의 플라즈마를 생성한다. 그 결과, 상기 폴리실리콘 표면에는 약 2㎚의 두께의 실리콘 질화막이 상기 하부 질화막(1106A)으로서 형성된다.In more detail, in the microwave plasma processing apparatus of FIG. 2, the inside of the vacuum vessel (process chamber) 101 is exhausted in a high vacuum state, and Kr gas, N 2 gas, and H 2 gas are introduced from the shower plate 102. Then, the pressure in the processing chamber is set to about 100 mTorr (about 13 Pa), and the temperature of the silicon wafer is set to 500 ° C. In this state, a microwave having a frequency of 2.45 kHz from the coaxial waveguide 105 is supplied into the process chamber through the radial line slot antenna 106 and the dielectric plate 107 to generate a high density plasma in the process chamber. As a result, a silicon nitride film having a thickness of about 2 nm is formed on the surface of the polysilicon as the lower nitride film 1106A.

다음에, 마이크로파의 공급을 일시 정지한 후, Kr 가스, N2 가스, H2 가스의 도입을 멈추고, 진공 용기(처리실)(101) 내를 배기한다. 그 다음에, 상기 샤워 플레이트(102)로부터 Kr 가스 및 O2 가스를 도입하고, 처리실 내의 압력을 1Torr(약 133 Pa) 정도로 설정한 상태로, 다시 2.45㎓의 마이크로파를 공급함으로써, 상기 처리실(101) 내에 고밀도의 플라즈마를 생성하고, 두께가 약 2㎚인 실리콘 산화막을 상기 하부 산화막(1106B)으로서 형성한다.Next, after supplying microwaves temporarily, the introduction of Kr gas, N 2 gas, and H 2 gas is stopped, and the inside of the vacuum container (process chamber) 101 is exhausted. Subsequently, Kr gas and O 2 gas are introduced from the shower plate 102, and the microwaves of 2.45 kPa are supplied again while the pressure in the processing chamber is set to about 1 Torr (about 133 Pa), thereby processing the chamber 101. ), A high density plasma is generated, and a silicon oxide film having a thickness of about 2 nm is formed as the lower oxide film 1106B.

다음에, 다시 마이크로파의 공급을 일시 정지한 후, Kr 가스, O2 가스의 도입을 멈추고, 진공 용기(처리실)(101) 내를 배기한다. 또한 상기 샤워 플레이트(102)로부터 Kr 가스, N2 가스 및 H2 가스를 도입하고, 처리실 내의 압력을 100mTorr(약 13Pa) 정도로 설정하고, 이 상태에서 2.45㎓의 마이크로파를 공급함으로써, 상기 처리실(101) 내에 고밀도의 플라즈마를 생성한다. 이 고밀도 플라즈마 처리에 의해, 또한 3㎚의 두께의 실리콘 질화막이 형성된다.Next, after supplying microwaves temporarily, the introduction of Kr gas and O 2 gas is stopped, and the inside of the vacuum container (process chamber) 101 is exhausted. Furthermore, Kr gas, N 2 gas, and H 2 gas are introduced from the shower plate 102, the pressure in the processing chamber is set to about 100 mTorr (about 13 Pa), and the microwaves of 2.45 kPa are supplied in this state, thereby processing the chamber 101 To generate a high density plasma. By this high density plasma treatment, a silicon nitride film with a thickness of 3 nm is further formed.

마지막으로 마이크로파의 공급을 일시 정지한 후, Kr 가스, N2 가스, H2 가스의 도입을 멈추고, 진공 용기(처리실)(101) 내를 배기하고, 샤워 플레이트(102)로부터 Kr 가스, O2 가스를 도입하고, 처리실 내의 압력을 1Torr(약 133Pa) 정도로 설정한다. 이 상태로 다시 2.45㎓의 마이크로파를 공급함으로써, 상기 처리실(101) 내에 고밀도의 플라즈마를 생성하고, 두께가 2㎚인 실리콘 산화막을 상기 상부 산화막(1106D)으로서 형성한다.Finally, after the supply of microwaves is paused, the introduction of Kr gas, N 2 gas, and H 2 gas is stopped, the inside of the vacuum vessel (process chamber) 101 is exhausted, and the Kr gas, O 2 is removed from the shower plate 102. Gas is introduced and the pressure in the processing chamber is set to about 1 Torr (about 133 Pa). In this state, by supplying a microwave of 2.45 GHz again, a high density plasma is generated in the processing chamber 101, and a silicon oxide film having a thickness of 2 nm is formed as the upper oxide film 1106D.

즉, 이러한 공정에 의해, NONO 구조를 갖는 절연막(1106)을 9㎚의 두께로 형성할 수 있다. 이와 같이 하여 형성된 NONO막(1106)에서는 폴리실리콘의 면 방위 의존도 보여지지 않고, 각각의 산화막 및 질화막의 막 두께 및 막질은 지극히 균일하다.That is, by this process, the insulating film 1106 having the NONO structure can be formed to a thickness of 9 nm. In the NONO film 1106 thus formed, no dependence on the plane orientation of the polysilicon is observed, and the film thickness and film quality of each oxide film and nitride film are extremely uniform.

도 22의 공정에서는, 또한 이와 같이 하여 형성된 절연막(1106)을 패턴닝 하고, 고전압용 트랜지스터 영역 B 및 저전압용 트랜지스터 영역 C에 있어서 선택적으로 제거한다.In the process of FIG. 22, the insulating film 1106 thus formed is also patterned and selectively removed in the high voltage transistor region B and the low voltage transistor region C. FIG.

다음에, 도 23의 공정에 있어서 고전압용 트랜지스터 영역 B 및 저전압용 트랜지스터 영역 C 상에 임계치 전압 제어용의 이온(ion) 주입을 하고, 또한 상기 영역 B 및 C 상의 산화막(1103)을 제거한다. 또한, 상기 고전압용 트랜지스터 영역 B에는 게이트 산화막(1107)을 7㎚의 두께로 형성하고, 그 다음에 저전압용 트랜지스터 영역 C에 게이트 산화막(1108)을 3.5㎚의 두께로 형성한다.Next, in the process of Fig. 23, ion implantation for threshold voltage control is applied to the high voltage transistor region B and the low voltage transistor region C, and the oxide film 1103 on the regions B and C is removed. A gate oxide film 1107 is formed in the high voltage transistor region B to a thickness of 7 nm, and a gate oxide film 1108 is formed in a low voltage transistor region C to a thickness of 3.5 nm.

도 23의 공정에서는, 그 후 상기 필드 산화막(1102)을 포함하는 구조 전체 상에 제 2의 폴리실리콘층(1109) 및 실리사이드층(1110)을 순차 형성하고, 또한 이들을 패턴닝 함으로써, 상기 고전압용 및 저전압용 트랜지스터 영역 B, C에 게이트 전극(1111B, 1111C)을 각각 형성한다. 다음에, 메모리 셀 영역에 있어서 상기 폴리실리콘층(1109) 및 실리사이드층(1110)을 패턴닝 하여 게이트 전극(1111A)을 형성한다.In the process shown in FIG. 23, the second polysilicon layer 1109 and the silicide layer 1110 are sequentially formed on the entire structure including the field oxide film 1102, and the patterned portions thereof are used for the high voltage. And gate electrodes 1111B and 1111C in the low-voltage transistor regions B and C, respectively. Next, in the memory cell region, the polysilicon layer 1109 and the silicide layer 1110 are patterned to form a gate electrode 1111A.

마지막으로, 표준적인 반도체 공정에 준거하여, 소스·드레인 형성, 절연막 형성, 콘택트(contact) 형성, 배선 형성 등을 하여 소자를 완성시킨다.Finally, in accordance with the standard semiconductor process, the element is completed by forming a source and a drain, forming an insulating film, forming a contact, forming a wiring, and the like.

이와 같이 하여 형성된 NONO막(1106) 중의 실리콘 산화막 및 실리콘 질화막은 매우 박막화 되어 있음에도 불구하고 양호한 전기적 특성을 가지고, 치밀하고 또 고품질인 것을 특징으로 한다. 이 실리콘 산화막 및 실리콘 질화막은 저온에서 형성되고 있기 때문에 게이트 폴리실리콘과 산화막과의 계면에서 서멀 버짓 (thermal budget) 등이 발생함이 없이 양호한 계면 특성이 얻어진다.The silicon oxide film and the silicon nitride film in the NONO film 1106 formed as described above are characterized by having good electrical characteristics, being dense and of high quality, despite being extremely thin. Since the silicon oxide film and the silicon nitride film are formed at a low temperature, good interface characteristics are obtained without a thermal budget or the like occurring at the interface between the gate polysilicon and the oxide film.

본 발명의 플래시 메모리 소자를 2 차원으로 복수 배치하여 작성한 플래시 메모리 집적회로 장치는, 정보의 기입 및 소거 동작이 저전압으로 행할 수 있고, 기판 전류의 발생을 억제할 수 있고, 터널 절연막의 열화를 억제할 수 있어 소자의 특성이 안정된다. 본 발명의 플래시 메모리 소자는 뛰어난 낮은 누설 특성을 가지며, 기입 소거가 7V 정도의 전압으로 동작 가능하고, 메모리 보유 시간을 종래보다 1자리 수 이상, 개서 가능 회수를 약 1자리 수 이상 증가시킬 수 있다.
In the flash memory integrated circuit device prepared by arranging a plurality of flash memory elements of the present invention in two dimensions, the writing and erasing operation of information can be performed at a low voltage, the generation of substrate current can be suppressed, and the degradation of the tunnel insulating film can be suppressed. It is possible to stabilize the characteristics of the device. The flash memory device of the present invention has excellent low leakage characteristics, write erase can be operated at a voltage of about 7V, and memory retention time can be increased by one or more digits and the number of rewritable times by about one or more digits. .

<제 6 실시예>Sixth Embodiment

다음에, 상기 고밀도 마이크로파 플라즈마를 이용한 저온에서의 산화막과 질화막의 형성 기술을 사용한 폴리실리콘/실리사이드 적층 구조의 게이트 전극을 갖는 본 발명의 제 6 실시예에 의한 플래시 메모리 소자에 대해서 설명한다.Next, a description will be given of a flash memory device according to a sixth embodiment of the present invention having a gate electrode having a polysilicon / silicide stacked structure using a technique of forming an oxide film and a nitride film at low temperature using the high density microwave plasma.

도 24는 본 실시예에 의한 플래시 메모리 소자(1500)의 개략 단면 구조를 나타낸다.24 shows a schematic cross-sectional structure of the flash memory device 1500 according to the present embodiment.

도 24를 참조하면, 플래시 메모리 소자(1500)는 실리콘 기판(1501) 상에 형성되어 있고, 상기 실리콘 기판(1501)에 형성된 터널 질화막(1502)과, 상기 터널 질화막(1502) 상에 형성되고 플로팅 게이트 전극으로 되는 제 1의 폴리실리콘 게이트 전극(1503)을 포함하고, 상기 제 1의 폴리실리콘 게이트 전극(1503) 상에는 실 리콘 산화막(1504)과, 실리콘 질화막(1505)과, 실리콘 산화막(1506)이 순차 형성되어 있다. 또한 상기 실리콘 산화막(1506) 상에는 컨트롤 게이트 전극으로 되는 제 2 폴리실리콘 전극(1507)이 형성되어 있다. 도 24 중 소스 영역, 드레인 영역, 컨택트 홀, 배선 패턴 등의 도시는 생략하여 기재하고 있다.Referring to FIG. 24, a flash memory device 1500 is formed on a silicon substrate 1501, and is formed on the tunnel nitride film 1502 and the tunnel nitride film 1502 and floating on the silicon substrate 1501. A first polysilicon gate electrode 1503 serving as a gate electrode, and on the first polysilicon gate electrode 1503, a silicon oxide film 1504, a silicon nitride film 1505, and a silicon oxide film 1506. This is formed sequentially. A second polysilicon electrode 1507 serving as a control gate electrode is formed on the silicon oxide film 1506. In FIG. 24, illustrations of the source region, the drain region, the contact hole, the wiring pattern, and the like are omitted and described.

도 24의 플래시 메모리 소자(1500)에서는, 상기 실리콘 산화막(1502, 1504 및 1506)은 먼저 설명한 고밀도 마이크로파 플라즈마를 사용한 실리콘 산화막 형성 방법에 의해, 또, 실리콘 질화막(1505)은 먼저 설명한 고밀도 마이크로파 플라즈마를 사용한 실리콘 질화막 형성 방법에 의해 형성된다.In the flash memory device 1500 of FIG. 24, the silicon oxide films 1502, 1504, and 1506 are formed by the silicon oxide film formation method using the high density microwave plasma described above, and the silicon nitride film 1505 uses the high density microwave plasma described above. It is formed by the used silicon nitride film forming method.

다음에 본 실시예의 플래시 메모리 집적회로의 작성 방법을 설명한다.Next, a method of producing the flash memory integrated circuit of this embodiment will be described.

본 실시예에 있어서도, 상기 제 1의 폴리실리콘층(1503)을 패턴닝 할 때까지의 공정은 앞의 도 20 및 도 21의 공정과 같다. 다만, 본 실시예에서는 상기 터널 질화막(1502)은 진공 용기(처리실)(101) 내를 배기하고 나서, 샤워 플레이트(102)로부터 Ar 가스, N2 가스, H2 가스를 도입하고, 처리실 내의 압력을 100mTorr(약 13Pa) 정도로 설정하고, 2.45㎓의 마이크로파를 공급하고, 처리실 내에 고밀도의 플라즈마를 생성함으로써 형성되어 있고, 약 4㎚의 두께를 가진다.Also in this embodiment, the process until the first polysilicon layer 1503 is patterned is the same as the process of Figs. 20 and 21 above. However, in this embodiment, the tunnel nitride film 1502 exhausts the interior of the vacuum vessel (process chamber) 101, and then introduces Ar gas, N 2 gas, and H 2 gas from the shower plate 102, and pressure in the process chamber. Is set to about 100 mTorr (about 13 Pa), is supplied by supplying a microwave of 2.45 GHz, and generating a high density plasma in the processing chamber, and has a thickness of about 4 nm.

이와 같이 하여 상기 제 1의 폴리실리콘층(1503)이 형성된 후, 상기 영역 A에 있어서 상기 제 1의 폴리실리콘층 상에, 하부 실리콘 산화막(1504)과, 실리콘 질화막(1505)과, 상부 실리콘 산화막(1506)이 순차 형성되고, ONO(Oxide Nitride Oxide) 구조를 갖는 절연체막이 형성된다. After the first polysilicon layer 1503 is formed in this manner, on the first polysilicon layer in the region A, the lower silicon oxide film 1504, the silicon nitride film 1505, and the upper silicon oxide film 1506 is sequentially formed, and an insulator film having an Oxide Nitride Oxide (ONO) structure is formed.                 

보다 상세하게 설명하면, 먼저 도 2에서 설명한 마이크로파 플라즈마 처리 장치의 진공 용기(처리실)(101) 내를 고진공 상태에 배기하고, 샤워 플레이트(102)로부터 Kr 가스, O2 가스를 도입하고, 처리실(101) 내의 압력을 1Torr(약 133 Pa) 정도로 설정한다. 이 상태에서 2.45㎓의 마이크로파를 상기 처리실(101) 내에 공급하고, 고밀도의 플라즈마를 생성함으로써, 상기 제 1의 폴리실리콘층(1503)의 표면에 약 2㎚의 두께의 실리콘 산화막이 형성된다.More specifically, first, the inside of the vacuum vessel (process chamber) 101 of the microwave plasma processing apparatus described with reference to FIG. 2 is evacuated to a high vacuum state, Kr gas and O 2 gas are introduced from the shower plate 102, and the process chamber ( The pressure in 101 is set to about 1 Torr (about 133 Pa). In this state, by supplying 2.45 GHz of microwaves into the processing chamber 101 and generating a high density plasma, a silicon oxide film having a thickness of about 2 nm is formed on the surface of the first polysilicon layer 1503.

다음에, 상기 실리콘 산화막 상에 CVD법에 의해 실리콘 질화막을 3㎚ 형성한 후, 진공 용기(처리실)(101) 내를 배기하고, 또한 샤워 플레이트(102)로부터 Ar 가스, N2 가스, H2 가스를 도입하고, 처리실 내의 압력을 1Torr(약 133Pa) 정도로 설정한다. 이 상태에서 다시 2.45㎓의 마이크로파를 공급함으로써 상기 처리실(101) 내에 고밀도 플라즈마를 생성하고, 상기 실리콘 질화막을 고밀도 플라즈마에 수반하는 질화 수소 라디칼 NH*에 노출함으로써 치밀한 실리콘 질화막으로 변환한다.After Next, 3㎚ forming a silicon nitride film by CVD on the silicon oxide film, and evacuating the vacuum vessel (processing chamber) 101, and also an Ar gas from the shower plate (102), N 2 gas, H 2 Gas is introduced and the pressure in the processing chamber is set to about 1 Torr (about 133 Pa). In this state, by supplying a microwave of 2.45 GHz again, a high density plasma is generated in the processing chamber 101, and the silicon nitride film is converted into a dense silicon nitride film by exposing the silicon nitride film to the hydrogen nitride radical NH * accompanying the high density plasma.

다음에, 상기 치밀한 실리콘 질화막 상에 CVD법에 의해, 실리콘 산화막을 약 2㎚의 두께로 형성하고, 다시, 마이크로파 플라즈마 장치에 의해 샤워 플레이트(102)로부터 Kr 가스, O2 가스를 도입하고, 처리실(101) 내의 압력을 1Torr(약 133 Pa) 정도로 설정한다. 이 상태로 다시 2.45㎓의 마이크로파를 상기 처리실(101) 중에 공급함으로써, 상기 처리실(101) 중에 고밀도의 플라즈마를 생성한다. 상기 CVD법으로 형성한 산화막을 상기 고밀도 플라즈마에 수반하는 원자상태 산소 O*에 노출함으로써 상기 CVD 실리콘 산화막은 치밀한 실리콘 산화막으로 변환된다.Next, a silicon oxide film is formed to a thickness of about 2 nm by the CVD method on the dense silicon nitride film, and then Kr gas and O 2 gas are introduced from the shower plate 102 by the microwave plasma apparatus, and the process chamber The pressure in 101 is set to about 1 Torr (about 133 Pa). In this state, by supplying microwaves of 2.45 GHz into the processing chamber 101 again, high density plasma is generated in the processing chamber 101. The CVD silicon oxide film is converted into a dense silicon oxide film by exposing the oxide film formed by the CVD method to atomic oxygen O * accompanying the high density plasma.

이와 같이 하여 상기 폴리실리콘막(1503) 상에는 ONO막이 약 7㎚의 두께로 형성되지만, 형성된 ONO막에는 폴리실리콘의 면 방위 의존도 보여지지 않고, ONO막은 지극히 균일인 막 두께를 가진다. 이 ONO막에는, 그 후 고전압용 및 저전압용 트랜지스터 영역 B, C에 대응하는 부분을 제거하는 패턴닝 공정을 하고, 이어서, 앞의 제 4 실시예와 같은 공정을 행함으로써 소자를 완성시킨다.In this way, although the ONO film is formed on the polysilicon film 1503 to a thickness of about 7 nm, the surface orientation of the polysilicon is not seen in the formed ONO film, and the ONO film has an extremely uniform film thickness. The ONO film is then subjected to a patterning step of removing portions corresponding to the high voltage and low voltage transistor regions B and C, and then the device is completed by performing the same steps as in the fourth embodiment.

이 플래시 메모리 소자는 뛰어난 낮은 누설 특성을 가지고 있고, 기입 소거 전압은 6V 정도로 동작 가능하고, 앞의 실시예의 플래시 메모리(1000)와 같이 메모리 보유 시간을 종래보다 1자리 수 이상, 개서 가능 회수를 약 1자리 수 중가시킬 수 있다.
This flash memory device has excellent low leakage characteristics, the write erase voltage can operate at about 6V, and the memory retention time is one or more digits than the conventional one, and the number of rewritable times is reduced, as in the flash memory 1000 of the previous embodiment. Can be increased by one digit.

<제 7 실시예>Seventh Example

다음에, 상기 마이크로파 고밀도 플라즈마를 이용한 저온 산화막과 질화막의 형성 기술을 사용한 폴리실리콘/실리사이드 적층 구조의 게이트 전극을 갖는 본 발명의 제 7 실시예에 의한 플래시 메모리 소자(1600)에 대해서 설명한다.Next, a description will be given of a flash memory device 1600 according to a seventh embodiment of the present invention having a gate electrode having a polysilicon / silicide stacked structure using a low temperature oxide film and a nitride film formation technique using the microwave high density plasma.

도 25는 상기 플래시 메모리 소자(1600)의 개략적 단면 구조를 나타낸다.25 illustrates a schematic cross-sectional structure of the flash memory device 1600.

도 25를 참조하면, 본 실시예의 플래시 메모리 소자(1600)는 실리콘 기판(1601) 상에 형성되어 있고, 상기 실리콘 기판(1601) 상에 형성된 터널 산화막(1602)과, 상기 터널 산화막(1602) 상에 형성되고 플로팅 게이트 전극을 구성하는 제 1의 폴리실리콘 게이트 전극(1603)을 포함하고, 상기 제 1의 폴리실리콘 게이트 전극(1603) 상에는 실리콘 질화막(1604)과, 실리콘 산화막(1605)이 순차 형성되어 있다. 또한, 상기 실리콘 산화막(1605) 상에는 컨트롤 게이트 전극으로 되는 제 2 폴리실리콘 게이트 전극(1606)이 형성되어 있다.Referring to FIG. 25, a flash memory device 1600 according to the present embodiment is formed on a silicon substrate 1601, and includes a tunnel oxide film 1602 and a tunnel oxide film 1602 formed on the silicon substrate 1601. And a first polysilicon gate electrode 1603 formed on the first polysilicon gate electrode 1603, and forming a silicon nitride film 1604 and a silicon oxide film 1605 on the first polysilicon gate electrode 1603. It is. In addition, a second polysilicon gate electrode 1606 serving as a control gate electrode is formed on the silicon oxide film 1605.

도 25 중 소스 영역, 드레인 영역, 컨택트 홀, 배선 패턴 등의 도시는 생략 하여 기재하고 있다.In FIG. 25, illustrations of the source region, the drain region, the contact hole, the wiring pattern, and the like are omitted and described.

도 25의 플래시 메모리(1600)에 있어서, 상기 실리콘 산화막(1602, 1605)은 위에 설명한 실리콘 산화막 형성 방법에 의해, 또, 실리콘 질화막(1604)은 위에 설명한 실리콘 질화막 형성 방법에 의해 형성된다.In the flash memory 1600 of FIG. 25, the silicon oxide films 1602 and 1605 are formed by the silicon oxide film forming method described above, and the silicon nitride film 1604 is formed by the silicon nitride film forming method described above.

다음에 본 실시예에 의한 플래시 메모리 집적회로의 제조 방법을 설명한다.Next, a method of manufacturing the flash memory integrated circuit according to the present embodiment will be described.

본 실시예에 있어서도 상기 제 1의 폴리실리콘층(1603)을 패턴닝 할 때까지는, 실시예 1과 같고, 상기 제 1의 폴리실리콘층(1603)을 영역 A에 형성한 후, 상기 제 1의 폴리실리콘층(1603) 상에 실리콘 질화막 및 실리콘 산화막을 순차 형성하여 NO(Nitride Oxide) 구조를 갖는 절연체막을 형성한다.Also in this embodiment, it is the same as Example 1 until the said 1st polysilicon layer 1603 is patterned, and after forming the said 1st polysilicon layer 1603 in the area | region A, the said 1st polysilicon layer 1603 is formed. A silicon nitride film and a silicon oxide film are sequentially formed on the polysilicon layer 1603 to form an insulator film having a structure of NO (Nitride Oxide).

보다 상세하게 설명하면, 상기 NO막은 도 2의 마이크로파 플라즈마 처리 장치를 사용하여 다음과 같이 하여 형성된다.In more detail, the NO film is formed as follows using the microwave plasma processing apparatus of FIG.

진공 용기(처리실)(101) 내를 진공으로 하고, 샤워 플레이트(102)로부터 Kr 가스, N2 가스, H2 가스를 도입하고, 처리실 내의 압력을 100mTorr(약 13Pa) 정도로 설정한다. 이 상태로 2.45㎓의 마이크로파를 공급하고, 처리실 내에 고밀도의 플라즈마를 생성하고, 상기 폴리실리콘층(1603)의 질화 반응에 의해 약 3㎚의 두께의 실리콘 질화막을 형성한다.The vacuum chamber (process chamber) 101 is vacuumed, Kr gas, N 2 gas, and H 2 gas are introduced from the shower plate 102, and the pressure in the process chamber is set to about 100 mTorr (about 13 Pa). In this state, a microwave of 2.45 GHz is supplied, a high density plasma is generated in the processing chamber, and a silicon nitride film having a thickness of about 3 nm is formed by nitriding reaction of the polysilicon layer 1603.

다음에, CVD법에 의해 실리콘 산화막을 약 2㎚의 두께로 형성하고, 다시 상기 마이크로파 플라즈마 처리 장치에 있어서 상기 샤워 플레이트(102)로부터 Kr 가스 및 O2 가스를 도입하고, 처리실 내의 압력을 1Torr(약 133Pa) 정도로 설정한다. 이 상태로 주파수가 2.45㎓인 마이크로파를 공급함으로써, 처리실 내에 고밀도의 플라즈마를 생성하고, CVD법으로 형성한 산화막을 상기 고밀도 플라즈마에 수반하는 원자상태 산소 O*에 노출한다. 그 결과, 상기 CVD 산화막은 치밀한 실리콘 산화막으로 변환된다.Next, a silicon oxide film is formed to a thickness of about 2 nm by CVD, and then Kr gas and O 2 gas are introduced from the shower plate 102 in the microwave plasma processing apparatus, and the pressure in the processing chamber is set to 1 Torr ( About 133 Pa). By supplying a microwave having a frequency of 2.45 GHz in this state, a high density plasma is generated in the processing chamber, and the oxide film formed by the CVD method is exposed to atomic oxygen O * accompanying the high density plasma. As a result, the CVD oxide film is converted into a dense silicon oxide film.

이와 같이 하여 형성된 NO막은 약 5㎚의 두께를 가지지만, 폴리실리콘의 면 방위 의존도 보여지지 않고, 지극히 균일인 막 두께였다. 상기 NO막은, 이와 같이 하여 형성된 후, 패턴닝 되어 고전압용 및 저전압용 트랜지스터 영역 B, C에 형성된 부분이 선택적으로 제거된다.Although the NO film formed in this way had a thickness of about 5 nm, the dependence of the surface orientation of polysilicon was not seen, but it was extremely uniform film thickness. After the NO film is formed in this manner, the portions formed in the high voltage and low voltage transistor regions B and C are selectively removed.

또한, 이어서 도 23의 공정과 같은 공정을 하여 소자를 완성시켰다.In addition, the same process as that in FIG. 23 was performed to complete the device.

이와 같이 하여 형성된 플래시 메모리 소자는 뛰어난 낮은 누설 특성을 가지고 있고, 기입 소거를 5V 정도의 저전압으로 하는 것이 가능하고, 앞의 실시예의 플래시 메모리 소자와 같이 메모리 보유 시간을 종래보다 1자리 수 이상, 개서 가능 회수를 약 1자리 수 이상 증가시킬 수 있다. The flash memory device formed in this manner has excellent low leakage characteristics, and can be erased at a low voltage of about 5 V. As with the flash memory device of the previous embodiment, the memory retention time is increased by one or more digits than before. The possible number of times can be increased by about one order or more.                 

이상의 실시예에 나타낸 메모리 셀, 고전압용 트랜지스터, 저전압용 트랜지스터의 형성 방법은 어디까지나 일예이고 본 발명은 이에 한정되는 것은 아니다. 본 발명의 질화막 형성에는 Kr 대신에 Ar를 이용해도 좋고, 또 상기 제 1 및 제 2의 폴리실리콘층 대신에 폴리실리콘/실리사이드, 폴리실리콘/고융점 금속/아몰퍼스(amorphous) 실리콘 또는 폴리실리콘 등의 적층 구조를 갖는 막을 사용하는 것도 가능하다.The formation method of the memory cell, the high voltage transistor, and the low voltage transistor shown in the above embodiments is only one example, and the present invention is not limited thereto. Ar may be used in place of Kr for forming the nitride film of the present invention, and polysilicon / silicide, polysilicon / high melting point metal / amorphous silicon, or polysilicon may be substituted for the first and second polysilicon layers. It is also possible to use a film having a laminated structure.

또, 본 발명의 산화막·질화막을 실현하기 위해서, 도 2의 마이크로파 플라즈마 처리 장치 이외에 플라즈마를 이용한 저온의 산화막 형성을 가능하게 하는 다른 플라즈마 프로세스용 장치를 사용하여도 상관없다. 본 발명의 실시예에서는 래디얼 라인 슬롯 안테나를 이용한 플라즈마 장치를 이용하여 막 형성한 예를 나타냈지만, 다른 방법을 이용하여 마이크로파를 처리실 내에 도입해도 좋다.Moreover, in order to implement the oxide film and nitride film of this invention, you may use other plasma process apparatus which enables formation of the low temperature oxide film using plasma other than the microwave plasma processing apparatus of FIG. In the embodiment of the present invention, an example in which a film is formed by using a plasma apparatus using a radial line slot antenna is shown. Alternatively, microwaves may be introduced into the processing chamber using another method.

또, 도 2의 마이크로파 플라즈마 처리 장치 대신에, Kr 가스 혹은 Ar 가스등의 플라즈마 가스를 제 1의 샤워 플레이트로부터 방출하고, 처리 가스를 상기 제 1의 가스 방출부와는 다른 제 2의 샤워 플레이트로부터 방출하는 2단 샤워 플레이트형태 플라즈마 프로세스 장치를 사용하는 것도 가능하다. 이 경우는, 예를 들면 산소 가스를 상기 제 2의 샤워 플레이트로부터 방출하도록 해도 좋다. 또, 상기 제 1의 폴리실리콘 전극에 의해 플래시 메모리 소자의 플로팅 게이트 전극을 형성함과 동시에, 제 1의 폴리실리콘 전극에 의해 고전압용 트랜지스터의 게이트 전극이 형성되도록 프로세스를 설계하는 것도 가능하다.Instead of the microwave plasma processing apparatus of FIG. 2, plasma gas such as Kr gas or Ar gas is emitted from the first shower plate, and the processing gas is emitted from a second shower plate different from the first gas discharge unit. It is also possible to use a two-stage shower plate type plasma process apparatus. In this case, oxygen gas may be discharged from the second shower plate, for example. It is also possible to design the process such that the floating gate electrode of the flash memory element is formed by the first polysilicon electrode and the gate electrode of the high voltage transistor is formed by the first polysilicon electrode.

이상, 본 발명을 바람직한 실시예에 대해서 설명했지만, 본 발명은 이 특정 의 실시예에 한정되는 것은 아니고, 본 발명의 요지내에 있어서 여러 가지 변형·변경이 가능하다.
As mentioned above, although this invention was demonstrated about the preferable Example, this invention is not limited to this specific Example, A various deformation | transformation and a change are possible within the summary of this invention.

본 발명에 의하면, 550℃ 이하의 저온의 신규한 플라즈마 산화·질화로 막 형성한 Kr를 함유하는 절연막을 사용함으로써, 1000℃ 정도의 고온으로 막 형성한 실리콘 열산화막 및 CVD 막 형성한 실리콘 질화막과 동일 정도 내지는 그보다 뛰어난 특성, 신뢰성을 갖는 고품질인 실리콘 산화막, 실리콘 질화막 혹은 실리콘 산질화막을 폴리실리콘 상에 형성하는 것이 가능하게 되어, 저전압으로 개서 동작이 가능하고, 전하 보유 특성이 뛰어난 고품질이고 고성능인 플래시 메모리 소자를 실현하는 것이 가능하게 된다.According to the present invention, by using an insulating film containing Kr formed by novel plasma oxidization and nitriding at a low temperature of 550 ° C. or lower, the silicon thermal oxide film formed at a high temperature of about 1000 ° C. and the silicon nitride film formed by CVD film are the same. It is possible to form a high quality silicon oxide film, silicon nitride film or silicon oxynitride film on polysilicon with superior or superior characteristics and reliability, and is capable of rewriting at low voltage, and is a high quality and high performance flash having excellent charge retention characteristics. It is possible to realize a memory element.

Claims (51)

실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자에 있어서,A flash memory device comprising a silicon substrate, a first electrode formed on the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. 상기 제 1의 전극 표면에는 폴리실리콘이 존재하고,Polysilicon is present on the surface of the first electrode, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 가지고, 상기 실리콘 산화막의 적어도 일부에 1010㎝-2 이상의 면 밀도의 Kr를 함유하는 것을 특징으로 하는 플래시 메모리 소자.The inter-electrode insulating film has a laminated structure including at least one silicon oxide film and one silicon nitride film, and at least a portion of the silicon oxide film contains Kr having a surface density of 10 10 cm -2 or more. 제 1 항에 있어서,The method of claim 1, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 1의 실리콘 산화막과 제 2의 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 갖는 것을 특징으로 하는 플래시 메모리 소자.And said interelectrode insulating film has a laminated structure in which a first silicon nitride film, a first silicon oxide film, a second silicon nitride film, and a second silicon oxide film are sequentially stacked. 제 1 항에 있어서,The method of claim 1, 상기 전극간 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 산화막의 3개의 층으로 이루어지는 것을 특징으로 하는 플래시 메모리 소자.And the inter-electrode insulating film comprises three layers of a silicon oxide film, a silicon nitride film and a silicon oxide film. 제 1 항에 있어서,The method of claim 1, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 2의 실리콘 산화막의 2개의 층으로 이루어지는 것을 특징으로 하는 플래시 메모리 소자.And the inter-electrode insulating film is composed of two layers of a first silicon nitride film and a second silicon oxide film. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된, 표면이 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on a surface of the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. The inter-electrode insulating film is a method of manufacturing a flash memory device having a laminated structure including at least one silicon oxide film and one silicon nitride film. 상기 실리콘 산화막은, 처리실 안에 산소를 포함하는 가스와 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 있어서 플라즈마를 여기함으로써 형성되고,The silicon oxide film is formed by introducing a gas containing oxygen and a gas containing Kr gas into the processing chamber and exciting the plasma in the processing chamber by microwaves, 상기 실리콘 산화막 중의 Kr의 함유량이 1010㎝-2의 면밀도인The content of Kr in the silicon oxide film is 10 10 cm -2 . 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 1의 실리콘 산화막과 제 2의 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. Manufacture of a flash memory device having a laminated structure in which a first silicon nitride film, a first silicon oxide film, a second silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. As a method, 상기 제 1 및 제 2의 실리콘 산화막은, 처리실 안에 산소를 포함하는 가스와 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기함으로써 형성되고,The first and second silicon oxide films are formed by introducing a gas containing oxygen and a gas containing Kr gas into the processing chamber and exciting the plasma in the processing chamber by microwaves, 상기 실리콘 산화막 중의 Kr의 함유량이 1010㎝-2의 면밀도인The content of Kr in the silicon oxide film is 10 10 cm -2 . 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 산화막과 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. A method of manufacturing a flash memory device having a laminated structure in which a silicon oxide film of 1, a silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. 상기 제 1 실리콘 산화막은, 처리실 안에 산소를 포함하는 가스와 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기하여 형성되는 원자 상태 산소 O*에 상기 폴리실리콘막의 표면을 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The first silicon oxide film exposes the surface of the polysilicon film to atomic oxygen O * formed by introducing a gas containing oxygen and a gas containing Kr gas into the processing chamber and exciting a plasma in the processing chamber by microwaves. It is formed by the method of manufacturing a flash memory device. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 실리콘 산화막과 실리콘 질화막을 순차 적층한 2층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode, wherein the inter-electrode insulating film is formed of silicon. As a method of manufacturing a flash memory device having a two-layer structure in which an oxide film and a silicon nitride film are sequentially stacked, the first electrode surface is formed of polysilicon. 상기 실리콘 산화막은, 처리실 안에 산소를 포함하는 가스와 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기하여 형성되는 원자 상태 산소 O*에 상기 폴리실리콘막의 표면을 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The silicon oxide film is formed by introducing a gas containing oxygen and a gas containing Kr gas into the processing chamber and exposing the surface of the polysilicon film to atomic oxygen O * formed by exciting a plasma in the processing chamber by microwaves. Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode, wherein the inter-electrode insulating film is at least A method of manufacturing a flash memory device having a laminated structure including a silicon oxide film and a silicon nitride film, one layer each, 상기 실리콘 산화막은, CVD법에 의해 퇴적된 실리콘 산화막을, 산소를 포함하는 가스와 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 원자상태 산소 O*에 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The silicon oxide film is formed by exposing a silicon oxide film deposited by a CVD method to atomic oxygen O * formed by exciting a plasma with microwaves in a mixed gas composed of a gas containing oxygen and a gas containing Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 1의 실리콘 산화막과 제 2의 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. Manufacture of a flash memory device having a laminated structure in which a first silicon nitride film, a first silicon oxide film, a second silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. As a method, 상기 제 1 및 제 2의 실리콘 산화막은, CVD법에 의해 퇴적된 실리콘 산화막을, 산소를 포함하는 가스와 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 원자상태 산소 O*에 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The first and second silicon oxide films are formed in an atomic state in which a silicon oxide film deposited by a CVD method is excited by plasma by microwaves to a mixed gas formed of a gas containing oxygen and a gas containing Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed by exposure to oxygen O * . 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 산화막과 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. A method of manufacturing a flash memory device having a laminated structure in which a silicon oxide film of 1, a silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. 상기 제 2의 실리콘 산화막은, CVD법에 의해 퇴적된 실리콘 산화막을, 산소를 포함하는 가스와 Kr 가스를 포함하는 가스와의 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 원자상태 산소 O*에 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The second silicon oxide film is formed on an atomic oxygen O * formed by exciting a plasma by microwaves with a mixed gas of a silicon oxide film deposited by a CVD method and a gas containing oxygen and a gas containing Kr gas. It is formed by exposing, The manufacturing method of the flash memory element characterized by the above-mentioned. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된, 표면이 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on a surface of the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. The inter-electrode insulating film is a method of manufacturing a flash memory device having a laminated structure including at least one silicon oxide film and one silicon nitride film. 상기 실리콘 질화막은, 처리실 안에 NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기함으로써 형성되고,The silicon nitride film is formed by introducing NH 3 gas or a gas containing N 2 and H 2 into a processing chamber and a gas containing Ar or Kr gas, and exciting a plasma in the processing chamber by microwaves, 상기 실리콘 질화막 중의 Ar 또는 Kr의 함유량이 1010㎝-2의 면밀도인Ar or Kr content in the said silicon nitride film is 10 <10> cm <-2> 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 1의 실리콘 산화막과 제 2의 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. Manufacture of a flash memory device having a laminated structure in which a first silicon nitride film, a first silicon oxide film, a second silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. As a method, 상기 제 1 실리콘 질화막은, 처리실 안에 NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기하여 상기 폴리실리콘막의 표면을 질화함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The first silicon nitride film introduces an NH 3 gas or a gas containing N 2 and H 2 and a gas containing Ar or Kr gas into the processing chamber, excites a plasma in the processing chamber by microwaves, and then forms a surface of the polysilicon film. And nitrided to form a flash memory device. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 산화막과 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. A method of manufacturing a flash memory device having a laminated structure in which a silicon oxide film of 1, a silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. 상기 실리콘 질화막은, 처리실 안에 NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기함으로써 형성되고,The silicon nitride film is formed by introducing NH 3 gas or a gas containing N 2 and H 2 into a processing chamber and a gas containing Ar or Kr gas, and exciting a plasma in the processing chamber by microwaves, 상기 실리콘 질화막 중의 Ar 또는 Kr의 함유량이 1010㎝-2의 면밀도인Ar or Kr content in the said silicon nitride film is 10 <10> cm <-2> 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 실리콘 산화막과 실리콘 질화막을 순차 적층한 2층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode, wherein the inter-electrode insulating film is formed of silicon. As a method of manufacturing a flash memory device having a two-layer structure in which an oxide film and a silicon nitride film are sequentially stacked, the first electrode surface is formed of polysilicon. 실리콘 질화막은, 처리실 안에 NH3 가스 또는 N2 및 H를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스를 도입하고, 마이크로파에 의해 상기 처리실 안에 플라즈마를 여기함으로써 형성되고,The silicon nitride film is formed by introducing NH 3 gas or a gas containing N 2 and H and a gas containing Ar or Kr gas into the processing chamber and exciting the plasma in the processing chamber by microwaves, 상기 실리콘 질화막 중의 Ar 또는 Kr의 함유량이 1010㎝-2의 면밀도인Ar or Kr content in the said silicon nitride film is 10 <10> cm <-2> 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 적어도 실리콘 산화막과 실리콘 질화막을 1층씩 포함하는 적층 구조를 갖는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode, wherein the inter-electrode insulating film is at least A method of manufacturing a flash memory device having a laminated structure including a silicon oxide film and a silicon nitride film, one layer each, 상기 실리콘 질화막은, CVD법에 의해 퇴적된 실리콘 질화막을, NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성된 질화 수소 라디칼 NH*에 노출함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The silicon nitride film excites plasma by microwaves to a silicon nitride film deposited by a CVD method with a mixed gas composed of NH 3 gas or a gas containing N 2 and H 2 and a gas containing Ar or Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed by exposure to the formed hydrogen nitride radical NH * . 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 질화막과 제 1의 실리콘 산화막과 제 2의 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. Manufacture of a flash memory device having a laminated structure in which a first silicon nitride film, a first silicon oxide film, a second silicon nitride film, and a second silicon oxide film are sequentially stacked, and wherein the first electrode surface is formed of polysilicon. As a method, 상기 제 1 및 제 2의 실리콘 질화막의 각각은, CVD법으로 퇴적된 실리콘 질화막을, NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 질화 수소 라디칼 NH*에 노출함으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Each of the first and second silicon nitride films includes a silicon nitride film deposited by CVD with a mixed gas formed by a gas containing NH 3 gas or N 2 and H 2 and a gas containing Ar or Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed by exposure to hydrogen nitride radicals NH * formed by exciting plasma with microwaves. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 제 1의 실리콘 산화막과 실리콘 질화막과 제 2의 실리콘 산화막을 순차 적층한 적층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode. A method of manufacturing a flash memory device having a laminated structure in which a silicon oxide film of 1, a silicon nitride film, and a second silicon oxide film are sequentially stacked, and the first electrode surface is formed of polysilicon. 상기 실리콘 질화막은, CVD법에 의해 퇴적된 실리콘 질화막을, NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 질화 수소 라디칼 NH*에 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The silicon nitride film excites plasma by microwaves to a silicon nitride film deposited by a CVD method with a mixed gas composed of NH 3 gas or a gas containing N 2 and H 2 and a gas containing Ar or Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed by exposure to the hydrogen nitride radicals NH * formed. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 제 1의 전극과, 상기 제 1의 전극상에 전극간 절연막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지고, 상기 전극간 절연막은 실리콘 산화막과 실리콘 질화막을 순차 적층한 2층 구조를 가지고, 상기 제 1의 전극 표면은 폴리실리콘에 의해 형성되어 있는 플래시 메모리 소자의 제조 방법으로서,A silicon substrate, a first electrode formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an inter-electrode insulating film on the first electrode, wherein the inter-electrode insulating film is formed of silicon. As a method of manufacturing a flash memory device having a two-layer structure in which an oxide film and a silicon nitride film are sequentially stacked, the first electrode surface is formed of polysilicon. 상기 실리콘 질화막은, CVD법으로 퇴적된 실리콘 질화막을, NH3 가스 또는 N2 및 H2를 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 질화 수소 라디칼 NH*에 노출시킴으로써 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The silicon nitride film is formed by exciting a plasma with a microwave by mixing a silicon nitride film deposited by CVD with a gas containing NH 3 gas or a gas containing N 2 and H 2 and a gas containing Ar or Kr gas. A method of manufacturing a flash memory device, characterized in that it is formed by exposure to hydrogen nitride radical NH * . 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 산화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, A flash memory device comprising a silicon substrate, a first electrode made of polysilicon formed on the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode oxide film on the first electrode. As a manufacturing method of 상기 전극간 산화막은, The inter-electrode oxide film, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과,Depositing a polysilicon film on said silicon substrate as said first electrode; 상기 폴리실리콘막의 표면을, 산소를 포함하는 가스와 Kr 가스를 포함하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 원자상태 산소 O*에 노출시키는 공정에 의해 형성되는 것을 특징으로 하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.And exposing the surface of the polysilicon film to atomic oxygen O * formed by exciting the plasma by microwaves with a mixed gas composed of an oxygen containing gas and an inert gas containing Kr gas. A method of manufacturing a flash memory device, characterized by the above-mentioned. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간질화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, A flash memory device comprising a silicon substrate, a first electrode made of polysilicon formed on the silicon substrate with an insulating film interposed therebetween, and a second electrode formed by sandwiching an interelectrode nitride film on the first electrode. As a manufacturing method of 상기 전극간 질화막은,The inter-electrode nitride film, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과,Depositing a polysilicon film on said silicon substrate as said first electrode; 상기 폴리실리콘막의 표면을, 질소와 수소를 포함하는 가스와 Kr 가스를 포함하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 질화 수소 라디칼 NH*에 노출시키는 공정에 의해 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Formed by a process of exposing the surface of the polysilicon film to a hydrogen nitride radical NH * formed by exciting plasma with microwaves in a mixed gas composed of a gas containing nitrogen and hydrogen and an inert gas containing Kr gas. Method for manufacturing a flash memory device, characterized in that. 실리콘 기판과, 상기 실리콘 기판상에 절연막을 개재하여 형성된 폴리실리콘에 의해 이루어지는 제 1의 전극과, 상기 제 1의 전극상에 전극간 산질화막을 사이에 끼워 형성된 제 2의 전극에 의해 이루어지는 플래시 메모리 소자의 제조 방법으로서, A flash memory comprising a silicon substrate, a first electrode made of polysilicon formed on the silicon substrate via an insulating film, and a second electrode formed by sandwiching an inter-electrode oxynitride film on the first electrode. As a manufacturing method of an element, 상기 전극간 산질화막은,The inter-electrode oxynitride film, 상기 실리콘 기판상에 폴리실리콘막을 상기 제 1의 전극으로서 퇴적하는 공정과,Depositing a polysilicon film on said silicon substrate as said first electrode; 상기 폴리실리콘층을, Ar 또는 Kr를 포함하는 불활성 가스와 산소 및 질소를 포함하는 가스와의 혼합 가스중에 마이크로파에 의해 여기 형성된 플라즈마에 노출시켜, 상기 폴리실리콘막의 표면을 실리콘 산질화막으로 변환하는 공정에 의해 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.Exposing the polysilicon layer to a plasma formed by excitation by microwaves in a mixed gas of an inert gas containing Ar or Kr and a gas containing oxygen and nitrogen to convert the surface of the polysilicon film into a silicon oxynitride film It is formed by the method of manufacturing a flash memory device. 기판상에 폴리실리콘막을 퇴적하는 공정과,Depositing a polysilicon film on the substrate; 상기 폴리실리콘막의 표면을, 산소를 포함하는 가스와 Kr 가스를 포함하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 원자상태 산소 O*에 노출시킴으로써, 상기 폴리실리콘막의 표면에 실리콘 산화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산화막의 형성 방법.The surface of the polysilicon film is exposed to the surface of the polysilicon film by exposing the surface of the polysilicon film to atomic oxygen O * formed by exciting the plasma with microwaves in a mixed gas composed of an oxygen containing gas and an inert gas containing Kr gas. A method of forming a silicon oxide film, characterized by the step of forming a silicon oxide film. 제 23 항에 있어서,The method of claim 23, 상기 혼합 가스는, 산소와 Kr 가스를 포함하는 불활성 가스의 혼합 가스로서, 그 혼합비가 산소가 3%, 불활성 가스가 97%인 것을 특징으로 하는 실리콘 산화막의 형성 방법.The mixed gas is a mixed gas of an inert gas containing oxygen and Kr gas, and the mixing ratio is 3% oxygen and 97% inert gas. 제 23 항에 있어서,The method of claim 23, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 산화막의 형성 방법.And the plasma has an electron density of 10 12 cm −3 or more on the surface of the polysilicon film. 제 23 항에 있어서,The method of claim 23, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 산화막의 형성 방법.And said plasma has a plasma potential of 10 V or less on the surface of said polysilicon film. 기판상에 폴리실리콘막을 퇴적하는 공정과,Depositing a polysilicon film on the substrate; 상기 폴리실리콘막의 표면을, 질소와 수소를 성분 원소로서 포함하는 가스와 Ar 또는 Kr 가스를 포함하는 불활성 가스에 의해 이루어지는 혼합 가스에 마이크로파에 의해 플라즈마를 여기하여 형성되는 질화 수소 라디칼 NH*에 노출시킴으로써, 상기 폴리실리콘막의 표면에 질화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 질화막의 형성 방법.The surface of the polysilicon film is exposed to a hydrogen nitride radical NH * formed by exciting the plasma with microwaves in a mixed gas composed of a gas containing nitrogen and hydrogen as component elements and an inert gas containing Ar or Kr gas. And forming a nitride film on the surface of the polysilicon film. 제 27 항에 있어서,The method of claim 27, 상기 질소와 수소를 포함하는 가스는, NH3 가스인 것을 특징으로 하는 실리 콘 질화막의 형성 방법.The gas containing nitrogen and hydrogen is NH 3 gas, The method of forming a silicon nitride film. 제 27 항에 있어서,The method of claim 27, 상기 혼합 가스는, NH3 가스와 Ar 또는 Kr 가스를 포함하는 불활성 가스와의 혼합 가스로서, 그 혼합비가 NH3 가스가 2%, 불활성 가스가 98%인 것을 특징으로 하는 실리콘 질화막의 형성 방법.The mixed gas is a mixed gas of an NH 3 gas and an inert gas containing Ar or Kr gas, and the mixing ratio is 2% of NH 3 gas and 98% of inert gas. 제 27 항에 있어서,The method of claim 27, 상기 질소와 수소를 포함하는 가스는, N2 가스와 H2 가스의 혼합 가스인 것을 특징으로 하는 실리콘 질화막의 형성 방법.The gas containing nitrogen and hydrogen is a mixed gas of N2 gas and H2 gas, The silicon nitride film formation method characterized by the above-mentioned. 제 27 항에 있어서,The method of claim 27, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 질화막의 형성 방법.And said plasma has an electron density of 10 12 cm -3 or more on the surface of said polysilicon film. 제 27 항에 있어서,The method of claim 27, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 질화막의 형성 방법.The plasma has a plasma potential of 10 V or less on the surface of the polysilicon film. 기판상에 폴리실리콘막을 퇴적하는 공정과,Depositing a polysilicon film on the substrate; 상기 폴리실리콘막을, Ar 또는 Kr를 포함하는 불활성 가스와 산소를 성분 원소로서 포함하는 가스와 질소를 성분 원소로서 포함하는 가스와의 혼합 가스중에 마이크로파에 의해 여기 형성된 플라즈마에 노출시켜, 상기 폴리실리콘막의 표면을 실리콘 산질화막으로 변환하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The polysilicon film is exposed to a plasma excited by microwaves in a mixed gas of an inert gas containing Ar or Kr and a gas containing oxygen as a component element and a nitrogen containing a component element, thereby exposing the polysilicon film to A method for forming a silicon oxynitride film, characterized by the step of converting a surface into a silicon oxynitride film. 제 33 항에 있어서,The method of claim 33, wherein 상기 질소를 포함하는 가스는, NH3 가스인 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The gas containing nitrogen is NH 3 gas, The method of forming a silicon oxynitride film. 제 33 항에 있어서,The method of claim 33, wherein 상기 혼합 가스는, Ar 또는 Kr를 포함하는 불활성 가스와 산소와 NH3 가스의 혼합 가스로서, 그 혼합비가 상기 불활성 가스가 96.5%, 산소가 3%, NH3 가스가 0.5%인 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The mixed gas is an inert gas containing Ar or Kr, and a mixed gas of oxygen and NH 3 gas, wherein the mixing ratio is 96.5% of the inert gas, 3% of oxygen, and 0.5% of NH 3 gas. Method of forming a silicon oxynitride film. 제 33 항에 있어서,The method of claim 33, wherein 상기 질소를 포함하는 가스는, N2 가스와 H2 가스의 혼합 가스인 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The nitrogen-containing gas is a mixed gas of N 2 gas and H 2 gas, wherein the silicon oxynitride film is formed. 제 33 항에 있어서,The method of claim 33, wherein 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The plasma has a electron density of 10 12 cm −3 or more on the surface of the polysilicon film. 제 33 항에 있어서,The method of claim 33, wherein 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The plasma has a plasma potential of 10 V or less on the surface of the polysilicon film. 폴리실리콘막 상에의 실리콘 산화막의 형성 방법으로서,As a method of forming a silicon oxide film on a polysilicon film, 처리 용기를 갖고, 또한 상기 처리 용기의 일부에 피처리 기판에 평행으로 뻗고, 플라즈마 가스를 상기 피처리 기판을 향해 공급하는 다수의 개구부를 갖는 샤워 플레이트를 갖고, 또한 상기 샤워 플레이트를 개재하여 처리 용기내에 마이크로파를 조사하는 마이크로파 방사 안테나를 구비한 마이크로파 처리 장치의 처리 용기중에 있어서, 상기 샤워 플레이트로부터 상기 처리 용기중에, Kr를 포함하는 불활성 가스와 산소를 포함하는 가스를 공급하고, 상기 마이크로파 방사 안테나로부터 상기 샤워 플레이트를 개재하여 상기 처리 용기중에 마이크로파를 공급하여, 상기 처리 용기중에 있어서 원자상태 산소 O*를 포함하는 플라즈마를 형성하는 공정과,A processing plate having a processing container and having a plurality of openings extending in parallel to the substrate to be processed, and having a plurality of openings for supplying plasma gas toward the substrate to be processed, and also through the shower plate; In the processing container of the microwave processing apparatus provided with the microwave radiation antenna which irradiates a microwave in the inside, From the shower plate, The inert gas containing Kr and the gas containing oxygen are supplied to the said processing container, and Supplying microwaves to the processing vessel via the shower plate to form a plasma containing atomic oxygen O * in the processing vessel; 상기 처리 용기중에 있어서, 기판상에 형성된 폴리실리콘막의 표면을 상기 플라즈마에 의해 산화시켜, 실리콘 산화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산화막의 형성 방법.A process for forming a silicon oxide film in the processing container, wherein the surface of the polysilicon film formed on the substrate is oxidized by the plasma to form a silicon oxide film. 제 39 항에 있어서,The method of claim 39, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 산화막의 형성 방법.And the plasma has an electron density of 10 12 cm −3 or more on the surface of the polysilicon film. 제 39 항에 있어서,The method of claim 39, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 산화막의 형성 방법.And the plasma has a plasma potential of 10 V or less on the surface of the polysilicon film. 폴리실리콘막 상에의 실리콘 질화막의 형성 방법으로서,As a method of forming a silicon nitride film on a polysilicon film, 처리 용기를 갖고, 또한 상기 처리 용기의 일부에 피처리 기판에 평행으로 뻗고, 플라즈마 가스를 상기 피처리 기판을 향해 공급하는 다수의 개구부를 갖는 샤워 플레이트를 갖고, 또한 상기 샤워 플레이트를 개재하여 처리 용기내에 마이크로파를 조사하는 마이크로파 방사 안테나를 구비한 마이크로파 처리 장치의 처리 용기중에 있어서, 상기 샤워 플레이트로부터 상기 처리 용기중에, Ar 또는 Kr를 포함하는 불활성 가스와 질소와 수소를 포함하는 가스를 공급하고, 상기 마이크로파 방사 안테나로부터 상기 샤워 플레이트를 개재하여 상기 처리 용기중에 마이크로파를 공급하여, 상기 처리 용기중에 있어서 질화 수소 라디칼 NH*를 포함하는 플라즈마를 형성하는 공정과,A processing plate having a processing container and having a plurality of openings extending in parallel to the substrate to be processed, and having a plurality of openings for supplying plasma gas toward the substrate to be processed, and also through the shower plate; In the processing container of the microwave processing apparatus provided with the microwave radiation antenna which irradiates a microwave inside, the inert gas containing Ar or Kr and the gas containing nitrogen and hydrogen are supplied from the said shower plate to the said processing container, Supplying microwaves from the microwave radiation antenna to the processing vessel via the shower plate to form a plasma containing hydrogen nitride radicals NH * in the processing vessel; 상기 처리 용기중에 있어서, 기판상에 형성된 폴리실리콘막의 표면을 상기 플라즈마에 의해 질화시켜, 실리콘 질화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 질화막의 형성 방법.A method of forming a silicon nitride film, wherein the surface of the polysilicon film formed on the substrate is nitrided by the plasma to form a silicon nitride film. 제 42 항에 있어서,The method of claim 42, 상기 질소와 수소를 포함하는 가스는, NH3 가스인 것을 특징으로 하는 실리콘 질화막의 형성 방법.The gas containing nitrogen and hydrogen is NH 3 gas, The method of forming a silicon nitride film. 제 42 항에 있어서,The method of claim 42, 상기 질소와 수소를 포함하는 가스는, N2 가스와 H2 가스의 혼합 가스인 것을 특징으로 하는 실리콘 질화막의 형성 방법.The gas containing nitrogen and hydrogen is a mixed gas of N 2 gas and H 2 gas. 제 42 항에 있어서,The method of claim 42, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 질화막의 형성 방법.And said plasma has an electron density of 10 12 cm -3 or more on the surface of said polysilicon film. 제 42 항에 있어서,The method of claim 42, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 질화막의 형성 방법.The plasma has a plasma potential of 10 V or less on the surface of the polysilicon film. 폴리실리콘막 상에의 실리콘 산질화막의 형성 방법으로서,As a method of forming a silicon oxynitride film on a polysilicon film, 처리 용기를 갖추고, 또한 상기 처리 용기의 일부에 피처리 기판에 평행으로 뻗고, 플라즈마 가스를 상기 피처리 기판을 향해 공급하는 다수의 개구부를 갖는 샤워 플레이트를 갖추고, 또한 상기 샤워 플레이트를 개재하여 처리 용기내에 마이크로파를 조사하는 마이크로파 방사 안테나를 갖춘 마이크로파 처리 장치의 처리 용기중에 있어서, 상기 샤워 플레이트로부터 상기 처리 용기중에, Ar 또는 Kr를 포함하는 불활성 가스와 산소를 성분 원소로서 포함하는 가스와 질소를 성분 원소로서 포함하는 가스를 공급하고, 상기 마이크로파 방사 안테나로부터 상기 샤워 플레이트를 개재하여 상기 처리 용기중에 마이크로파를 공급하여, 상기 처리 용기중에 있어서 원자상태 산소 O* 및 질화 수소 라디칼 NH*를 포함하는 플라즈마를 형성하는 공정과,A processing container, further comprising a shower plate having a plurality of openings extending in parallel to the substrate to be processed, and having a plurality of openings for supplying plasma gas toward the substrate to be processed, and through the shower plate. In the processing container of the microwave processing apparatus provided with the microwave radiation antenna which irradiates a microwave inside, in the processing container from the said shower plate, gas and nitrogen which contain an inert gas and oxygen containing Ar or Kr as component elements are a component element. Supplying a gas, which is included as a source, and supplying microwaves from the microwave radiation antenna to the processing vessel via the shower plate to form a plasma containing atomic oxygen O * and hydrogen nitride radical NH * in the processing vessel. Process to do, 상기 처리 용기중에 있어서, 기판상에 형성된 폴리실리콘막의 표면을 상기 플라즈마에 의해 산질화시켜, 실리콘 산질화막을 형성하는 공정에 의해 이루어지는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.A process for forming a silicon oxynitride film, wherein the surface of a polysilicon film formed on a substrate is oxynitrated by the plasma to form a silicon oxynitride film. 제 47 항에 있어서,The method of claim 47, 상기 질소를 포함하는 가스는, NH3 가스인 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The gas containing nitrogen is NH 3 gas, The method of forming a silicon oxynitride film. 제 47 항에 있어서,The method of claim 47, 상기 질소를 포함하는 가스는, N2 가스와 H2 가스의 혼합 가스인 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The nitrogen-containing gas is a mixed gas of N 2 gas and H 2 gas, wherein the silicon oxynitride film is formed. 제 47 항에 있어서,The method of claim 47, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 1012㎝-3 이상의 전자 밀도를 갖는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The plasma has a electron density of 10 12 cm −3 or more on the surface of the polysilicon film. 제 47 항에 있어서,The method of claim 47, 상기 플라즈마는, 상기 폴리실리콘막의 표면에 있어서 10V 이하의 플라즈마 전위를 갖는 것을 특징으로 하는 실리콘 산질화막의 형성 방법.The plasma has a plasma potential of 10 V or less on the surface of the polysilicon film.
KR1020027011936A 2000-03-13 2001-03-13 Flash memory device and method for manufacturing the same, and method for forming dielectric film KR100833406B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000115940 2000-03-13
JPJP-P-2000-00115940 2000-03-13

Publications (2)

Publication Number Publication Date
KR20020086638A KR20020086638A (en) 2002-11-18
KR100833406B1 true KR100833406B1 (en) 2008-05-28

Family

ID=18627463

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020027011935A KR100760078B1 (en) 2000-03-13 2001-03-13 Method for forming dielectric film
KR1020027011936A KR100833406B1 (en) 2000-03-13 2001-03-13 Flash memory device and method for manufacturing the same, and method for forming dielectric film

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020027011935A KR100760078B1 (en) 2000-03-13 2001-03-13 Method for forming dielectric film

Country Status (8)

Country Link
US (9) US6551948B2 (en)
EP (3) EP1265279B1 (en)
JP (6) JP4987206B2 (en)
KR (2) KR100760078B1 (en)
AT (1) ATE514181T1 (en)
DE (1) DE60140179D1 (en)
TW (2) TW498544B (en)
WO (2) WO2001069673A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027308A (en) * 2016-09-06 2018-03-14 가부시키가이샤 히다치 고쿠사이 덴키 Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416308B1 (en) * 1999-05-26 2004-01-31 동경 엘렉트론 주식회사 Plasma process device
WO2001069673A1 (en) 2000-03-13 2001-09-20 Tadahiro Ohmi Flash memory device and method for manufacturing the same, and method for forming dielectric film
JP4382265B2 (en) * 2000-07-12 2009-12-09 日本電気株式会社 Method and apparatus for forming silicon oxide film
JP2002343790A (en) * 2001-05-21 2002-11-29 Nec Corp Vapor-phase deposition method of metallic compound thin film and method for manufacturing semiconductor device
KR100426481B1 (en) * 2001-06-26 2004-04-13 주식회사 하이닉스반도체 Method of manufacturing a code address memory cell
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices
JP3746968B2 (en) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 Insulating film forming method and forming system
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
JP4727102B2 (en) * 2001-09-27 2011-07-20 株式会社アルバック Method and apparatus for forming optical thin film
JP2003115587A (en) * 2001-10-03 2003-04-18 Tadahiro Omi Semiconductor device formed on silicon surface with <100> orientation, and manufacturing method therefor
US7517751B2 (en) * 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP2003282873A (en) * 2002-03-22 2003-10-03 Sony Corp Semiconductor device and its fabricating method
KR101153978B1 (en) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device
EP1492161A4 (en) * 2002-03-29 2006-05-24 Tokyo Electron Ltd Method for forming underlying insulation film
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
KR101044366B1 (en) * 2002-06-12 2011-06-29 어플라이드 머티어리얼스, 인코포레이티드 Plasma method and apparatus for processing a substrate
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP2004095918A (en) * 2002-08-30 2004-03-25 Fasl Japan Ltd Semiconductor memory device and its manufacturing method
JP2004153037A (en) * 2002-10-31 2004-05-27 Renesas Technology Corp Method for manufacturing semiconductor device
JP2004149093A (en) 2002-11-01 2004-05-27 Pacific Ind Co Ltd Tire state monitor device
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
JP4320167B2 (en) * 2002-12-12 2009-08-26 忠弘 大見 Semiconductor device and method for manufacturing silicon oxynitride film
WO2004070816A1 (en) * 2003-02-06 2004-08-19 Tokyo Electron Limited Plasma processing method, semiconductor substrate and plasma processing system
US6822284B2 (en) * 2003-04-16 2004-11-23 Macronix International Co., Ltd. ONO dielectric for memory cells
JP2004356114A (en) * 2003-05-26 2004-12-16 Tadahiro Omi P-channel power mis field effect transistor and switching circuit
CN1316574C (en) * 2003-06-11 2007-05-16 旺宏电子股份有限公司 ONO dielectric substance and manufacturing method thereof
KR100672753B1 (en) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 Method for preventing electron trapping of trench isolation
JP4522916B2 (en) * 2005-06-27 2010-08-11 東京エレクトロン株式会社 Plasma nitriding method, control program, computer storage medium, and plasma processing apparatus
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride
TW200614372A (en) * 2004-03-26 2006-05-01 Sekisui Chemical Co Ltd Method and apparatus for forming oxynitride film and nitride film, oxynitride film, nitride film and base material
US20050214456A1 (en) * 2004-03-29 2005-09-29 Donghul Lu Enhanced dielectric layers using sequential deposition
JP2005303074A (en) * 2004-04-13 2005-10-27 Renesas Technology Corp Thin film deposition equipment, and thin film forming method
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
CN101027941A (en) * 2004-09-24 2007-08-29 大见忠弘 Organic el light emitting element, manufacturing method thereof and display
US20060138392A1 (en) * 2004-10-28 2006-06-29 Bowden Ned B Mild methods for generating patterned silicon surfaces
CN101937844B (en) * 2004-11-04 2012-06-13 东京毅力科创株式会社 Insulating film forming method
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
KR100623177B1 (en) * 2005-01-25 2006-09-13 삼성전자주식회사 Dielectric structure having a high dielectric constant, method of forming the dielectric structure, non-volatile semiconductor memory device including the dielectric structure, and method of manufacturing the non-volatile semiconductor memory device
US8066894B2 (en) 2005-03-16 2011-11-29 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
JP4689324B2 (en) * 2005-04-04 2011-05-25 東京エレクトロン株式会社 Film forming apparatus, film forming method and recording medium
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP4734019B2 (en) 2005-04-26 2011-07-27 株式会社東芝 Semiconductor memory device and manufacturing method thereof
JP2006310601A (en) * 2005-04-28 2006-11-09 Toshiba Corp Semiconductor apparatus and its manufacturing method
JP5052033B2 (en) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US8129290B2 (en) * 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
JP4853857B2 (en) * 2005-06-15 2012-01-11 東京エレクトロン株式会社 Substrate processing method, computer-readable recording medium, and substrate processing apparatus
KR100648194B1 (en) * 2005-07-27 2006-11-23 삼성전자주식회사 Method of manufacturing a semiconductor device
KR100670925B1 (en) * 2005-08-01 2007-01-19 삼성전자주식회사 Semiconductor device and method of manufacturing the same
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US20070065576A1 (en) * 2005-09-09 2007-03-22 Vikram Singh Technique for atomic layer deposition
JP5283833B2 (en) * 2005-09-29 2013-09-04 株式会社東芝 Manufacturing method of semiconductor device
KR100729354B1 (en) * 2005-12-07 2007-06-15 삼성전자주식회사 Methods of manufacturing semiconductor device in order to improve the electrical characteristics of a dielectric
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
KR101488516B1 (en) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Nonvolatile semiconductor memory device
TWI416738B (en) 2006-03-21 2013-11-21 Semiconductor Energy Lab Nonvolatile semiconductor memory device
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070281105A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20070281082A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Flash Heating in Atomic Layer Deposition
JP4764267B2 (en) * 2006-06-27 2011-08-31 株式会社東芝 Semiconductor device and manufacturing method thereof
KR100904729B1 (en) * 2006-06-30 2009-06-26 주식회사 하이닉스반도체 Method for forming dual gate of semiconductor device
JP5305620B2 (en) * 2006-07-14 2013-10-02 株式会社半導体エネルギー研究所 Non-volatile memory
US8344347B2 (en) * 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7687359B2 (en) * 2006-12-22 2010-03-30 Dongbu Hitek Co., Ltd. Method for fabricating flash memory device
JP4861204B2 (en) * 2007-01-22 2012-01-25 株式会社東芝 Semiconductor device and manufacturing method thereof
JP2008270706A (en) * 2007-03-26 2008-11-06 Tokyo Electron Ltd Silicon nitride film, and nonvolatile semiconductor memory device
WO2008123289A1 (en) * 2007-03-26 2008-10-16 Tokyo Electron Limited Silicon nitride film and nonvolatile semiconductor memory device
JP5138261B2 (en) 2007-03-30 2013-02-06 東京エレクトロン株式会社 Silicon oxide film forming method, plasma processing apparatus, and storage medium
JP4562751B2 (en) * 2007-05-28 2010-10-13 東京エレクトロン株式会社 Formation method of insulating film
JP4963679B2 (en) * 2007-05-29 2012-06-27 キヤノン株式会社 SUBSTRATE FOR LIQUID DISCHARGE HEAD, MANUFACTURING METHOD THEREOF, AND LIQUID DISCHARGE HEAD USING THE SUBSTRATE
JP5408930B2 (en) 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
EP2188413B1 (en) * 2007-09-07 2018-07-11 Fujifilm Manufacturing Europe B.V. Method for atomic layer deposition using an atmospheric pressure glow discharge plasma
KR100933835B1 (en) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 Manufacturing Method of Flash Memory Device
US7687338B2 (en) * 2007-12-05 2010-03-30 International Business Machines Corporation Method of reducing embedded SiGe loss in semiconductor device manufacturing
JP4611414B2 (en) 2007-12-26 2011-01-12 株式会社日立国際電気 Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
JP5374748B2 (en) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 Insulating film forming method, computer-readable storage medium, and processing system
TWI445083B (en) 2008-02-08 2014-07-11 Tokyo Electron Ltd Insulation film formation method, the computer can read the memory media and processing system
JP5374749B2 (en) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 Insulating film forming method, computer-readable storage medium, and processing system
JPWO2009099252A1 (en) * 2008-02-08 2011-06-02 東京エレクトロン株式会社 Method for plasma modification treatment of insulating film
KR100950477B1 (en) * 2008-03-05 2010-03-31 주식회사 하이닉스반도체 The method for manufacturing non-volatile memory device having charge trap layer
US8807075B2 (en) * 2008-09-22 2014-08-19 Applied Materials, Inc. Shutter disk having a tuned coefficient of thermal expansion
US20100089315A1 (en) 2008-09-22 2010-04-15 Applied Materials, Inc. Shutter disk for physical vapor deposition chamber
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
WO2012092020A2 (en) * 2010-12-30 2012-07-05 Applied Materials, Inc. Thin film deposition using microwave plasma
JP5663384B2 (en) * 2011-04-19 2015-02-04 三菱電機株式会社 Insulating film manufacturing method
FR2978867B1 (en) * 2011-08-01 2014-03-21 St Microelectronics Rousset ADJUSTABLE RESISTANCE
KR101361673B1 (en) 2011-10-07 2014-02-12 가부시키가이샤 히다치 고쿠사이 덴키 Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US8741785B2 (en) 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
US8664729B2 (en) 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
TWI590329B (en) 2014-03-02 2017-07-01 東京威力科創股份有限公司 Method of enhancing high-k film nucleation rate and electrical mobility in a semiconductor device by microwave plasma treatment
CN104952734B (en) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 Semiconductor structure and manufacturing method thereof
JP6742165B2 (en) * 2016-06-14 2020-08-19 東京エレクトロン株式会社 Method for treating silicon nitride film and method for forming silicon nitride film
KR20180033369A (en) 2016-09-23 2018-04-03 삼성전자주식회사 Method for manufacturing semiconductor device
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
JP6839672B2 (en) 2018-02-06 2021-03-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing methods, substrate processing devices and programs
DE102020120420A1 (en) 2020-08-03 2022-02-03 VON ARDENNE Asset GmbH & Co. KG proceedings

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105371A (en) 1982-12-08 1984-06-18 Hitachi Ltd Non-volatile semiconductor device
JPH05267684A (en) * 1992-03-18 1993-10-15 Rohm Co Ltd Nonvolatile storage element
JPH0851164A (en) * 1994-08-08 1996-02-20 Matsushita Electron Corp Non-volatile semiconductor storage device and manufacture thereof
JPH09205155A (en) * 1996-01-25 1997-08-05 Sony Corp Manufacture of semiconductor storage device
JPH09213820A (en) * 1996-02-01 1997-08-15 Hitachi Ltd Manufacture of non-volatile semiconductor memory device
JPH09223752A (en) * 1996-02-16 1997-08-26 Hitachi Ltd Manufacture of nonvolatile semiconductor storage device

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US44187A (en) * 1864-09-13 Machine for cutting lacings
JPS5684462A (en) * 1979-12-10 1981-07-09 Shunpei Yamazaki Plasma nitriding method
JPS61183459A (en) * 1985-02-07 1986-08-16 Hitachi Ltd Formation of protective film
JPS6251264A (en) * 1985-08-30 1987-03-05 Hitachi Ltd Manufcture of thin film transistor
JPS62254432A (en) * 1986-04-28 1987-11-06 Toshiba Corp Surface treatment and device therefor
JP2821138B2 (en) * 1988-05-27 1998-11-05 株式会社日立製作所 Thin film forming method and apparatus
US5304829A (en) 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
US5068124A (en) * 1989-11-17 1991-11-26 International Business Machines Corporation Method for depositing high quality silicon dioxide by pecvd
JP3029434B2 (en) * 1989-12-29 2000-04-04 正俊 右高 Method of manufacturing insulating film and method of manufacturing semiconductor device using this insulating film
JPH03229871A (en) * 1990-02-01 1991-10-11 Toagosei Chem Ind Co Ltd Production of insulating film and production of semiconductor device using this insulating film
JPH0492423A (en) 1990-08-08 1992-03-25 Hitachi Ltd Manufacture of semiconductor integrated circuit device
US5268320A (en) 1990-12-26 1993-12-07 Intel Corporation Method of increasing the accuracy of an analog circuit employing floating gate memory devices
JP2764472B2 (en) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 Semiconductor film formation method
JPH053319A (en) * 1991-06-25 1993-01-08 Canon Inc Film type semiconductor device and its manufacture
JP3295133B2 (en) * 1992-07-30 2002-06-24 シャープ株式会社 Manufacturing method of amorphous semiconductor
EP0600303B1 (en) * 1992-12-01 2002-02-06 Matsushita Electric Industrial Co., Ltd. Method for fabrication of dielectric thin film
JPH06192827A (en) * 1992-12-28 1994-07-12 Canon Inc Deposited film and its formation
JP2786071B2 (en) * 1993-02-17 1998-08-13 日本電気株式会社 Method for manufacturing semiconductor device
JPH0714803A (en) * 1993-06-24 1995-01-17 Kawasaki Steel Corp Forming method of al thin film
JP2640910B2 (en) * 1993-07-14 1997-08-13 株式会社フロンテック Electronic element and method of manufacturing the same
JP3413276B2 (en) * 1994-04-20 2003-06-03 東京エレクトロン株式会社 Thin film formation method
JPH08115912A (en) * 1994-10-14 1996-05-07 Nippon Telegr & Teleph Corp <Ntt> Manufacture of silicon nitride film
JP3586332B2 (en) * 1995-02-28 2004-11-10 新日本製鐵株式会社 Nonvolatile semiconductor memory device and method of manufacturing the same
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
JPH0955351A (en) * 1995-08-15 1997-02-25 Sony Corp Manufacture of semiconductor device
JPH0964307A (en) * 1995-08-29 1997-03-07 Hitachi Ltd Heat treatment method of oxide thin film
US5891809A (en) 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JPH09172081A (en) * 1995-12-19 1997-06-30 Sony Corp Manufacture of semiconductor device
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JPH1060655A (en) * 1996-08-22 1998-03-03 Canon Inc Formation of thin film and apparatus therefor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JPH1098038A (en) * 1996-09-19 1998-04-14 Sony Corp Formation of silicon oxide film in semiconductor device
KR100282413B1 (en) * 1996-10-24 2001-03-02 김영환 Thin film formation method using nitrous oxide gas
GB2319533B (en) * 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
JPH10237662A (en) * 1996-12-24 1998-09-08 Sony Corp Plasma cvd method of metallic coating, formation of metallic nitride coating and semiconductor device
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
US6287988B1 (en) 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6461984B1 (en) 1997-03-18 2002-10-08 Korea Advanced Institute Of Science & Technology Semiconductor device using N2O plasma oxide and a method of fabricating the same
JP3191745B2 (en) * 1997-04-23 2001-07-23 日本電気株式会社 Thin film transistor device and method of manufacturing the same
US6040216A (en) 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
JPH11162970A (en) * 1997-11-25 1999-06-18 Sony Corp Method of formation of oxide film
JP3838397B2 (en) * 1997-12-02 2006-10-25 忠弘 大見 Semiconductor manufacturing method
JPH11204517A (en) * 1998-01-12 1999-07-30 Sony Corp Forming method of silicon oxide film and silicon oxide film forming equipment
JPH11219950A (en) * 1998-02-03 1999-08-10 Hitachi Ltd Manufacture of semiconductor integrated circuit and manufacturing device thereof
JPH11279773A (en) * 1998-03-27 1999-10-12 Tomoo Ueno Formation of film
JPH11340321A (en) * 1998-05-27 1999-12-10 Sony Corp Semiconductor device and its manufacture
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
US6727148B1 (en) * 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
JP3513018B2 (en) * 1998-06-30 2004-03-31 株式会社東芝 Semiconductor device and manufacturing method thereof
JP3837934B2 (en) * 1998-09-16 2006-10-25 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP3837938B2 (en) * 1998-09-28 2006-10-25 セイコーエプソン株式会社 Method for manufacturing thin film semiconductor device
JP4135236B2 (en) * 1998-11-19 2008-08-20 ソニー株式会社 CVD film forming method
JP2000223439A (en) * 1999-01-27 2000-08-11 Sony Corp Semiconductor device and its manufacture
KR100745495B1 (en) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 Semiconductor fabrication method and semiconductor fabrication equipment
JP4119029B2 (en) * 1999-03-10 2008-07-16 東京エレクトロン株式会社 Manufacturing method of semiconductor device
JP3326718B2 (en) * 1999-03-19 2002-09-24 富士通株式会社 Method for manufacturing semiconductor device
JP3736189B2 (en) * 1999-03-30 2006-01-18 セイコーエプソン株式会社 Method for forming SiO2 film, method for manufacturing thin film transistor device, and liquid crystal display device
JP2000332009A (en) * 1999-05-25 2000-11-30 Sony Corp Method of forming insulating film and manufacture of p-type semiconductor element
JP2001015507A (en) * 1999-06-30 2001-01-19 Toshiba Corp Formation of silicon oxinitride film
JP2001044375A (en) * 1999-07-29 2001-02-16 Fujitsu Ltd Semiconductor device and manufacture thereof
US6380033B1 (en) * 1999-09-20 2002-04-30 Advanced Micro Devices, Inc. Process to improve read disturb for NAND flash memory devices
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
KR20010066386A (en) * 1999-12-31 2001-07-11 박종섭 Method of forming gate electrode of Flash memory
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
WO2001069673A1 (en) 2000-03-13 2001-09-20 Tadahiro Ohmi Flash memory device and method for manufacturing the same, and method for forming dielectric film
JP4056195B2 (en) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105371A (en) 1982-12-08 1984-06-18 Hitachi Ltd Non-volatile semiconductor device
JPH05267684A (en) * 1992-03-18 1993-10-15 Rohm Co Ltd Nonvolatile storage element
JPH0851164A (en) * 1994-08-08 1996-02-20 Matsushita Electron Corp Non-volatile semiconductor storage device and manufacture thereof
JPH09205155A (en) * 1996-01-25 1997-08-05 Sony Corp Manufacture of semiconductor storage device
JPH09213820A (en) * 1996-02-01 1997-08-15 Hitachi Ltd Manufacture of non-volatile semiconductor memory device
JPH09223752A (en) * 1996-02-16 1997-08-26 Hitachi Ltd Manufacture of nonvolatile semiconductor storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027308A (en) * 2016-09-06 2018-03-14 가부시키가이샤 히다치 고쿠사이 덴키 Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
KR101965138B1 (en) 2016-09-06 2019-04-03 가부시키가이샤 코쿠사이 엘렉트릭 Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
US7001855B2 (en) 2006-02-21
US6998354B2 (en) 2006-02-14
US7026681B2 (en) 2006-04-11
WO2001069665A1 (en) 2001-09-20
US6669825B2 (en) 2003-12-30
EP1265279A1 (en) 2002-12-11
TW527683B (en) 2003-04-11
KR100760078B1 (en) 2007-09-18
JP2011119747A (en) 2011-06-16
US6838394B2 (en) 2005-01-04
JP5479437B2 (en) 2014-04-23
US20030148629A1 (en) 2003-08-07
US20020025691A1 (en) 2002-02-28
US20040152263A1 (en) 2004-08-05
EP1265279B1 (en) 2009-10-14
US6846753B2 (en) 2005-01-25
EP1265276B1 (en) 2011-06-22
US20040150031A1 (en) 2004-08-05
EP1912253A3 (en) 2009-12-30
US20020040847A1 (en) 2002-04-11
JP2013077823A (en) 2013-04-25
JP4987206B2 (en) 2012-07-25
JP4966466B2 (en) 2012-07-04
KR20020086638A (en) 2002-11-18
EP1265276A1 (en) 2002-12-11
KR20030009386A (en) 2003-01-29
US6551948B2 (en) 2003-04-22
JP5386515B2 (en) 2014-01-15
DE60140179D1 (en) 2009-11-26
US20030137007A1 (en) 2003-07-24
US6998355B2 (en) 2006-02-14
TW498544B (en) 2002-08-11
EP1265276A4 (en) 2005-07-13
US20030148568A1 (en) 2003-08-07
EP1265279A4 (en) 2004-11-24
US7109083B2 (en) 2006-09-19
JP2013239749A (en) 2013-11-28
US20040171216A1 (en) 2004-09-02
US20040121538A1 (en) 2004-06-24
EP1912253A2 (en) 2008-04-16
WO2001069673A1 (en) 2001-09-20
JP2012089855A (en) 2012-05-10
ATE514181T1 (en) 2011-07-15

Similar Documents

Publication Publication Date Title
KR100833406B1 (en) Flash memory device and method for manufacturing the same, and method for forming dielectric film
JP5068402B2 (en) Dielectric film and method for forming the same, semiconductor device, nonvolatile semiconductor memory device, and method for manufacturing semiconductor device
KR100662310B1 (en) Semiconductor device and its manufacturing method
KR101281911B1 (en) Mos semiconductor memory device, nand memory cell array, and nor memory cell array
KR101147920B1 (en) Film forming method of silicon oxide film, silicon oxide film, semiconductor device, manufacturing method of semiconductor device, and film forming method of liner film
JP4358503B2 (en) Method for manufacturing nonvolatile semiconductor memory device
JP4358504B2 (en) Method for manufacturing nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee