JPH09205155A - Manufacture of semiconductor storage device - Google Patents
Manufacture of semiconductor storage deviceInfo
- Publication number
- JPH09205155A JPH09205155A JP1128896A JP1128896A JPH09205155A JP H09205155 A JPH09205155 A JP H09205155A JP 1128896 A JP1128896 A JP 1128896A JP 1128896 A JP1128896 A JP 1128896A JP H09205155 A JPH09205155 A JP H09205155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- oxide film
- nitride film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、たとえば電荷蓄積
層（フローティングゲート）を有する半導体記憶装置の
製造方法に係り、特に、フローティングゲートとコント
ロールゲートとの間に形成される層間絶縁膜の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device having a charge storage layer (floating gate), and more particularly to a method of manufacturing an interlayer insulating film formed between a floating gate and a control gate. It is about.
【０００２】[0002]
【従来の技術】図６は従来のフローティングゲートを有
する半導体記憶装置の簡略断面図である。図６におい
て、１は素子分離領域（ＬＯＣＯＳ）、２はゲート酸化
膜、３はポリシリコンによって構成されたフローティン
グゲート、４ａは下層酸化膜、５ａは窒化膜、６ａは上
層酸化膜、７はコントロールゲート１２を構成するポリ
シリコン膜、８はコントロールゲート１２を構成するタ
ングステンシリサイド膜、９は基板をそれぞれ示してい
る。なお、図示のように、下層酸化膜４ａ、窒化膜５ａ
および上層酸化膜６ａによって、層間絶縁膜１０ａが構
成され、ポリシリコン膜７およびタングステンシリサイ
ド（ＷＳｉ）８によって、コントロールゲート１２が構
成される。2. Description of the Related Art FIG. 6 is a simplified sectional view of a conventional semiconductor memory device having a floating gate. In FIG. 6, 1 is an element isolation region (LOCOS), 2 is a gate oxide film, 3 is a floating gate made of polysilicon, 4a is a lower oxide film, 5a is a nitride film, 6a is an upper oxide film, and 7 is a control. A polysilicon film forming the gate 12, a tungsten silicide film forming the control gate 12, and a substrate 9 are shown. As shown, the lower oxide film 4a and the nitride film 5a
The upper oxide film 6a constitutes the interlayer insulating film 10a, and the polysilicon film 7 and the tungsten silicide (WSi) 8 constitute the control gate 12.
【０００３】図６に示すように、従来の半導体記憶装置
においては、フローティングゲート３とコントロールゲ
ート１２との間に、下層酸化膜４ａ、窒化膜５ａおよび
上層酸化膜６ａによって構成された層間絶縁膜１０ａ、
いわゆるＯＮＯ膜が設けられ、フローティングゲート１
０とコントロールゲート１２間の絶縁膜として機能す
る。As shown in FIG. 6, in a conventional semiconductor memory device, an interlayer insulating film composed of a lower oxide film 4a, a nitride film 5a and an upper oxide film 6a is provided between floating gate 3 and control gate 12. 10a,
A so-called ONO film is provided and the floating gate 1
It functions as an insulating film between 0 and the control gate 12.
【０００４】最近、半導体記憶装置の高集積度が求めら
れ、メモリセルの微細化に伴い、層間絶縁膜、すなわち
ＯＮＯ膜の薄膜化が要求される。そこで、ＯＮＯ膜の下
層酸化膜４ａをなくし、窒化膜５ａおよび窒化膜４ａの
上層にある酸化膜６ａにより構成されたＯ／Ｎ膜構造の
層間絶縁膜が提案されている。Recently, a high degree of integration of semiconductor memory devices has been demanded, and thinning of an interlayer insulating film, that is, an ONO film has been required along with miniaturization of memory cells. Therefore, an interlayer insulating film having an O / N film structure has been proposed in which the lower oxide film 4a of the ONO film is eliminated and the nitride film 5a and the oxide film 6a above the nitride film 4a are used.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上述したＯ
／Ｎ膜構造の層間絶縁膜を形成するため、フローティン
グゲートを構成するポリシリコン膜の表面にＣＶＤによ
って窒化膜（ＳｉＮ）を形成しようとした場合、ポリシ
リコン膜の表面に自然酸化膜が形成されしまう。自然酸
化膜の表面に窒化膜を、たとえば、ＣＶＤにより成膜す
る場合、窒化膜がうまく形成されず、酸化シリコン膜と
窒化膜の遷移層ができ、Ｏ／Ｎ膜の膜質劣化を引き起こ
すという問題がある。By the way, the above-mentioned O
When a nitride film (SiN) is formed on the surface of the polysilicon film forming the floating gate by CVD in order to form the interlayer insulating film having the / N film structure, a natural oxide film is formed on the surface of the polysilicon film. I will end up. When a nitride film is formed on the surface of a natural oxide film by, for example, CVD, the nitride film is not formed well, a transition layer between the silicon oxide film and the nitride film is formed, and the film quality of the O / N film is deteriorated. There is.
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、層間絶縁膜としてのＯ／Ｎ膜を
特性よく形成でき、メモリセルのサイズを縮小でき、自
然酸化膜の発生を防止でき、層間絶縁膜の信頼性の向上
を図れる半導体記憶装置の製造方法を提供することにあ
る。The present invention has been made in view of such circumstances, and an object thereof is to form an O / N film as an interlayer insulating film with good characteristics, reduce the size of a memory cell, and generate a natural oxide film. It is an object of the present invention to provide a method for manufacturing a semiconductor memory device, which can prevent the above-mentioned problems and improve the reliability of the interlayer insulating film.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、電荷蓄積層と制御ゲートとを有し、上記
電荷蓄積層と制御ゲートとの間に層間絶縁膜が形成され
る半導体記憶装置の製造方法であって、上記電荷蓄積層
を構成するポリシリコン膜と上記層間絶縁膜を構成する
窒化膜とを同一の装置の中で連続工程によって形成し、
上記窒化膜上に酸化膜を形成して層間絶縁膜を形成す
る。In order to achieve the above object, the present invention is a semiconductor having a charge storage layer and a control gate, and an interlayer insulating film is formed between the charge storage layer and the control gate. A method for manufacturing a memory device, wherein a polysilicon film forming the charge storage layer and a nitride film forming the interlayer insulating film are formed in the same device by successive steps,
An oxide film is formed on the nitride film to form an interlayer insulating film.
【０００８】また、本発明の製造方法の上記連続工程
は、ＣＶＤ装置の中でポリシリコン膜形成用ガスを用い
て上記電荷蓄積層を構成するポリシリコン膜を形成した
後、使用ガスをポリシリコン膜形成用ガスから窒化膜形
成用ガスに切り換えて上記層間絶縁膜を構成する窒化膜
を形成する。In the continuous process of the manufacturing method of the present invention, after the polysilicon film forming the charge storage layer is formed by using the polysilicon film forming gas in the CVD apparatus, the used gas is polysilicon. The film forming gas is switched to the nitride film forming gas to form the nitride film forming the interlayer insulating film.
【０００９】また、本発明の製造方法では、上記ポリシ
リコン膜の側壁に酸化膜を形成した後、上記窒化膜の表
面に酸化膜を形成する。好適には、上記酸化膜形成は熱
酸化処理により上記ポリシリコン膜の側壁の酸化膜の形
成を行った後に、ＣＶＤ処理により上記窒化膜の表面の
酸化膜の形成を行う。Further, in the manufacturing method of the present invention, an oxide film is formed on the sidewall of the polysilicon film and then an oxide film is formed on the surface of the nitride film. Preferably, the oxide film is formed by forming an oxide film on the sidewall of the polysilicon film by a thermal oxidation process and then forming an oxide film on the surface of the nitride film by a CVD process.
【００１０】また、本発明の製造方法では、上記ポリシ
リコン膜の側壁と上記窒化膜の表面にある酸化膜を同一
の処理によって形成する。In the manufacturing method of the present invention, the side wall of the polysilicon film and the oxide film on the surface of the nitride film are formed by the same process.
【００１１】本発明によれば、フローティングゲートを
構成するポリシリコン膜と層間絶縁膜を構成する窒化膜
が同一の装置の中に連続処理によって形成される。たと
えば、ＣＶＤ装置の中でシラン（ＳｉＨ4 ）とフォスフ
ィン（ＰＨ3 ）との混合ガスを用いて基板の表面に上記
電荷蓄積層を構成するポリシリコン膜が形成されたあ
と、雰囲気ガスがシラン（ＳｉＨ4 ）とアンモニア（Ｎ
Ｈ4 ）との混合ガスに変えられ、上記層間絶縁膜を構成
する窒化膜（Ｓｉ3 Ｎ4 ）が形成される。この結果、ポ
リシリコン膜と窒化膜との間に自然酸化膜の発生を防止
でき、窒化膜によって構成された層間絶縁膜の信頼性の
向上を図れる。According to the present invention, the polysilicon film forming the floating gate and the nitride film forming the interlayer insulating film are formed in the same device by continuous processing. For example, after a polysilicon film forming the charge storage layer is formed on the surface of the substrate using a mixed gas of silane (SiH 4 ) and phosphine (PH 3 ) in a CVD apparatus, the atmosphere gas is changed to silane ( SiH 4 ) and ammonia (N
H 4 ) is mixed with the mixed gas to form a nitride film (Si 3 N 4 ) which constitutes the interlayer insulating film. As a result, a natural oxide film can be prevented from being formed between the polysilicon film and the nitride film, and the reliability of the interlayer insulating film formed of the nitride film can be improved.
【００１２】また、本発明によれば、層間絶縁膜を構成
する窒化膜とフローティングゲートを構成するポリシリ
コン膜が同一のマスクによってエッチングされ、エッチ
ング処理したあとのポリシリコン膜に対して、酸化処理
により側壁が形成され、さらに、たとえば、ＣＶＤなど
によって、窒化膜の表面に酸化膜が形成され、層間絶縁
膜が形成される。Further, according to the present invention, the nitride film forming the interlayer insulating film and the polysilicon film forming the floating gate are etched by the same mask, and the polysilicon film after the etching process is oxidized. To form a side wall, and further, an oxide film is formed on the surface of the nitride film by, for example, CVD to form an interlayer insulating film.
【００１３】さらに、本発明によれば、フローティング
ゲートを構成するポリシリコン膜の側壁と層間絶縁膜を
構成する窒化膜の表面にある酸化膜が同一の処理によっ
て形成される。Further, according to the present invention, the side wall of the polysilicon film forming the floating gate and the oxide film on the surface of the nitride film forming the interlayer insulating film are formed by the same process.
【００１４】[0014]
【発明の実施の形態】第１実施形態 図１〜図５は、本発明に係る半導体記憶装置の製造方法
の第１の実施形態を示す簡略断面図である。図１〜図５
において、１は素子分離領域（ＬＯＣＯＳ）、２はゲー
ト酸化膜、３はポリシリコンによって構成されたフロー
ティングゲート、５ａは窒化膜、６ａは酸化膜、７はコ
ントロールゲート１２を構成するポリシリコン膜、８は
コントロールゲート１２を構成するタングステンシリサ
イド膜、９は基板、１１はフォトレジストマスクをそれ
ぞれ示している。なお、図示のように、窒化膜５および
酸化膜６によって、層間絶縁膜としてのＯ／Ｎ膜１０が
構成され、ポリシリコン膜７およびタングステンシリサ
イド（ＷＳｉ）８によって、コントロールゲート１２が
構成される。BEST MODE FOR CARRYING OUT THE INVENTION First Embodiment FIGS. 1 to 5 are simplified sectional views showing a first embodiment of a method for manufacturing a semiconductor memory device according to the present invention. 1 to 5
In FIG. 1, 1 is an element isolation region (LOCOS), 2 is a gate oxide film, 3 is a floating gate made of polysilicon, 5a is a nitride film, 6a is an oxide film, 7 is a polysilicon film forming the control gate 12, Reference numeral 8 is a tungsten silicide film forming the control gate 12, 9 is a substrate, and 11 is a photoresist mask. As shown, the nitride film 5 and the oxide film 6 form an O / N film 10 as an interlayer insulating film, and the polysilicon film 7 and the tungsten silicide (WSi) 8 form a control gate 12. .
【００１５】本実施形態においては、フローティングゲ
ート３とコントロールゲート１２との間にある層間絶縁
膜であるＯ／Ｎ膜を形成するとき、フローティングゲー
ト３と絶縁膜の一部分であるＳｉ3 Ｎ4 が同一の装置の
中でＣＶＤ法によって連続工程で形成されることによ
り、ポリシリコン膜と窒化膜（ＳｉＮ）との間に自然酸
化膜の発生が防止される。以下、図１〜図５を参照しつ
つ、本実施形態における半導体記憶装置の製造方法につ
いて説明する。In the present embodiment, when the O / N film which is the interlayer insulating film between the floating gate 3 and the control gate 12 is formed, the floating gate 3 and Si 3 N 4 which is a part of the insulating film are removed. The formation of a natural oxide film between the polysilicon film and the nitride film (SiN) is prevented by forming the films in a continuous process by the CVD method in the same apparatus. Hereinafter, the method for manufacturing the semiconductor memory device according to the present embodiment will be described with reference to FIGS.
【００１６】図１に示すように、半導体基板上に素子分
離領域１が形成されたあと、ゲート酸化膜２を構成する
二酸化シリコン（ＳｉＯ2 ）膜が成膜される。As shown in FIG. 1, after the element isolation region 1 is formed on the semiconductor substrate, a silicon dioxide (SiO 2 ) film forming the gate oxide film 2 is formed.
【００１７】そして、図２に示すように、ＣＶＤ装置に
より、リン（Ｐ）のドープされたポリシリコン膜３ａが
１００ｎｍ程度堆積され、このときガスとしてはシラン
（ＳｉＨ4 ）とフォスフィン（ＰＨ3 ）が用いられ、温
度は摂氏６００度〜７００度に設定される。Then, as shown in FIG. 2, a polysilicon film 3a doped with phosphorus (P) is deposited to a thickness of about 100 nm by a CVD apparatus, and at this time, silane (SiH 4 ) and phosphine (PH 3 ) are used as gases. Is used and the temperature is set to 600-700 degrees Celsius.
【００１８】リンのドープされたポリシリコン膜３ａの
堆積が終わったあと、ガスがシランとアンモニア（ＮＨ
3 ）に変えられ、ポリシリコン膜３ａの表面に窒化膜
（Ｓｉ 3 Ｎ4 ）膜５ａが１０ｎｍ程度以下に堆積され
る。なお、このときの温度が摂氏６００度〜７００度に
設定される。図２はポリシリコン膜３ａおよび窒化膜５
ａが形成されたあとの状態を示している。Of the polysilicon film 3a doped with phosphorus.
After the deposition is complete, the gas is silane and ammonia (NH
Three), And a nitride film is formed on the surface of the polysilicon film 3a.
(Si ThreeNFour) The film 5a is deposited to a thickness of about 10 nm or less
You. The temperature at this time is 600-700 degrees Celsius.
Is set. FIG. 2 shows the polysilicon film 3a and the nitride film 5.
The state after a is formed is shown.
【００１９】次いで、図３に示すように、フローティン
グゲート３の加工のため、窒化膜５ａとポリシリコン膜
３ａが同一のフォトレジストマスク１１によってエッチ
ングされる。このエッチングの結果、フローティングゲ
ート３が形成され、さらにフローティングゲート３の表
面に窒化膜５が形成される。Next, as shown in FIG. 3, the nitride film 5a and the polysilicon film 3a are etched by the same photoresist mask 11 for processing the floating gate 3. As a result of this etching, floating gate 3 is formed, and further, nitride film 5 is formed on the surface of floating gate 3.
【００２０】窒化膜５ａに対して酸化処理が行なわれ、
エッチング時のダメージを回復させるとともに、フロー
ティングゲート３の側壁の酸化処理が行なわれる。な
お、このときの酸化処理はフローティングゲート３の側
壁に酸化膜が１０ｎｍ程度以上に形成される。処理温度
は、たとえば、摂氏８００度以上、ガス条件はドライ酸
素（Ｄｒｙ Ｏ2 ）などが用いられる。図４に示すよう
に、酸化処理の結果、フローティングゲート３の側壁に
酸化膜が形成される。Oxidation treatment is performed on the nitride film 5a,
The damage at the time of etching is recovered, and the side wall of floating gate 3 is oxidized. In the oxidation process at this time, an oxide film having a thickness of about 10 nm or more is formed on the sidewall of the floating gate 3. The processing temperature is, for example, 800 ° C. or higher, and the gas condition is dry oxygen (Dry O 2 ). As shown in FIG. 4, as a result of the oxidation treatment, an oxide film is formed on the sidewall of the floating gate 3.
【００２１】さらに窒化膜５の表面に酸化膜（Ｓｉ
Ｏ2 ）６を形成するためにＣＶＤ（たとえば、ＨＴＯ）
を用いて酸化膜が堆積される。これによって、層間絶縁
膜としてのＯ／Ｎ膜１０が形成される。図４は層間絶縁
膜としてのＯ／Ｎ膜１０が形成されたあとの状態を示し
ている。Further, on the surface of the nitride film 5, an oxide film (Si
CVD (eg HTO) to form O 2 ) 6
Is used to deposit an oxide film. As a result, the O / N film 10 as an interlayer insulating film is formed. FIG. 4 shows a state after the O / N film 10 as an interlayer insulating film is formed.
【００２２】次いで、コントロールゲート１２を形成す
るためポリシリコン膜７が堆積され、いわゆるインプラ
（イオン注入）またはリンプレデが行なわれ、リンのド
ープされたポリシリコン膜７が成膜される。さらに必要
ならば、タングステンシリサイド（ＷＳｉ）８などのシ
リサイドが堆積される。Then, a polysilicon film 7 is deposited to form the control gate 12, and so-called implantation (ion implantation) or phosphorus predeposition is carried out to form a phosphorus-doped polysilicon film 7. Further, if necessary, a silicide such as tungsten silicide (WSi) 8 is deposited.
【００２３】そしてキャパシタが加工され、その後、従
来と同様な処理によって半導体記憶素子が構成される。Then, the capacitor is processed, and thereafter, the semiconductor memory element is formed by the same processing as the conventional one.
【００２４】上述したように、本実施形態のプロセスに
よって形成されたメモリセルが図５に示すように下部電
極、すなわちフローティングゲート３の側壁部分が従来
のメモリセルの構造とは異なるが、層間絶縁膜が形成さ
れるので問題がない。As described above, the memory cell formed by the process of this embodiment is different from the structure of the conventional memory cell in the lower electrode, that is, the sidewall portion of the floating gate 3 as shown in FIG. Since the film is formed, there is no problem.
【００２５】以上説明したように、本実施形態によれ
ば、ＣＶＤによって、シラン（ＳｉＨ 4 ）とフォスフィ
ン（ＰＨ3 ）ガスを用いてフローティングゲート３を構
成するポリシリコン膜３ａを形成したあと、同一の装置
の中でシランとアンモニア（ＮＨ3 ）ガスに変え、窒化
膜（Ｓｉ3 Ｎ4 ）５ａを成膜するので、層間絶縁膜とし
てのＯ／Ｎ膜１０を成膜するとき、同一の装置の中で連
続工程でポリシリコン膜３ａと窒化膜５ａを形成するこ
とによって、ポリシリコン膜３ａと窒化膜５ａとの間に
自然酸化膜の発生が防止でき、層間絶縁膜としてのＯ／
Ｎ膜１０の信頼性の向上を図れる。As described above, according to this embodiment,
For example, by CVD, silane (SiH Four) And Phosphi
(PHThree) Floating gate 3 is constructed using gas.
After forming the polysilicon film 3a to be formed, the same device
Silane and ammonia (NHThree) Change to gas and nitrid
Membrane (SiThreeNFour) Since 5a is formed, it is used as an interlayer insulating film.
When all the O / N films 10 are formed, they are continuously formed in the same device.
In the subsequent process, the polysilicon film 3a and the nitride film 5a are formed.
Between the polysilicon film 3a and the nitride film 5a by
Generation of a natural oxide film can be prevented, and O / as an interlayer insulating film can be prevented.
The reliability of the N film 10 can be improved.
【００２６】第２実施形態 以下、図１〜図５を参照しつつ、本発明に係る半導体記
憶装置の製造方法の第２の実施形態について説明する。
なお、本第２の実施形態においては、フローティングゲ
ート３の側壁に酸化膜が形成されるとともに、窒化膜５
ａの表面に酸化シリコン膜６が成膜される点では、前述
の第１の実施形態とは異なり、それ以外の製造工程は第
１の実施形態とほぼ同様である。 Second Embodiment Hereinafter, a second embodiment of the method for manufacturing a semiconductor memory device according to the present invention will be described with reference to FIGS.
In the second embodiment, the oxide film is formed on the side wall of the floating gate 3 and the nitride film 5 is formed.
The point that the silicon oxide film 6 is formed on the surface of a is different from that of the first embodiment described above, and the other manufacturing steps are almost the same as those of the first embodiment.
【００２７】まず、図１に示すように、半導体基板上に
素子分離領域１が形成されたあと、ゲート酸化膜２を構
成する二酸化シリコン（ＳｉＯ2 ）膜が成膜される。First, as shown in FIG. 1, after a device isolation region 1 is formed on a semiconductor substrate, a silicon dioxide (SiO 2 ) film forming a gate oxide film 2 is formed.
【００２８】そして、図２に示すように、ＣＶＤ装置に
より、リン（Ｐ）のドープされたポリシリコン膜３ａが
１００ｎｍ程度堆積され、このときガスとしてはシラン
（ＳｉＨ4 ）とフォスフィン（ＰＨ3 ）が用いられ、温
度は摂氏６００度〜７００度に設定される。Then, as shown in FIG. 2, a polysilicon film 3a doped with phosphorus (P) is deposited to a thickness of about 100 nm by a CVD apparatus. At this time, silane (SiH 4 ) and phosphine (PH 3 ) are used as gases. Is used and the temperature is set to 600-700 degrees Celsius.
【００２９】リンのドープされたポリシリコン膜３ａの
堆積が終わったあと、ガスがシランとアンモニア（ＮＨ
3 ）に変えられ、ポリシリコン膜３ａの表面に窒化膜
（Ｓｉ 3 Ｎ4 ）膜５ａが１０ｎｍ程度以下に堆積され
る。なお、このときの温度が摂氏６００度〜７００度に
設定される。図２はポリシリコン膜３ａおよび窒化膜５
ａが形成されたあとの状態を示している。Of the polysilicon film 3a doped with phosphorus.
After the deposition is complete, the gas is silane and ammonia (NH
Three), And a nitride film is formed on the surface of the polysilicon film 3a.
(Si ThreeNFour) The film 5a is deposited to a thickness of about 10 nm or less
You. The temperature at this time is 600-700 degrees Celsius.
Is set. FIG. 2 shows the polysilicon film 3a and the nitride film 5.
The state after a is formed is shown.
【００３０】次いで、図３に示すように、フローティン
グゲート３の加工のため、窒化膜５ａとポリシリコン膜
３ａが同一のフォトレジストマスク１１によってエッチ
ングされる。このエッチングの結果、フローティングゲ
ート３が形成され、さらにフローティングゲート３の表
面に窒化膜５が形成される。Next, as shown in FIG. 3, for processing the floating gate 3, the nitride film 5a and the polysilicon film 3a are etched by the same photoresist mask 11. As a result of this etching, floating gate 3 is formed, and further, nitride film 5 is formed on the surface of floating gate 3.
【００３１】窒化膜５に対して酸化処理が行なわれ、エ
ッチング時のダメージを回復させるとともに、フローテ
ィングゲート３の側壁の酸化処理が行なわれる。なお、
このときの酸化処理はフローティングゲート３の側壁に
酸化膜が１０ｎｍ程度以上に形成される。処理温度は、
たとえば、摂氏８００度以上、ガス条件はドライ酸素
（Ｄｒｙ Ｏ2 ）などが用いられる。また、この酸化処
理によって、窒化膜５ａの表面にＯ／Ｎ膜１０を構成す
る上部酸化膜（ＳｉＯ2 ）６が同時に形成され、窒化膜
５ａおよび上部酸化膜６ａにより、Ｏ／Ｎ膜１０が構成
される。図４はフローティングゲート３の側壁に酸化膜
が形成され、さらに層間絶縁膜としてのＯ／Ｎ膜１０が
形成されたあとの状態を示している。Oxidation treatment is performed on nitride film 5 to recover damage at the time of etching and oxidation treatment on the side wall of floating gate 3. In addition,
In this oxidation process, an oxide film is formed on the sidewall of the floating gate 3 to have a thickness of about 10 nm or more. The processing temperature is
For example, 800 degrees Celsius or higher and dry oxygen (Dry O 2 ) or the like is used as a gas condition. By this oxidation treatment, the upper oxide film (SiO 2 ) 6 forming the O / N film 10 is simultaneously formed on the surface of the nitride film 5a, and the nitride film 5a and the upper oxide film 6a form the O / N film 10. Composed. FIG. 4 shows a state after an oxide film is formed on the side wall of the floating gate 3 and an O / N film 10 as an interlayer insulating film is further formed.
【００３２】次いで、コントロールゲート１２を形成す
るためポリシリコン膜７が堆積され、インプラまたはリ
ンプレデが行なわれ、リンのドープされたポリシリコン
膜７が成膜される。さらに必要ならば、タングステンシ
リサイド（ＷＳｉ）８などのシリサイドが堆積される。Then, a polysilicon film 7 is deposited to form the control gate 12, and implantation or phosphorus predeposition is carried out to form a phosphorus-doped polysilicon film 7. Further, if necessary, a silicide such as tungsten silicide (WSi) 8 is deposited.
【００３３】そしてキャパシタが加工され、その後、従
来と同様な処理によって半導体記憶素子が構成される。Then, the capacitor is processed, and thereafter, the semiconductor memory device is formed by the same processing as the conventional one.
【００３４】以上説明したように、本第２の実施形態に
よれば、同一装置の中で連続工程によってポリシリコン
膜３ａと窒化膜５ａを形成し、その後、酸化処理によっ
てフローティングゲート３の側壁を形成すると同時に、
同じ酸化処理により窒化膜５の表面にＯ／Ｎ膜１０を構
成する上部酸化膜６を同時に形成し、Ｏ／Ｎ膜１０を形
成するので、ポリシリコン膜３ａと窒化膜５ａとの間に
自然酸化膜の発生が防止でき、層間絶縁膜としてのＯ／
Ｎ膜１０の信頼性の向上を図れ、さらに半導体記憶装置
の製造プロセスを短縮できる。As described above, according to the second embodiment, the polysilicon film 3a and the nitride film 5a are formed in a continuous process in the same apparatus, and then the sidewall of the floating gate 3 is oxidized by the oxidation process. At the same time forming
Since the upper oxide film 6 forming the O / N film 10 is simultaneously formed on the surface of the nitride film 5 by the same oxidation treatment and the O / N film 10 is formed, the upper oxide film 6 is naturally formed between the polysilicon film 3a and the nitride film 5a. Oxide film can be prevented from being generated, and O /
The reliability of the N film 10 can be improved, and the manufacturing process of the semiconductor memory device can be shortened.
【００３５】[0035]
【発明の効果】以上説明したように、本発明の半導体記
憶装置の製造方法によれば、フローティングゲートを構
成するポリシリコン膜と層間絶縁膜を構成する窒化膜が
同一の装置の中で連続工程によって形成され、ポリシリ
コン膜と窒化膜との間に自然酸化膜の発生が防止でき、
層間絶縁膜としてのＯ／Ｎ膜の信頼性の向上を図れる利
点がある。As described above, according to the method of manufacturing a semiconductor memory device of the present invention, the polysilicon film forming the floating gate and the nitride film forming the interlayer insulating film are continuously formed in the same device. The formation of a natural oxide film between the polysilicon film and the nitride film can be prevented,
There is an advantage that the reliability of the O / N film as the interlayer insulating film can be improved.
【図１】本発明に係る半導体記憶装置の製造工程を示す
図であり、素子分離領域およびゲート絶縁膜の形成工程
を説明するための図である。FIG. 1 is a diagram showing a manufacturing process of a semiconductor memory device according to the present invention, and a diagram for explaining a process of forming an element isolation region and a gate insulating film.
【図２】本発明に係る半導体記憶装置の製造工程を示す
図であり、フローティングゲートおよび窒化膜の形成工
程を説明するための図である。FIG. 2 is a diagram showing a manufacturing process of the semiconductor memory device according to the present invention, and a diagram for explaining a forming process of the floating gate and the nitride film.
【図３】本発明に係る半導体記憶装置の製造工程を示す
図であり、フローティングゲートおよび窒化膜のエッチ
ング工程を説明するための図である。FIG. 3 is a diagram showing the manufacturing process of the semiconductor memory device according to the present invention, and is a diagram for explaining the etching process of the floating gate and the nitride film.
【図４】本発明に係る半導体記憶装置の製造工程を示す
図であり、窒化膜上の酸化膜形成工程を説明するための
図である。FIG. 4 is a diagram showing a manufacturing process of the semiconductor memory device according to the present invention, and a diagram for explaining a process of forming an oxide film on a nitride film.
【図５】本発明に係る半導体記憶装置の製造工程を示す
図であり、コントロールゲートの形成工程を説明するた
めの図である。FIG. 5 is a diagram showing a manufacturing process of the semiconductor memory device according to the present invention, and a diagram for explaining a control gate forming process.
【図６】従来の半導体記憶装置の構造を示す簡略断面図
である。FIG. 6 is a simplified cross-sectional view showing the structure of a conventional semiconductor memory device.
１…素子分離領域（ＬＯＣＯＳ） ２…ゲート酸化膜 ３ａ…ポリシリコン膜 ３…フローティングゲート ４…下層酸化膜 ５ａ…窒化膜（Ｓｉ3 Ｎ4 ） ５…Ｏ／Ｎ膜の下層窒化膜 ６…Ｏ／Ｎ膜の上部酸化膜 ７…ポリシリコン膜 ８…タングステンシリサイド膜 ９…基板 １０…層間絶縁膜 １１…フォトレジストマスク １２…コントロールゲートDESCRIPTION OF SYMBOLS 1 ... Element isolation region (LOCOS) 2 ... Gate oxide film 3a ... Polysilicon film 3 ... Floating gate 4 ... Lower layer oxide film 5a ... Nitride film (Si 3 N 4 ) 5 ... O / N film lower layer nitride film 6 ... O / N film upper oxide film 7 ... polysilicon film 8 ... tungsten silicide film 9 ... substrate 10 ... interlayer insulating film 11 ... photoresist mask 12 ... control gate
Claims (5)
電荷蓄積層と制御ゲートとの間に層間絶縁膜が形成され
る半導体記憶装置の製造方法であって、 上記電荷蓄積層を構成するポリシリコン膜と上記層間絶
縁膜を構成する窒化膜とを同一の装置の中で連続工程に
よって形成し、 上記窒化膜上に酸化膜を形成して層間絶縁膜を形成する
半導体記憶装置の製造方法。1. A method of manufacturing a semiconductor memory device having a charge storage layer and a control gate, wherein an interlayer insulating film is formed between the charge storage layer and the control gate, wherein the charge storage layer is formed. Manufacturing a semiconductor memory device in which a polysilicon film and a nitride film forming the interlayer insulating film are formed in a continuous process in the same device, and an oxide film is formed on the nitride film to form an interlayer insulating film. Method.
シリコン膜形成用ガスを用いて上記電荷蓄積層を構成す
るポリシリコン膜を形成した後、 使用ガスをポリシリコン膜形成用ガスから窒化膜形成用
ガスに切り換えて上記層間絶縁膜を構成する窒化膜を形
成する請求項１記載の半導体記憶装置の製造方法。2. The continuous process comprises forming a polysilicon film forming the charge storage layer by using a polysilicon film forming gas in a CVD apparatus, and then nitriding a used gas from the polysilicon film forming gas. The method of manufacturing a semiconductor memory device according to claim 1, wherein the nitride film forming the interlayer insulating film is formed by switching to a film forming gas.
成した後、上記窒化膜の表面に酸化膜を形成する請求項
１に記載の半導体記憶装置の製造方法。3. The method of manufacturing a semiconductor memory device according to claim 1, wherein an oxide film is formed on a sidewall of the polysilicon film, and then an oxide film is formed on a surface of the nitride film.
の表面にある酸化膜を同一の処理によって形成する請求
項１に記載の半導体記憶装置の製造方法。4. The method of manufacturing a semiconductor memory device according to claim 1, wherein the side wall of the polysilicon film and the oxide film on the surface of the nitride film are formed by the same treatment.
ポリシリコン膜の側壁の酸化膜の形成を行った後に、Ｃ
ＶＤ処理により上記窒化膜の表面の酸化膜の形成を行う
請求項３に記載の半導体記憶装置の製造方法。5. The oxide film is formed by forming an oxide film on a side wall of the polysilicon film by thermal oxidation and then C
4. The method of manufacturing a semiconductor memory device according to claim 3, wherein an oxide film on the surface of the nitride film is formed by VD processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128896A JPH09205155A (en) | 1996-01-25 | 1996-01-25 | Manufacture of semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128896A JPH09205155A (en) | 1996-01-25 | 1996-01-25 | Manufacture of semiconductor storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205155A true JPH09205155A (en) | 1997-08-05 |
Family
ID=11773818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128896A Pending JPH09205155A (en) | 1996-01-25 | 1996-01-25 | Manufacture of semiconductor storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205155A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069673A1 (en) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Flash memory device and method for manufacturing the same, and method for forming dielectric film |
| US6344394B1 (en) | 1999-06-03 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor memory device having a capacitor with improved dielectric layer |
| WO2003021666A1 (en) * | 2001-08-28 | 2003-03-13 | Renesas Technology Corp. | Nonvolatile storage device and semiconductor integrated circuit |
-
1996
- 1996-01-25 JP JP1128896A patent/JPH09205155A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605503B2 (en) | 1999-06-03 | 2003-08-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor memory device having a capacitor with improved dielectric layer |
| US6344394B1 (en) | 1999-06-03 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor memory device having a capacitor with improved dielectric layer |
| US6846753B2 (en) | 2000-03-13 | 2005-01-25 | Tadahiro Ohmi | Flash memory device and a fabrication process thereof, method of forming a dielectric film |
| US6551948B2 (en) | 2000-03-13 | 2003-04-22 | Tadahiro Ohmi | Flash memory device and a fabrication process thereof, method of forming a dielectric film |
| US6838394B2 (en) | 2000-03-13 | 2005-01-04 | Tadahiro Ohmi | Flash memory device and a fabrication process thereof, method of forming a dielectric film |
| WO2001069673A1 (en) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Flash memory device and method for manufacturing the same, and method for forming dielectric film |
| US6998355B2 (en) | 2000-03-13 | 2006-02-14 | Tadahiro Ohmi | Flash memory device and a fabrication process thereof, method of forming a dielectric film |
| US6998354B2 (en) | 2000-03-13 | 2006-02-14 | Tadahiro Ohmi | Flash memory device and fabrication process thereof, method of forming a dielectric film |
| US7001855B2 (en) | 2000-03-13 | 2006-02-21 | Tadahiro Ohmi | Flash memory device and fabrication process thereof, method of forming a dielectric film |
| US7026681B2 (en) | 2000-03-13 | 2006-04-11 | Tadahiro Ohmi | Flash memory device and fabrication process thereof, method of forming a dielectric film |
| US7109083B2 (en) | 2000-03-13 | 2006-09-19 | Tadahiro Ohmi | Flash memory device and a fabrication process thereof, method of forming a dielectric film |
| KR100833406B1 (en) * | 2000-03-13 | 2008-05-28 | 다다히로 오미 | Flash memory device and method for manufacturing the same, and method for forming dielectric film |
| JP4987206B2 (en) * | 2000-03-13 | 2012-07-25 | 公益財団法人国際科学振興財団 | Method for manufacturing flash memory device |
| WO2003021666A1 (en) * | 2001-08-28 | 2003-03-13 | Renesas Technology Corp. | Nonvolatile storage device and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
| JP3600326B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| KR100550779B1 (en) | Method of manufacturing a flash memory device | |
| US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
| JP2004179624A (en) | Method of manufacturing semiconductor device | |
| US6740557B1 (en) | Spacer like floating gate formation | |
| TWI279891B (en) | Method of manufacturing a flash memory cell | |
| US7608509B2 (en) | Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer | |
| US6291288B1 (en) | Method of fabricating a thin and structurally-undefective dielectric structure for a storage capacitor in dynamic random-access memory | |
| JP5365054B2 (en) | Manufacturing method of semiconductor device | |
| JPH1022467A (en) | Semiconductor device and manufacture thereof | |
| JPH09205155A (en) | Manufacture of semiconductor storage device | |
| JP2002016152A (en) | Manufacturing method of semiconductor device | |
| KR100537276B1 (en) | Method of manufacturing a semiconductor device | |
| US6998304B2 (en) | Method for integrated manufacturing of split gate flash memory with high voltage MOSFETS | |
| US7038304B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20030003656A1 (en) | Method of manufacturing flash memory device | |
| US20090081847A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| KR100466189B1 (en) | Method of manufacturing a flash memory cell | |
| KR100482760B1 (en) | Method of manufacturing a flash memory device | |
| JP2003100860A (en) | Semiconductor device | |
| KR20030043498A (en) | Method of manufacturing a flash memory cell | |
| JPH10335500A (en) | Manufacture of semiconductor device | |
| KR20050086296A (en) | Method of manufacturing a flash memory device | |
| KR100671623B1 (en) | Method of manufacturing a flash memory device |